JP2015147938A - 誘電性CMPスラリーにおけるCsOHの使用 - Google Patents

誘電性CMPスラリーにおけるCsOHの使用 Download PDF

Info

Publication number
JP2015147938A
JP2015147938A JP2015094245A JP2015094245A JP2015147938A JP 2015147938 A JP2015147938 A JP 2015147938A JP 2015094245 A JP2015094245 A JP 2015094245A JP 2015094245 A JP2015094245 A JP 2015094245A JP 2015147938 A JP2015147938 A JP 2015147938A
Authority
JP
Japan
Prior art keywords
polishing composition
chemical mechanical
polishing
abrasive
mechanical polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015094245A
Other languages
English (en)
Other versions
JP6030703B2 (ja
Inventor
エフ. ウォルターズ,アリシア
F Walters Alicia
エフ. ウォルターズ,アリシア
エル. ミュエラー,ブライアン
L Mueller Brian
エル. ミュエラー,ブライアン
ダークセン,ジェイムズ エー.
A Dirksen James
エー. ダークセン,ジェイムズ
エム. フィーニー,ポール
M Feeney Paul
エム. フィーニー,ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CMC Materials Inc
Original Assignee
Cabot Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cabot Microelectronics Corp filed Critical Cabot Microelectronics Corp
Publication of JP2015147938A publication Critical patent/JP2015147938A/ja
Application granted granted Critical
Publication of JP6030703B2 publication Critical patent/JP6030703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
  • Inorganic Insulating Materials (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

【課題】砥粒および水酸化セシウムを含有する化学的機械研摩用組成物、ならびに水酸化セシウム含有研摩用組成物を用いて集積回路に関連する誘電体層を研摩する方法を提供する。
【解決手段】フュ−ムド砥粒ならびに約0.01〜約5.0wt%の少なくとも1つのCs+塩基性塩からなる化学的機械研摩用組成物。好ましくは、本発明は水、約1〜約50wt%のフュ−ムドシリカ、および約0.1〜2.0wt%のCsOHを含有する化学的機械研摩用組成物である。
【選択図】なし

Description

発明の背景
発明の分野
本発明は砥粒および水酸化セシウムを含む化学的機械研摩用組成物に関する。さらに本発明は水酸化セシウム含有研摩用組成物を用いて集積回路に関連する誘電体層を研摩する方法に関する。
従来技術の説明
集積回路はシリコン基板内もしくは上に形成される多数の能動(active)デバイスから構成される。互いに初めに分離されている能動デバイスは相互接続されて機能的な回路およびコンポーネントを形成する。デバイスは多層配線(multilevel interconnections)の使用により相互接続される。相互接続構造はメタライゼーション(metallization)の第1層、相互接続層、第2レベルのメタライゼーション、および時には第3およびつづくレベルのメタライゼーションを有するのが通常である。ドープされたもしくはドープされない二酸化ケイ素(SiO)、または低−κ誘電体窒化タンタルのような層間絶縁膜(interlevel dielectrics)(ILD)がシリコン基板もしくはウェルにおける異なるレベルのメタライゼーションを電気的に分離するのに用いられる。
典型的な半導体製造プロセスにおいて、配線されたビア(metallized vias)、配線された層及び層間絶縁膜は集積回路を形成するために構成される。層が構成されるとともに、余分な材料は除去され、そして基板表面は化学的機械研摩(CMP)法を用いて平坦化される。典型的な化学的機械研摩法において、基板は回転する研摩パッドと直接に接触して配置される。キャリアは基板の裏側に対して圧力を加える。研摩プロセスの間に、パッドおよびテーブルは回転されるが、下方への力は基体裏面に対して維持される。砥粒および化学的に反応性の溶液が研摩中にパッドに付着される。
スラリーは膜を化学的に反応して研摩することにより研摩プロセスを開始する。研摩プロセスは、スラリーが水/パッド界面に供給されるので、基板に対してパッドを回転運動させることにより促進される。研摩は、絶縁体上の所望の膜が除去されるまで、このように継続される。
研摩用組成物成分はCMP段階の成功において重要な要因である。成分を注意深く選ぶことにより、研摩用組成物は所望の研摩速度で選択された層に有効な研摩を付与するが、一方で、表面の不完全さ、欠陥および腐食、ならびに隣の層の浸食を最小化するように適合されうる。
集積回路の製造の間、通常二酸化ケイ素を含む誘電体層は回路に付着される。いったん付着されると、誘電体層は平坦でないのが通常であり、平坦な誘電体表面を得るために研摩用組成物を用いて研摩されなければならない。選ばれる研摩用組成物は欠陥がほとんどなく平坦化された誘電体表面を形成しうることが重要である。さらに、選ばれる研摩用組成物は効率的にくりかえして誘電体層を研摩しうることも重要である。現在のILDスラリーは約10〜30wt%の砥粒を含有する安定化された研摩スラリーであるのが通常である。安定化イオンはカリウムもしくはアンモニアであるのが通常であり、スラリーは通常8より大きいpHを有する。カリウムスラリーの短所はカリウムからのイオン汚染物であり、そこでは汚染イオンは可動イオンであり、そしてゲート領域を移行し、トランジスタのしきい値電圧を低下させることによりデバイス信頼性に有害に影響する。加えて、カリウムを分散されたシリカの特徴である不完全さのレベルがある。
アンモニアスラリーはカリウムで安定化されたスラリーに関連する可動イオンの問題を解決する。しかし、アンモニアは強い臭いを有する。加えて、アンモニアはあまり効率的ではなく平坦化し、高いレベルの不完全さで研摩し、そしてカリウムスラリーに比べて低速度で研摩する。
その結果、効率的に誘導体層を研摩し、本質的に平坦で、欠陥のほとんどない研摩された誘電体層を得ることのできる改良された研摩用組成物についての必要性が残っている。
発明の要約
1つの態様において、本発明は、フュ−ムド砥粒ならびに約0.01〜約5.0wt%の少なくとも1つのCs+塩基性塩からなる化学的機械研摩用組成物である。
もう1つの態様において、本発明は水、約1〜約50wt%のフュ−ムドシリカ、および約0.1〜2.0wt%のCsOHを含有する化学的機械研摩用組成物である。
この研磨組成物は、シリコン含有基板を、少なくとも50%のオープンフィールド効率および少なくとも85%のアレイフィールド効率で平坦化する。
本発明の組成物および方法を用いて平坦化するのに適した半導体ウェハの部分の側面切り取り略図。 研摩後の表1に示されるウェハを示す図。 本発明の組成物および方法を用いて浅いトレンチ分離に適した半導体部分の側面を切り取った略図。 不十分な平坦化により生じる欠陥を含む図3のウェハ。 例2に示される方法により試験されたCsOH(AおよびB)、KOH(C)およびNHOH(D)スラリーについての時間対段差高さのプロット。 例2に示される方法により試験されるスラリーについてのデルタフィールド対段差高さのプロット。
さらにもう1つの態様において、本発明は、約1〜約50%の金属酸化物砥粒ならびに約0.01〜約5.0wt%のCs+塩基性塩からなり、約0.25μmより小さいゲート幅を有する集積回路を研摩することができる化学的機械研摩用組成物である。
なおもう1つの態様において、本発明は、本発明の研摩用組成物を有する絶縁層を平坦化する方法である。研摩は水およびCsOHを含有する研摩用組成物を調製することにより達成される。ついで、研摩用組成物は平坦化される基体表面もしくは研摩パッドに付着される。研摩パッドは平坦化されるシリコン含有基体層の表面と接触され、そしてパッドは平坦化されるシリコン含有基体表面に関して移動される。砥粒は研摩を容易にするために研摩用組成物と一緒に使用される。砥粒は研摩パッドに組合わされてもよいし、または砥粒はスラリーが基材もしくは研摩パッドに付着される前に化学的機械研摩を与えるために研摩用組成物に添加されてもよい。
本発明の態様の説明
本発明は砥粒、および水酸化セシウムのような少なくとも1つのCs+塩基性塩を含有する化学的機械研摩用組成物に関する。さらに本発明は、Cs+塩基性塩を含有する研摩用組成物を用いて集積回路が結合された誘電体層を研摩する方法に関する。
塩基性セシウム塩で安定化されたスラリーはアンモニアおよび水酸化カリウム安定化スラリーに比べて予想外の性能向上を示す。セシウムイオンはカリウムおよびナトリウムイオンより低い移動性を有する。しかも、セシウムイオン含有研摩用組成物はアンモニアスラリーよりも高速度で研摩し、アンモニア安定化スラリーのような悪臭を有さない。しかも、セシウムイオン含有研摩用組成物はカリウム、ナトリウムおよびアンモニア安定化スラリーに比べて、明視野点欠陥として測定される低い欠陥で、そして最も驚くべきことに改良された平坦化効率で研摩する。半導体ウェハが十分に平坦化されたかどうかを測定する重要な要因は、平坦化につづく処理ウェハ表面に残る欠陥の数である。1つの種類の欠陥は「ピット」(”pit”)(くぼみ)、すなわちウェハ表面の望ましくない沈下として産業において知られている。もう1つの欠陥は「ディッグ」(”dig”)(掘り)もしくは「スキッド」(”skid”)(すべり)として産業において知られ、互いに近接する一連の望ましくない粗いひっかき傷を示す。もう1つの種類の欠陥は基板を清浄にし得ない残留スラリー粒子である。欠陥の数および種類はレーザー光散乱を含む、この分野で認められた方法を用いて測定され得る。一般に、欠陥の数を最小にするのが望ましい。
本発明の研摩組成物は少なくとも1つのCs+塩基性塩を含む。Cs+塩基性塩の例は、ギ酸セシウム、酢酸セシウム、水酸化セシウム、炭酸セシウム、炭酸水素セシウム、フッ化セシウム、塩化セシウム、ヨウ化セシウム、およびそれらの混合物を含むが、それらに限定されない。好適なCs+塩基性塩は水酸化セシウム(CsOH)である。
水酸化セシウムのような塩基性セシウム塩は、セシウムがシリカ安定剤として作用するので、本発明の研摩用組成物の重要な成分である。さらに、セシウムイオンは、アンモニウムもしくはカリウムイオンと同じ深さには誘電体層に浸透せず、ほとんど汚染物を有しないでそして、均一な誘電特性を有する誘電体層を生じさせる。結果全体はILD研摩効率、欠陥性における予想外の改良および誘電体層純度における改良である。
本発明の研摩用組成物は約0.01〜約5.0wt%の塩基性セシウム塩の水性組成物である。好適には、塩基性セシウム塩は約0.1〜約2.0wt%の範囲の量で本発明の水性研摩用組成物中に存在する。
最良の結果のために、本発明の研摩用組成物のpHは約7.0より大きく、そして好ましくは約9.0より大きくあるべきである。
本発明の研摩用組成物はILD層のような基板層を研摩するために組成物を用いる前に少なくとも1つの砥粒を配合されうる。砥粒は水性化学的機械研摩スラリーを形成するために水性研摩用組成物に添加されうる。あるいは、砥粒は研摩パッドの製造の間に、または、製造に続いて研摩パッドに配合されうる。砥粒が研摩パッドに一緒にされるとき、水性研摩用組成物は研摩される基材に付着され得、または研摩パッドに直接に付着され得、研摩パッドにおける砥粒および水性研摩用組成物は基材を研摩するために一致して作用する。
本発明の化学的機械研摩用組成物と一緒に使用される砥粒は金属酸化物砥粒であるのが通常である。有用な金属酸化物砥粒は、アルミナ、チタニア、ジルコニア、ゲルマニア、シリカ、セリアおよびそれらの混合物を含む群から選ばれうる。本発明組成物はヒュームド砥粒と一緒に用いられるのが好適である。
ヒュームド砥粒は適切なフュ−ムド(熱分解)金属酸化物でありうる。適切なフュ−ムド金属酸化物はたとえば、フュ−ムドアルミナ、フュ−ムドシリカ、フュ−ムドチタニア、フュ−ムドセリア、フュ−ムドジルコニアおよびフュ−ムドマグネシアを含む。好適には本発明組成物のフュ−ムド金属酸化物はフュ−ムドシリカである。
フュ−ムド砥粒、好ましくはフュ−ムドシリカはアルミナ、シリカ、チタニア、セリア、ジルコニアおよびマグネシアを含む金属酸化物から選ばれる第2の砥粒と一緒にされうる。さらに、組成物での使用に適するのは米国特許第5,230,833号(Rombergerら)により調製されるコロイダル砥粒(縮重合された砥粒)、ならびにAkzo−Nobel Brindzil 50/80製品およびNalco 1050、2327、および2329製品、そして他の類似製品のような、種々の商業的に入手し得る製品である。好適には、本発明の組成物および方法において有用な第2の砥粒はSi(OH)を縮合してコロイダルシリカ粒子を形成することにより通常、調製されるコロイダルシリカ(縮重合されたシリカ)である。
本発明の化学的機械研摩スラリーは、約1.0〜約50.0wt%以上の少なくとも1つの金属酸化物砥粒を含むのが通常である。しかし、本発明の化学的機械研摩スラリーは約1.0〜約30wt%の金属酸化物砥粒を含むのが好適であり、そして最も好ましくは約5.0〜約25.0wt%の金属酸化物砥粒を含む。砥粒の混合物が使用されるとき、本発明の組成物に使用される砥粒は約25〜約60%のフュ−ムド砥粒および約40〜約75%のコロイダル砥粒を含むことが好ましく、フュ−ムドシリカおよびコロイダルシリカを有するのが好ましい。
他の周知の添加剤が本発明の研摩用組成物に単独で、もしくは組合わせて配合されうる。一切を含めたものではない任意の添加剤のリストは、無機酸、有機酸、界面活性剤、アルキルアンモニウム塩もしくは水酸化物、および分散剤、追加の砥粒、酸化剤、錯化剤、膜形成剤等を含む。
二酸化ケイ素、窒化タンタルのような誘電体層は組成物の存在下に表面を機械的ラビング(研摩)に供することにより上述の組成物で研摩される。ラビングは組成物もしくは研摩パッドにおいて砥粒により助けられる表面の機械的平滑化もしくは摩耗をもたらし、そして存在するとき砥粒に添加される成分により促進され誘電体層を含む成分を化学的に攻撃し溶解する化学的機械的研摩スラリーを得る。このように研摩は専ら機械的メカニズムにより、または化学的および機械的メカニズムの組合わせにより達成されうる。
機械的ラビングもしくは研摩は、パッドおよび表面の間の相対的運動で、予め定められた圧縮力下で誘電体層を研摩パッドと接触させることにより都合よく作用される。パッドと表面の間で得られる動的摩擦はディスク表面の所望の摩耗および平滑化を生じさせる。相対的運動はディスク表面およびパッドのいずれかもしくは両方の回転により達成されるのが好ましい。エレクトロニクス産業においてガラスもしくはウェハを研摩するのに用いられる商業的に入手しうる研摩パッドが使用されうる。これらのパッドはポリウレタンフォーム、またはフェルト、ラテックス充填フェルト、緻密ポリウレタン、もしくはラテックスのような基板で任意に支持された焼結ウレタン樹脂のようなミクロポアポリマーにより構成されるのが通常である。
上述のように、砥粒は化学的機械研摩スラリーを形成するために化学的機械研摩用組成物に配合され得、または研摩パッドに配合され得る。それぞれの場合、化学的機械組成物もしくはスラリーは研摩プロセスの間に、研摩される基板表面に、研摩パッドに、もしくはその両方に付着され得る。
本発明者は、本発明の塩基性セシウム塩含有研摩用組成物は絶縁層、そして特に二酸化ケイ素誘電体層を高い効率で研摩することができることを驚くべきことに見出した。特に、本発明の研摩用組成物はシリコン含有基板層、および特に二酸化ケイ素誘電体層を少なくとも50%のオープンフィールド効率で研摩することができる。加えて、本発明の研摩用組成物はシリコン含有基板層、そして特に二酸化ケイ素誘電体層を少なくとも85%のアレイフィールド効率で研摩することができる。
さらに、塩基性セシウム塩を含む本発明の研摩用組成物は約0.25μmより小さいデバイス形状を有する集積回路層を研摩することができるのが知られている最初の研摩用組成物であることも本発明者は見出した。デバイス形状(”device geometries”)という用語は平均ゲート幅をいう。
図1は本発明による組成物および方法で使用するのに適切な代表的半導体ウェハの略図である。明快さのために、ドープされた領域、能動デバイス、エピタキシャル層、キャリアおよびフィールド酸化物層のような周知の特徴である。予め堆積された相互接続および予め堆積された誘電体膜は省略されている。基礎10は単結晶シリコン、ガリウムひ素、およびこの分野で公知である他の半導体材料のような半導体材料を示すが、それらに限定されない。
基礎10の頂部表面は数多くの不連続の金属相互接続ブロック20(たとえば、金属導体ブロック)である。金属相互接続ブロック20は、たとえば、アルミニウム、銅、アルミ二ウム銅合金、タングステン、ポリシリコン等で製造され得る。金属相互接続ブロック20はこの分野で知られている典型的な方法で製造され得る。絶縁層30は金属相互接続ブロック20の頂部およびさらされた基礎部分10’にわたって付着される。絶縁層30は二酸化ケイ素、BPSG(ホウリン酸シリケートガラス)、PSG(リンケイ酸塩ガラス)、またはそれらの組合わせのような金属酸化物であるのが通常である。得られる絶縁層30は、微細構造(topography)を有する頂部表面32を有することが多いが、それは、所望のような「平面」および/または「均一」ではない。
回路の付加層が、ビアおよびパターン化されたフォトリソグラフィーを適用され得る前に、所望の程度の平坦化および/または均一性を得るために絶縁層30の頂部表面32を研摩する必要があるのが通常である。要求される平坦度の特定の程度は多くの要因に依存し、個々のウェハおよび意図される用途、ならびにウェハが供される次の処理段階の性質を含む。簡単のために、この出願の残りの部分にわたって、このプロセスが「平坦化」もしくは「研摩」として言及される。
図2は、研摩もしくは平坦化後の図1に示されるウェハを例示する。平坦化の結果、絶縁層30の研摩された表面34は、十分に平坦であるべきであり、その結果、つづくフォトリソグラフィーが新しい回路デザインを創り出すのに用いられるとき、臨界的な寸法のフィーチャー(features)が解像されうる。ダイ金属ブロックもしくはデバイス(アレイ)内で密度が変わることが注目されるべきである。通常、絶縁層の希薄な領域36は密な領域38よりも高速で研摩する。図1および2において、希薄な領域36は分離された金属ブロック40の上方に位置され、そして比較的密な領域は密に詰め込まれた金属相互接続ブロック20、20’および20”にわたって位置される。ダイを有する平坦な不均一性はWIDNU(ダイ内の不均一性)(within die non-uniformity)といわれる。
最先端技術で許容されうるこの種の不均一性の大きさはデバイスのフィーチャー(features)(すなわち、ゲート幅)が約0.25μmより小さくなるにつれて、劇的に減少した。不均一性を最小にする1つの方法は形状を取除くスラリーおよびプロセスを開発することであり、非常に効率的に絶縁層を含むが、最小限のフィールド損失、すなわち希薄領域での絶縁層の損失、しか有さない。このように希薄な領域をゆっくりと研摩するスラリーおよび研摩プロセスはもっと厳重なWIDNU許容を達成するのを可能にする。2つの要因はこれらをもっと厳重なWIDNU許容にさせる。両方の要因はもっと小さくて、もっと高速のコンピューターチップに関する。第1の要因はフォトリソグラフィー段階の間の焦点深さの考慮である。デバイスは0.25μm以下に減少するので、ステッパーの開口はもっと小さく、焦点の深さ許容をもっと浅くすること、そして絶縁層厚さを全体的な平坦等により均一にすることを、もっと重要にする。加えて、いくつかの最先端のチップにおける実施速度を制限するのは後端の相互接続におけるRC時間遅れである。RC時間遅れを制御し、全てのダイに亘って得られるクロック速度を一定に維持するために、誘電体絶縁層の改良された均一性が必要とされる。
浅いトレンチ分離(Shallow Trench Isolation )は絶縁層が平坦化されるもう1つの方法である。浅いトレンチ分離(STI)は集積回路においてトランジスタと他のデバイスを分離するためのIC製造における処理段階である。STIは改良された最小の分離空間、ラッチアップ(latchup)および接合(junction)キャパシタンスにより他の分離構成に優越する。図3は直接STI研摩のための本発明による組成物および方法での使用に適した代表的な半導体ウェハの略図である。直接STI研摩において密度の効果も重要である。トレンチ(溝)は通常単結晶シリコンである半導体基礎80にエッチングされる。硬いマスク窒化ケイ素60はトレンチのエッチングの前にシリコン上に堆積される。ついでトレンチは二酸化ケイ素絶縁層70で充填される。再び、構成は緻密および希薄領域を含む。中間誘電体研摩と異なり、STIの目標は、窒化ケイ素が十分にさらされ、そして二酸化ケイ素のみがトレンチに残ることである。図4において、WIDNUの潜在的に有害な効果が示され、窒化ケイ素60の上の「ストッピング」(”stopping”)の代わりに、窒化ケイ素が除去されて、露出したシリコン62が曝される。この破滅的な破損は分離したフィーチャー(feature)64の隅の摩耗により生じるのが通常である。STI研摩における密度効果を低滅する1つの方法はフィールド領域への高選択性を有するスラリーを用いることである。微細構造(topology)は高速で除去され、高程度のWIDNUを有する「平坦な」(”planar”)表面を残す。次の研摩は窒化ケイ素90を突破し、窒化ケイ素を薄くするのを最小にする。
以下の例に示されるように、本発明の組成物および方法は今日のICウェハの厳重な平坦化仕様を達成するのに有用である。
例1
この例は高い効率および低い欠陥度でシリコン含有基板を研摩するために種々の水酸化物組成を含む研摩用組成物の能力を評価した。
研摩用スラリー組成物は下の表1に示される。各研摩用組成物はCabot Corporationにより製造されたCAB−O−SPERCE(登録商標)SC−Eフュ−ムドシリカを含んでいた。スラリーはスラリーpHを10.8に増加させるために各スラリーに十分な量の各塩基(CsOHもしくはKOH)を添加することによりCsOHもしくはKOHで安定化された。研摩用組成物は試験ウェハを平坦化するために用いられた。試験ウェハは、アルミニウムのラインがシリコン基板上に創り出されるMITデザインマスクの試験パターンであった。ウェハは約9000オングストロームの段差高さ(step hight)を有していた。パターンは100〜8%の範囲の系統的に変動する密度を有する250μmラインピッチであり、そこで100%は100%積層(stack)領域を意味し、そして25%は、ラインが十分に厚くて、25%が積層領域、そして75%がフィールド領域であることを意味する。
フィールド測定は各ウェハの2つの領域−オープンフィールド(open field)およびアレイフィールド(array field)−から行なわれ、そして測定値は効率計算に用いられた。アレイフィールド測定は積層領域にきわめて接近して行なわれた。幅広いオープン(もしくは希薄な)領域は実際の研摩でもっと問題であるのが通常であるので、本発明者は最大オープンフィールド領域もしくは8%領域におけるフィールドを測定し、その測定値からオープンフィールドを計算することによりスラリー研摩効率も評価した。
各ウェハはIPEC472研摩機を用いて平坦化された。ウェハは下方の力7.5psi、背圧3psi、プラテン速度37rpm、キャリア速度24rpm、およびスラリー流速220ml/分を用いて研摩された。ウェハ60、90、120および150秒間、研摩された。研摩データ(段差高さ、積層厚さ、フィールド厚さ)は固定された研摩間隔(60、90、120および150秒)で各ウェハのために集められた。
段差高さを測定するのに2つの方法がある。段差高さはTencor P20プロフィロメータにより直接測定され得、または段差高さはTencor Surfscan UV 1050により測定され、そして次の式により計算される。
段差高さ=初期段差高さ−Δ積層(初期積層厚さ−研摩積層厚さ)+Δフィールド(初期フィールド厚さ−研摩フィールド厚さ)
プロットは各スラリーについてなされ、段差高さ対時間を示す。曲線は、95%平坦化が達成される(すなわち、段差高さが450Åに減少される)時間を測定するために適した研摩曲線に沿ってデータを挿入することによりデータに適合する。平坦化効率(ε)は次の式:
ε=1−Δフィールド厚さ/Δ積層厚さ
を用いて研摩間隔のそれぞれで計算される。
ついで計算された平坦化効率は時間に対してプロットされたが、曲線はデータに適合する。効率曲線を得て、95%平坦化が達成される時間を確認することにより、95%平坦化に達するのに要する時間での効率が算出される。オープンフィールド効率およびアレイフィールド効率を計算する手順は同一である。オープンフィールド効率について、フィールド厚さ測定は8%密度領域である。アレイフィールド効率について、フィールド厚さ測定は52%密度領域である。
研摩の結果、アレイフィールド効率およびオープンフィールド効率が下の表1に示される。
Figure 2015147938
研摩結果は、水酸化セシウムを有する研摩用組成物が水酸化カリウムを含有する研摩用組成物よりもはるかに高いオープンフィールドおよびアレイフィールド効率でシリコン含有基板を研摩することを示す。特に、水酸化セリウムを含有する研摩用組成物はもっと低いフィールド損失、改良されたオープンフィールド効率および改良されたアレイフィールド効率でシリコン含有基板を研摩する。
オープンフィールドおよびアレイフィールド効率は研摩パラメータ、研摩機および他の消耗品およびスラリーに依存する。この出願のために、「オープンフィールド効率」および「アレイフィールド効率」という用語は、上述のような研摩パラメータで、IPEC472研摩機作動を用いて測定され、上述のように計算された研摩効率をいう。
例2
この例において、CsOH、KOHおよびNHOHを含む研摩スラリーの平坦化速度が評価された。各スラリーはCabot Corp.により製造された12質量%のCAB−O−SPERSE(登録商標)SC−Eフュ−ムドシリカを含んで、試験された。スラリーはスラリーpHを10.8に増加させるために各スラリーに十分な量の各塩基を添加することによりCsOH,KOHもしくはNHOHで安定された。各スラリーは例1に示される方法により例1に示されるウェハを研摩するのに用いられた。
平坦化の結果は図5および6にグラフとして示される。図5によればCsOHおよびKOHスラリーの平坦化速度はNHOHを含有するスラリーより優れている。図6によればCsOHを含有するスラリーはKOHもしくはNHOHを含有するスラリーよりももっと効率的にシリコン基板を平坦化する。もっと大きい効率が、KOHおよびNHOHスラリーに比較してCsOHスラリーについての同一の段差高さに対するデルタフィールドの改良にみられる。
例3
この例は商業的に利用しうる研摩スラリーの平坦化速度を評価した。2つのスラリーが試験された。第1のスラリーはD7000であり、KOHで安定化された10.5wt%フュ−ムドシリカ分散体であった。第2のスラリーはKlebsol 30N50であり、Clariantにより製造された30wt%アンモニア安定化コロイダルシリカであった。各スラリーは例に示される研摩方法により例1に示されウェハを研摩するのに用いられた。
平坦化の結果は下の表2に示される。
Figure 2015147938
図面の簡単な説明
図1は、本発明の組成物および方法を用いて平坦化するのに適した半導体ウェハの部分の側面切り取り略図。
図2は、研摩後の表1に示されるウェハを示す図。
図3は、本発明の組成物および方法を用いて浅いトレンチ分離に適した半導体部分の側面を切り取った略図。
図4は、不十分な平坦化により生じる欠陥を含む図3のウェハ。
図5は、例2に示される方法により試験されたCsOH(AおよびB)、KOH(C)およびNHOH(D)スラリーについての時間対段差高さのプロット。プロットにおける「研摩時間」の用語は、基板が研摩される時間/秒をいう。プロットにおける「段差高さ」の用語は集積回路の作製時の形状の高い点から低い点までの距離をいう。デバイスが組立てられるにつれて、表面形状は形成され、つづく薄膜堆積により固定化される。段差高さはオングストロームで測定されるのが通常である。
図6は、例2に示される方法により試験されるスラリーについてのデルタフィールド対段差高さのプロット。

Claims (26)

  1. フュ−ムド砥粒ならびに約0.01〜約5.0wt%の少なくとも1つのCs+塩基性塩からなる化学的機械研摩用組成物。
  2. フュ−ムド砥粒がフュ−ムドアルミナである請求項1記載の化学的機械研摩用組成物。
  3. フュ−ムド砥粒が約1〜約50wt%のフュ−ムドシリカである請求項1記載の化学的機械研摩用組成物。
  4. 第2の砥粒を含む請求項1記載の化学的機械研研摩用組成物。
  5. 第2の砥粒がコロイダルシリカである請求項4記載の化学的機械研摩用組成物。
  6. 研摩用組成物が少なくとも50%のオープンフィールド効率でシリコン含有基板を平坦化する請求項1記載の化学的機械研摩用組成物。
  7. 研磨用組成物が少なくとも85%のアレイフィールド効率でシリコン含有基板を平坦化する請求項1記載の化学的機械研摩用組成物。
  8. 約1〜約20wt%のフュ−ムドシリカを含む請求項1記載の化学的機械研摩用組成物。
  9. Cs+塩基性塩がCsOHである請求項1記載の化学的機械研摩用組成物。
  10. Cs+塩基性塩がCsOHである請求項9記載の化学的機械研摩用組成物。
  11. 約1〜約25wt%のフュ−ムドシリカおよび約0.1〜約2.0wt%のCsOHを含む化学的機械研摩用組成物。
  12. 約1〜約50%の金属酸化物砥粒ならびに約0.01〜約5.0wt%のCs+塩基性塩からなり、約0.25μmより小さいゲート幅を有する集積回路を研摩することができる化学的機械研摩用組成物。
  13. Cs+塩基性塩がCsOHである請求項12記載の化学的機械研摩用組成物。
  14. (a)水および少なくとも1つのCs+塩基性塩を含む研摩用組成物を調製すること;
    (b)研摩用組成物を平坦化される基板表面に付着させること;
    (c)研摩パッドを、平坦化されるシリコン含有基板表面と接触させること;
    ならびに
    (d)平坦化されるシリコン含有基板表面に関してパッドを移動させ、砥粒は研摩用組成物とともに使用されること、の段階を含む、研摩パッドでシリコン含有基板を平坦化する方法。
  15. 砥粒が化学的機械研摩用組成物に添加され、その後に化学的機械研摩用組成物が平坦化される基板の表面に付着される請求項14記載の方法。
  16. 砥粒が研摩パッドに配合される請求項14記載の方法。
  17. 研摩組成物が少なくとも50%のオープンフィールド効率でシリコン含有誘電体層を研摩する請求項14記載の方法。
  18. 研摩用組成物が少なくとも85%のアレイフィールド効率でシリコン含有誘電体層を研摩する請求項14記載の方法。
  19. 基板が約0.25μmよりも小さいゲート幅を有する集積回路を含むウェハである請求項14記載の方法。
  20. シリコン含有基板層が二酸化ケイ素である請求項14記載の方法。
  21. 研摩用組成物のCs+塩基性塩がCsOHである請求項14記載の方法。
  22. 研摩用組成物が約0.01〜約5.0wt%のCsOHを含有する請求項21記載の方法。
  23. 砥粒がフュ−ムドシリカである請求項14記載の方法。
  24. (a)水ならびに約0.1〜約2.0wt%のCsOHを含む研摩用組成物を調製すること;
    (b)その研摩用組成物を平坦化される基板表面に付着させること;
    (c)研摩パッドを二酸化ケイ素誘電層表面と接触させること;ならびに
    (d)二酸化ケイ素誘電体層に関してパッドを移動させ、そこではフュ−ムドシリカ砥粒が、研摩用組成物とともに用いられ、そして研摩用組成物が、少なくとも50%のオープンフィールド効率および少なくとも85%のアレイフィールド効率でシリコン含有誘電体層を研摩すること、
    の段階を含む、0.25μmより小さい幅を有する少なくとも1つのゲートを持つ集積回路を含むウェハの二酸化ケイ素誘電体層を、研摩パッドを用いて平坦化する方法。
  25. フュ−ムドシリカが化学的機械研摩用組成物に添加され、その後に化学的機械研摩用組成物が平坦化される基板表面に付着される請求項24記載の方法。
  26. フュ−ムドシリカが研摩パッドに配合される請求項24記載の方法。
JP2015094245A 1999-11-04 2015-05-01 誘電性CMPスラリーにおけるCsOHの使用 Expired - Fee Related JP6030703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/428,965 1999-11-04
US09/428,965 US6350393B2 (en) 1999-11-04 1999-11-04 Use of CsOH in a dielectric CMP slurry

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012096848A Division JP2012156550A (ja) 1999-11-04 2012-04-20 誘電性CMPスラリーにおけるCsOHの使用

Publications (2)

Publication Number Publication Date
JP2015147938A true JP2015147938A (ja) 2015-08-20
JP6030703B2 JP6030703B2 (ja) 2016-11-24

Family

ID=23701170

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2001535478A Withdrawn JP2003514061A (ja) 1999-11-04 2000-10-31 誘電性CMPスラリーにおけるCsOHの使用
JP2012096848A Withdrawn JP2012156550A (ja) 1999-11-04 2012-04-20 誘電性CMPスラリーにおけるCsOHの使用
JP2015094245A Expired - Fee Related JP6030703B2 (ja) 1999-11-04 2015-05-01 誘電性CMPスラリーにおけるCsOHの使用

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2001535478A Withdrawn JP2003514061A (ja) 1999-11-04 2000-10-31 誘電性CMPスラリーにおけるCsOHの使用
JP2012096848A Withdrawn JP2012156550A (ja) 1999-11-04 2012-04-20 誘電性CMPスラリーにおけるCsOHの使用

Country Status (11)

Country Link
US (1) US6350393B2 (ja)
EP (1) EP1234010B1 (ja)
JP (3) JP2003514061A (ja)
KR (1) KR20020077343A (ja)
CN (1) CN1220742C (ja)
AT (1) ATE263224T1 (ja)
AU (1) AU3639001A (ja)
DE (1) DE60009546T2 (ja)
HK (1) HK1048826A1 (ja)
TW (1) TW554022B (ja)
WO (1) WO2001032793A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10063491A1 (de) * 2000-12-20 2002-06-27 Bayer Ag Saure Polierslurry für das chemisch-mechanische Polieren von SiO¶2¶-Isolationsschichten
US7638346B2 (en) 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US20060005763A1 (en) 2001-12-24 2006-01-12 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7677956B2 (en) 2002-05-10 2010-03-16 Cabot Microelectronics Corporation Compositions and methods for dielectric CMP
KR100526092B1 (ko) * 2002-10-15 2005-11-08 주식회사 네패스 실리콘 웨이퍼용 에지연마 조성물
US7071105B2 (en) 2003-02-03 2006-07-04 Cabot Microelectronics Corporation Method of polishing a silicon-containing dielectric
US7964005B2 (en) * 2003-04-10 2011-06-21 Technion Research & Development Foundation Ltd. Copper CMP slurry composition
US7186653B2 (en) 2003-07-30 2007-03-06 Climax Engineered Materials, Llc Polishing slurries and methods for chemical mechanical polishing
US20050279733A1 (en) * 2004-06-18 2005-12-22 Cabot Microelectronics Corporation CMP composition for improved oxide removal rate
US7524347B2 (en) * 2004-10-28 2009-04-28 Cabot Microelectronics Corporation CMP composition comprising surfactant
WO2006073156A1 (ja) * 2005-01-05 2006-07-13 Nitta Haas Incorporated 研磨用スラリー
US7351662B2 (en) * 2005-01-07 2008-04-01 Dupont Air Products Nanomaterials Llc Composition and associated method for catalyzing removal rates of dielectric films during chemical mechanical planarization
US20060288929A1 (en) * 2005-06-10 2006-12-28 Crystal Is, Inc. Polar surface preparation of nitride substrates
WO2007038399A2 (en) * 2005-09-26 2007-04-05 Cabot Microelectronics Corporation Metal cations for initiating chemical mechanical polishing
EP1960570A2 (en) * 2005-11-28 2008-08-27 Crystal Is, Inc. Large aluminum nitride crystals with reduced defects and methods of making them
CN101331249B (zh) * 2005-12-02 2012-12-19 晶体公司 掺杂的氮化铝晶体及其制造方法
EP2918708B1 (en) 2006-03-30 2019-10-30 Crystal Is, Inc. Method for annealing of aluminium nitride wafer
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US20080020680A1 (en) * 2006-07-24 2008-01-24 Cabot Microelectronics Corporation Rate-enhanced CMP compositions for dielectric films
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
US20100022171A1 (en) * 2006-10-16 2010-01-28 Nevin Naguib Glass polishing compositions and methods
WO2008088838A1 (en) 2007-01-17 2008-07-24 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
JP5730484B2 (ja) 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8088220B2 (en) * 2007-05-24 2012-01-03 Crystal Is, Inc. Deep-eutectic melt growth of nitride crystals
US7922926B2 (en) 2008-01-08 2011-04-12 Cabot Microelectronics Corporation Composition and method for polishing nickel-phosphorous-coated aluminum hard disks
US8754021B2 (en) 2009-02-27 2014-06-17 Advanced Technology Materials, Inc. Non-amine post-CMP composition and method of use
CN105951177B (zh) 2010-06-30 2018-11-02 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
EP2768920A4 (en) * 2011-10-21 2015-06-03 Advanced Tech Materials AMIN FREE POST-KMP COMPOSITION AND METHOD OF USE THEREOF
US9039914B2 (en) 2012-05-23 2015-05-26 Cabot Microelectronics Corporation Polishing composition for nickel-phosphorous-coated memory disks
CN108511567A (zh) 2013-03-15 2018-09-07 晶体公司 与赝配电子和光电器件的平面接触

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09316431A (ja) * 1996-05-27 1997-12-09 Showa Kiyabotsuto Super Metal Kk 研磨用スラリー

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150171A (en) 1976-03-30 1979-04-17 Surface Technology, Inc. Electroless plating
US4440670A (en) 1982-09-30 1984-04-03 Exxon Research And Engineering Co. Method of synthesizing high surface area unagglomerated noble metal pyrochlore compounds
JP2625002B2 (ja) * 1988-06-27 1997-06-25 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー ウェハーのファイン研磨用組成物
EP0322721B1 (en) * 1987-12-29 1993-10-06 E.I. Du Pont De Nemours And Company Fine polishing composition for wafers
US5352277A (en) 1988-12-12 1994-10-04 E. I. Du Pont De Nemours & Company Final polishing composition
JP2714411B2 (ja) * 1988-12-12 1998-02-16 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー ウェハーのファイン研摩用組成物
US5129982A (en) 1991-03-15 1992-07-14 General Motors Corporation Selective electrochemical etching
US5525191A (en) * 1994-07-25 1996-06-11 Motorola, Inc. Process for polishing a semiconductor substrate
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
EP0779655A3 (en) * 1995-12-14 1997-07-16 International Business Machines Corporation A method of chemically-mechanically polishing an electronic component
EP0786504A3 (en) * 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5769689A (en) * 1996-02-28 1998-06-23 Rodel, Inc. Compositions and methods for polishing silica, silicates, and silicon nitride

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09316431A (ja) * 1996-05-27 1997-12-09 Showa Kiyabotsuto Super Metal Kk 研磨用スラリー

Also Published As

Publication number Publication date
CN1220742C (zh) 2005-09-28
EP1234010A2 (en) 2002-08-28
US6350393B2 (en) 2002-02-26
JP2012156550A (ja) 2012-08-16
DE60009546D1 (de) 2004-05-06
TW554022B (en) 2003-09-21
WO2001032793A2 (en) 2001-05-10
HK1048826A1 (zh) 2003-04-17
WO2001032793A8 (en) 2001-10-04
JP2003514061A (ja) 2003-04-15
US20010051433A1 (en) 2001-12-13
EP1234010B1 (en) 2004-03-31
AU3639001A (en) 2001-05-14
DE60009546T2 (de) 2005-02-03
WO2001032793A3 (en) 2001-08-02
KR20020077343A (ko) 2002-10-11
JP6030703B2 (ja) 2016-11-24
CN1387556A (zh) 2002-12-25
ATE263224T1 (de) 2004-04-15

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性CMPスラリーにおけるCsOHの使用
JP2003514061A5 (ja)
US6046112A (en) Chemical mechanical polishing slurry
KR100442873B1 (ko) 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
KR100704690B1 (ko) 연마액 및 연마방법
JP3207178B2 (ja) 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法
JPH0777218B2 (ja) 同平坦面の金属層および絶縁層の形成方法
US6429134B1 (en) Method of manufacturing semiconductor device
KR20040100964A (ko) Sti를 위한 화학/기계 연마 방법
JP2002530861A (ja) 金属半導体構造体におけるcmp時のディッシング速度を低下させる方法
KR101672809B1 (ko) 실리콘 옥사이드 제거 증강에 적절한 연마 조성물을 사용한 기판의 화학 기계적 연마방법
WO2021135806A1 (zh) 一种化学机械抛光液
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
KR101371853B1 (ko) 연마슬러리
US6846225B2 (en) Selective chemical-mechanical polishing properties of a cross-linked polymer and specific applications therefor
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
KR20150032495A (ko) 저결점의 화학적 기계적 폴리싱 조성물
TWI629324B (zh) 研磨基板之方法
JP2003100680A (ja) 固定研磨剤と研磨剤含有水性液体媒質とを用いる化学機械研磨方法
US6358853B2 (en) Ceria based slurry for chemical-mechanical polishing
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
JP2005203394A (ja) 半導体装置の製造方法
JP2002319556A (ja) 半導体集積回路装置の製造方法
KR20220058414A (ko) 화학 기계적 연마 방법 및 이를 이용한 반도체 소자의 제조방법
Merrick et al. AN INVESTIGATION OF CERIA-BASED SLURRIES EXHIBITING REVERSE-PRESTONIAN BEHAVIOUR

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees