JP2015136094A - ゲートドライバ及び関連する回路バッファ - Google Patents
ゲートドライバ及び関連する回路バッファ Download PDFInfo
- Publication number
- JP2015136094A JP2015136094A JP2014203565A JP2014203565A JP2015136094A JP 2015136094 A JP2015136094 A JP 2015136094A JP 2014203565 A JP2014203565 A JP 2014203565A JP 2014203565 A JP2014203565 A JP 2014203565A JP 2015136094 A JP2015136094 A JP 2015136094A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- circuit buffer
- circuit
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 180
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 201000005569 Gout Diseases 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】
回路バッファにおけるいかなる回路素子の耐電圧よりも大きい電圧値の電圧信号を出力する回路バッファは第一トランジスタ及び第二トランジスタを有する。前記第一トランジスタは、当該回路バッファの入力端子及び出力端子へ夫々電気的に接続される第一端子及び第二端子と、第一電源端子へ電気的に接続される第三端子と、前記第一トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。前記第二トランジスタは、当該回路バッファの前記入力端子及び出力端子へ夫々電気的に接続される第一端子及び第二端子と、第二電源端子へ電気的に接続される第三端子と、前記第二トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。前記第一及び第二電源端子の電圧は、夫々2つの異なるレベル間で切り替わる。
【選択図】図9
Description
(関連出願)
この出願は、2014年1月16日に出願した、「ゲートドライバを使用する中電圧デバイス」と題した米国仮出願第61/928,403号の利益を主張し、その内容をここに援用する。
前記第一トランジスタは、当該回路バッファの入力端子へ電気的に接続される第一端子と、当該回路バッファの出力端子へ電気的に接続され、前記電圧信号を出力するのに用いられる第二端子と、第一電源端子へ電気的に接続される第三端子と、前記第一トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。
前記第二トランジスタは、当該回路バッファの前記入力端子及び前記第一トランジスタの前記第一端子へ電気的に接続される第一端子と、当該回路バッファの前記出力端子及び前記第一トランジスタの前記第二端子へ電気的に接続される第二端子と、第二電源端子へ電気的に接続される第三端子と、前記第二トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。
前記第一電源端子の電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、前記第二電源端子の電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高く、前記電圧信号の振幅は当該回路バッファにおけるいかなる回路素子の耐電圧よりも大きい。
前記第一回路バッファは、第一電圧を受け取る第一電源端子、第二電圧を受け取る第二電源端子、第一入力信号を受け取る入力端子、及び前記第一電圧、前記第二電圧、及び前記第一入力信号に応じた、前記電圧信号を出力する出力端子を備えている。
前記第二回路バッファは、第三電圧を受け取る第三電源端子、前記第一回路バッファの前記入力端子へ接続され前記第一入力信号を受け取る第四電源端子、第二入力信号を受け取る入力端子、及び前記第一電源端子へ電気的に接続され、前記第三電圧、前記第一入力信号、及び前記第二入力信号に応じた、前記第一電圧を前記第一回路バッファへ出力する出力端子を備えている。
前記第三回路バッファは、前記第一回路バッファの前記入力端子へ電気的に接続され前記第一入力信号を受け取る第五電源端子、第四電圧を受け取る第六電源端子、第三入力信号を受け取る入力端子、及び前記第二電源端子へ電気的に接続され、前記第一入力信号、前記第四電圧、及び前記第三入力信号に応じた、前記第二電圧を前記第一回路バッファへ出力する出力端子を備えている。
前記第一電圧、前記第二電圧、前記第三電圧、及び前記第四電圧は2つ異なる電圧レベル間で切り替わり、前記電圧信号の振幅は当該ゲートドライバ内のいずれの回路素子の耐電圧よりも大きい。
各トランジスタのドレイン端子は、液晶コンデンサ及び基準電圧VCOMへ電気的に接続されている。ゲートドライバ102は、ディスプレイユニットをオンにするために、ゲート駆動信号G0〜Gnを順に出力することによって、ソースドライバ107がソース駆動信号S0〜Smを液晶コンデンサへ出力することが可能になる。ディスプレイパネル100の各画素ユニットは相対的なグレースケールを表示し、そして全体の画像を表示する。
図3は、本発明の実施形態におけるゲートドライバ30の概略図である。ゲートドライバ30は、回路バッファB_1〜B_15及びレベルシフタモジュール302を有する。各回路バッファB_1〜B_15は、第一電源端子、第二電源端子、入力端子、及び出力端子を備える。回路バッファB_1〜B_15を夫々動作させるために、第一電源端子は第一電圧を受け取り、第二電源端子は第二電圧を受け取る。入力端子は入力信号を受け取る。出力端子は第一電圧、第二電圧、及び入力信号に応じて出力信号を作成し、該出力信号を出力する。
第一ステージ〜第四ステージに位置する回路バッファB_2〜B_15の出力信号は次のステージの回路バッファの電源端子へ出力され、複数の回路バッファ(例えば、B_5,B_8,B_9,B_12〜B_12)の出力信号は後の後の(2つ後の)ステージの入力端子へと出力される。ここで、回路バッファB_5から回路バッファB_1へ出力される信号(VGn)は第一入力信号、回路バッファB_8から回路バッファB_2へ出力される信号は第二入力信号、回路バッファB_9から回路バッファB_3へ出力される信号は第三入力信号として機能する。
さらに、第五ステージ(最終ステージ)に位置する回路バッファB_1の出力信号は、ゲートドライバ30の電圧信号Gout(図2の駆動信号G0〜Gnになる)とみなされる。
それゆえ、これら夫々の2つの電源端子の電圧は、前のステージの2つの回路バッファの出力信号から提供される。第三ステージ〜第五ステージに位置する各回路バッファB_6〜B_1の入力端子は、前の前の(2つ前)のステージの出力端子へ電気的に接続されている。それゆえ、これら夫々の入力端子の入力信号は、2つ前の回路バッファの出力信号から提供される。第一ステージに位置する回路バッファB_11〜B_15の電圧及び入力信号、及び第二ステージに位置する回路バッファB_7〜B_10の入力信号はレベルシフタモジュール302によって提供される。
5V程度の耐電圧を持つ中電圧回路素子を構成する1以上のレベルシフタを備えるレベルシフタモジュール302は複数の固定電圧と5Vに等しい振幅の出力信号を出力する。ゲートドライバ30において、レベルシフタモジュール302によって提供される固定電圧は、−10V,−5V,0V,+5V,及び+10Vの電圧レベルである。レベルシフタモジュール302によって提供される出力信号は、−10Vと−5Vとの電圧レベル間で切り替わる信号、−5Vと0Vとの電圧レベル間で切り替わる信号、0Vと+5Vとの電圧レベル間で切り替わる信号、+5Vと+10Vとの電圧レベル間で切り替わる信号、及び+10Vと+15Vとの電圧レベル間で切り替わる信号を含む。なお、上述の固定電圧及び、5Vに等しい振幅を有する出力信号はまた、他の方法、他の構成によって実現されてもよく、ゲートドライバ30のレベルシフタモジュール302に限られない。
第一トランジスタT1は4つの端子を備えており、第一端子は回路バッファ40の入力端子へ電気的に接続され、第二端子は回路バッファ40の出力端子へ電気的に接続され、第三端子は第一電源端子へ電気的に接続され、第四端子は第一トランジスタT1の該第三端子へ電気的に接続される。
同様に、第二トランジスタT2は4つの端子を備えており、第一端子は回路バッファの入力端子及び第一トランジスタT1の第一端子へ電気的に接続され、第二端子は回路バッファ40の出力端子及び第一トランジスタT1の第二端子へ電気的に接続され、第三端子は第二電源端子へ電気的に接続され、第四端子は第二トランジスタT2の該第三端子へ電気的に接続される。
好ましくは、トランジスタT1はP型金属酸化半導体電界効果トランジスタ(P−MOSFET)であるとよく、トラジスタT2はN型金属酸化半導体電界効果トランジスタ(N−MOSFET)であるとよい。
このような条件において、第一トランジスタT1の第一端子、第二端子、第三端子、及び第四端子は、夫々、P−MOSFETのゲート、ドレイン、ソース、及びベース端子であり、第二トランジスタT2の第一端子、第二端子、第三端子、及び第四端子は、夫々、N−MOSFETのゲート、ドレイン、ソース、及びベース端子である。
回路バッファ40のこのような構成により、入力端子の入力電圧VINは電圧レベルV3と電圧レベルV2との間で切り替えることができる。従って、出力端子の電圧VOUTは電圧レベルV1と電圧レベルV4との間で切り替えることができる。
図5は、回路バッファ40における電圧切り替えの概要図(表)である。回路バッファ40の入力電圧VINが電圧レベルV3と等しいとき、第一電源端子の電圧VDDは電圧レベルV1と等しくなり、第二電源端子の電圧VSSは電圧レベルV3と等しくなり、回路バッファ40は電圧レベルV1と等しい出力電圧VOUTを生成する。回路バッファ40の入力電圧VINが電圧レベルV2と等しいとき、第一電源端子の電圧VDDは電圧レベルV2と等しくなり、第二電源端子の電圧VSSは電圧レベルV4と等しくなり、回路バッファ40は電圧レベルV4と等しい出力電圧VOUTを生成する。
電圧レベルV1とV3との電圧差及び電圧レベルV2とV4との電圧差がトランジスタT1及びT2の耐電圧(例えば5V)より大きくならない限り、トランジスタT1及びT2はダメージを受けない。電圧レベルV1と2との電圧差(即ち、電圧VDDの振幅)及び電圧レベルV3とV4との電圧差(即ち、電圧VSSの振幅)がトランジスタT1及びT2の耐電圧よりも大きいにもかからず、トランジスタT1及びT2のすべての2つの端子は耐電圧の範囲にまだある。これにより、トランジスタT1及びT2の耐電圧よりも大きい高電圧信号(例えば、図2に示す、30Vと等しい振幅を有するゲート駆動信号G0〜Gn)を出力しつつ、回路構造にいかなるダメージも与えないことができる。
正の信号の範囲を超えると(即ち、時間t1よりも前、又は時間t2よりも後)、電圧PVn及び入力信号VGnは−10Vと等しくなり、電圧Nvn及び電圧信号Goutは−15Vと等しくなる。このような状況においても、回路バッファB_1におけるトランジスタのいかなる2つの端子間の電圧差は、5Vよりも大きくならない。
その結果、回路バッファB_1は、振幅が30Vに到達する高電圧信号を出力することが可能となりながら、耐電圧範囲が5〜6Vである中電圧回路素子を用いることによって、回路バッファB_1におけるすべてのトランジスタが実現できる。
図7は、ゲートドライバ30の正端子に、積み重ねられる出力信号の概念図である。まず、回路バッファB_11の電源端子は、レベルシフタモジュール302からの信号PV(n−4)を電源として受け取る。ここで、信号PV(n−4)の振幅は5Vに等しく、信号PV(n−4)は+15Vと+10Vとの電圧レベル間で切り替わる。そして、回路バッファB_11は、10Vと等しい振幅を持つ出力信号PV(n−3)を生成し、電源PV(n−4)に応じた、+15Vと+5Vとの電圧レベル間で切り替えられ、出力信号PV(n−3)を回路バッファB_7へ電源として出力する。
その後、回路バッファB_7は、振幅が15Vと等しい出力信号PV(n−2)を生成し、電源PV(n−3)に応じた+15Vと0Vとの電圧レベル間で切り替えられ、出力信号PV(n−2)を回路バッファB_4へ電源として出力する。
回路バッファB_4は、振幅が20Vと等しい出力信号PV(n−1)を生成し、電源PV(n−2)に応じた、+15Vと−5Vとの電圧レベル間で切り替えられ、出力信号(第三電圧)PV(n−1)を回路バッファB_2へ電源として出力する。
回路バッファ(第二回路バッファ)B_2は、振幅が25Vと等しい出力信号PVnを生成し、電源PV(n−1)に応じた、+15Vと−10Vとの電圧レベル間で切り替えられる出力信号(第一電圧)PVnを回路バッファB_1へ電源として出力する。
そして、回路バッファ(第一回路バッファ)B_1は、ゲートドライバ30の出力信号としての電圧信号Goutを生成し、その電圧信号Goutは、30Vの振幅を持ち、+15Vと−15Vとの電圧レベル間で切り替えられる。
図8はゲートドライバ30の負端子に、積み重ねられる出力信号の概略図である。まず、回路バッファB_15の電源端子は、レベルシフタモジュール302からの信号NV(n−4)を電源として受け取る。ここで、信号NV(n−4)の振幅は5Vであり、信号NV(n−4)は−15Vと−10Vとの電圧レベル間で切り替わる。そして、回路バッファB_11は、10Vと等しい振幅を持つ出力信号NV(n−3)を生成し、電源NV(n−4)に応じた、−15Vと−5Vとの電圧レベル間で切り替えられ、出力信号NV(n−3)を回路バッファB_10へ電源として出力する。
その後、回路バッファB_10は、振幅が15Vと等しい出力信号NV(n−2)を生成し、電源NV(n−3)に応じた、−15Vと0Vとの電圧レベル間で切り替えられ、出力信号NV(n−2)を回路バッファB_6へ電源として出力する。
回路バッファB_6は、振幅が20Vと等しい出力信号NV(n−1)を生成し、電源NV(n−2)に応じた、−15Vと+5Vとの電圧レベル間で切り替えられ、出力信号(第四電圧)NV(n−1)を回路バッファB_3へ電源として出力する。
回路バッファ(第三回路バッファ)B_3は、振幅が25Vと等しい出力信号NVnを生成し、電源NV(n−1)に応じた、−15Vと+10Vとの電圧レベル間で切り替えられ、出力信号(第二電圧)NVnを回路バッファB_1へ電源として出力する。
そして、回路バッファ(第一回路バッファ)B_1は、第一電圧PVn、第二電圧NVn及び回路バッファB_5からの第一入力信号VGnに応じて、ゲートドライバ30の出力信号としての電圧信号Goutを生成する。その電圧信号Goutは、30Vの振幅を持ち、−15Vと+15Vとの電圧レベル間で切り替えられる。
積層回路バッファ層から出力されることが可能である。
この技術分野の当業者は変形や代替を行うことも可能である。例えば、上述の実施形態において、電圧又は信号のすべてが5Vと等しい、又は5Vの倍数である。しかし、特に実際の回路では、回路素子又は信号の誤差により、電圧が少し変化しうる(例えば、4.9V又は5.1V)。
さらに、ゲートドライバにおける回路素子のステージの数は、本発明の実施形態のものと限定されるべきものではない。当業者は、異なる振幅を持つ信号を出力するために、システムに要求に応じて、回路におけるステージの数(Nつ)を調整できる。例えば、耐電圧が5Vと等しい回路素子を介して、回路バッファのステージをより多く積み重ねることにより、振幅40Vの電圧信号が実現できる。
他の実施形態として、振幅が30Vに等しい電圧信号を実現するために、低い耐電圧(例えば3V)の回路素子を用いてステージをより多く積み重ねること、を適用してもよい。また、振幅が30Vに等しい電圧信号を実現するために、高い耐電圧(例えば10V)の回路素子を、ステージをより少なく積み重ねることを用いてもよく、例はこれらに限らない。レベルシフタモジュール302は、いかなる構造のレベルシフタをいくつ備えていてもよい。トランジスタの耐電圧の大きさ及び電圧信号に必要な電圧レベルに応じて、レベルシフタモジュール302の出力信号の数及び電圧レベルを調整することができ、これに限らない。
+10Vと+15Vとの電圧レベル間で切り替えられる信号VGP6を出力するため、信号VGP4を固定電圧VP4に積み重ねることによって、レベルシフタL_3は、固定電圧VP6(+15Vに等しい)を生成する。レベルシフタモジュール302はさらに負電圧レベルの複数の信号をさらに生成するが、同様であるので、簡略化のため説明を省略する。
ゲートドライバ110において、レベルシフタL_1’,L_2’,L_3’は、すべて10Vの振幅を持つ信号である、第三電圧PV(n−1)’,第一入力信号VGn’,第四電圧NV(n−1)’を夫々生成する。信号(第三電圧)PV(n−1)’は、+15と+5Vとの電圧レベル間で切り替えられ、信号(第一入力信号)VGn’は+5Vと−5Vとの電圧レベル間で切り替えられ、信号(第四電圧)NV(n−1)’は−5Vと−15Vとの電圧レベル間で切り替えられる。
第二回路バッファB_2’において、第三電源端子は第三電圧PV(n−1)’を受けとり、第四電源端子は第一入力信号VGn’を受け取り、入力端子は+5Vの固定電圧(第二入力信号)を受け取ることで、第二回路バッファB_2’は出力信号(第一電圧)PVn’を生成できる。+15Vと−5Vとの電圧レベル間で切り替えられる第一電圧PVn’は、第一回路バッファB_1’の第一電源端子へ出力される。
第三回路バッファB_3’において、第五電源端子は第一入力信号VGn’を受け取り、第六電源端子は第四電圧NV(n−1)’を受け取り、入力端子は−5Vの固定電圧(第三入力信号)を受け取ることで、第三回路バッファB_3’は、出力信号NVn’(第二電圧)を生成できる。+5Vと−15Vとの電圧レベル間で切り替えられる第二電圧NVn’は、第一回路バッファB_1’の第二電源端子へ出力される。
第一回路バッファB_1’の入力端子は第一入力信号VGn’を受け取ることで、第一電圧PVn’,第二電圧NVn’,第一入力信号VGn’に応じて、第一回路バッファB_1’は+15Vと−15Vとの電圧レベル間で切り替えられる電圧信号Gout’を生成する。電圧信号Gout’はゲートドライバ110の出力信号とみなすことができる。
これに対して、本発明では、ゲートドライバを実現するために、中電圧回路素子を用いることができる。各回路素子のいかなる2つの端子間の電圧差が夫々の耐電圧を超えない状態で、一層ずつ回路バッファを積み重ねることにより、高電圧のゲート駆動信号を出力することが可能となるので、高電圧回路素子が不要になる。
従って、本発明は、プロセスにおいて高電圧素子のために要求されるマスク及び層の数を省くことが可能になるため、LCD駆動ICのコストがさらに削減できる。
マスクと層が簡潔化されるので、LCD駆動ICのプロセス時間を削減させることができ、それゆえ、製造速度を向上させることが可能になる。
302 レベルシフタモジュール
B_11,B_12,B_13,B_14,B_15 回路バッファ(第一ステージ)
B_7,B_8,B_9,B_10 回路バッファ(第二ステージ)
B_4,B_5,B_6 回路バッファ(第三ステージ)
B_2 回路バッファ(第四ステージ)(第二回路バッファ)
B_3 回路バッファ(第四ステージ)(第三回路バッファ)
B_1 回路バッファ(第五ステージ)(第一回路バッファ)
Gout 出力信号(電圧信号)
PVn 第一電圧
Nvn 第二電圧
VGn 第一入力信号
PV(n−1) 第三電圧
NV(n−1) 第四電圧
40 回路バッファ
T1 トランジスタ(第一トランジスタ)
T2 トランジスタ(第二トランジスタ)
L_1,L_2,L_3 レベルシフタ
110 ゲートドライバ
L_1’,L_2’,L_3’ レベルシフタ
B_1’ 回路バッファ(第一回路バッファ)
B_2’ 回路バッファ(第二回路バッファ)
B_3’ 回路バッファ(第三回路バッファ)
Gout’ 出力信号(電圧信号)
PVn’ 第一電圧
Nvn’ 第二電圧
VGn’ 第一入力信号
PV(n−1)’ 第三電圧
NV(n−1)’ 第四電圧
Claims (14)
- 電圧信号を出力する回路バッファであって、
第一トランジスタ、及び第二トランジスタ、を有しており、
前記第一トランジスタは、
当該回路バッファの入力端子へ電気的に接続される、第一端子と、
当該回路バッファの出力端子へ電気的に接続され、前記電圧信号を出力するのに用いられる、第二端子と、
第一電源端子へ電気的に接続される、第三端子と、
前記第一トランジスタの前記第三端子へ電気的に接続される、第四端子と、を備えており、
前記第二トランジスタは、
当該回路バッファの前記入力端子及び前記第一トランジスタの前記第一端子へ電気的に接続される、第一端子と、
当該回路バッファの前記出力端子及び前記第一トランジスタの前記第二端子へ電気的に接続される、第二端子と、
第二電源端子へ電気的に接続される、第三端子と、
前記第二トランジスタの前記第三端子へ電気的に接続される、第四端子と、を備えており、
前記第一電源端子の電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、
前記第二電源端子の電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、
前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高く、
前記電圧信号の振幅は当該回路バッファにおけるいかなる回路素子の耐電圧よりも大きい、
回路バッファ。 - 前記第一電源端子は第二回路バッファの出力端子へ電気的に接続されており、前記第二電源端子は第三回路バッファの出力端子へ電気的に接続されている、
請求項1記載の回路バッファ。 - 当該回路バッファの前記入力端子は、他の回路バッファの出力端子へ電気的に接続されている、
請求項1記載の回路バッファ。 - 前記第一電源端子及び前記第二電源端子はレベルシフタモジュールへ電気的に接続されている、
請求項1記載の回路バッファ。 - 当該回路バッファの前記入力端子はレベルシフタモジュールへと電気的に接続されている、
請求項1記載の回路バッファ。 - 前記第一電圧レベルと前記第二電圧レベルとの間の電圧差は、前記第一トランジスタ及び前記第二トランジスタの前記第一端子、前記第二端子、前記第三端子及び前記第四端子の間のいかなる2つの端子の間の耐電圧よりも大きい、
請求項1記載の回路バッファ。 - 前記第三電圧レベルと前記第四電圧レベルとの間の電圧差は、前記第一トランジスタ及び前記第二トランジスタの前記第一端子、前記第二端子、前記第三端子及び前記第四端子の間のいかなる2つの端子の間の耐電圧よりも大きい、
請求項1記載の回路バッファ。 - 当該回路バッファはゲートドライバに用いられる、
請求項1記載の回路バッファ。 - 電圧信号を出力するゲートドライバであって、
第一回路バッファ、第二回路バッファ、及び第三回路バッファを含む複数の回路バッファを有しており、
前記第一回路バッファは、
第一電圧を受け取る、第一電源端子、
第二電圧を受け取る、第二電源端子、
第一入力信号を受け取る、入力端子、及び
前記第一電圧、前記第二電圧、及び前記第一入力信号に応じた、前記電圧信号を出力する、出力端子を備え、
前記第二回路バッファは、
第三電圧を受け取る、第三電源端子、
前記第一回路バッファの前記入力端子へ接続され、前記第一入力信号を受け取る、第四電源端子、
第二入力信号を受け取る、入力端子、及び
前記第一電源端子へ電気的に接続され、前記第三電圧、前記第一入力信号、及び前記第二入力信号に応じた、前記第一電圧を前記第一回路バッファへ出力する、出力端子を備え、
前記第三回路バッファは、
前記第一回路バッファの前記入力端子へ電気的に接続され、前記第一入力信号を受け取る、第五電源端子、
第四電圧を受け取る、第六電源端子、
第三入力信号を受け取る、入力端子、及び
前記第二電源端子へ電気的に接続され、前記第一入力信号、前記第四電圧、及び前記第三入力信号に応じた、前記第二電圧を前記第一回路バッファへ出力する、出力端子を備えており、
前記第一電圧、前記第二電圧、前記第三電圧、及び前記第四電圧は2つ異なる電圧レベル間で切り替わり、
前記電圧信号の振幅は当該ゲートドライバ内のいずれの回路素子の耐電圧よりも大きい、
ゲートドライバ。 - 前記複数の回路バッファは2以上のNつのステージへ区分される、
請求項9記載のゲートドライバ。 - 当該ゲートドライバは、
第一ステージに位置する各回路バッファに対して2つの電圧及び入力信号を提供し、第二ステージに位置する各回路バッファに対して入力信号を提供するために、前記複数の回路バッファの前記第一ステージ及び前記第二ステージ内に位置する各回路バッファへ電気的に接続される、レベルシフタモジュールを、さらに有する
請求項10記載のゲートドライバ。 - 前記第一電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、
前記第二電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、
前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高い、
請求項9記載のゲートドライバ。 - 前記第一電圧レベルと前記第二電圧レベルとの間の電圧差は、前記第一回路バッファにおけるすべてのトランジスタのいずれかの2端子の間の耐電圧よりも大きい、
請求項12記載のゲートドライバ。 - 前記第三電圧レベルと前記第四電圧レベルとの間の電圧差は、前記第二回路バッファにおけるすべてのトランジスタのいずれかの2端子の間の耐電圧よりも大きい、
請求項12記載のゲートドライバ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461928403P | 2014-01-16 | 2014-01-16 | |
US61/928,403 | 2014-01-16 | ||
TW103118172A TWI484471B (zh) | 2014-01-16 | 2014-05-23 | 閘極驅動器及其電路緩衝器 |
TW103118172 | 2014-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015136094A true JP2015136094A (ja) | 2015-07-27 |
JP5937168B2 JP5937168B2 (ja) | 2016-06-22 |
Family
ID=53723484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014203565A Active JP5937168B2 (ja) | 2014-01-16 | 2014-10-02 | ゲートドライバ及び関連する回路バッファ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5937168B2 (ja) |
TW (1) | TWI484471B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152383A (ja) * | 1992-11-09 | 1994-05-31 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JPH0774616A (ja) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JP2006323040A (ja) * | 2005-05-18 | 2006-11-30 | Renesas Technology Corp | 半導体集積回路および液晶表示駆動用半導体集積回路 |
JP2011060876A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 半導体装置及びその耐圧制御方法 |
JP2014171109A (ja) * | 2013-03-04 | 2014-09-18 | Panasonic Corp | レベルシフタ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080055200A1 (en) * | 2006-09-01 | 2008-03-06 | Dong Young Lee | High voltage gate driver ic with multi-function gating |
CN102543010A (zh) * | 2010-12-30 | 2012-07-04 | 联咏科技股份有限公司 | 液晶显示器的栅极驱动方法及装置 |
TWI453719B (zh) * | 2012-03-30 | 2014-09-21 | Himax Tech Ltd | 閘極驅動器 |
-
2014
- 2014-05-23 TW TW103118172A patent/TWI484471B/zh active
- 2014-10-02 JP JP2014203565A patent/JP5937168B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152383A (ja) * | 1992-11-09 | 1994-05-31 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JPH0774616A (ja) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JP2006323040A (ja) * | 2005-05-18 | 2006-11-30 | Renesas Technology Corp | 半導体集積回路および液晶表示駆動用半導体集積回路 |
JP2011060876A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 半導体装置及びその耐圧制御方法 |
JP2014171109A (ja) * | 2013-03-04 | 2014-09-18 | Panasonic Corp | レベルシフタ回路 |
Also Published As
Publication number | Publication date |
---|---|
TWI484471B (zh) | 2015-05-11 |
JP5937168B2 (ja) | 2016-06-22 |
TW201530529A (zh) | 2015-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8816728B2 (en) | Gate driving circuit and display apparatus having the same | |
JP5535374B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
US9564097B2 (en) | Shift register, stage-shift gate driving circuit and display panel | |
JP5774911B2 (ja) | 表示装置 | |
US9159282B2 (en) | Display device and method of canceling offset thereof | |
US9786240B2 (en) | Scan driving circuit | |
KR102426106B1 (ko) | 스테이지 회로 및 이를 이용한 주사 구동부 | |
US9035930B2 (en) | Display device and driving method thereof | |
JP2008310317A (ja) | 液晶表示装置の駆動装置とこれを含む液晶表示装置 | |
KR20150019098A (ko) | 게이트 구동 회로 및 이를 구비한 표시 장치 | |
TW201730870A (zh) | 多工器及其驅動方法 | |
EP2833350A1 (en) | Display device | |
JP2014071452A (ja) | 表示パネル | |
JP2006338027A (ja) | 共有回路を利用する平板表示装置のゲートライン駆動装置及び方法 | |
US20170249893A1 (en) | Gate driver and display apparatus including the same | |
US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
JP4730727B2 (ja) | 液晶表示装置の駆動回路 | |
WO2019006812A1 (zh) | Goa电路及液晶显示装置 | |
US9559696B2 (en) | Gate driver and related circuit buffer | |
JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
US20180047356A1 (en) | Shift register unit, method for driving same, gate driving circuit and display apparatus | |
JP6316423B2 (ja) | シフトレジスタおよびそれを備える表示装置 | |
KR102634178B1 (ko) | 게이트 구동회로와 이를 이용한 표시장치 | |
US9805683B2 (en) | Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same | |
US11158224B2 (en) | Start signal generation circuit, driving method and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5937168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |