JP2015129830A5 - - Google Patents

Download PDF

Info

Publication number
JP2015129830A5
JP2015129830A5 JP2014000857A JP2014000857A JP2015129830A5 JP 2015129830 A5 JP2015129830 A5 JP 2015129830A5 JP 2014000857 A JP2014000857 A JP 2014000857A JP 2014000857 A JP2014000857 A JP 2014000857A JP 2015129830 A5 JP2015129830 A5 JP 2015129830A5
Authority
JP
Japan
Prior art keywords
layer
barrier layer
insulating layer
laminate
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014000857A
Other languages
English (en)
Other versions
JP2015129830A (ja
JP6294670B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014000857A priority Critical patent/JP6294670B2/ja
Priority claimed from JP2014000857A external-priority patent/JP6294670B2/ja
Priority to US14/585,603 priority patent/US9666428B2/en
Publication of JP2015129830A publication Critical patent/JP2015129830A/ja
Publication of JP2015129830A5 publication Critical patent/JP2015129830A5/ja
Application granted granted Critical
Publication of JP6294670B2 publication Critical patent/JP6294670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の実施形態は、上述した表示装置DA及び表示装置DAの製造方法への適用に限定されるものではない。本発明の実施形態は、例えば、他の有機EL表示装置(例えば、ボトムエミッション型有機EL表示装置)や、他の液晶表示装置や、他の表示装置(例えば、電気泳動素子を用いた表示装置)、これらの表示装置の製造方法にも適用でき得る。例えば、自己発光素子としては、ダイオード(有機ELダイオード)に限定されるものではなく、自己発光可能な様々な表示素子を利用することができる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]樹脂層表面上に形成された第1バリア層と、前記第1バリア層の上方に形成されたスイッチング素子と、を有する第1積層体と、
各層の積層順、材料及び厚みに関して前記第1バリア層と同一である第2バリア層を有する第2積層体と、
前記第1積層体と前記第2積層体との間に位置した充填層と、を備え、
前記第1バリア層の積層構造と前記第2バリア層の積層構造とは、前記スイッチング素子に関し互いに対称である表示装置。
[2]前記第2積層体は、前記第2バリア層を通り過ぎて前記第1積層体と対向した他の樹脂層をさらに有し、
前記第2バリア層は、前記他の樹脂層上に形成されている[1]に記載の表示装置。
[3]前記第2バリア層は、0.2N/mm以下の密着力で前記他の樹脂層上に形成されている[2]に記載の表示装置。
[4]第1樹脂層表面上に第1バリア層を形成し、前記第1バリア層の上方にスイッチング素子を形成し、前記第1バリア層及びスイッチング素子を有する第1積層体を形成し、
前記第1バリア層の製造条件及び製造工程と同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して前記第1バリア層と同一である第2バリア層を第2樹脂層表面上に形成し、前記第2バリア層を有する第2積層体を形成し、
前記第1バリア層の積層構造と前記第2バリア層の積層構造とが前記スイッチング素子に関し互いに対称となるように、前記第1積層体と前記第2積層体とを対向配置し、
前記第1積層体と前記第2積層体との間に充填層を形成し、前記第1積層体と前記第2積層体とを接着する表示装置の製造方法。
[5]前記第1積層体と前記第2積層体とを接着した後、前記第2バリア層から前記第2樹脂層を剥離する[4]に記載の表示装置の製造方法。
[6]前記第1樹脂層は、第1支持基板上に予め形成され、
前記第2樹脂層は、材料及び厚みに関して前記第1支持基板と同一である第2支持基板上に予め形成され、
前記第1積層体と前記第2積層体とを接着した後、前記第2樹脂層から前記第2支持基板を剥離し、前記第1樹脂層から前記第1支持基板を剥離する[4]に記載の表示装置の製造方法。

Claims (10)

  1. 樹脂層表面上に形成された第1バリア層と、前記第1バリア層の上方に形成されたスイッチング素子と、を有する第1積層体と、
    各層の積層順、材料及び厚みに関して前記第1バリア層と同一である第2バリア層を有する第2積層体と、
    前記第1積層体と前記第2積層体との間に位置した充填層と、を備え、
    前記第1バリア層の積層構造と前記第2バリア層の積層構造とは、前記スイッチング素子に関し互いに対称である表示装置。
  2. 前記第2積層体は、前記第2バリア層を通り過ぎて前記第1積層体と対向した他の樹脂層をさらに有し、
    前記第2バリア層は、前記他の樹脂層上に形成されている請求項1に記載の表示装置。
  3. 前記第2バリア層は、0.2N/mm以下の密着力で前記他の樹脂層上に形成されている請求項2に記載の表示装置。
  4. 第1樹脂層と、前記第1樹脂層上の第1バリア層と、前記第1バリア層上のスイッチング素子と、を含む第1積層体と、
    前記第1積層体と対面し、第2樹脂層と、前記第2樹脂層と前記第1積層体との間の第2バリア層と、を有する第2積層体と、
    前記第1積層体と前記第2積層体との間の充填層と、を備え、
    前記第1バリア層は、第1絶縁層と、前記第1絶縁層上の第2絶縁層と、を有し、
    前記第2バリア層は、第3絶縁層と、前記第3絶縁層下の第4絶縁層と、を有し、
    前記第1絶縁層と前記第3絶縁層とは、同じ組成及び同じ膜厚を有し、
    前記第2絶縁層と前記第4絶縁層とは、同じ組成及び同じ膜厚を有する、表示装置。
  5. 前記第1バリア層は、前記第1絶縁層と前記第1樹脂層との間に第5絶縁層をさらに有し、
    前記第2バリア層は、前記第3絶縁層と前記第2樹脂層との間に第6絶縁層をさらに有し、
    前記第5絶縁層と前記第6絶縁層とは、同じ組成及び同じ膜厚を有する、請求項4に記載の表示装置。
  6. 前記第5絶縁層と前記第6絶縁層とはそれぞれ、シリコン酸化膜を含む、請求項5に記載の表示装置。
  7. 前記第1絶縁層と前記第3絶縁層とはそれぞれ、シリコン窒化膜を含み、
    前記第2絶縁層と前記第4絶縁層とはそれぞれ、シリコン酸化膜を含む、請求項4に記載の表示装置。
  8. 第1樹脂層表面上に第1バリア層を形成し、前記第1バリア層の上方にスイッチング素子を形成し、前記第1バリア層及びスイッチング素子を有する第1積層体を形成し、
    前記第1バリア層の製造条件及び製造工程と同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して前記第1バリア層と同一である第2バリア層を第2樹脂層表面上に形成し、前記第2バリア層を有する第2積層体を形成し、
    前記第1バリア層の積層構造と前記第2バリア層の積層構造とが前記スイッチング素子に関し互いに対称となるように、前記第1積層体と前記第2積層体とを対向配置し、
    前記第1積層体と前記第2積層体との間に充填層を形成し、前記第1積層体と前記第2積層体とを接着する表示装置の製造方法。
  9. 前記第1積層体と前記第2積層体とを接着した後、前記第2バリア層から前記第2樹脂層を剥離する請求項8に記載の表示装置の製造方法。
  10. 前記第1樹脂層は、第1支持基板上に予め形成され、
    前記第2樹脂層は、材料及び厚みに関して前記第1支持基板と同一である第2支持基板上に予め形成され、
    前記第1積層体と前記第2積層体とを接着した後、前記第2樹脂層から前記第2支持基板を剥離し、前記第1樹脂層から前記第1支持基板を剥離する請求項8に記載の表示装置の製造方法。
JP2014000857A 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法 Expired - Fee Related JP6294670B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014000857A JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法
US14/585,603 US9666428B2 (en) 2014-01-07 2014-12-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000857A JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015129830A JP2015129830A (ja) 2015-07-16
JP2015129830A5 true JP2015129830A5 (ja) 2017-02-09
JP6294670B2 JP6294670B2 (ja) 2018-03-14

Family

ID=53495792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000857A Expired - Fee Related JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法

Country Status (2)

Country Link
US (1) US9666428B2 (ja)
JP (1) JP6294670B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
CN205900543U (zh) * 2016-05-18 2017-01-18 武汉华星光电技术有限公司 一种oled显示面板
JP6883275B2 (ja) * 2016-12-19 2021-06-09 大日本印刷株式会社 表示装置形成用基板、表示装置および表示装置の製造方法
US11075347B2 (en) 2018-10-22 2021-07-27 Lg Display Co., Ltd. Flexible display device
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248368A (ja) * 1995-03-09 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 液晶光学素子の製造方法と光導波路用薄型液晶光学素子および導波型光デバイス
US6987382B1 (en) 1995-10-31 2006-01-17 Texas Instruments Incorporated System with functional and selector circuits connected by mode lead
US5994912A (en) 1995-10-31 1999-11-30 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US6166557A (en) 1996-10-31 2000-12-26 Texas Instruments Incorporated Process of selecting dies for testing on a wafer
US7362093B2 (en) 1995-10-31 2008-04-22 Texas Instruments Incorporated IC selectively connecting logic and bypass conductors between opposing pads
US6046600A (en) 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US7230447B2 (en) 2003-10-31 2007-06-12 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US5760643A (en) 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US6326801B1 (en) 1996-10-31 2001-12-04 Texas Instruments Incorporated Wafer of semiconductor material with dies, probe areas and leads
US20020024356A1 (en) 1999-10-12 2002-02-28 Whetsel Lee D. Method and apparatus for parallel die testing on wafer
WO2004040649A1 (ja) 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4912835B2 (ja) * 2002-11-01 2012-04-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4218338B2 (ja) * 2002-12-24 2009-02-04 セイコーエプソン株式会社 液晶表示装置の製造方法
JP4974452B2 (ja) * 2003-10-28 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
CN101730938B (zh) * 2007-07-04 2012-10-10 皇家飞利浦电子股份有限公司 在衬底上形成图案化层的方法
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
WO2009054159A1 (ja) * 2007-10-23 2009-04-30 Sharp Kabushiki Kaisha 表示装置及び表示装置の製造方法
JP2010032768A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置およびその製造方法
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
DE112014005485T5 (de) * 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren

Similar Documents

Publication Publication Date Title
EP2768040A3 (en) Organic electroluminescent device having thin film encapsulation structure and method of fabricating the same
US9847500B2 (en) Method for manufacturing flexible display device and flexible display device so manufactured
JP2015129830A5 (ja)
EP2871685A3 (en) Flexible display and manufacturing method thereof
JP2015088521A5 (ja)
CA2889975C (en) Integrated bondline spacers for wafer level packaged circuit devices
JP2014032960A5 (ja) 表示装置の作製方法
EP2869345A3 (en) Organic light emitting display, method of fabricating the same
JP2012083733A5 (ja) 発光表示装置の作製方法
JP2015172480A5 (ja)
JP2013033786A5 (ja) 半導体装置、半導体装置の製造方法、および電子機器
EP2863446A3 (en) Flexible organic light emitting diode display and manufacturing method thereof
EP2267796A3 (en) Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP2019530988A5 (ja)
JP2018002544A5 (ja)
EP2626898A3 (en) Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
TW201229981A (en) Flat panel display apparatus and organic light-emitting display apparatus
SG11201805612PA (en) Resin Composition, Resin Layer, Permanent Adhesive, Adhesive For Temporary Bonding, Laminated Film, Processed Wafer, And Method For Manufacturing Electronic Component Or Semiconductor Device
WO2015156891A3 (en) Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP2017504046A5 (ja)
JP2014192386A5 (ja)
JP2012124486A5 (ja)
EP3790039A4 (en) RESIN COMPOSITION, LAMINATE, SEMICONDUCTOR WAFER WITH RESIN COMPOSITION LAYER, SUBSTRATE FOR MOUNTING SEMICONDUCTOR WITH RESIN COMPOSITION LAYER, AND SEMICONDUCTOR DEVICE
WO2015107290A3 (fr) Procédé de placement et de collage de puces sur un substrat récepteur en utilisant un plot a l&#39;aide d&#39;une force d&#39;attraction magnétique, électrostatique ou électromagnétique.
PH12019501778A1 (en) Pressure-sensitive adhesive tape for semiconductor substrate fabrication and method for manufacturing semiconductor device