JP2015129671A - 電流検出装置 - Google Patents

Abstract

【課題】フラックスゲート形の電流検出装置において、出力のＳ／Ｎ比を改善し、より正確に導線を流れる被測定電流を検出できるようにする。【解決手段】電流検出装置１は、励起コイル１１及び一対のスイッチング素子１２ａ，１２ｂから構成されるマルチバイブレータ１８と、電圧源１３と、励起コイル１１の電流と閾値とに基づいて検出信号を出力する検出部１４と、当該検出信号を積分する積分部１５と、帰還電流を励起コイル１１に加える帰還部１６と、スイッチング素子１２ａに対して第１のゲート信号、スイッチング素子１２ｂに対して第２のゲート信号を与えるゲート信号生成部１７とを備える。本構成により、検出部１４から出力される検出信号は、所定の周期Ｔの１／２より短いパルス幅となり、積分部１５のゲインを大きくでき、その結果、出力のＳ／Ｎ比が改善され、より正確に導線を流れる被測定電流を検出できる。【選択図】図１

Description

本発明は、導線を流れる被測定電流を検出する電流検出装置に関する。

近年、太陽光発電システムやエアコンなどの電子機器において、漏電電流などを検出するためにフラックスゲート形と呼ばれる電流検出装置が用いられている。このフラックスゲート形の電流検出装置は、小型化及び高感度化が可能であり、微小磁界に対して高い感度を有するため、微小電流検出のために広く使用されている。

ここで、従来のフラックスゲート形の電流検出装置に関して、図１６を参照して説明する。電流検出装置１００は、図１６（ａ）に示すように、高透磁性材料からなる磁性体コア１０１の開口部に被測定電流の流れる導線が貫通され、また、磁性体コア１０１の周囲に励起コイル１０２が巻回されている。また、従来の電流検出装置１００は、例えば、図１６（ｂ）に示すように、発振器１０３、ＰＷＭ変換部１０４、積分部１０５、及び帰還部１０６の各処理部を備えている。

発振器１０３は、励起コイル１０２に所定の周期Ｔの交流矩形波形状の励起電圧を印加する。ＰＷＭ変換部１０４は、励起コイル１０２に流れる電流を、抵抗器Ｒ２を用いて検出電圧に変換し、検出電圧と閾値との大小関係に基づくＰＷＭ信号を出力する。積分部１０５は、ＰＷＭ信号の積分値を出力電圧として出力する。帰還部１０６は、積分部１０５からの出力電圧に比例した帰還電流を励起コイル１０２にフィードバックする。この帰還電流により導線から磁性体コア１０１に重畳した磁界をキャンセルさせる。また、帰還電流は被測定電流に比例するため、この帰還電流を検出することにより被測定電流を測定できる。

次に、従来の電流検出装置１００に備わる各処理部からの出力波形に関して図１７を参照して説明する。なお、本図は、導線に被測定電流が流れ、帰還部１０６から励起コイル１０２に与えられる帰還電流により導線から磁性体コア１０１に重畳した磁界の影響がキャンセルされた状態を示している。

図１７（ａ）は、発振器１０３から励起コイル１０２に入力される励起電圧を示し、所定の周期Ｔの交流矩形波信号が抵抗器Ｒ１を介して印加される。なお、この時、磁性体コア１０１が十分に磁気飽和される励起電圧が印加される。

図１７（ｂ）は、励起コイル１０２の両端で検出される検出電圧を示している。ここで、磁性体コア１０１は、図１６（ｃ）に示すような磁束密度Ｂと磁界Ｈとの特性を示す磁気ヒステリシス曲線（Ｂ−Ｈ曲線）を有する。図１７（ｂ）に示す検出電圧は、磁性体コア１０１の磁束密度Ｂが不飽和な領域では励起コイル１０２のインダクタンスにより増加が徐々に緩くなる。また、磁性体コア１０１が飽和磁束密度Ｂｍとなる領域では励起コイル１０２のインダクタンスが減少し再度増加する曲線となる。なお、図１７（ｂ）に示す検出電圧は、励起コイル１０２を流れる電流に比例する。

図１７（ｃ）は、ＰＷＭ変換部１０４から出力されるＰＷＭ信号を示し、検出電圧が上下に設定された閾値ａ，ｂを超えるたびに正負の極性を反転させたＰＷＭ信号が出力される。

図１７（ｄ）は、積分部１０５から出力波形を示しており、ＰＷＭ信号が正の領域では所定のゲインを掛けた増加波形となり、ＰＷＭ信号が負の領域では所定のゲインを掛けた減少波形となる。

帰還部１０６は、上述のように、積分部１０５の出力電圧に比例した帰還電流を励起コイル１０２にフィードバックする。この結果、被測定電流の発生により生じる検出電圧の偏りが帰還電流によりキャンセルされて、ＰＷＭ信号は、励起電圧と同じ周期Ｔで、正負のパルス幅が等しいデューティ比５０％の矩形波信号となる。そして、電流検出装置１００は、この時の図１７（ｄ）の矢印に示す「被測定電流による変化量」に基づいて導線を流れる被測定電流を検出できる。

そして、フラックスゲート形の電流検出装置としては、使用環境温度が変化する状況下においても、センサ感度を補正し、高精度に被測定電流を検出することができる電流検出装置などが開示されている（例えば、特許文献１参照）。

特開２０１３−６１３２２号公報

しかしながら、上記従来の電流検出装置１００では、図１７（ｃ），（ｄ）に示すように、積分部１０５は、ＰＷＭ信号が正の領域では所定のゲインを掛けて出力信号を増加させ、ＰＷＭ信号が負の領域では所定のゲインを掛けて出力信号を減少させる。この場合、積分部１０５からのＰＷＭ信号に基づく積分出力の変動幅が大きくなり、また積分部１０５からの出力電圧の範囲も決まっているため、積分部１０５はゲイン（傾き）を大きくとることができない。この結果、図１７（ｄ）に示す「被測定電流による変化量」を大きくとることができず、出力のＳ／Ｎ比が悪化し、ひいては被測定電流の誤検出に繋がるという問題がある。

本発明は、上記課題に鑑みてなされたものであり、出力のＳ／Ｎ比を改善し、より正確に導線を流れる被測定電流を検出できるようにしたフラックスゲート型の電流検出装置を提供することを目的とする。

上記目的を達成するために本発明は、導線に流れる被測定電流を検出する電流検出装置であって、前記導線が挿通される開口部を有する磁性体コアと、前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出部と、前記検出部から出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分部と、前記積分部からの出力に応じた帰還電流を前記励起コイルに加える帰還部と、前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成部とを備え、前記検出部から出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となることを特徴とするものである。

この電流検出装置において、前記検出部は、前記マルチバイブレータから出力される電流を電圧に変換する抵抗と、前記抵抗の両端電圧と所定の閾値電圧との大小に基づくＰＷＭ信号を識別信号として出力するコンパレータと、前記ゲート信号生成部から与えられるゲート信号と前記コンパレータから出力される識別信号とから第１のタイミング信号と第２のタイミング信号を生成するタイミング信号生成部と、前記第１のタイミング信号及び第２のタイミング信号が入力され、検出信号を出力するスイッチ部と、を備え、前記スイッチ部から出力される検出信号は、前記第１のタイミング信号が“１”の場合は値が正、前記第２のタイミング信号が“１”の場合は値が負、これら以外の場合は値が０となる３値信号となることが好ましい。

この電流検出装置において、前記タイミング信号生成部は、前記第１のゲート信号、及び前記識別信号のＡＮＤ演算を行って前記第１のタイミング信号を出力する第１のＡＮＤゲートと、前記第２のゲート信号、及び前記識別信号のＡＮＤ演算を行って前記第２のタイミング信号を出力する第２のＡＮＤゲートと、を備えることが好ましい。

この電流検出装置において、前記ゲート信号生成部は、前記所定の周期Ｔの１／４の周期を有するクロックを発生する発振器と、前記発振器のクロックを１／４分周し、前記第１のゲート信号として出力する１／４分周部と、前記１／４分周部から出力される第１のゲート信号の極性を反転し、前記第２のゲート信号として出力する第１のＮＯＴゲートとを備えることが好ましい。

この電流検出装置において、前記タイミング信号生成部は、前記第１のゲート信号と、第３のゲート信号と、前記識別信号とのＡＮＤ演算を行って出力する第１の３入力ＡＮＤゲートと、前記第２のゲート信号と、第４のゲート信号と、前記識別信号とのＡＮＤ演算を行って出力する第２の３入力ＡＮＤゲートと、を備え、前記第１のゲート信号と前記第２のゲート信号の立ち下がりタイミングの差は、前記所定の周期Ｔの１／２であり、前記第３のゲート信号と前記第４のゲート信号の立ち上がりタイミングの差は、前記所定の周期Ｔの１／２であり、前記第３のゲート信号の立ち上がりタイミングは前記識別信号の立ち下がりタイミングより遅く、立ち上がりタイミングより早いことが好ましい。

この電流検出装置において、前記ゲート信号生成部は、前記所定の周期Ｔの１／４の周期を有するクロックを発生する発振器と、前記発振器のクロックを１／４分周し、前記第１のゲート信号として出力する１／４分周部と、前記１／４分周部から出力される第１のゲート信号の極性を反転し、前記第２のゲート信号として出力する第１のＮＯＴゲートと、前記第１のゲート信号に、前記所定の周期Ｔの１／４の期間に相当する遅延を与え、前記第３のゲート信号として出力する遅延部と、前記遅延部から出力される第３のゲート信号の極性を反転し、前記第４のゲート信号として出力する第２のＮＯＴゲートとを備えることが好ましい。

この電流検出装置において、さらに、信号のリップルを除去するための低域通過フィルタを、前記積分部、又は前記積分部から前記帰還部に帰還する帰還ループの外側に設けることが好ましい。

また、本発明は、導線が挿通される開口部を有する磁性体コアと、前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、を備える電流検出装置に用いられるプログラムであって、前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出ステップと、前記検出ステップにおいて出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分ステップと、前記積分ステップにおける出力に応じた帰還電流を前記励起コイルに加える帰還ステップと、前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成ステップとを含み、前記検出ステップにおいて出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となることを特徴とするものである。

また、本発明は、導線が挿通される開口部を有する磁性体コアと、前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、を備える電流検出装置に用いる電流検出方法であって、前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出ステップと、前記検出ステップにおいて出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分ステップと、前記積分ステップにおける出力に応じた帰還電流を前記励起コイルに加える帰還ステップと、前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成ステップとを含み、前記検出ステップにおいて出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となることを特徴とするものである。

本発明に係る電流検出装置は、励起コイル及び一対のスイッチング素子から構成されるマルチバイブレータを用いて励起コイルを流れる電流方向を発振動作させる。また、励起コイルを流れる励起電流及び閾値に基づいて、検出部は、所定の周期の１／２より短いパルス幅の検出信号を出力する。積分部は、当該検出信号に基づいて大きなゲインを掛けた出力信号を出力する。この構成により、本発明では、出力のＳ／Ｎ比を改善し、より正確に導線を流れる被測定電流を検出できる。

（ａ）本発明の実施の形態に係る電流検出装置の説明図、（ｂ）前記電流検出装置の機能図である。 （ａ）及び（ｂ）導線を流れる被測定電流が０の場合において、前記電流検出装置に備わるゲート信号生成部から出力される第１及び第２のゲート信号、（ｃ）検出部への入力電流、（ｄ）検出部から出力される検出信号、（ｅ）積分部から出力される電圧信号のタイミングチャートである。 （ａ）及び（ｂ）導線を流れる正方向の被測定電流が有り、且つ帰還電流でキャンセルされていない場合において、前記ゲート信号生成部から出力される第１及び第２のゲート信号、（ｃ）検出部への入力電流、（ｄ）検出部から出力される検出信号、（ｅ）積分部から出力される電圧信号のタイミングチャートである。 （ａ）及び（ｂ）導線を流れる正方向の被測定電流が有り、且つ帰還電流でキャンセルされた場合において、前記ゲート信号生成部から出力される第１及び第２のゲート信号、（ｃ）検出部への入力電流、（ｄ）検出部から出力される検出信号、（ｅ）積分部から出力される電圧信号のタイミングチャートである。 （ａ）前記検出部の機能図、（ｂ）前記検出部に備わるスイッチ部から出力される検出信号を示す表である。 （ａ）導線を流れる被測定電流が０の場合における検出部への入力電流、（ｂ）前記検出部に備わるコンパレータから出力される識別信号、（ｃ）前記検出部に備わるタイミング信号生成部から出力される第１のタイミング信号、（ｄ）前記タイミング信号生成部から出力される第２のタイミング信号、（ｅ）前記スイッチ部から出力される検出信号のタイミングチャートである。 前記タイミング信号生成部の機能図である。 （ａ）前記タイミング信号生成部に備わる第１のＡＮＤゲートに入力される第１のゲート信号、（ｂ）前記タイミング信号生成部に備わる第２のＡＮＤゲートに入力される第２のゲート信号、（ｃ）前記第１のＡＮＤゲートに入力される識別信号、（ｄ）前記第１のＡＮＤゲートから出力される第１のタイミング信号、（ｅ）前記第２のＡＮＤゲートから出力される第２のタイミング信号のタイミングチャートである。 前記ゲート信号生成部の機能図である。 （ａ）前記ゲート信号生成部に備わる発振器から発生するクロック、（ｂ）前記ゲート信号生成部に備わる１／４分周部から出力される第１のゲート信号、（ｃ）前記１／４分周部から第１のＮＯＴゲートを介して出力される第２のゲート信号のタイミングチャートである。 実施の形態の変形例１に係るタイミング信号生成部の機能図である。 （ａ）前記タイミング信号生成部に備わる第１の３入力ＡＮＤゲートに入力される第１のゲート信号、（ｂ）前記タイミング信号生成部に備わる第２の３入力ＡＮＤゲートに入力される第２のゲート信号、（ｃ）検出部への入力電流、（ｄ）第１の３入力ＡＮＤゲートに入力される識別信号、（ｅ）第１の３入力ＡＮＤゲートに入力される第３のゲート信号、（ｆ）第１の３入力ＡＮＤゲートから出力される第１のタイミング信号、（ｇ）第２の３入力ＡＮＤゲートに入力される第４のゲート信号、（ｈ）第２の３入力ＡＮＤゲートから出力される第２のタイミング信号のタイミングチャートである。 前記変形性１に係るゲート信号生成部の機能図である。 （ａ）前記ゲート信号生成部に備わる発振器から発生するクロック、（ｂ）前記ゲート信号生成部に備わる１／４分周部から出力される第１のゲート信号、（ｃ）前記１／４分周部から第１のＮＯＴゲートを介して出力される第２のゲート信号、（ｄ）前記ゲート信号生成部に備わる遅延部を介して出力される第３のゲート信号、（ｅ）前記遅延部から第２のＮＯＴゲートを介して出力される第４のゲート信号のタイミングチャートである。 実施の形態の変形例２に係る電流検出装置の機能図である。 （ａ）従来の電流検出装置の説明図、（ｂ）前記電流検出装置の機能図、（ｃ）磁性体コアにおける磁束密度Ｂと磁界Ｈとの特性を示す磁気ヒステリシス曲線を示す。 （ａ）前記電流検出装置に備わる発振器から与えられる励起電圧、（ｂ）前記電流検出装置に備わるＰＷＭ変換部へ入力される検出信号、（ｃ）当該ＰＷＭ変換部から出力されるＰＷＭ信号、（ｄ）前記電流検出装置に備わる積分部からの出力信号のタイミングチャートである。

（実施の形態）
本発明の実施の形態に係る電流検出装置について図面を参照して説明する。図１（ａ）に示すように、本実施の形態に係る電流検出装置１は、導線を流れる被測定電流を検出するものであり、導線が挿通される開口部を有する磁性体コア１０と、磁性体コア１０にトロイダル状に巻回された励起コイル１１とを備える。

本実施の形態に係る電流検出装置１は、フラックスゲート形と呼ばれ、高透磁率磁性体から成る磁性体コア１０の透磁率が飽和磁束付近で急激に消失する非線形特性を利用した磁界センサであり、ホール素子に比べ検出磁界強度感度が高く、高い分解能を有している。このため、例えば、太陽光発電システムやエアコンなどの電子機器、燃料電池やバッテリなどにおいて、微小な漏電電流を検出する電流検出装置１として用いられている。

磁性体コア１０は、飽和磁束密度及び保磁力の小さい材料であるパーマロイなど高透磁率材料からなる環状のコアである。これは、磁性体コア２は、励起コイル１１を流れる励起電流を用いて飽和されるため、飽和磁束密度及び保磁力が小さければ飽和に必要な電力が小さくできるためである。

電流検出装置１は、図１（ｂ）に示すように、一対のスイッチング素子１２ａ，１２ｂ、電圧源１３、抵抗器Ｒ、検出部１４、積分部１５、帰還部１６、及びゲート信号生成部１７をも備えている。

一対のスイッチング素子１２ａ，１２ｂは、トランジスタなどの半導体スイッチで構成され、励起コイル１１の両端に共通電極が接続される。スイッチング素子１２ａ，１２ｂは、励起コイル１１とマルチバイブレータ１８を構成する。マルチバイブレータ１８は、所定の周期Ｔで一対のスイッチング素子１２ａ，１２ｂのオン・オフの関係を反転させることで、励起コイル１１に流れる電流方向を切り替えて発振動作させる。

電圧源１３は、一対のスイッチング素子１２ａ，１２ｂの一方の電極と接続されており、所定の周期Ｔ（例えば、１ＫＨｚ〜４ＫＨｚ）の交流矩形波信号を励起電圧として励起コイル１１に印加する回路である。なお、励起電圧は、磁性体コア１０のＢ−Ｈ特定に応じて磁性体コア１０の正方向及び負方向の磁場（交流磁場）を十分に磁気飽和できる振幅を有しているものである。このことで、常に電圧源１３から励起コイル１１に飽和電流が印加される。

検出部１４は、一対のスイッチング素子１２ａ，１２ｂの他方の電極と接続されており、励起コイル１１を流れる励磁電流を検出し、当該電流に基づく検出信号を積分部１５に出力する。なお、検出部１４の機能構成に関しては後述の図５において説明する。

積分部１５は、積分回路で構成され、検出部１４からの検出信号が正の領域では所定のゲインを掛けて出力信号を増加させ、検出信号が負の領域では所定のゲインを掛けて出力信号を減少させる。なお、積分部１５は、連続的なアナログ信号をそのままの形で演算したり、デジタル信号に変換した後、デジタル回路を用いて積分演算しても良い。

帰還部１６は、積分部１５からの出力電圧を電流に変換し、励起コイル１１に加える。具体的には、帰還部１６は、抵抗器を有しており、積分部１５からの出力電圧を受けて、これに比例した値の帰還電流を励起コイル１１にフィードバックする。このことで、導体を流れる被測定電流の発生により生じた磁性体コア１０への磁界の影響をキャンセルさせて、検出部１４への入力電流の偏りをキャンセルする。電流検出装置１は、帰還電流の値に基づいて導体を流れる被測定電流の値を検出できる。

本実施の形態では、検出信号のリップルを除去するための低域通過フィルタ（ＬＰＦ）１９を、積分部１５に設けている。ＬＰＦ１９は、オペアンプ、抵抗及びコンデンサなどで構成され、後段の処理を容易化するために設けられる。なお、ＬＰＦ１９の機能を積分部１５に加えるか、積分部１５から帰還部１６に帰還する出力側の帰還ループ外に加えるか、どちらの手段をとるかは、帰還ループの安定性を考慮して決定できる。

次に、電流検出装置１の被測定電流の検出動作に関して図２〜図４を参照して説明する。最初に、導線を流れる被測定電流が０の場合の出力信号波形を図２に示す。

図２（ａ）は、ゲート信号生成部１７から第１のスイッチング素子１２ａに入力される第１ゲート信号を示し、この第１ゲート信号は周期Ｔの交流矩形波となる。図２（ｂ）は、ゲート信号生成部１７から第２のスイッチング素子１２ｂに入力される第２ゲート信号を示し、この第２ゲート信号は周期Ｔの交流矩形波となる。このように、ゲート信号生成部１７は、一対のスイッチング素子１２ａ，１２ｂのうちの第１のスイッチング素子１２ａに対して所定の周期Ｔの半分の期間で“１”となり、他の半分の期間で“０”となる２値信号である第１のゲート信号を与える。また、第２のスイッチング素子１２ｂに対して第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与える。この結果、ゲート信号生成部１７は、所定の周期Ｔで一対のスイッチング素子１２ａ，１２ｂのオン・オフの関係を反転させて、電圧源１３から一対のスイッチング素子１２ａ，１２ｂを介して励起コイル１１に印加される電流経路を経路１と経路２で交互に切り替えている。なお、周期Ｔは被測定電流の周波数より高くする必要がある。

図２（ｃ）は、検出部１４への入力電流を示しており、電圧源１３からの出力電圧を、マルチバイブレータ１８を用いることで、従来の図１７（ｂ）に示した出力信号を、時間軸を中心に正の領域に折り返した波形を得ることができる。

図２（ｄ）は、検出部１４から出力される検出信号を示しており、検出部１４は、入力電圧が閾値を超えるか否かを判定し、超える場合には所定の周期Ｔの１／２よりも短いパルス幅Ｗの検出信号を出力している。より理想的には、閾値が、検出信号のパルス幅を所定の周期Ｔの１／４以下とするように設定される。

図２（ｅ）は、積分部１５からの出力信号を示し、検出信号が正の領域では所定のゲインを掛けて出力信号を増加させ、検出信号が負の領域では所定のゲインを掛けて出力信号を減少させる。電流検出装置１は、この出力電圧に基づいて導線を流れる被測定電流を検出できる。

次に、電流検出装置１において、被測定電流が正方向に発生（被測定電流＞０）し、且つ帰還電流でキャンセルされていない場合の各処理部からの出力信号波形を図３に示す。ここでは、図１（ａ）の矢印に示す方向を正方向としている。なお、図３（ａ），（ｂ）に示すゲート信号生成部１７からの出力波形は図２（ａ），（ｂ）と同じである。

そして、図３（ｃ）に示すように、被測定電流＞０の場合、被測定電流により生じる磁束が正の出力電流のより生じる磁束と同方向であり、それが重畳されるため、正の領域においては飽和に達する時間が早くなり、逆に負の領域では遅くなる。このため、検出部１４への入力電流の対称性にずれが生じる。

図３（ｄ）は、検出部１４から出力される検出信号を示している。この場合、検出部１４への入力信号に偏りが生じているために、入力信号が閾値を超えるタイミングが異なることとなり、検出部１４からの検出信号は、半周期毎に、パルス幅が広くなる期間と、パルス幅が短くなる期間が生じる。なお、被測定電流の負方向の漏電がある場合には、これとは逆の偏り現象が生じる。

図３（ｅ）は、積分部１５からの出力信号を示し、検出信号が正の領域では所定のゲインを掛けて出力信号を増加させ、検出信号が負の領域では所定のゲインを掛けて出力信号を減少させ、その結果、一周期後の出力電圧が増加する。

次に、電流検出装置１において、正方向の被測定電流（被測定電流＞０）が有り、且つ帰還電流でキャンセルされた場合の各処理部からの出力信号波形を図４に示す。なお、図４（ａ），（ｂ）に示すゲート信号生成部１７からの出力波形は図２（ａ），（ｂ）と同じである。

図４（ｃ）に示すように、被測定電流により磁性体コア１０に重畳された磁界が帰還電流によりキャンセルされるため、半周期ごとに飽和に達する時間が等しくなり、均等な入力電流の波形に戻る。その結果、検出部１４の入力信号に偏りがなく、入力信号が閾値を超えるタイミングが等しくなり、図４（ｄ）に示す検出部１４からの検出信号のパルス幅が均等に戻る。

図４（ｅ）は、積分部１５からの出力信号を示し、検出信号が正の領域では所定のゲインを掛けて出力信号を増加させ、検出信号が負の領域では所定のゲインを掛けて出力信号を減少させる。この際、検出信号による積分出力のパルス幅Ｗが所定の周期Ｔの１／２より短くなっている。このため、積分部１５はゲイン（傾き）を大きくできる。その結果、導線を流れる被測定電流に比例したオフセットを持つ「被測定電流による変化量」を大きくとれて、出力のＳ／Ｎ比が改善される。電流検出装置１は、この変化量に基づいて導線を流れる被測定電流（漏洩電流）を検出する。

次に、電流検出装置１に備わる検出部１４に関して、図５及び図６を参照して説明する。検出部１４は、図５（ａ）に示すように、抵抗器１４ａと、コンパレータ１４ｂと、タイミング信号生成部１４ｃと、スイッチ部１４ｄとを備えている。

抵抗器１４ａは、マルチバイブレータ１８から出力される電流を電圧に変換する。

コンパレータ１４ｂは、抵抗器１４ａの両端電圧と所定の閾値電圧とを比較し（図６（ａ）参照）、その大小に基づくＰＷＭ信号を識別信号（図６（ｂ）参照）として出力する。例えば、コンパレータ１４ｂをアナログ回路で実現する場合、コンパレータ１４ｂに２つの信号を入力し、両端電圧＞閾値の時に“１”、両端電圧＜閾値の時に“０”を出力する。

タイミング信号生成部１４ｃは、図６（ｃ）及び図６（ｄ）に示すように、コンパレータ１４ｂからの識別信号を、所定の周期Ｔの半分毎に振り分けた第１のタイミング信号と第２のタイミング信号を生成する。

スイッチ部１４ｄは、タイミング信号生成部１４ｃから第１のタイミング信号及び第２のタイミング信号が入力され、検出信号を出力する（図６（ｅ）参照）。この検出信号は、図５（ｂ）の表５１に示すように、第１のタイミング信号が“１”の場合は値が正の電圧値（＋Ａ）、第２のタイミング信号が“１”の場合は値が負の電圧値（−Ａ）、これら以外の場合は電圧値が０となる３値信号となる。なお、第１のタイミング信号と第２のタイミング信号は、同時に１とならないようにする。この構成により、検出部１４は、容易に入手可能な電子部品によって検出信号を生成することができる。

次に、検出部１４に備わるタイミング信号生成部１４ｃに関して、図７及び図８を参照して説明する。タイミング信号生成部１４ｃは、第１のゲート信号、及び識別信号のＡＮＤ演算を行って第１のタイミング信号を出力する第１のＡＮＤゲート１４ｅを有する。また、第２のゲート信号、及び識別信号のＡＮＤ演算を行って第２のタイミング信号を出力する第２のＡＮＤゲート１４ｆを有する。

そして、第１のＡＮＤゲート１４ｅから出力される第１のタイミング信号を図８（ｄ）に、第２のＡＮＤゲート１４ｆから出力される第２のタイミング信号を図８（ｅ）に示す。このように、タイミング信号生成部１４ｃは、簡易な演算によってタイミング信号を生成することができる。なお、タイミング信号生成部１４ｃは図７の構成に限定されるものではなく、例えば、第１及び第２のＮＡＮＤゲートを構成した上で、図５（ｂ）に示す各タイミング信号の１と０との関係を逆にしても良い。

次に、電流検出装置１に備わるゲート信号生成部１７に関して、図９及び図１０を参照して説明する。ゲート信号生成部１７は、発振器１７ａと、１／４分周部１７ｂと、第１のＮＯＴゲート１７ｃとを備える。

発振器１７ａは、図１０（ａ）に示すように、所定の周期Ｔの１／４の周期を有するクロックを発生する。１／４分周部１７ｂは、カウンタ、または２個のＤフリップフロップで構成され、図１０（ｂ）に示すように、クロックを１／４分周し、第１のゲート信号として出力する。第１のＮＯＴゲート１７ｃは、図１０（ｃ）に示すように、第１のゲート信号の極性を反転し、第２のゲート信号として出力する。この構成により、ゲート信号生成部１７は、同期したタイミングを有する第１及び第２のゲート信号を生成することができる。

以上のように、本実施の形態に係る電流検出装置１は、検出部１４から出力される検出信号のパルス幅Ｗを所定の周期Ｔの１／２よりも短くでき、積分部１５においては当該検出信号に基づいて掛けるゲインを高くとることができる。このため、フラックスゲート型の電流検出装置１において、出力に対するＳ／Ｎ比を改善し、より正確に被測定電流を検出できる。

（変形例１）
本実施の形態の変形例１について図１１乃至図１４を参照して説明する。本変形例１では、タイミング信号生成部１４ｃ及びゲート信号生成部１７を上記実施の形態とは異なる機能構成としたものである。これは、現実には、図１２（ｃ）に示すように、検出部１４への入力電流には遅延時間が発生し、オンからオフへは瞬時に下がらない。このため、上記実施の形態のタイミング信号生成部１４ｃ及びゲート信号生成部１７の構成では誤作動を生じてしまう可能性がある。

そこで、本変形例１に係るタイミング信号生成部１４ｃは、図１１に示すように、第１のゲート信号と、第３のゲート信号と、識別信号とのＡＮＤ演算を行って第１のタイミング信号を出力する第１の３入力ＡＮＤゲート１４ｇを有する。また、第２のゲート信号と、第４のゲート信号と、識別信号とのＡＮＤ演算を行って第２のタイミング信号を出力する第２の３入力ＡＮＤゲート１４ｈを有する。

さらに、図１２（ａ），（ｂ）に示すように、第１のゲート信号と第２のゲート信号の立ち下がりタイミングの差は、所定の周期Ｔの１／２となる。またさらに、図１２（ｅ），（ｇ）に示すように、第３のゲート信号と第４のゲート信号の立ち上がりタイミングの差は、所定の周期Ｔの１／２である。また、図１２（ｄ），（ｅ）に示すように、第３のゲート信号の立ち上がりタイミングは識別信号の立ち下がりタイミングより遅く、立ち上がりタイミングより早い。この構成により、本変形例１に係るタイミング信号生成部１４ｃでは、より正確なタイミングを有する複数のタイミング信号を生成できる。

なお、タイミング信号生成部１４ｃは図１１の構成に限定されるものではなく、例えば、第１及び第２のＮＡＮＤゲートを構成した上で、図５（ｂ）に示す各タイミング信号の１と０との関係を逆にしても良い。

次に、本変形例１に係るゲート信号生成部１７に関して、図１３及び図１４を参照して説明する。本変形例１においてゲート信号生成部１７は、発振器１７ａと、１／４分周部１７ｂと、第１のＮＯＴゲート１７ｃと、遅延部１７ｄと、第２のＮＯＴゲート１７ｅとを備える。

発振器１７ａは、図１４（ａ）に示すように、所定の周期Ｔの１／４の周期を有するクロックを発生する。１／４分周部１７ｂは、カウンタ、または２個のＤフリップフロップで構成され、図１４（ｂ）に示すように、クロックを１／４分周し、第１のゲート信号として出力する。第１のＮＯＴゲート１７ｃは、図１４（ｃ）に示すように、第１のゲート信号の極性を反転し、第２のゲート信号として出力する。遅延部１７ｄは、Ｄフリップフロップなどで構成され、図１４（ｄ）に示すように、第１のゲート信号に、所定の周期Ｔの１／４の期間に相当する遅延を与え、第３のゲート信号として出力する。第２のＮＯＴゲート１７ｅは、図１４（ｅ）に示すように、第３のゲート信号の極性を反転し、第４のゲート信号として出力する。この構成により、ゲート信号生成部１７は、同期したタイミングを有する第１乃至第４のゲート信号を生成することができる。

以上のように、本変形例１に係る電流検出装置１においては、理想スイッチではなく、オン・オフに遅延時間が発生する現実のスイッチも想定した上で、より正確なタイミング信号を発生させることができる。

（変形例２）
本実施の形態の変形例２について説明する。本変形例２に係る電流検出装置１では、図１５に示すように、電圧源１３から一対のスイッチング素子１２ａ，１２ｂの間には抵抗器が設けられていない。また、ＬＰＦ１９が、積分部１５から帰還部１６に帰還する帰還ループの外側に設けられている。この構成によっても、上記実施の形態と同様、出力に対するＳ／Ｎ比を改善し、より正確に被測定電流を検出できる。

なお、本発明は、上記実施の形態の構成に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。また、上記目的を達成するために、本発明は、電流検出装置１に含まれる特徴的な構成手段をステップとする電流検出方法としたり、それらの特徴的なステップを含むプログラムとして実現することもできる。より具体的には、磁性体コア１０や励起コイル１１以外の実現手段はハードウェア（アナログ、デジタル）またはソフトウェアのいずれでも良い。また、一部がアナログ回路で一部がデジタル回路、あるいは一部がハードウェアで一部がソフトウェアというように、機能ブロック毎に実現手段が異なっていても良い。さらに、そのプログラムは、ＲＯＭ等のメモリに格納しておくだけでなく、ＵＳＢメモリ等の記録媒体や通信ネットワークを介して流通させることもできる。

１ 電流検出装置
１０ 磁性体コア
１１ 励起コイル
１２ａ，１２ｂ スイッチング素子
１３ 電圧源
１４ 検出部
１４ａ 抵抗器
１４ｂ コンパレータ
１４ｃ タイミング信号生成部
１４ｄ スイッチ部
１４ｅ，１４ｆ ＡＮＤゲート
１４ｇ，１４ｈ ３入力ＡＮＤゲート
１５ 積分部
１６ 帰還部
１７ ゲート信号生成部
１７ａ 発振器
１７ｂ １／４分周部
１７ｃ，１７ｅ ＮＯＴゲート
１７ｄ 遅延部
１８ マルチバイブレータ
１９ 低域通過フィルタ（ＬＰＦ）

Claims (9)

1. 導線に流れる被測定電流を検出する電流検出装置であって、
   前記導線が挿通される開口部を有する磁性体コアと、
   前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、
   前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、
   前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出部と、
   前記検出部から出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分部と、
   前記積分部からの出力に応じた帰還電流を前記励起コイルに加える帰還部と、
   前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成部とを備え、
   前記検出部から出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となる、ことを特徴とする電流検出装置。
2. 前記検出部は、
   前記マルチバイブレータから出力される電流を電圧に変換する抵抗と、
   前記抵抗の両端電圧と所定の閾値電圧との大小に基づくＰＷＭ信号を識別信号として出力するコンパレータと、
   前記ゲート信号生成部から与えられるゲート信号と前記コンパレータから出力される識別信号とから第１のタイミング信号と第２のタイミング信号を生成するタイミング信号生成部と、
   前記第１のタイミング信号及び第２のタイミング信号が入力され、検出信号を出力するスイッチ部と、を備え、
   前記スイッチ部から出力される検出信号は、前記第１のタイミング信号が“１”の場合は値が正、前記第２のタイミング信号が“１”の場合は値が負、これら以外の場合は値が０となる３値信号となる、ことを特徴とする請求項１記載の電流検出装置。
3. 前記タイミング信号生成部は、
   前記第１のゲート信号、及び前記識別信号のＡＮＤ演算を行って前記第１のタイミング信号を出力する第１のＡＮＤゲートと、
   前記第２のゲート信号、及び前記識別信号のＡＮＤ演算を行って前記第２のタイミング信号を出力する第２のＡＮＤゲートと、を備えることを特徴とする請求項２に記載の電流検出装置。
4. 前記ゲート信号生成部は、
   前記所定の周期Ｔの１／４の周期を有するクロックを発生する発振器と、
   前記発振器のクロックを１／４分周し、前記第１のゲート信号として出力する１／４分周部と、
   前記１／４分周部から出力される第１のゲート信号の極性を反転し、前記第２のゲート信号として出力する第１のＮＯＴゲートとを備える、ことを特徴とする請求項３記載の電流検出装置。
5. 前記タイミング信号生成部は、
   前記第１のゲート信号と、第３のゲート信号と、前記識別信号とのＡＮＤ演算を行って前記第１のタイミング信号を出力する第１の３入力ＡＮＤゲートと、
   前記第２のゲート信号と、第４のゲート信号と、前記識別信号とのＡＮＤ演算を行って前記第２のタイミング信号を出力する第２の３入力ＡＮＤゲートと、を備え、
   前記第１のゲート信号と前記第２のゲート信号の立ち下がりタイミングの差は、前記所定の周期Ｔの１／２であり、
   前記第３のゲート信号と前記第４のゲート信号の立ち上がりタイミングの差は、前記所定の周期Ｔの１／２であり、
   前記第３のゲート信号の立ち上がりタイミングは前記識別信号の立ち下がりタイミングより遅く、立ち上がりタイミングより早い、ことを特徴とする請求項２記載の電流検出装置。
6. 前記ゲート信号生成部は、
   前記所定の周期Ｔの１／４の周期を有するクロックを発生する発振器と、
   前記発振器のクロックを１／４分周し、前記第１のゲート信号として出力する１／４分周部と、
   前記１／４分周部から出力される第１のゲート信号の極性を反転し、前記第２のゲート信号として出力する第１のＮＯＴゲートと、
   前記第１のゲート信号に、前記所定の周期Ｔの１／４の期間に相当する遅延を与え、前記第３のゲート信号として出力する遅延部と、
   前記遅延部から出力される第３のゲート信号の極性を反転し、前記第４のゲート信号として出力する第２のＮＯＴゲートとを備える、ことを特徴とする請求項５記載の電流検出装置。
7. さらに、信号のリップルを除去するための低域通過フィルタを、前記積分部、又は前記積分部から前記帰還部に帰還する帰還ループの外側に設ける、ことを特徴とする請求項１乃至６のいずれか一項に記載の電流検出装置。
8. 導線が挿通される開口部を有する磁性体コアと、
   前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、
   前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、を備える電流検出装置に用いられるプログラムであって、
   前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出ステップと、
   前記検出ステップにおいて出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分ステップと、
   前記積分ステップにおける出力に応じた帰還電流を前記励起コイルに加える帰還ステップと、
   前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成ステップとを含み、
   前記検出ステップにおいて出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となる、ことを特徴とするプログラム。
9. 導線が挿通される開口部を有する磁性体コアと、
   前記磁性体コアに巻回された励起コイル、及び前記励起コイルの両端に共通電極が接続された一対のスイッチング素子から構成され、所定の周期Ｔで前記励起コイルに流れる電流方向を切り替えて発振動作させるマルチバイブレータと、
   前記一対のスイッチング素子の一方の電極に接続され、前記磁性体コアの磁場を飽和させるための励起電圧を前記励起コイルに印加する電圧源と、を備える電流検出装置に用いる電流検出方法であって、
   前記一対のスイッチング素子の他方の電極に接続され、前記励起コイルを流れる電流が、所定の閾値を超えたか否かで検出信号を出力する検出ステップと、
   前記検出ステップにおいて出力された検出信号が正の領域では所定のゲインを掛けて出力を増加させ、検出信号が負の領域では所定のゲインを掛けて出力を減少させる積分ステップと、
   前記積分ステップにおける出力に応じた帰還電流を前記励起コイルに加える帰還ステップと、
   前記一対のスイッチング素子のうち一のスイッチング素子に対して前記所定の周期Ｔの半分の期間で“１”となる２値信号である第１のゲート信号を与え、他のスイッチング素子に対して前記第１のゲート信号と逆の特性を有する２値信号である第２のゲート信号を与えることで前記マルチバイブレータを発振動作させるゲート信号生成ステップとを含み、
   前記検出ステップにおいて出力される検出信号は、前記所定の周期Ｔの１／２より短いパルス幅となる、ことを特徴とする電流検出方法。

Images