JP2015126197A - 基板処理装置、シャッタ機構およびプラズマ処理装置 - Google Patents

基板処理装置、シャッタ機構およびプラズマ処理装置 Download PDF

Info

Publication number
JP2015126197A
JP2015126197A JP2013271617A JP2013271617A JP2015126197A JP 2015126197 A JP2015126197 A JP 2015126197A JP 2013271617 A JP2013271617 A JP 2013271617A JP 2013271617 A JP2013271617 A JP 2013271617A JP 2015126197 A JP2015126197 A JP 2015126197A
Authority
JP
Japan
Prior art keywords
opening
gap
shutter
processing apparatus
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013271617A
Other languages
English (en)
Other versions
JP6324717B2 (ja
Inventor
寿文 石田
Hisafumi Ishida
寿文 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013271617A priority Critical patent/JP6324717B2/ja
Priority to US14/580,657 priority patent/US20150187542A1/en
Priority to KR1020140187933A priority patent/KR102461706B1/ko
Publication of JP2015126197A publication Critical patent/JP2015126197A/ja
Application granted granted Critical
Publication of JP6324717B2 publication Critical patent/JP6324717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32513Sealing means, e.g. sealing between different parts of the vessel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495Means for protecting the vessel against plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32743Means for moving the material to be treated for introducing the material into processing chamber

Abstract

【課題】チャンバ内での異常放電を抑制する。
【解決手段】プラズマ処理装置1は、被処理基板を搬入するための開口部51を有する円筒状のチャンバ10と、チャンバ10の内壁に沿って配置され、開口部51に対応する位置に開口部71aを有するデポシールド71と、板状に形成され、開口部71aを開閉するシャッタ55とを備え、シャッタ55が開口部71aを閉じた状態において、シャッタ55の外縁は、シャッタ55の厚み方向においてデポシールド71と重なり、開口部71aの内縁は、シャッタ55の厚み方向においてシャッタ55と重なる。
【選択図】図6

Description

本発明の種々の側面及び実施形態は、基板処理装置、シャッタ機構およびプラズマ処理装置に関するものである。
従来、半導体デバイス用の被処理基板であるウエハに所望のプラズマ処理を施すプラズマ処理装置が知られている。プラズマ処理装置は、例えばウエハを収容するチャンバを備え、チャンバ内には、ウエハを載置し下部電極として機能する載置台(以下、「サセプタ」)と、サセプタに対向する上部電極とが配置されている。また、載置台および上部電極の少なくとも一方には高周波電源が接続され、載置台および上部電極は処理室内空間に高周波電力を印加する。
プラズマ処理装置では、処理室内空間に供給された処理ガスを高周波電力によってプラズマにしてイオン等を発生させ、発生させたイオン等をウエハに導いて、ウエハに所望のプラズマ処理、例えばエッチング処理を施す。
また、チャンバの側壁には、半導体ウエハの搬入・搬出用の開口部が設けられ、開口部を開閉するゲートバルブが配置される。ゲートバルブの開閉により半導体ウエハの搬入および搬出が行われる。チャンバ内には、エッチング副生物(デポ)が付着することを防止するデポシールドがチャンバの内壁に沿って設けられ、チャンバの開口部の位置に合わせて、デポシールドにも開口部が設けられる。
ゲートバルブはチャンバの外側(大気側)に配置されているので、開口部が大気側に突出した空間が形成される。チャンバ内で生成されたプラズマが開口部の空間まで拡散すると、プラズマの均一性が悪化したり、そのプラズマによりゲートバルブのシール部材が劣化する。そのため、チャンバおよびデポシールドの開口部は、シャッタによって遮断されるように構成される。また、シャッタは、例えばシャッタの駆動部が開口部の下方に配置され、駆動部により開閉駆動される。
特開2011−171763号公報 特開2000−31106号公報
しかしながら、上述した技術では、デポシールドとシャッタとの隙間が、シャッタの厚み方向の断面において、チャンバの内壁に至るまで直線状である。そのため、チャンバ内で発生したイオン等がこの隙間に進入した場合、イオン等はチャンバの内壁に至るまで失活せず、チャンバの内壁において異常放電が発生する。
開示する基板処理装置は、1つの実施態様において、被処理基板を搬入するための第1の開口部を有する円筒状のチャンバと、前記チャンバの内壁に沿って配置され、前記第1の開口部に対応する位置に第2の開口部を有する保護部材と、板状に形成され、前記第2の開口部を開閉する開閉部材とを備え、前記開閉部材が前記第2の開口部を閉じた状態において、前記開閉部材の外縁は、前記開閉部材の厚み方向において前記保護部材と重なり、前記第2の開口部の内縁は、前記開閉部材の厚み方向において前記開閉部材と重なる。
開示する基板処理装置の1つの態様によれば、チャンバ内での異常放電を抑制することが可能となるという効果を奏する。
図1は、第1の実施形態に係る基板処理装置の概略構成を示す断面図である。 図2は、図1における上部電極周辺の概略構成を示す拡大断面図である。 図3は、デポシールドの概略形状の一例を示す斜視図である。 図4は、シャッタ付近の構成の一例を示す拡大図である。 図5は、シャッタがデポシールドの開口部を閉じている状態を説明するための説明図である。 図6は、図5のA−A断面の一例を示す断面図である。 図7は、図5のB−B断面の一例を示す断面図である。 図8は、シャッタがデポシールドの開口部を閉じている状態におけるシャッタとデポシールドとの隙間の位置を説明するための図である。 図9は、シャッタとデポシールドとの隙間の幅を変えた場合の異常放電の有無を調べた実験結果の一例を示す説明図である。 図10は、第2の実施形態におけるシャッタ付近の構成の一例を示す拡大図である。 図11は、図10のC−C断面の一例を示す断面図である。 図12は、シャッタが開いた状態の一例を示す概略図である。 図13は、シャッタが開いた状態の一例を示す概略図である。 図14は、ガイド部材の変形例を示す断面図である。
開示する基板処理装置は、1つの実施形態において、被処理基板を搬入するための第1の開口部を有する円筒状のチャンバと、チャンバの内壁に沿って配置され、第1の開口部に対応する位置に第2の開口部を有する保護部材と、板状に形成され、第2の開口部を開閉する開閉部材とを備え、開閉部材が第2の開口部を閉じた状態において、開閉部材の外縁は、開閉部材の厚み方向において保護部材と重なり、第2の開口部の内縁は、開閉部材の厚み方向において開閉部材と重なる。
また、開示する基板処理装置は、1つの実施形態において、開閉部材が第2の開口部を閉じた状態において、開閉部材における、第1の開口部側の面と反対側の面側から、開閉部材の外縁と第2の開口部の内縁との間に見える隙間の幅が、1.10mm以下である。
また、開示する基板処理装置は、1つの実施形態において、開閉部材が第2の開口部を閉じた状態において、開閉部材における、第1の開口部側の面と反対側の面側から、開閉部材の上端における外縁と第2の開口部の上端における内縁との間に見える隙間の幅が、1.00mm以下であり、開閉部材における、第1の開口部側の面と反対側の面側から、開閉部材の左端における外縁と第2の開口部の左端における内縁との間に見える隙間の幅、および、開閉部材の右端における外縁と第2の開口部の右端における内縁との間に見える隙間の幅が、それぞれ0.80mm以下である。
また、開示する基板処理装置は、1つの実施形態において、チャンバ内に設けられたリニアガイドをさらに備え、開閉部材は、リニアガイドによって案内される軌道に沿って第2の開口部を開閉する。
また、開示するシャッタ機構は、1つの実施形態において、プラズマ処理装置内の空間に基板を搬入する開口部を遮断し、開口部の隙間に異常放電を抑制するシャッタ機構であって、プラズマが生成される空間を区画する第1の部材と、空間からプラズマが外へ拡散しないように開口部を遮蔽する遮蔽部材とを備え、第1の部材と遮蔽部材の間に形成された隙間が、隙間内に異常放電が生成しない範囲の隙間に制御されている。
また、開示するシャッタ機構は、1つの実施形態において、隙間が、遮蔽部材の厚み方向において第1の部材と遮蔽部材とが重なるように形成される。
また、開示するシャッタ機構は、1つの実施形態において、遮蔽部材の上端における隙間の幅が、1.00mm以下であり、遮蔽部材の左端および右端における隙間の幅が、0.80mm以下である。
また、開示するシャッタ機構は、1つの実施形態において、遮蔽部材が、プラズマ処理装置内に設けられたリニアガイドによって案内される軌道に沿って移動して開口部を遮蔽する。
また、開示するプラズマ処理装置は、1つの実施形態において、プラズマ処理装置内に空間を有し、空間内に基板が搬入されるチャンバと、チャンバの開口部を遮断するシャッタ機構とを備え、シャッタ機構は、プラズマが生成される空間を、チャンバ内の側壁に沿って区画する第1の部材と、空間からプラズマが外へ拡散しないように開口部を遮蔽する遮蔽部材とを有し、遮蔽部材が開口部を閉じた状態において、第1の部材と遮蔽部材の間に形成された隙間が、隙間内に異常放電が生成しない範囲の隙間に制御されている。
また、開示するプラズマ処理装置は、1つの実施形態において、隙間が、遮蔽部材の厚み方向において第1の部材と遮蔽部材とが重なるように形成される。
また、開示するプラズマ処理装置は、1つの実施形態において、遮蔽部材の上端における隙間の幅が、1.00mm以下であり、遮蔽部材の左端及び右端における隙間の幅は、0.80mm以下である。
また、開示するプラズマ処理装置は、1つの実施形態において、遮蔽部材が、プラズマ処理装置内に設けられたリニアガイドによって案内される軌道に沿って移動して開口部を遮蔽する。
以下に、開示する基板処理装置の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により、開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
(第1の実施形態)
図1は、第1の実施形態に係る基板処理装置の概略構成を示す断面図である。図2は、図1における上部電極周辺の概略構成を示す拡大断面図である。なお、以下では、基板処理装置がプラズマ処理装置である場合を例に説明するが、これに限定されるものではなく、シャッタ部材を有する任意の基板処理装置であってもよい。
図1において、プラズマ処理装置1は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば、表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形のチャンバ(処理室)10を備える。チャンバ10は保安接地されている。ただし、これに限定されるものではなく、プラズマ処理装置1は、容量結合型平行平板プラズマエッチング装置に限られず、誘導結合プラズマICP(Inductively Coupled Plasma)、マイクロ波プラズマ、マグネトロンプラズマなど、任意の形式のプラズマ処理装置であってよい。
チャンバ10の底部には、セラミック等の絶縁板11を介して円柱状のサセプタ支持台12が配置され、このサセプタ支持台12の上に、導電性の、例えばアルミニウム等からなるサセプタ13が配置されている。サセプタ13は下部電極として機能する構成を有し、エッチング処理が施される基板、例えば半導体ウエハWを載置する。
サセプタ13の上面には半導体ウエハWを静電吸着力で保持するための静電チャック(ESC)14が配置されている。静電チャック14は、導電膜からなる電極板15と、電極板15を狭持する一対の絶縁層、例えば、Y2O3、Al2O3、AlN等の誘電体からなり、電極板15には直流電源16が接続端子を介して電気的に接続されている。この静電チャック14は、直流電源16によって印加された直流電圧に起因するクーロン力またはジョンソン・ラーベック(Johnsen-Rahbek)力によって半導体ウエハWを吸着保持する。
また、静電チャック14の上面において半導体ウエハWが吸着保持される部分には、静電チャック14の上面から突出自在なリフトピンとしての複数のプッシャーピン(例えば3つ)が配置されている。これらのプッシャーピンは、モータ(図示せず)にボールねじ(図示せず)を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して静電チャック14の上面から自在に突出する。これにより、プッシャーピンは、静電チャック14およびサセプタ13を貫通して、内側空間において突没上下動する。半導体ウエハWにエッチング処理を施す場合において静電チャック14が半導体ウエハWを吸着保持するときには、プッシャーピンは静電チャック14に収容され、エッチング処理が施された半導体ウエハWをプラズマ生成空間Sから搬出するときには、プッシャーピンは静電チャック14から突出して半導体ウエハWを静電チャック14から離間させて上方へ持ち上げる。
サセプタ13の周囲上面には、エッチングの均一性を向上させるための、例えばシリコン(Si)からなるフォーカスリング17が配置され、フォーカスリング17の周囲には、フォーカスリング17の側部を保護するカバーリング54が配置されている。また、サセプタ13およびサセプタ支持台12の側面は、例えば石英(SiO2)からなる円筒状の部材18で覆われている。
サセプタ支持台12の内部には、例えば円周方向に延在する冷媒室19が配置されている。冷媒室19には、外付けのチラーユニット(図示しない)から配管20a、20bを介して所定温度の冷媒、例えば冷却水が循環供給される。冷媒室19は冷媒の温度によってサセプタ13上の半導体ウエハWの処理温度を制御する。
また、伝熱ガス供給機構(図示しない)から伝熱ガス、例えばヘリウム(He)ガスがガス供給ライン21を介して静電チャック14の上面および半導体ウエハWの裏面の間に供給することで、半導体ウエハWとサセプタ13との熱移動が効率良く均一に制御される。
サセプタ13の上方には、サセプタ13と平行且つ対向するように上部電極22が配置されている。ここで、サセプタ13および上部電極22の間に形成される空間はプラズマ生成空間S(処理室内空間)として機能する。上部電極22は、サセプタ13と所定の間隔を置いて対向配置されている環状またはドーナツ形状の外側上部電極23と、外側上部電極23の半径方向内側に外側上部電極23と絶縁して配置されている円板形状の内側上部電極24とで構成される。また、プラズマ生成に関して、外側上部電極23が主で、内側上部電極24が補助となる関係を有している。
図2に示すように、外側上部電極23と内側上部電極24との間には、例えば0.25〜2.0mmの環状ギャップ(隙間)が形成され、ギャップに、例えば石英からなる誘電体25が配置される。また、このギャップには石英からなる誘電体25の代わりにセラミック体を配置してもよい。外側上部電極23と内側上部電極24とが誘電体25を挟むことによってコンデンサが形成される。コンデンサのキャパシタンスC1は、ギャップの大きさと誘電体25の誘電率とに応じて所望の値に選定または調整される。また、外側上部電極23とチャンバ10の側壁との間には、例えば、アルミナ(Al2O3)若しくはイットリア(Y2O3)からなる環状の絶縁性遮蔽部材26が気密に配置されている。
外側上部電極23は、ジュール熱の少ない低抵抗の導電体または半導体、例えばシリコンで構成されることが好ましい。外側上部電極23には、上部整合器27、上部給電棒28、コネクタ29および給電筒30を介して上部高周波電源31が電気的に接続されている。上部高周波電源31は、13.5MHz以上の周波数、例えば60MHzの高周波電圧を出力する。上部整合器27は、上部高周波電源31の内部(または出力)インピーダンスに負荷インピーダンスを整合させ、チャンバ10内にプラズマが生成されているときに、上部高周波電源31の出力インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。また、上部整合器27の出力端子は上部給電棒28の上端に接続されている。
給電筒30は、略円筒状または円錐状の導電板、例えばアルミニウム板または銅板からなり、下端が周回方向で連続的に外側上部電極23に接続され、上端がコネクタ29を介して上部給電棒28の下端部に電気的に接続されている。給電筒30の外側では、チャンバ10の側壁が上部電極22の高さ位置よりも上方に延出して円筒状の接地導体10aを構成している。円筒状の接地導体10aの上端部は筒状の絶縁部材69によって上部給電棒28から電気的に絶縁されている。本構成においては、コネクタ29から見た負荷回路において、給電筒30、外側上部電極23および接地導体10aによって給電筒30および外側上部電極23を導波路とする同軸線路が形成される。
内側上部電極24は、多数の電極板ガス通気孔32a(第1のガス通気孔)を有する、例えば、シリコンや炭化珪素(SiC)等の半導体材料からなる上部電極板32と、上部電極板32を着脱可能に支持する導電材料、例えば表面にアルマイト処理が施されたアルミニウムからなる電極支持体33とを有する。上部電極板32はボルト(図示しない)によって電極支持体33に締結される。ボルトの頭部は上部電極板32の下部に配置された環状のシールドリング53によって保護される。
上部電極板32において各電極板ガス通気孔32aは上部電極板32を貫通する。電極支持体33の内部には、後述する処理ガスが導入されるバッファ室が形成され、バッファ室は、例えばOリングからなる環状隔壁部材43で分割された2つのバッファ室、すなわち、中心バッファ室35および周辺バッファ室36からなり、下部が開放されている。電極支持体33の下方には、バッファ室の下部を閉塞するクーリングプレート(以下、「C/P」という。)34(中間部材)が配置されている。C/P34は、表面にアルマイト処理が施されたアルミニウムからなり、多数のC/Pガス通気孔34a(第2のガス通気孔)を有する。C/P34において各C/Pガス通気孔34aはC/P34を貫通する。
また、上部電極板32およびC/P34の間には、シリコンや炭化珪素等の半導体材料からなるスペーサー37が介在する。スペーサー37は円板状部材であり、C/P34に対向する表面(以下、単に「上面」という。)において円板と同心に形成された多数の上面環状溝37bと、スペーサー37を貫通し且つ各上面環状溝37bの底部において開口する多数のスペーサーガス通気孔37a(第3のガス通気孔)を有する。
内側上部電極24は、後述する処理ガス供給源38からバッファ室に導入された処理ガスを、C/P34のC/Pガス通気孔34a、スペーサー37のスペーサーガス流路および上部電極板32の電極板ガス通気孔32aを介して、プラズマ生成空間Sに供給する。ここで、中心バッファ室35と、その下方に存在する複数のC/Pガス通気孔34a、スペーサーガス流路および電極板ガス通気孔32aとは中心シャワーヘッド(処理ガス供給経路)を構成し、周辺バッファ室36と、その下方に存在する複数のC/Pガス通気孔34a、スペーサーガス流路および電極板ガス通気孔32aとは周辺シャワーヘッド(処理ガス供給経路)を構成する。
また、図1に示すように、チャンバ10の外部には処理ガス供給源38が配置されている。処理ガス供給源38は、中心バッファ室35および周辺バッファ室36に処理ガスを所望の流量比で供給する。具体的には、処理ガス供給源38からのガス供給管39が途中で2つの分岐管39aおよび39bに分岐して中心バッファ室35および周辺バッファ室36にそれぞれ接続される。分岐管39aおよび39bはそれぞれ流量制御弁40a、40b(流量制御装置)を有する。処理ガス供給源38から中心バッファ室35および周辺バッファ室36までの流路のコンダクタンスが等しくなるように設定されているので、流量制御弁40a、40bの調整により、中心バッファ室35および周辺バッファ室36に供給する処理ガスの流量比を任意に調整できるようになっている。さらに、ガス供給管39にはマスフローコントローラ(MFC)41および開閉バルブ42が配置されている。
以上の構成により、プラズマ処理装置1は、中心バッファ室35と周辺バッファ室36とに導入する処理ガスの流量比を調整することで、中心シャワーヘッドより噴出されるガスの流量FCと周辺シャワーヘッドより噴出されるガスの流量FEとの比率(FC/FE)を任意に調整する。なお、中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ噴出させる処理ガスの単位面積当たりの流量を個別に調整することも可能である。さらに、分岐管39a、39bのそれぞれに対応する2つの処理ガス供給源を配置することによって中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ噴出させる処理ガスのガス種またはガス混合比を独立または別個に設定することも可能である。ただし、これに限定されるものではなく、プラズマ処理装置1は、中心シャワーヘッドより噴出されるガスの流量FCと周辺シャワーヘッドより噴出されるガスの流量FEとの比率が調整できないものであってもよい。
また、内側上部電極24の電極支持体33には、上部整合器27、上部給電棒28、コネクタ29および上部給電筒44を介して上部高周波電源31が電気的に接続されている。上部給電筒44の途中には、キャパシタンスを可変調整できる可変コンデンサ45が配置されている。なお、外側上部電極23および内側上部電極24にも冷媒室または冷却ジャケット(図示しない)を設けて、外部のチラーユニット(図示しない)から供給される冷媒によって電極の温度を制御してもよい。
チャンバ10の底部には排気口46が設けられ、この排気口46に排気マニフォールド47を介して可変式バタフライバルブである自動圧力制御弁(Automatic Pressure Control Valve)(以下、「APCバルブ」という。)48およびターボ分子ポンプ(Turbo Molecular Pump)(以下、「TMP」という。)49が接続されている。APCバルブ48およびTMP49は協働して、チャンバ10内のプラズマ生成空間Sを所望の真空度まで減圧する。また、排気口46およびプラズマ処理空間Sの間には、複数の通気孔を有する環状のバッフル板50がサセプタ13を取り巻くように配置され、バッフル板50はプラズマ生成空間Sから排気口46へのプラズマの漏洩を防止する。
また、チャンバ10の外側の側壁には、半導体ウエハWの搬入・搬出用の開口部51が設けられ、開口部51を開閉するゲートバルブ52が配置される。また、チャンバ10の内側には、略円筒状のデポシールド71がチャンバ10の内壁に沿って配置されている。図3は、デポシールドの概略形状の一例を示す斜視図である。デポシールド71は、図3に示すように側壁に開口部71aを有し、開口部71aがチャンバ10の開口部51と連通するように、チャンバ10の内壁に沿ってチャンバ10内に配置される。デポシールド71は、チャンバ10の内壁にエッチング副生物(デポ)が付着することを防止する保護部材として機能する。また、略円筒状のデポシールド71の内壁は、例えばイットリア(Y2O3)等で溶射によりコーティングされている。
半導体ウエハWは、ゲートバルブ52を開閉させて搬入・搬出される。ただし、ゲートバルブ52はチャンバ10の外側(大気側)に配置されているため、開口部51が大気側突出した空間が形成されている。そのため、チャンバ10内で生成したプラズマがその空間まで拡散して、プラズマの均一性の悪化や、ゲートバルブ52のシール部材の劣化が起こる。そのため、シャッタ55によってデポシールド71の開口部71aを遮断することで、チャンバ10の開口部51とプラズマ生成空間Sとを遮断する。また、シャッタ55を駆動する駆動部56が例えばデポシールド71の下方に配置され、シャッタ55は、駆動部56により上下に駆動され、デポシールド71の開口部71aを開閉する。なお、デポシールド71およびシャッタ55を、まとめてシャッタ機構と称してもよい。
また、プラズマ処理装置1では、下部電極としてのサセプタ13に下部整合器58を介して下部高周波電源(第1高周波電源)59が電気的に接続されている。この下部高周波電源59は、2〜27MHzの範囲内の周波数、例えば2MHzの高周波電圧を出力する。下部整合器58は、下部高周波電源59の内部(または出力)インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ10内のプラズマ生成空間Sにプラズマが生成されているときに下部高周波電源59の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。また、下部電極には、別の第2の下部高周波電源(第2高周波電源)を接続してもよい。この場合、第1高周波電源としては、例えば2MHzの高周波電圧が印可され、第2高周波電源としては、例えば13.56MHzの高周波電圧が印可される。
また、プラズマ処理装置1では、内側上部電極24に、上部高周波電源31からの高周波電力(60MHz)をグランドに通さずに、下部高周波電源59からの高周波電力(2MHz)をグランドへ通すローパスフィルタ(LPF)61が電気的に接続されている。このLPF61は、好ましくは、LRフィルタまたはLCフィルタで構成されることが好ましい。ただし、1本の導線でも上部高周波電源31からの高周波電力に対して十分大きなリアクタンスを付与することが可能なので、LRフィルタまたはLCフィルタの代わりに1本の導線を内側上部電極24に電気的に接続するのみでもよい。一方、サセプタ13には、上部高周波電源31からの高周波電力をグランドへ通すためのハイパスフィルタ(HPF)62が電気的に接続されている。
次に、プラズマ処理装置1においてエッチングを行う場合には、まずゲートバルブ52およびシャッタ55を開状態にして加工対象の半導体ウエハWをチャンバ10内に搬入し、サセプタ13の上に載置する。そして、処理ガス供給源38より処理ガス、例えばC4F8ガスおよびアルゴン(Ar)ガスの混合ガスを所定の流量および流量比で中心バッファ室35および周辺バッファ室36に導入し、APCバルブ48およびTMP49によってチャンバ10内のプラズマ生成空間Sの圧力をエッチングに適した値、例えば数mTorr〜1Torrの範囲内のいずれかの値に設定する。
さらに、上部高周波電源31によってプラズマ生成用の例えば60MHz等の高周波電力を所定のパワーで上部電極22(外側上部電極23、内側上部電極24)に印加するとともに、下部高周波電源59からバイアス用の例えば2MHz等の高周波電力を所定のパワーでサセプタ13の下部電極に印加する。また、直流電源16より直流電圧を静電チャック14の電極板15に印加して、半導体ウエハWをサセプタ13に静電吸着する。
そして、シャワーヘッドより噴出された処理ガスによって処理空間Sにプラズマが生成され、このとき生成されるラジカルやイオンによって半導体ウエハWの被処理面が物理的または化学的にエッチングされる。
プラズマ処理装置1では、上部電極22に対して高い周波数領域(イオンが動けない例えば5〜10MHz以上)の高周波を印加することにより、プラズマを好ましい解離状態で高密度化される。また、より低圧の条件下でも高密度プラズマを形成することができる。
一方、上部電極22においては、プラズマ生成のための高周波電極として外側上部電極23を主、内側上部電極24を副とし、上部高周波電源31および下部高周波電源59によって上部電極22直下の電子に与える電界強度の比率を調整可能にしている。したがって、イオン密度の空間分布を径方向で制御し、反応性イオンエッチングの空間的な特性を任意且つ精細に制御することができる。
次に、本実施形態におけるシャッタ55付近の構成について説明する。図4は、シャッタ付近の構成の一例を示す拡大図である。シャッタ55は、デポシールド71の開口部71aを開閉する板状の部材であり、例えばアルミニウム材等によりに断面が略L字状に形成される。シャッタ55の表面は、例えばイットリア(Y2O3)等でコーティングされている。
また、図4の断面図に示すように、シャッタ55の上端部には、導電性の弾性部材であるスパイラル57が配置されている。また、図4に示すように、断面略L字状のシャッタ55の下部において、プラズマ生成空間S側(図4の右側)に延伸している延伸部55aの上面にも、導電性のスパイラル57が配置されている。
シャッタ55は、駆動部56によって上方に押し上げられることによりデポシールド71の開口部71aを閉じ、駆動部56により下方に引き下げられることによりデポシールド71の開口部71aを開ける。シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の上部および下部に配置されたスパイラル57がそれぞれデポシールド71に当接することにより、シャッタ55がスパイラル57を介してデポシールド71と電気的に接続される。デポシールド71は、チャンバ10の接地導体10aに接触しているため、シャッタ55は、デポシールド71の開口部71aを閉じた状態において、デポシールド71を介して接地される。
図5は、シャッタがデポシールドの開口部を閉じている状態を説明するための説明図である。図5は、シャッタ55およびデポシールド71を、プラズマ生成空間S側(デポシールド71の内側)から見た図である。図6は、図5のA−A断面の一例を示す断面図である。図7は、図5のB−B断面の一例を示す断面図である。
図6の断面図に示すように、シャッタ55の上部において、シャッタ55の厚み方向におけるプラズマ生成空間S側(図6のy方向側)には、接地導体10a側(図6のy方向と反対方向側)よりも上方に延伸している凸部55bが形成されている。また、デポシールド71の開口部71aの上部において、シャッタ55の厚み方向におけるプラズマ生成空間S側には、接地導体10a側よりも上方に窪んでいる凹部71bが形成されている。そして、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の凸部55bが、デポシールド71の開口部71aの凹部71bと対向している。
また、図6の断面図に示すように、導電性のスパイラル57aは、シャッタ55の上端部に形成された溝55cに配置され、シャッタ55がデポシールド71の開口部71aを閉じた状態において、デポシールド71の開口部71aの上端面71cに当接する。また、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の上部のその他の部分と、デポシールド71の開口部71aとの間には隙間が存在する。
ここで、例えば、シャッタ55とデポシールド71との隙間が、チャンバ10の接地導体10aの内壁に至るまで直線状に存在するとすれば、プラズマ生成空間Sで発生したイオン等が、シャッタ55とデポシールド71との隙間に進入し、高いエネルギーを保ったまま接地導体10aの内壁に至り、接地導体10aの内壁で異常放電が発生する。異常放電が発生すると、接地導体10aの内壁の一部がはがれてプラズマ生成空間S内を漂い、パーティクル汚染の原因となる。また、異常放電が発生すると、プラズマ生成空間Sで生成されたプラズマのエネルギーが異常放電に奪われ、プラズマの密度低下や均一性の悪化が起こり、エッチングの品質が低下する。
これに対し本実施形態では、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の上部の外縁、即ち、凸部55bの上端面が、シャッタ55の厚み方向(図6のy方向)においてデポシールド71と重なっている。また、デポシールド71の開口部71aの内縁、即ち、開口部71aの上端面71cが、シャッタ55の厚み方向においてシャッタ55と重なっている。
このような構成により、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の上端部とデポシールド71との隙間は、図6の断面図に示したように、少なくとも一部がシャッタ55の厚み方向とは異なる方向に折れ曲がった、いわゆるラビリンス構造となる。これにより、プラズマ生成空間Sで発生したイオン等が、例えば図6の矢印80に示すようにシャッタ55とデポシールド71との隙間に進入した場合であっても、シャッタ55やデポシールド71の面で乱反射を繰り返して失活する。そのため、接地導体10aの内壁での異常放電を抑制することができる。
また、プラズマ生成空間Sで発生したイオン等が、シャッタ55とデポシールド71との隙間に進入する量を少なくできれば、高いエネルギーを保ったまま接地導体10aの内壁に至るイオン等の量を減らすことができ、異常放電の発生をさらに抑制することができる。シャッタ55とデポシールド71との隙間に進入するイオン等の量を、接地導体10aの内壁において異常放電が発生しない程度の量に抑えるためには、シャッタ55がデポシールド71の開口部71aを閉じた状態において、プラズマ生成空間S側(図6のy方向側)から、シャッタ55の上端部とデポシールド71との間に見える隙間DUの幅を、所定値以下に保つことが好ましい。隙間DUの好ましい値については後述する。
また、図7の断面図に示すように、シャッタ55の左端部において、シャッタ55の厚み方向におけるプラズマ生成空間S側(図7のy方向側)には、接地導体10a側(図7のy方向と反対方向側)よりもシャッタ55の面方向(図7のz方向と反対方向)に延伸している凸部55dが形成されている。また、デポシールド71の開口部71aの左端部において、シャッタ55の厚み方向におけるプラズマ生成空間S側には、接地導体10a側よりもシャッタ55の面方向(図7のz方向と反対方向)に窪んでいる凹部71dが形成されている。そして、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の凸部55dが、デポシールド71の開口部71aの凹部71dと対向している。
また、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の左端部とデポシールド71との間には隙間が存在する。本実施形態では、シャッタ55の左端部とデポシールド71の開口部71aの左端部との関係においても、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の左端部の外縁、即ち、凸部55dの左端面が、シャッタ55の厚み方向においてデポシールド71と重なっている。また、デポシールド71の開口部71aの内縁、即ち、開口部71aの左端面71eが、シャッタ55の厚み方向においてシャッタ55と重なっている。
このような構成により、シャッタ55がデポシールド71の開口部71aを閉じた状態において、シャッタ55の左端部とデポシールド71の開口部71aとの隙間は、図7の断面図に示したように、少なくとも一部がシャッタ55の厚み方向とは異なる方向に折れ曲がった、いわゆるラビリンス構造となる。これにより、プラズマ生成空間Sで発生したイオン等が、例えば図7の矢印81に示すようにシャッタ55とデポシールド71との隙間に進入した場合であっても、シャッタ55やデポシールド71の面で乱反射を繰り返して失活する。そのため、接地導体10aの内壁での異常放電を抑制することができる。
また、シャッタ55の左端部とデポシールド71の開口部71aの左端部との隙間DSにおいても、その幅を所定値以下に保つことで、接地導体10aの内壁での異常放電をさらに抑制することができる。隙間DSの好ましい値については後述する。
なお、シャッタ55の右端部およびデポシールド71の開口部71aの右端部についても、左右を逆にするのみで、シャッタ55の左端部およびデポシールド71の開口部71aの左端部と同様に構成されている。そのため、シャッタ55の右端部とデポシールド71の開口部71aとの隙間においても、接地導体10aの内壁での異常放電が抑制される。
次に、シャッタ55とデポシールド71との隙間を変えた場合の異常放電の有無を調べた実験結果について説明する。図8は、シャッタがデポシールドの開口部を閉じている状態におけるシャッタとデポシールドとの隙間の位置を説明するための図である。図9は、シャッタとデポシールドとの隙間の幅を変えた場合の異常放電の有無を調べた実験結果の一例を示す説明図である。
実験では、図8に示すように、シャッタ55がデポシールド71の開口部71aを閉じた状態において、プラズマ生成空間S側から、シャッタ55の左端に見える隙間DS1およびDS2、右端に見える隙間DS3およびDS4、ならびに、上端に見える隙間DU1、DU2、およびDU3の幅をそれぞれ変化させて、異常放電の有無を調べた。
図9に示すように、実験1から3では、いずれもシャッタ55とデポシール71との隙間で異常放電が発生した。しかし、実験4では、シャッタ55とデポシール71との隙間で異常放電が発生しなかった。実験4の結果から、シャッタ55の左右の端部については、デポシールド71との隙間DS1〜DS4の幅の最大値が0.51mm以下の場合に異常放電が発生しないことが分かった。また、実験4の結果から、シャッタ55の上端部については、デポシールド71との隙間DU1〜DU3の幅の最大値が0.72mm以下であれば異常放電が発生しないことが分かった。
また、発明者は、更に実験を重ねた結果、シャッタ55とデポシールド71との隙間DS1〜DS4およびDU1〜DU3の幅の最大値が1.10mm以下であれば異常放電の発生が抑えられることが分かった。そのため、シャッタ55の左右の端部とデポシールド71との隙間の幅、および、シャッタ55の上端部とデポシールド71との隙間の幅の中で、最大値が1.10mm以下となるように、シャッタ55とデポシールド71との位置関係を調節することが好ましい。
また、発明者は、更に実験を重ねた結果、シャッタ55の上端部については、デポシールド71との隙間DU1〜DU3の幅の最大値が1.00mm以下であれば異常放電の発生がさらに抑えられることが分かった。そのため、シャッタ55の上端部とデポシールド71との隙間の幅の最大値が1.00mm以下となるように、シャッタ55とデポシールド71との位置関係を調節することが好ましい。シャッタ55の上端部とデポシールド71との隙間の幅は、例えば、シャッタ55を駆動する駆動部56の押し上げ量の調節、シャッタ55の上端部に設けられるスパイラル57の大きさや反発力の変更等によって実現することができる。
また、発明者は、更に実験を重ねた結果、シャッタ55の左右の端部については、デポシールド71との隙間DS1〜DS4の幅の最大値が0.80mm以下であれば異常放電の発生がさらに抑えられることが分かった。そのため、シャッタ55の左右の端部とデポシールド71との隙間の幅の最大値が0.80mm以下となるように、シャッタ55とデポシールド71との位置関係を調節することが好ましい。
以上、第1の実施形態について説明した。本実施形態のプラズマ処理装置1によれば、デポシールド71とシャッタ55との隙間における異常放電を抑制することが可能となる。これにより、プラズマ生成空間Sで生成されたプラズマの密度低下および均一性の悪化を抑制でき、エッチングの精度を向上させることができる。
(第2の実施形態)
次に、第2の実施形態について説明する。なお、本実施形態において、第1の実施形態と同様の部分については説明を省略する。図10は、第2の実施形態におけるシャッタ付近の構成の一例を示す拡大図である。図11は、図10のC−C断面の一例を示す断面図である。図12は、シャッタが開いた状態の一例を、デポシールド71の内側から見た概略図である。図13は、シャッタが開いた状態の一例を、デポシールド71の外側から見た概略図である。図10は、図11のD−D断面の一例を示している。
本実施形態において、シャッタ55とデポシールド71との間には、ガイド部材84が設けられる。ガイド部材84は、ガイドレール82と、ガイドレール82に沿って移動するスライダ83とを有する。ガイドレール82は、例えば図12に示すように、デポシールド71の開口部71aの両側に1つずつ設けられる。また、ガイドレール82は、例えば図11および図12に示すように、シャッタ55がデポシールド71の開口部71aを閉じた状態で、デポシールド71の厚み方向においてシャッタ55と重なるデポシールド71の領域に、ねじ等により固定される。
スライダ83は、例えば図13に示すように、シャッタ55の両側に1つずつ設けられる。また、スライダ83は、例えば図11および図13に示すように、シャッタ55がデポシールド71の開口部71aを閉じた状態で、シャッタ55の厚み方向においてデポシールド71と重なるシャッタ55の領域に、ねじ等により固定される。デポシールド71へのガイドレール82の取り付け位置を調節することにより、シャッタ55がデポシールド71の開口部71aを閉じた状態におけるシャッタ55とデポシールド71との隙間DSを調節することができる。
シャッタ55は、駆動部56によって上方に押し上げられた場合に、スライダ83と共にガイドレール82に沿って上昇する。これにより、ガイド部材84は、デポシールド71の開口部71aを閉じた状態のシャッタ55の位置の精度を高めることができる。従って、ガイド部材84は、シャッタ55がデポシールド71の開口部71aを閉じた状態におけるシャッタ55とデポシールド71との隙間DSを、高い精度で所定の値以下に保つことができる。
また、デポシールド71の開口部71aを閉じた状態におけるシャッタ55の面方向の位置精度を、駆動部56のみで実現するとすれば、高度な位置合わせを実現するための機構を追加する必要がある。これに対して、本実施形態では、ガイド部材84を用いてシャッタ55とデポシールド71との隙間DSの幅を制御するため、駆動部56に追加の構成を設ける必要がなく、プラズマ処理装置1全体のコスト上昇を抑えることもできる。また、本実施形態では、ガイドレール82が、デポシールド71に取り付けられているため、ガイドレール82の取り付け作業の負担を軽減することもできる。
(変形例)
図14は、ガイド部材の変形例を示す断面図である。ガイドレール82は、例えば図14に示すように、チャンバ10の接地導体10aの内壁に、ねじ等により固定されてもよい。本変形例では、接地導体10aの内壁にガイドレール82を取り付けるため、ガイド部材84の取り付け空間を広くとることができる。そのため、ガイドレール82およびスライダ83を、第2の実施形態におけるガイドレール82およびスライダ83よりも大きく形成することができる。そのため、ガイドレール82およびスライダ83の加工コストを削減することができ、プラズマ処理装置1全体のコスト上昇を抑えることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に多様な変更または改良を加えることが可能であることが当業者には明らかである。また、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10a 接地導体
55 シャッタ
55b 凸部
55c 溝
57 スパイラル
71 デポシールド
71a 開口部
71b 上端面
71c 上端面
80 矢印

Claims (12)

  1. 被処理基板を搬入するための第1の開口部を有する円筒状のチャンバと、
    前記チャンバの内壁に沿って配置され、前記第1の開口部に対応する位置に第2の開口部を有する保護部材と、
    板状に形成され、前記第2の開口部を開閉する開閉部材と
    を備え、
    前記開閉部材が前記第2の開口部を閉じた状態において、
    前記開閉部材の外縁は、前記開閉部材の厚み方向において前記保護部材と重なり、
    前記第2の開口部の内縁は、前記開閉部材の厚み方向において前記開閉部材と重なることを特徴とする基板処理装置。
  2. 前記開閉部材が前記第2の開口部を閉じた状態において、
    前記開閉部材における前記第1の開口部側の面と反対側の面側から、前記開閉部材の外縁と前記第2の開口部の内縁との間に見える隙間の幅が、1.10mm以下であることを特徴とする請求項1に記載の基板処理装置。
  3. 前記開閉部材が前記第2の開口部を閉じた状態において、
    前記開閉部材における前記第1の開口部側の面と反対側の面側から、前記開閉部材の上端における外縁と前記第2の開口部の上端における内縁との間に見える隙間の幅が、1.00mm以下であり、
    前記開閉部材における前記第1の開口部側の面と反対側の面側から、前記開閉部材の左端における外縁と前記第2の開口部の左端における内縁との間に見える隙間の幅、および前記開閉部材の右端における外縁と前記第2の開口部の右端における内縁との間に見える隙間の幅が、それぞれ0.80mm以下であることを特徴とする請求項1または2に記載の基板処理装置。
  4. 前記チャンバ内に設けられたリニアガイドをさらに備え、
    前記開閉部材は、
    前記リニアガイドによって案内される軌道に沿って前記第2の開口部を開閉することを特徴とする請求項1から3のいずれか一項に記載の基板処理装置。
  5. プラズマ処理装置内の空間に基板を搬入する開口部を遮断し、開口部の隙間の異常放電を抑制するシャッタ機構であって、
    プラズマが生成される前記空間を区画する第1の部材と、
    前記空間から前記プラズマが外へ拡散しないように前記開口部を遮蔽する遮蔽部材と
    を備え、
    前記第1の部材と前記遮蔽部材の間に形成された前記隙間が、
    前記隙間内に異常放電が生成しない範囲の隙間に制御されていることを特徴とするシャッタ機構。
  6. 前記隙間は、
    前記遮蔽部材の厚み方向において前記第1の部材と前記遮蔽部材とが重なるように形成されることを特徴とする請求項5に記載のシャッタ機構。
  7. 前記遮蔽部材の上端における前記隙間の幅は、1.00mm以下であり、
    前記遮蔽部材の左端および右端における前記隙間の幅は、0.80mm以下であることを特徴とする請求項5または6に記載のシャッタ機構。
  8. 前記遮蔽部材は、
    前記プラズマ処理装置内に設けられたリニアガイドによって案内される軌道に沿って移動して前記開口部を遮蔽することを特徴とする請求項5から7のいずれか一項に記載のシャッタ機構。
  9. プラズマ処理装置内に空間を有し、前記空間内に基板が搬入されるチャンバと、
    前記チャンバの開口部を遮断するシャッタ機構と
    を備え、
    前記シャッタ機構は、
    プラズマが生成される前記空間を、前記チャンバ内の側壁に沿って区画する第1の部材と、
    前記空間から前記プラズマが外へ拡散しないように前記開口部を遮蔽する遮蔽部材と
    を有し、
    前記遮蔽部材が前記開口部を閉じた状態において、前記第1の部材と前記遮蔽部材の間に形成された隙間が、前記隙間内に異常放電が生成しない範囲の隙間に制御されていることを特徴とするプラズマ処理装置。
  10. 前記隙間は、
    前記遮蔽部材の厚み方向において前記第1の部材と前記遮蔽部材とが重なるように形成されることを特徴とする請求項9に記載のプラズマ処理装置。
  11. 前記遮蔽部材の上端における前記隙間の幅は、1.00mm以下であり、
    前記遮蔽部材の左端及び右端における前記隙間の幅は、0.80mm以下であることを特徴とする請求項9または10に記載のプラズマ処理装置。
  12. 前記遮蔽部材は、
    前記プラズマ処理装置内に設けられたリニアガイドによって案内される軌道に沿って移動して前記開口部を遮蔽することを特徴とする請求項9から11のいずれか一項に記載のプラズマ処理装置。
JP2013271617A 2013-12-27 2013-12-27 基板処理装置、シャッタ機構およびプラズマ処理装置 Active JP6324717B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013271617A JP6324717B2 (ja) 2013-12-27 2013-12-27 基板処理装置、シャッタ機構およびプラズマ処理装置
US14/580,657 US20150187542A1 (en) 2013-12-27 2014-12-23 Substrate processing apparatus, shutter device and plasma processing apparatus
KR1020140187933A KR102461706B1 (ko) 2013-12-27 2014-12-24 기판 처리 장치, 셔터 기구 및 플라즈마 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013271617A JP6324717B2 (ja) 2013-12-27 2013-12-27 基板処理装置、シャッタ機構およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2015126197A true JP2015126197A (ja) 2015-07-06
JP6324717B2 JP6324717B2 (ja) 2018-05-16

Family

ID=53482607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271617A Active JP6324717B2 (ja) 2013-12-27 2013-12-27 基板処理装置、シャッタ機構およびプラズマ処理装置

Country Status (3)

Country Link
US (1) US20150187542A1 (ja)
JP (1) JP6324717B2 (ja)
KR (1) KR102461706B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037584A (ja) * 2016-09-01 2018-03-08 東京エレクトロン株式会社 プラズマ処理装置
JP2020068373A (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 基板処理装置
JP2020136062A (ja) * 2019-02-19 2020-08-31 東京エレクトロン株式会社 基板処理装置
KR20200144501A (ko) 2019-06-18 2020-12-29 도쿄엘렉트론가부시키가이샤 기판 처리 장치
KR20210012920A (ko) 2019-07-26 2021-02-03 도쿄엘렉트론가부시키가이샤 셔터 기구 및 기판 처리 장치
KR20220016779A (ko) 2020-08-03 2022-02-10 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 중계 부재의 구동 방법
KR20220056136A (ko) 2020-10-27 2022-05-04 도쿄엘렉트론가부시키가이샤 플라스마 처리 장치
US11532461B2 (en) 2018-10-23 2022-12-20 Tokyo Electron Limited Substrate processing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991164B2 (ja) 2016-06-15 2022-01-12 エヴァテック・アーゲー 真空処理チャンバ及び真空処理された板状基板の製造方法
CN106340475A (zh) * 2016-08-24 2017-01-18 武汉华星光电技术有限公司 一种用于刻蚀装置的闸门结构及其加工方法
JP7066512B2 (ja) * 2018-05-11 2022-05-13 東京エレクトロン株式会社 プラズマ処理装置
JP7228989B2 (ja) * 2018-11-05 2023-02-27 東京エレクトロン株式会社 載置台、エッジリングの位置決め方法及び基板処理装置
CN112599399A (zh) 2019-10-02 2021-04-02 东京毅力科创株式会社 等离子体处理装置
JP7296855B2 (ja) * 2019-11-07 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11488806B2 (en) * 2020-05-08 2022-11-01 Applied Materials, Inc. L-motion slit door for substrate processing chamber
CN113707523B (zh) * 2021-08-30 2024-03-26 北京北方华创微电子装备有限公司 半导体工艺腔室

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016045A (ja) * 2000-06-28 2002-01-18 Toshiba Corp プラズマ処理装置
JP2002520811A (ja) * 1998-07-03 2002-07-09 アプライド マテリアルズ インコーポレイテッド プラズマ処理用2重スリット弁ドア
JP2007081404A (ja) * 2005-09-15 2007-03-29 Asm Japan Kk マスクを備えたプラズマcvd成膜装置
JP2010534952A (ja) * 2007-07-27 2010-11-11 マットソン テクノロジー インコーポレイテッド 多数の加工物を処理する進歩したチャンバ
JP2013115268A (ja) * 2011-11-29 2013-06-10 Hitachi High-Technologies Corp プラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654106A (en) * 1984-10-22 1987-03-31 Texas Instruments Incorporated Automated plasma reactor
JP2000031106A (ja) 1998-07-15 2000-01-28 Sony Corp 基板処理装置
US20040149214A1 (en) * 1999-06-02 2004-08-05 Tokyo Electron Limited Vacuum processing apparatus
KR101046910B1 (ko) * 2008-11-10 2011-07-06 주식회사 아토 진공처리장치
JP5235033B2 (ja) 2011-05-09 2013-07-10 東京エレクトロン株式会社 電極アッセンブリ及びプラズマ処理装置
KR101440124B1 (ko) * 2012-02-29 2014-09-15 세메스 주식회사 플라즈마 경계 제한 유닛, 그리고 기판 처리 장치
KR102129766B1 (ko) * 2012-06-11 2020-07-03 세메스 주식회사 플라즈마 경계 제한 유닛, 그리고 기판 처리 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520811A (ja) * 1998-07-03 2002-07-09 アプライド マテリアルズ インコーポレイテッド プラズマ処理用2重スリット弁ドア
JP2002016045A (ja) * 2000-06-28 2002-01-18 Toshiba Corp プラズマ処理装置
JP2007081404A (ja) * 2005-09-15 2007-03-29 Asm Japan Kk マスクを備えたプラズマcvd成膜装置
JP2010534952A (ja) * 2007-07-27 2010-11-11 マットソン テクノロジー インコーポレイテッド 多数の加工物を処理する進歩したチャンバ
JP2013115268A (ja) * 2011-11-29 2013-06-10 Hitachi High-Technologies Corp プラズマ処理装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037584A (ja) * 2016-09-01 2018-03-08 東京エレクトロン株式会社 プラズマ処理装置
KR20180025832A (ko) 2016-09-01 2018-03-09 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US11532461B2 (en) 2018-10-23 2022-12-20 Tokyo Electron Limited Substrate processing apparatus
KR20200045964A (ko) 2018-10-23 2020-05-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치
JP2020068373A (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 基板処理装置
JP7278172B2 (ja) 2018-10-23 2023-05-19 東京エレクトロン株式会社 基板処理装置
TWI831846B (zh) * 2018-10-23 2024-02-11 日商東京威力科創股份有限公司 基板處理裝置
JP2020136062A (ja) * 2019-02-19 2020-08-31 東京エレクトロン株式会社 基板処理装置
JP7199246B2 (ja) 2019-02-19 2023-01-05 東京エレクトロン株式会社 基板処理装置
KR20200144501A (ko) 2019-06-18 2020-12-29 도쿄엘렉트론가부시키가이샤 기판 처리 장치
US11978614B2 (en) 2019-06-18 2024-05-07 Tokyo Electron Limited Substrate processing apparatus
KR20210012920A (ko) 2019-07-26 2021-02-03 도쿄엘렉트론가부시키가이샤 셔터 기구 및 기판 처리 장치
KR20220016779A (ko) 2020-08-03 2022-02-10 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 중계 부재의 구동 방법
KR20220056136A (ko) 2020-10-27 2022-05-04 도쿄엘렉트론가부시키가이샤 플라스마 처리 장치

Also Published As

Publication number Publication date
KR20150077347A (ko) 2015-07-07
KR102461706B1 (ko) 2022-11-01
JP6324717B2 (ja) 2018-05-16
US20150187542A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP6324717B2 (ja) 基板処理装置、シャッタ機構およびプラズマ処理装置
US8592712B2 (en) Mounting table structure and plasma film forming apparatus
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
KR100841118B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TWI494995B (zh) Buffer plate and substrate processing device
JP5759718B2 (ja) プラズマ処理装置
US8671882B2 (en) Plasma processing apparatus
KR101850355B1 (ko) 플라즈마 처리 장치
JP4777790B2 (ja) プラズマ処理室用構造物、プラズマ処理室、及びプラズマ処理装置
KR102218686B1 (ko) 플라스마 처리 장치
US8104428B2 (en) Plasma processing apparatus
KR100842452B1 (ko) 플라즈마 처리 장치용 전극 어셈블리 및 플라즈마 처리장치
KR101898079B1 (ko) 플라즈마 처리 장치
US20070215284A1 (en) Plasma processing apparatus and electrode assembly for plasma processing apparatus
JP2023169185A (ja) シャッタ機構および基板処理装置
JP4885586B2 (ja) プラズマ処理装置
JP5235033B2 (ja) 電極アッセンブリ及びプラズマ処理装置
JP6298293B2 (ja) 基板処理装置、シャッタ機構およびプラズマ処理装置
US20220037125A1 (en) Substrate processing apparatus and method of driving relay member
JP2013165276A (ja) 蓋部品、処理ガス拡散供給装置、及び基板処理装置
JP6227976B2 (ja) 基板処理装置及びシャッタ部材
KR100855880B1 (ko) 기판 처리 장치 및 플라즈마 밀도의 제어 방법
JP4436098B2 (ja) 半導体製造装置
KR20200101287A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180411

R150 Certificate of patent or registration of utility model

Ref document number: 6324717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250