JP2015106931A - インバータ制御装置およびその周辺装置 - Google Patents

インバータ制御装置およびその周辺装置 Download PDF

Info

Publication number
JP2015106931A
JP2015106931A JP2013246254A JP2013246254A JP2015106931A JP 2015106931 A JP2015106931 A JP 2015106931A JP 2013246254 A JP2013246254 A JP 2013246254A JP 2013246254 A JP2013246254 A JP 2013246254A JP 2015106931 A JP2015106931 A JP 2015106931A
Authority
JP
Japan
Prior art keywords
data
processing
input
inverter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013246254A
Other languages
English (en)
Other versions
JP6146277B2 (ja
Inventor
佐藤 芳信
Yoshinobu Sato
芳信 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013246254A priority Critical patent/JP6146277B2/ja
Priority to CN201410525582.5A priority patent/CN104682747B/zh
Publication of JP2015106931A publication Critical patent/JP2015106931A/ja
Application granted granted Critical
Publication of JP6146277B2 publication Critical patent/JP6146277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】 コスト高を招くことなく、インバータ制御装置のアプリケーション機能を構成している各種の演算処理の入力データと出力データのモニタリングを実現する。【解決手段】 演算処理手段6は、パラメータ手段4に処理順番毎に記憶された各種の演算ブロックの定義情報を参照し、処理順番に従って、各演算ブロックを実行する。演算処理手段6は、処理順番の指定を伴うモニタ要求を周辺装置から通信手段5を介して受け取る。この場合、演算処理手段6は、1処理順番単位で、順次に、モニタ要求において指定された処理順番に属する演算ブロックの入力データと出力データとをモニタデータとし、通信手段5を介して周辺装置に伝送する。【選択図】図1

Description

本発明は、外部からの入力信号に応じてインバータを運転し、その運転状態を出力信号として外部に出力するインバータ制御装置に関する。
モータの可変速運転等を行うインバータ制御装置を機械装置等に組み込んで使用する場合に、インバータ制御装置の上位装置として、PLC(Programmable Logic Controller)が設置される。このPLCにより、必要な動作の実現のためにインバータの運転状態を監視しながら、インバータ制御装置に運転指令を与えることができる。特許文献1には、このようなPLC機能を取り込んだインバータ制御装置が開示されている。具体的には、この特許文献1のインバータ制御装置は、ファンクションブロックをパラメータで繋ぐことにより、インバータ制御装置のアプリケーション機能を実現するものである。また、特許文献2では、インバータ制御装置と周辺装置との通信において、特定のデータのモニタ出力の通信と、パラメータの一括読み出しを行う時に通信手順の変更を行う方法が提案されている。
特開2008−178236号公報 特開平9−224379号公報
ところで、インバータ制御装置のアプリケーション機能のデバッグを行う場合、アプリケーション機能を構成している各種の演算処理の入力データと出力データのモニタリングを行うことができれば、動作の確認に非常に有用であり、デバッグ期間の短縮につながる。また、インバータ装置の実際の使用時に予期せぬ動作が行われた場合、アプリケーション機能を構成している各種の演算処理の入力データと出力データのモニタリングを行うことができれば、動作現象の解明時間を短縮することができる。しかしながら、特許文献1に開示されているようなPLC機能を取り込んだインバータ制御装置の場合、そのようなモニタリングを行うために、高価格の高い性能を有するCPUを設け、かつ、メモリ容量を増加することが必要であり、インバータ制御装置がコスト高になる問題があった。また、特許文献2は、インバータ制御装置から周辺装置へのモニタ出力について開示しているが、この問題を解決するための技術を何ら開示していない。
この発明は以上のような事情に鑑みてなされたものであり、コスト高を招くことなく、インバータ制御装置のアプリケーション機能を構成している各種の演算処理の入力データと出力データのモニタリングを実現することができる技術的手段を提供することを目的としている。
この発明は、入力データとインバータの運転状態に基づいてインバータの運転を行う駆動制御手段と、外部から入力される信号を前記駆動制御手段の入力データとする外部入力手段と、前記駆動制御手段の出力データを外部に出力する外部出力手段と、前記駆動制御手段がインバータの運転制御のために使用するデータを記憶するパラメータ手段と、インバータの制御のための指定およびインバータの状態量を外部に入出力するための通信を行う通信手段と、前記外部入力手段を介して外部から入力されるデータ、前記駆動制御手段から出力されるデータ、前記パラメータ手段に記憶されてデータまたは前記通信手段によって出力されるデータを利用した演算処理を実行し、その演算処理結果を前記駆動制御手段に出力する演算処理手段を有し、前記演算処理手段は、演算の種類、入力接続先および演算の種類により必要となる設定情報がパラメータとして各々定義されるとともに、各々の処理順番が定義された1個以上の演算ブロックを各々定義された処理順番に従って実行するものであり、処理順番の指定されたモニタ要求に応じて、当該処理順番に属する演算ブロックの入力データと当該演算ブロックの演算結果である出力データとをモニタデータとして前記通信手段に出力することを特徴とするインバータの制御装置を提供する。
また、この発明は、前記インバータ制御装置に対して、モニタデータの取得を行う演算ブロックの処理順番を指定し、前記通信手段を介して送信されるモニタデータを受信して表示手段に表示させることを特徴とする周辺装置を提供する。
この発明によれば、インバータ制御装置は、モニタ要求において指定された処理順番について、該当する演算ブロックの入力データと出力データをモニタデータとして通信手段に供給する。その際、1回の伝送では、1処理順番単位のモニタデータしか伝送せず、そのデータ量は少量で済む。従って、モニタデータを伝送するためにインバータ制御装置に高価なCPUや大容量のメモリを設ける必要がなく、インバータ制御装置のコスト高を招くことなく、演算ブロックの入力データおよび出力データのモニタリングを実現することができる。また、この発明では、周辺装置において、モニタ対象とする演算ブロックが属する処理順番を指定するのみでよいので、所望の演算ブロックのモニタリングを容易に行うことができる。
この発明の一実施形態であるインバータ制御装置の構成を示すブロック図である。 同実施形態におけるインバータ制御装置とその周辺装置とを示す図である。 同実施形態において演算処理手段により実行される演算処理の内容を例示するブロック図である。 同演算処理を構成する演算ブロックに関する定義情報の内容を示す図である。 同周辺装置における演算処理の表示例を示す図である。 同周辺装置における演算処理の表示例を示す図である。 同実施形態において周辺装置とインバータ制御装置との間で行われるモニタデータの伝送処理の流れを示すフローチャートである。
以下、図面を参照し、この発明の実施形態について説明する。
図1はこの発明の一実施形態であるインバータ制御装置9の構成を示すブロック図である。図1に示すように、インバータ制御装置9は、駆動制御手段1、外部入力手段2、外部出力手段3、パラメータ手段4、通信手段5および演算処理手段6を含む。
駆動制御手段1は、入力データとインバータの運転状態に基づいてインバータの運転を行う手段である。ここで、入力データには、インバータの負荷であるモータが発生すべきトルクを指示するトルク指令値や回転速度を指示する速度指令値等の運転指令が含まれる。また、インバータの運転とは、具体的にはインバータにおいてモータに接続されたスイッチング素子に与えるゲート信号のPWM(Pulse Width Moduration;パルス幅変調)制御等を指す。インバータ制御装置9に設けられたプロセッサは、所定の制御周期に同期して駆動制御手段1としての処理を実行する。
外部入力手段2は、外部から与えられるデジタル信号やアナログ信号を駆動制御手段1への入力信号とする手段である。外部出力手段3は、駆動制御手段1が出力するデジタル信号やアナログ信号を外部に出力する手段である。パラメータ手段4は、駆動制御手段1がインバータの運転の制御のために参照するパラメータを記憶する手段である。このパラメータ手段4は、例えばEEPROM等、電気的に書き換えが可能な不揮発性メモリと、RAM等の揮発性メモリとを含む。通信手段5は、駆動制御手段1へ入力すべき運転指令、駆動制御手段1から得られるインバータの運転状態、出力周波数や電流等の状態量を外部との間で入出力するための通信を行う手段である。
演算処理手段6は、外部入力手段2に入力される信号データ、駆動制御手段1から出力される信号データ、パラメータ手段4に記憶された信号データまたは通信手段5によって出力される信号データに対して、立ち上がりエッジや立ち下がりエッジの検出を行うエッジ検出処理、信号遅延処理、論理演算処理、比較処理または四則演算等の数値演算処理を施し、その処理結果を駆動制御手段1や外部出力手段3へ入力信号として供給し、またはパラメータ手段4に格納する手段である。
本実施形態では、図2に示すように、インバータ制御装置9とともに、周辺装置としてのタッチパネル10、PCローダ11が使用される。これらの周辺装置は、インバータ制御装置9のパラメータ手段4にパラメータを設定するための手段、演算処理手段6により実行される演算処理をモニタするための手段として使用される。
演算処理手段6は、各々の処理内容が定義された演算ブロック単位で演算処理を行う。パラメータ手段4は、演算処理手段6の実行対象となる各演算ブロックについて、各々の処理内容、入力データ、出力データおよび設定値を定義する情報を記憶している。この各演算ブロックに関する定義情報は、各演算ブロックの処理順番に従ってパラメータ手段4に予め記憶されている。演算処理手段6は、駆動制御手段1の制御周期に対応した処理周期で、このパラメータ手段4に記憶された各演算ブロックに関する定義情報を解釈して各演算ブロックを実行する。
図3は、本実施形態において演算処理手段6により実行される演算処理の内容を例示するブロック図である。また、図4は、同演算処理を構成する演算ブロックに関する定義情報の内容を示す図である。ここで、各演算ブロックは、演算処理手段6に実行させる演算処理の内容、具体的には演算処理の種類、演算処理の入力データの入力元および演算処理の設定値を定義したものである。この演算ブロックに関する定義情報は、各演算ブロックの処理順番に対応付けてパラメータ手段4に記憶される。また、本実施形態では、上述したPCローダ11等の周辺装置が、この各処理順番において実行する演算ブロックの定義情報を通信手段5を介してパラメータ手段4に格納し、またはパラメータ手段4に格納された演算ブロックの定義情報を編集することが可能である。
図4に示すように、1つの演算ブロックは、5個のパラメータを含む。1番目のパラメータは、演算処理の種類を、2番目のパラメータは入力1を、3番目のパラメータは入力2を、4番目のパラメータは設定1を、5番目のパラメータは設定2を定義する。ここで、入力1および2は演算処理に用いる第1および第2の入力データを示す。また、設定1および2は、演算処理の種類によりその定義が変わってくる。例えばREADやWRITEの演算の場合、設定1および2を合わせたものがデータの読み出し先や書き込み先を指定する。また、例えば演算が加算である場合、設定1は加算結果の上限リミッタ、設定2は加算結果の下限リミッタとなる。
図4において、処理順番1が割り当てられた演算ブロック1では、種類が値の保持を意味する9000、入力1が外部入力のアナログ1を意味する201、入力2が端子1を意味する104、設定1が上限リミッタの値を指定する200、設定2が下限リミッタの値を指定する0となっている。このため、演算処理手段6は、図3に示すように、演算ブロック1の実行において、端子1が0のときは外部入力のアナログ1の値を出力し、端子1が0以外のときには前回出力した値を保持して出力する。
処理順番2が割り当てられた演算ブロック2では、種類がREADを意味する6000、入力1が入力なしを意味する0、入力2が入力なしを意味する0、設定1がパラメータ手段4の保持するパラメータ10を意味する10、設定2がその1番目のパラメータを意味する1となっている。このため、演算処理手段6は、図3に示すように、演算ブロック2の実行において、パラメータ10−1をパラメータ手段4から読み出す。
処理順番3が割り当てられた演算ブロック3では、種類が加算を意味する1000、入力1が演算ブロック1を意味する1、入力2が演算ブロック2を意味する2、設定1が上限リミッタの値を指定する100、設定2が下限リミッタの値を指定する0となっている。このため、演算処理手段6は、図3に示すように、演算ブロック3の実行において、上限リミッタを100、下限リミッタを0に設定して、演算ブロック1の出力データと演算ブロック2の出力データの加算を行う。この演算ブロック3の出力データは周波数指令として出力される。
本実施形態において、演算処理手段6は、以上のような処理順番毎にパラメータ手段4に記憶された演算ブロックの定義情報を参照することにより、演算処理を実行する。
本実施形態において、演算処理手段6は、制御周期の整数倍に設定された処理周期に同期し、処理順番毎に定義された各演算ブロックの処理を実行する。さらに詳述すると、インバータ制御装置9のCPUは、駆動制御手段1の1つの制御周期において、処理順番1、2、3の順に各処理順番に割り当てられた演算ブロックを演算処理手段6に実行させる。処理順番1、2、3の各処理の処理周期が制御周期と同じ長さである場合、1つの制御周期での各演算ブロックの実行により、処理順番1、2、3の各処理の1処理周期分の全処理が終了する。処理順番1、2、3の各処理の処理周期が制御周期の2倍の長さである場合には、1つの制御周期において、処理順番1、2、3の各処理の前半の処理を行い、次の制御周期において処理順番1、2、3の各処理の後半の処理を行うこととなる。また、処理順番1、2、3の各処理の処理周期が互いに異なる場合もあり得る。例えば処理順番1の処理周期が制御周期と同じ長さ、処理順番2の処理周期が制御周期の2倍の長さ、処理順番3の処理周期が制御周期の4倍の長さであったとする。この場合、処理順番1の処理に関しては、1制御周期毎に1処理周期分の処理が進むことになる。また、処理順番2の処理に関しては、2制御周期を要して1処理周期分の処理が進むことになる。また、処理順番3の処理に関しては、4制御周期を要して1処理周期分の処理が進むことになる。
以上が本実施形態における演算処理の実行態様の詳細である。
本実施形態において、演算処理手段6は、以上説明した各演算ブロックの実行中に、通信手段5を介して処理順番の指定を伴うモニタ要求を周辺装置から受け取る場合がある。この場合、演算処理手段6は、該当する処理順番の演算ブロックの入力データおよび出力データをモニタデータとして通信手段5を介して出力する。
このとき演算処理手段6は、モニタ対象である演算ブロックの入力データおよび出力データをモニタデータとして通信手段5に対して直接出力してもよいし、通信手段5が他のパラメータの読み書きと同じ手順で行うために、演算処理手段6がモニタデータをパラメータ手段4のモニタ用領域に出力し、そのモニタ用領域のモニタデータを通信手段5が読み込むようにしてもよい。
モニタ要求において1つの処理順番が指定されている場合、演算処理手段6は、その1つの処理順番に割り当てられた演算ブロックの入力データおよび出力データをモニタデータとして通信手段5を介して出力する。この場合、モニタデータの個数が少ないので、演算処理手段6が演算処理のために使用するメモリエリアのうちモニタデータの伝送に用いるメモリエリアは、小容量で済む。
モニタ要求において複数の処理順番が指定されている場合、演算処理手段6は、処理順番単位で、順次に、当該処理順番に割り当てられた演算ブロックの入力データおよび出力データをモニタデータとして通信手段5を介して出力する。この場合、1回で伝送するのは、1つの処理順番に割り当てられた演算ブロックのモニタデータであり、その個数が少ないので、モニタデータの伝送に用いるメモリエリアは、小容量で済む。
通信手段5は、演算処理手段6から直接に、またはパラメータ手段4を介して取得したモニタデータを周辺装置であるPCローダ11に供給する。PCローダ11は、通信手段5を介して取得したモニタデータを表示画面に表示させる。図5および図6は、この場合のモニタデータの表示例を示すものである。
本実施形態において、PCローダ11は、インバータ制御装置9のパラメータ手段4に設定した各処理順番の演算ブロックに関する定義情報を内蔵のメモリに記憶している。PCローダ11は、これらの各演算ブロックの定義情報のうちインバータ装置9に対してモニタ要求を行った処理番号に該当する演算ブロックの定義情報を参照し、それらの演算ブロックにより実現される演算処理の内容を表示画面に表示させる。なお、パラメータ手段4に設定された各処理順番の演算ブロックに関する定義情報が、他の周辺装置によって書き換えられている可能性もあるので、インバータ制御装置9のパラメータ手段4から各処理順番の演算ブロックに関する定義情報を読み込む機能をPCローダ11に設けてもよい。
また、PCローダ11は、モニタ要求の対象である演算ブロックの入力データの発生ノードと、出力データの発生ノードにモニタ用ボックスMBを表示させ、それらのモニタ用ボックス内にインバータ制御装置9の通信手段5から取得した該当するモニタデータを表示させる。ユーザは、このPCローダ11に表示されたモニタデータを参照することにより、インバータ制御装置9のパラメータ手段4に設定した各演算ブロックのデバッグを行うことができる。
なお、図示の例では、演算ブロック2は入力1と入力2の設定がないため、入力データは必ずゼロとなる。このため、演算ブロック2の入力部には、モニタ用ボックスMBを表示しないようにしている。
図7は、本実施形態におけるPCローダ11とインバータ制御装置9との間で行われるモニタデータの伝送処理の流れを示すフローチャートである。
まず、PCローダ11は、ユーザによって行われる操作に従い、モニタ対象である演算ブロックの処理順番の指定を伴うモニタ要求をインバータ装置9に対して送信する(ステップS1)。このモニタ要求は、通信手段5を介して演算処理手段6に引き渡される。
演算処理手段6は、このモニタ要求を受け取ると、モニタ要求において指定された処理順番に基づいて、処理順番の初期値と最終値を設定する(ステップS2)。この例では、モニタ要求において処理順番1〜3が指定されている。このため、演算処理手段6は、処理順番iの初期値を0に、最終値を3に設定する。
次に演算処理手段6は、処理順番iを1だけ増加させる(ステップS3)。次に演算処理手段6は、処理順番iの演算ブロックの入力データと出力データをモニタデータに設定する(ステップS4)。i=1である場合、処理順番1には演算ブロック1が割り当てられているので、演算処理手段6は、演算ブロック1の入力データと出力データをモニタデータに設定する。
次に演算処理手段6は、処理順番iの演算ブロックのモニタデータの設定が完了した旨のメッセージを通信手段5を介してPCローダ11に送信する(ステップS5)。
これによりPCローダ11は、演算処理手段6から通信手段5を介して処理順番iの演算ブロックのモニタデータを読み込む(ステップS6)。PCローダ11は、このようにして読み込んだ処理順番iの演算ブロックのモニタデータを表示画面の該当するモニタ用ボックスMB内に表示させる。
次に演算処理手段6は、処理順番iが最終値未満であるか否かを判断し、判断結果が「YES」である場合はステップS3〜S6を繰り返し、「NO」である場合は処理を終了する。
このような処理により、処理順番1〜3の各演算ブロックの入力データと出力データが演算処理手段6からPCローダ11に送られ、PCローダ11の表示画面に表示される。
以上説明したように、本実施形態によれば、インバータ制御装置9のアプリケーション機能を処理順番別に演算ブロックの設定を行うことで実現し、その演算ブロック毎の入力データと出力データのモニタを行う場合に、モニタデータは、処理順番単位で、演算処理手段6から周辺装置に伝送される。この場合、1つの処理順番において発生するモニタデータのデータ量は少量である。従って、モニタデータの伝送のために使用するメモリエリアの容量が少量で済み、インバータ制御装置9のコスト高を招くことなく、モニタデータの伝送を行うことができる。また、本実施形態によれば、周辺装置において、入力データと出力データのモニタを行いたい演算ブロックの処理順番を指定することのみで、インバータ制御装置9との通信によりモニタデータを読み込み表示することが可能となる。このため、インバータ制御装置9の既存アプリケーションで不具合現象があった場合に、確認したい箇所の演算ブロックの処理順番が分かれば当該演算ブロックの入力データと出力データを表示でき、それ以外のモニタ用の設定が不要なため迅速に不具合調査を行うことができる。
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば上記実施形態では、モニタ要求において、処理順番を1〜3というように、連続した処理順番を指定するようにしたが、例えば1、3、5という具合に、離散した処理番号をモニタ要求において指定することができるようにしてもよい。
9…インバータ制御装置、2…外部入力手段、3…外部出力手段、4…パラメータ手段、5…通信手段、6…演算処理手段。

Claims (2)

  1. 入力データとインバータの運転状態に基づいてインバータの運転を行う駆動制御手段と、
    外部から入力される信号を前記駆動制御手段の入力データとする外部入力手段と、
    前記駆動制御手段の出力データを外部に出力する外部出力手段と、
    前記駆動制御手段がインバータの運転制御のために使用するデータを記憶するパラメータ手段と、
    インバータの制御のための指定およびインバータの状態量を外部に入出力するための通信を行う通信手段と、
    前記外部入力手段を介して外部から入力されるデータ、前記駆動制御手段から出力されるデータ、前記パラメータ手段に記憶されてデータまたは前記通信手段によって出力されるデータを利用した演算処理を実行し、その演算処理結果を前記駆動制御手段に出力する演算処理手段を有し、
    前記演算処理手段は、演算の種類、入力接続先および演算の種類により必要となる設定情報がパラメータとして各々定義されるとともに、各々の処理順番が定義された1個以上の演算ブロックを各々定義された処理順番に従って実行するものであり、処理順番の指定されたモニタ要求に応じて、当該処理順番に属する演算ブロックの入力データと当該演算ブロックの演算結果である出力データとをモニタデータとして前記通信手段に出力することを特徴とするインバータの制御装置。
  2. 請求項1に記載のインバータ制御装置に対して、モニタデータの取得を行う演算ブロックの処理順番を指定し、
    前記通信手段を介して送信されるモニタデータを受信して表示手段に表示させることを特徴とする周辺装置。
JP2013246254A 2013-11-28 2013-11-28 インバータ制御装置およびその周辺装置 Active JP6146277B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013246254A JP6146277B2 (ja) 2013-11-28 2013-11-28 インバータ制御装置およびその周辺装置
CN201410525582.5A CN104682747B (zh) 2013-11-28 2014-10-08 逆变器控制装置及其周边装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013246254A JP6146277B2 (ja) 2013-11-28 2013-11-28 インバータ制御装置およびその周辺装置

Publications (2)

Publication Number Publication Date
JP2015106931A true JP2015106931A (ja) 2015-06-08
JP6146277B2 JP6146277B2 (ja) 2017-06-14

Family

ID=53317433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013246254A Active JP6146277B2 (ja) 2013-11-28 2013-11-28 インバータ制御装置およびその周辺装置

Country Status (2)

Country Link
JP (1) JP6146277B2 (ja)
CN (1) CN104682747B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09224379A (ja) * 1996-02-20 1997-08-26 Toshiba Corp インバータ装置
JPH10271836A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp インバータ装置
JP2006280090A (ja) * 2005-03-29 2006-10-12 Toshiba Schneider Inverter Corp インバータ装置
WO2006112324A1 (ja) * 2005-04-18 2006-10-26 Kabushiki Kaisha Yaskawa Denki インバータおよびそのプログラミング装置
JP2013070460A (ja) * 2011-09-21 2013-04-18 Fuji Electric Co Ltd モータ駆動装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4389273B2 (ja) * 2005-08-30 2009-12-24 株式会社安川電機 Plc機能内蔵型ドライブ制御装置
JP2008178236A (ja) * 2007-01-19 2008-07-31 Yaskawa Electric Corp インバータ装置とそのプログラミング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09224379A (ja) * 1996-02-20 1997-08-26 Toshiba Corp インバータ装置
JPH10271836A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp インバータ装置
JP2006280090A (ja) * 2005-03-29 2006-10-12 Toshiba Schneider Inverter Corp インバータ装置
WO2006112324A1 (ja) * 2005-04-18 2006-10-26 Kabushiki Kaisha Yaskawa Denki インバータおよびそのプログラミング装置
JP2013070460A (ja) * 2011-09-21 2013-04-18 Fuji Electric Co Ltd モータ駆動装置

Also Published As

Publication number Publication date
JP6146277B2 (ja) 2017-06-14
CN104682747B (zh) 2017-04-19
CN104682747A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
KR101823847B1 (ko) 모터 제어 장치의 커스터마이즈 방법, 및 모터 제어 장치
CN110050237B (zh) 数据收集装置、数据收集方法及记录介质
JP5785501B2 (ja) ラダープログラム作成装置
EP3361334A1 (en) Monitoring method, monitoring module, and mobile terminal for monitoring a programmable logic controller
JP4567505B2 (ja) インバータ装置
WO2020240944A1 (ja) 制御システム、サポート装置およびサポートプログラム
JP6146277B2 (ja) インバータ制御装置およびその周辺装置
JP5566473B2 (ja) システム設計装置
JP2006318102A (ja) フィールド機器管理装置およびフィールド機器管理方法
US9971332B2 (en) Input/output control device, input/output control method, and non-transitory computer-readable medium for selective activation of logical circuits
WO2015181921A1 (ja) プログラマブル表示器及び作画ソフトウェア
JP2010079354A (ja) 分散型plcシステム
JP6253846B1 (ja) プログラマブル表示器
JP6191625B2 (ja) インバータ制御装置およびその周辺装置
CN105765472A (zh) 远程控制装置以及控制系统
JP6599067B1 (ja) 装置状態再現装置、装置状態再現方法および装置状態再現プログラム
JP6051545B2 (ja) Plcシステム、状態表示方法、plc、およびプログラマブル表示器
JP6319631B2 (ja) 電力変換装置
JPWO2019207679A1 (ja) モニタ支援装置、モニタ支援方法およびモニタ支援プログラム
JP2014204655A (ja) インバータ装置の制御装置
JP5951041B2 (ja) プログラマブル表示器
JP2007252162A (ja) 電動機駆動装置
JP6591116B1 (ja) プログラマブルロジックコントローラのcpuユニット、プログラマブルロジックコントローラ、方法、及びコンピュータ
WO2018179108A1 (ja) エンジニアリングツール
JP2016224600A (ja) 制御装置、記憶装置、および、再現装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6146277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250