JP2015106267A - 半導体回路 - Google Patents

Abstract

【課題】マイクロコントローラの外部電源の立ち上げから、論理回路の動作を開始するまでの時間を高速化する技術を提供する。
【解決手段】半導体回路２０１の安定電圧供給回路２０２は、外部電源ＶＣＣを受け付けて、出力電圧が安定した電源電圧と、出力電圧が不安定で高速に起動する電源電圧とのいずれかをＶＤＤ線２１０に供給する。半導体回路２０１は、起動時に外部電源を受け付けて、出力電圧が安定した電源電圧の立ち上げとともに、高速に起動して不安定な電源電圧を論理部初期設定回路２０７に供給してＶＤＤ動作論理回路２０６の初期設定を行う。半導体回路２０１は、出力電圧が安定すると、ＶＤＤ線に供給する電源電圧を切り替えて、ＶＤＤ動作論理回路２０６の動作を開始する。
【選択図】図２

Description

本開示は、マイクロコントローラの制御により動作する半導体装置に関し、特に、マイクロコントローラを高速に起動させるための技術に関する。

マイクロコントローラは、種々の電子機器の制御に使用されており、様々な製品に使用されている。電子機器の処理の高速化を図るため、マイクロコントローラを高速に起動する技術が検討されている。例えば、電子機器を間欠的に起動することで消費電力を小さくする場合、マイクロコントローラを、処理の必要に応じて間欠的に起動することになるため、マイクロコントローラを高速に起動させる技術が必要とされる。

マイクロコントローラを高速に起動するための技術として、例えば、特開平９−４４４６８号公報（特許文献１）がある。特許文献１に記載された技術は、マイクロコントローラ、および、電源投入後に回路形態が設定されるハード回路を備えた制御回路に関するものである。特許文献１に記載された技術は、ハード回路の動作保証電源電圧が、マイクロコントローラの動作保証電源電圧よりも低く設定されており、電源投入後にマイクロコントローラが動作を開始する以前に、ハード回路の回路形態を、不揮発性メモリの記憶データに従って設定する。

特開平９−４４４６８号公報

特許文献１に記載された技術において、ハード回路の動作を保障するには、ハード回路の回路形態の設定が完了した後に、マイクロコントローラのリセット信号を解除する必要がある。そのため、特許文献１の技術によると、ハード回路の動作保証電源電圧の検出（例えば３Ｖ）からハード回路の回路形態の設定が完了するまでの時間（第１の時間）よりも、マイクロコントローラの動作保証電源電圧（例えば４Ｖ）の検出からマイクロコントローラの動作を開始するまでの時間（第２の時間）を長くすることで、回路の動作を保障している。

しかしながら、特許文献１に記載された技術によると、電源電圧がどのように立ちあがったとしても動作を保障する場合、マイクロコントローラの動作保証電源電圧の検出からマイクロコントローラの動作を開始するまでの時間（第２の時間）を、ハード回路の動作保証電源電圧の検出からハード回路の回路形態の設定が完了するまでの時間（第１の時間）よりもはるかに長くする必要がある。すなわち、電源電圧がどのように立ちあがったとしてもマイクロコントローラを安定して動作させるため、比較的大きな遅延マージンを必要とする。

そのため、電源電圧が緩やかに立ちあがった場合、特許文献１に記載された技術によると、ハード回路形態の設定が完了しているにもかかわらず、一定期間、マイクロコントローラの起動を待機させる必要がある。その結果、半導体回路の起動に無駄な時間を要することとなる。そのため、マイクロコントローラの外部電源の立ち上げから、論理回路の動作を開始するまでの時間をいっそう高速化する技術が必要とされている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施形態に従う半導体回路は、電源電圧供給部と、回路部とを備える。電源電圧供給部は、外部電源を受け付けて、出力電圧が安定した第１の電源電圧と、出力電圧が不安定で第１の電源電圧と比較して高速に起動する第２の電源電圧とを、半導体回路を構成する各回路に供給するためのものである。回路部は、第１の電源電圧で動作が保障される論理回路と、第２の電源電圧で動作が保障され、論理回路の初期設定を行う初期設定回路とを含む。電源電圧供給部は、半導体回路の起動時に、外部電源を受け付けて、第１の電源電圧の立ち上げと第２の電源電圧の立ち上げとを行う。電源電圧供給部は、第１の電源電圧より高速に起動する第２の電源電圧を、回路部の初期設定回路へ供給し、第１の電源電圧の出力が安定すると、第２の電源電圧を切り替えて第１の電源電圧を回路部の論理回路へ供給する。

一実施の形態に従う半導体回路によれば、電源電圧を制御しているため、外部電源の立ち上がりから必要最小限の遅延にて論理回路を起動することができる。

関連技術における半導体回路の動作タイミングを示す図である。 実施の形態１の半導体回路２０１の構成を示すブロック図である。 実施の形態１の半導体回路２０１の動作タイミングを示す図である。 実施の形態２の半導体回路４０１の構成を示すブロック図である。 実施の形態３の半導体回路２５０の構成を示すブロック図である。 実施の形態３の半導体回路２５０の動作タイミングを示す図である。 実施の形態４の半導体回路７０１の構成を示すブロック図である。 実施の形態で説明した半導体回路の回路例を示す図である。 回路の動作を示す図である。

以下、図面を参照しつつ、本開示の半導体回路の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜関連技術＞
実施の形態にかかる半導体回路と対比するため、関連する技術について説明する。図１は、関連技術における半導体回路の動作タイミングを示す図である。関連技術の半導体回路は、マイクロコントローラと、動作可能電圧がマイクロコントローラより小さいハード回路とを有するシステムである。ハード回路は、ランダムロジック回路により構成されており、マイクロコントローラの初期設定を行う。

このシステムにおいて、外部電源が立ちあがった後、ハード回路が動作可能になる電圧（３Ｖとする）まで電源電圧が立ちあがると、第１のパワーオンリセット回路が電源電圧の立ち上がり（３Ｖ）を検出して第１のリセットを解除する。この第１のリセットにより、ハード回路は、マイクロコントローラの初期設定を行うため、ランダムロジック回路へデータを転送して回路形態の設定を開始する。ハード回路は、例えば外部のＲＯＭ（Read Only Memory）等からアドレスバス、データバスを介して回路形態の設定の情報を読み出して、ランダムロジック回路へデータを転送する。半導体回路は、ハード回路が動作可能になる電圧（３Ｖ）を検出してから、回路形態の設定に要する一定期間（期間１０１）が経過した後に、第２のパワーオンリセット回路により第２のリセットを解除する。この第２のリセットにより、ランダムロジック回路の動作が開始される。

関連技術において、半導体回路は、マイクロコントローラが安定して動作することができる電圧（４Ｖ）まで電源電圧が立ちあがると、第３のパワーオンリセット回路が電源電圧の立ち上がり（４Ｖ）を検出して第３のリセットを解除する。半導体回路は、第３のリセット解除の後、一定期間（期間１０２）待機してからＣＰＵ（Central Processing Unit）の動作を開始する。

関連技術では、回路形態の設定に要する一定期間（期間１０１）よりも、マイクロコントローラが安定して動作することができる電圧の検出からＣＰＵを動作させるまでの期間（期間１０２）を十分に長くしている。これにより、電源電圧がどのように立ちあがったとしても、ＣＰＵの動作を保障することができる。しかし、関連技術の場合、緩やかに電源電圧が立ちあがると、既にハード回路による初期設定が完了しているにもかかわらず、ＣＰＵの動作を開始するために期間１０２に示す一定期間を待機することとなり、起動に時間を要する。

そこで、以下に説明する実施の形態１の半導体回路では、外部電源を受け付けて、内部電源電圧を出力するための安定電圧供給回路の起動動作と、論理回路の起動動作（初期設定）とを並列に行うことで、起動処理を高速化する。

＜実施の形態１＞
図２と図３とを参照して実施の形態１の半導体回路について説明する。図２は、実施の形態１の半導体回路２０１の構成を示すブロック図である。

図２に示すように、半導体回路２０１は、安定電圧供給回路２０２と、ブースト回路２０３と、ＶＤＤ監視回路２０４と、電源選択スイッチ２０５と、ＶＤＤ動作回路２０６と、論理部初期設定回路２０７と、遅延回路２２０とを含む。半導体回路２０１は、ＶＣＣ（外部電源）線２０８から外部電源を受け付けて安定電圧供給回路２０２とブースト回路２０３とに供給する。図示しないが安定電圧供給回路２０２が出力する電源電圧は、ＶＤＤ線２１０を介してＶＤＤ監視回路２０４、ＶＤＤ動作回路２０６、論理部初期設定回路２０７その他の半導体回路２０１内部の回路へ供給される。

安定電圧供給回路２０２は、ＶＣＣ線２０８を介して外部電源を受け付けて、安定したＶＤＤ電圧を半導体回路２０１の内部の回路に供給する。安定電圧供給回路２０２は、遅延回路２２０から信号Ｒｅｓｅｔ１を受け付け、また、ＶＤＤ電圧の出力が安定すると、信号Ｒｅｓｅｔ２を解除する。

ブースト回路２０３は、ＶＣＣ線２０８を介して外部電源を受け付けて高速に電圧を立ち上げて電源選択スイッチ２０５へ出力する。ブースト回路２０３は、安定電圧供給回路２０２が出力する安定したＶＤＤ電圧と比較すると、高速に起動するが出力電圧が不安定である。

ＶＤＤ監視回路２０４は、ＶＤＤ線２１０に供給されるＶＤＤ電圧を監視し、ＶＤＤ電圧が、論理部初期設定回路２０７が動作可能な電圧まで上昇したときに信号Ｒｅｓｅｔ１を論理部初期設定回路２０７および遅延回路２２０へ出力する。

電源選択スイッチ２０５は、ＶＤＤ線２１０へ供給する電源供給元を選択するためのスイッチである。電源選択スイッチ２０５は、安定電圧供給回路２０２から出力される電圧（第１の電源電圧）と、ブースト回路２０３から出力される電圧（第２の電源電圧）とを受け付けて、安定電圧供給回路２０２から出力される電圧とブースト回路２０３から出力される電圧とのいずれかをＶＤＤ線２１０へ供給する。電源選択スイッチ２０５は、安定電圧供給回路２０２が信号Ｒｅｓｅｔ２を解除するまでは、ブースト回路２０３から出力される電圧をＶＤＤ線２１０へ供給し、安定電圧供給回路２０２が信号Ｒｅｓｅｔ２を解除すると、安定電圧供給回路２０２から出力される電圧をＶＤＤ線２１０へ供給する。

ＶＤＤ動作回路２０６は、ＣＰＵ等を含み、安定電圧供給回路２０２からＶＤＤ電圧の供給を受けて動作する論理回路である。ＶＤＤ動作回路２０６は、安定したＶＤＤ電圧でのみ動作が保障される。ＶＤＤ動作回路２０６は、安定電圧供給回路２０２から信号Ｒｅｓｅｔ２を受け付けると、動作を開始する。

論理部初期設定回路２０７は、ＶＤＤ動作回路２０６の初期設定を行う部分であり、ＶＤＤ電圧が一定以上であれば、不安定なＶＤＤ電圧でも動作することが保障されている。ＶＤＤ動作回路２０６の初期設定として、例えば、Ｆｌａｓｈトリミングデータ（書き込みまたは消去パルスの幅）の設定、ＵＳＢ（Universal Serial Bus）トリミングデータの設定、リトライの回数の設定、ＥＣＣ（Error Check and Correct memory）の設定、リード電流の設定、基準電流の設定、制御回路の動作電圧の設定、内部クロック周波数の設定、ＳＲＡＭ（Static Random Access Memory）のクロックゲーティングの設定、Ｆｌａｓｈメモリのクロックデーティングの設定、電源起動時のリセットオプションの設定などがある。また、半導体回路は、アナログ回路の初期設定を行うこととしてもよい。例えば、ＢＧＲ（Band Gap Reference）のトリミングデータ（温度、電圧）の設定、Ｆｌａｓｈメモリのトリミングデータ（基準電流、リード電圧トリミング）の設定、内蔵発振器（ＨＯＣＯ（High-speed on chip oscillator）、ＬＯＣＯ（Low-speed on chip oscillator））のトリミングデータの設定などがある。

遅延回路２２０は、論理部初期設定回路２０７が動作可能な電圧までＶＤＤ電圧が上昇したことを示す信号Ｒｅｓｅｔ１をＶＤＤ監視回路２０４から受け付けて、一定期間遅延させた後、安定電圧供給回路２０２へ出力する。遅延回路２２０は、論理部初期設定回路２０７によるＶＤＤ動作回路２０６の初期設定に要する時間を遅延させて、信号Ｒｅｓｅｔ１を安定電圧供給回路２０２へ出力する。

図３は、実施の形態１の半導体回路２０１の動作タイミングを示す図である。図３の電圧「ＶＣＣ」に示すように、半導体回路２０１は、外部電源ＶＣＣを受け付けると、ブースト回路２０３によってＶＤＤ電圧を高速に立ちあげる。電圧「ＶＤＤ」に示すように、ブースト回路２０３が出力する電圧は、不安定である。

信号「Ｒｅｓｅｔ１」に示すように、ＶＤＤ監視回路２０４は、ＶＤＤ線２１０に供給されるＶＤＤ電圧を監視し、ＶＤＤ電圧が、論理部初期設定回路２０７の動作に必要な電圧まで上昇すると、信号Ｒｅｓｅｔ１を解除する。図３の例では、ＶＤＤ監視回路２０４は、信号Ｒｅｓｅｔ１を立ち上げることで信号Ｒｅｓｅｔ１を解除している。

信号「Ｒｅｓｅｔ２」に示すように、信号Ｒｅｓｅｔ２は、安定電圧供給回路２０２が安定したＶＤＤ電圧を出力するまでは解除されない。

データ「ＤＡＴＡ」に示すように、信号Ｒｅｓｅｔ１がＶＤＤ監視回路２０４から論理部初期設定回路２０７へ出力されることにより、論理部初期設定回路２０７は、動作を開始する。論理部初期設定回路２０７は、ブースト回路２０３が出力する不安定な電圧で動作可能である。論理部初期設定回路２０７は、半導体回路２０１の外部のＲＯＭ等からのデータの読み込みを開始し、ＶＤＤ動作回路２０６の動作に必要な初期設定を行う。この初期設定に要する時間は、時間Tdigitalである。

電圧「ＶＤＤ」に示すように、安定電圧供給回路２０２が外部電源ＶＣＣを受け付けてから安定したＶＤＤ電圧を出力するまで、時間Tanalogが経過している。信号「Ｒｅｓｅｔ２」に示すように、安定電圧供給回路２０２は、ＶＤＤ電圧の出力が安定すると、信号Ｒｅｓｅｔ２を出力する。回路「ＣＰＵ」に示すように、ＶＤＤ動作回路２０６は、信号Ｒｅｓｅｔ２の出力と、安定電圧供給回路２０２から安定したＶＤＤ電圧の供給とを受けて動作を開始する。

＜実施の形態１のまとめ＞
実施の形態１の半導体回路２０１において、安定電圧供給回路２０２は、信号Ｒｅｓｅｔ１の立ち上がりから、ＶＤＤ動作回路２０６の初期設定に必要な時間を遅延回路２２０によって保障されたのちに信号Ｒｅｓｅｔ２を立ち上げる。この安定電圧供給回路２０２の動作は、ＶＤＤ電圧が電源システムの制御下にあるため可能となる。安定電圧供給回路２０２による信号Ｒｅｓｅｔ２の解除により、ＶＤＤ線２１０は、ブースト回路２０３と切り離されて安定電圧供給回路２０２と接続され、安定電圧供給回路２０２から安定したＶＤＤ電圧が供給される。関連技術と実施の形態１の半導体回路２０１とを対比すると、関連技術では、電源電圧が制御されておらず、どのような電圧の立ち上がり波形に対しても安定した起動を行うには、電源電圧の安定後に大きな遅延マージンを必要とする。これに対し、実施の形態１の半導体回路２０１によると、ＶＤＤ電圧の制御下において論理回路の初期設定を行っているため、外部電源の立ち上がりから最小限の遅延によって論理回路を起動することができる。

また、他の関連技術として、ＶＤＤ電圧が安定化してから論理回路の初期設定を行う場合と比べて、実施の形態１の半導体回路２０１は、論理回路の初期設定と、電源回路の起動動作とを並行して行うため、論理回路の起動までの時間を短縮することができる。

＜実施の形態２＞
図４を参照して実施の形態２の半導体回路４０１について説明する。図４は、実施の形態２の半導体回路４０１の構成を示すブロック図である。

図４に示すように、半導体回路４０１は、電圧回路４０２と、論理回路４０６とを含む。

半導体回路４０１は、ＶＣＣ（外部電源）から外部電源の供給を受けて、ＶＤＤ線４０８を介してＶＤＤ電圧を論理回路４０６へ供給する。半導体回路４０１は、図４に第１電圧源４０３と第２電圧源４０４として示すように、少なくとも２つの電圧源を含む。第１電圧源４０３は、高速に起動して電圧を立ち上げるが、出力電圧が不安定である。第２電圧源４０４は、第１電圧源４０３と比較して低速であるが、安定したＶＤＤ電圧を出力する。半導体回路４０１は、切替スイッチ４０５を含み、第１電圧源４０３または第２電圧源４０４のいずれかの出力電圧をＶＤＤ線４０８へ供給する。

論理回路４０６は、動作モード設定部４０７を含む。動作モード設定部４０７は、論理回路４０６の動作モードを記憶する。動作モードとしては、少なくとも、第１電圧源４０３から供給される不安定なＶＤＤ電圧で動作し、論理回路４０６で実行可能な機能に制限がある低速限定モードと、第２電圧源４０４から供給される安定したＶＤＤ電圧で動作し、フルスペックでの動作が許可される通常モードとがある。

半導体回路４０１は、外部電源が投入された直後において、第１電圧源４０３と第２電圧源４０４とを起動し、切替スイッチ４０５により第１電圧源４０３を選択し、ＶＤＤ線４０８に不安定な電圧を供給する。半導体回路４０１は、第１電圧源４０３が出力する電圧が、低速限定モードで動作するのに必要な電圧まで上昇した場合に、動作モード設定部４０７に信号Ｒｅｓｅｔ１を出力する。

論理回路４０６は、不安定なＶＤＤ電圧で動作するよう低速限定モードで動作し、半導体回路４０１から信号Ｒｅｓｅｔ１を受け付けることで、論理回路４０６の動作に必要な初期設定を低速限定モードで実行する。

半導体回路４０１は、第２電圧源４０４が起動した後、第２電圧源４０４が出力する電圧が安定すると、切替スイッチ４０５によって第２電圧源４０４を選択し、第２電圧源４０４から安定したＶＤＤ電圧をＶＤＤ線４０８へ出力する。半導体回路４０１は、第２電圧源４０４が出力する電圧が安定したＶＤＤ電圧となった場合に、信号Ｒｅｓｅｔ２を動作モード設定部４０７へ出力する。なお、半導体回路４０１は、信号Ｒｅｓｅｔ１を出力した後、低速限定モードで動作する論理回路４０６の初期設定に要する一定期間が経過し、かつ、第２電圧源４０４の出力する電圧が安定した場合に、動作モード設定部４０７に信号Ｒｅｓｅｔ２を出力してもよい。

動作モード設定部４０７は、半導体回路４０１から信号Ｒｅｓｅｔ２を受け付けることで、論理回路４０６の動作モードを、通常モードに変更する。信号Ｒｅｓｅｔ２により、ＶＤＤ電圧が安定化していることが示されるため、論理回路４０６は、通常モードで動作を開始する。

＜実施の形態２のまとめ＞
実施の形態２の半導体回路４０１によると、ＶＤＤ電圧を制御しつつ、外部電源の立ち上げからＶＤＤ電圧の出力の安定化と、不安定な動作電圧で動作する間に論理回路の初期設定とを行うため、外部電源の立ち上げから論理回路の動作開始までの時間が短縮される。実施の形態２の半導体回路４０１は、電圧回路において、特性の異なる電圧源を複数用意することで、外部電源が投入された後、ＶＤＤ電圧の安定化と並行して論理回路の初期設定を行うことができる。

＜実施の形態３＞
図５と図６とを参照して実施の形態３の半導体回路について説明する。図５は、実施の形態３の半導体回路２５０の構成を示すブロック図である。

図５に示す半導体回路２５０と実施の形態１の半導体回路２０１とを比較すると、実施の形態３の半導体回路２５０は、遅延回路２２０を有していない点で実施の形態１の半導体回路２０１と異なる。

実施の形態３の半導体回路２５０において、論理部初期設定回路２０７は、ＶＤＤ動作回路２０６の初期設定を行い、ＶＤＤ動作回路２０６の初期設定が終了する際に、初期設定の終了を示す初期設定終了フラグを設定する。

ＶＤＤ動作回路２０６は、安定電圧供給回路２０２から信号Ｒｅｓｅｔ２を受け付けて、信号Ｒｅｓｅｔ２と、初期設定終了フラグとが共に”真”となった時にＣＰＵを起動する。

図６は、実施の形態３の半導体回路２５０の動作タイミングを示す図である。データ「ＤＡＴＡ」に示すように、論理部初期設定回路２０７は、ＶＤＤ動作回路２０６の初期設定を行い、初期設定が終了する際に、初期設定終了フラグを設定する。

回路「ＣＰＵ」に示すように、ＶＤＤ動作回路２０６は、信号Ｒｅｓｅｔ２の出力と、初期設定終了フラグの設定とが共に”真”となった場合に、安定電圧供給回路２０２から供給される安定したＶＤＤ電圧によって動作を開始する。

＜実施の形態３のまとめ＞
実施の形態３の半導体回路２５０によると、実施の形態１の半導体回路２０１に対し、遅延回路２２０を設ける必要がなくなり、論理的に、ＶＤＤ動作回路２０６のＣＰＵの起動時に初期設定が完了していることが保障される。例えば、遅延回路２２０の製造時の性能のバラツキが大きい場合に、遅延回路２２０に代えて論理的に初期設定が完了していることを保障することで、半導体回路の品質を向上させることができる。

＜実施の形態４＞
図７を参照して実施の形態４の半導体回路について説明する。図７は、実施の形態４の半導体回路７０１の構成を示すブロック図である。

図７に示す半導体回路７０１と実施の形態１の半導体回路２０１とを比較すると、半導体回路７０１は、外部電源（ＶＣＣ）で動作する入出力端子（Ｉ／Ｏ７１２）を有し、ＶＤＤ動作回路２０６が出力端子７１１を有する点で実施の形態１の半導体回路２０１と異なる。

ＶＤＤ監視回路２０４は、ＶＤＤ線２１０に供給されるＶＤＤ電圧を監視し、ＶＤＤ電圧が、論理部初期設定回路２０７が動作可能な電圧まで上昇すると、信号Ｒｅｓｅｔ１をＩ／Ｏ７１２へ出力する。

Ｉ／Ｏ７１２は、ＶＤＤ監視回路２０４から信号Ｒｅｓｅｔ１を受け付けて、Ｉ／Ｏ７１２と、ＶＤＤ動作回路２０６の出力端子７１１との接続を切り離す。また、Ｉ／Ｏ７１２は、安定電圧供給回路２０２から信号Ｒｅｓｅｔ２を受け付けて、Ｉ／Ｏ７１２とＩ／Ｏ７１１とを接続する。

＜実施の形態４のまとめ＞
実施の形態４の半導体回路７０１によると、ＶＤＤ動作回路２０６の動作が保障されていない期間は、ＶＤＤ動作回路２０６とＩ／Ｏ７１２とが切り離されているため半導体回路７０１の外部との通信が遮断される。そのため、半導体回路７０１は、ＶＤＤ動作回路２０６の動作が保障されていない間、外部へ不定を出力することもなく、誤動作を引き起こす可能性を低くすることができる。

＜回路例＞
図８は、実施の形態で説明した半導体回路の一例を示す図である。図８に示す半導体回路は、実施の形態１の半導体回路２０１に対応する。

図８に示すように、ＶＣＣ線２０８から外部の電源電圧が安定電圧供給回路２０２とブースト回路２０３とに入力される。安定電圧供給回路２０２に含まれるレギュレータ駆動ノード８０７は、ＶＤＤ線２１０へ出力する出力電圧を決定する。ＢＧＲ（Band-gap reference）８１２は、基準電圧を出力する。

ＶＤＤ判定ノード８０８は、半導体回路２０１の分圧と、ＢＧＲ８１２の基準電圧の出力とを比較することで、ＶＤＤ線２１０に供給されるＶＤＤ電圧が安定していることを判定する。ＶＤＤ判定ノード８０８の出力は、半導体回路２０１の電源投入時において、不定となる可能性がある。ＶＤＤ判定ノード８０８は、ＶＤＤ電圧が安定している場合に、値「Ｈ」を出力する。

ＢＧＲ判定ノード８０９は、ＶＤＤ線２１０の分圧と、ＢＧＲ８１２の出力とを比較することで、ＢＧＲ８１２が立ちあがっていることを判定する。図８に示すように、ＶＤＤ線２１０の分圧とＢＧＲ８１２の出力とを比較した結果をＡＮＤ回路８３１に入力し、このＡＮＤ回路８３１にＰＯＲＡ（Power On Reset）部８１０の出力を入力することで、半導体回路２０１が低電圧で誤作動する可能性を排除している。ＢＧＲ判定ノード８０９は、ＢＧＲ８１２の出力が安定している間、値「Ｈ」を出力する。

ＡＮＤ回路８３２において、ＶＤＤ判定ノード８０８の出力と、ＢＧＲ判定ノード８０９の出力と、遅延回路２２０により論理回路の初期設定を行うのに必要な時間だけ遅延させられた信号Ｒｅｓｅｔ１とが全て値「Ｈ」となった場合に、信号Ｒｅｓｅｔ２が解除されブースト回路２０３の出力がＶＤＤ線２１０から分離される。

図９は、回路の動作を示す図である。
信号「ＶＣＣ」に示すように、半導体回路２０１に対し、外部の電源電圧ＶＣＣが入力されると、ＶＣＣ線２０８が立ちあがる。この外部の電源電圧ＶＣＣの立ち上がり時において、ＢＧＲ判定ノード８０９の出力は、値「ＢＧＲ判定ノード８０９」に示すように、ＰＯＲＡ部８１０によって値「Ｌ」となることが保障される。そのため信号「Ｒｅｓｅｔ２」に示すように、Ｒｅｓｅｔ２信号線８１６は値「Ｌ」となっている。

ＶＣＣ線２０８の電圧が立ちあがると、レギュレータ駆動ノード８０７は、ＰＭＯＳ（positive channel Metal Oxide Semiconductor）８１７を介してＶＣＣ線２０８と接続され、電圧が上昇する。電圧「ＶＤＤ」に示すように、レギュレータ駆動ノード８０７の電圧が上昇することにより、ブースト回路２０３によってＶＤＤ線２１０に供給される電圧も上昇する。ブースト回路２０３において、ダイオード８１８に示すようにダイオードが多段に配置されており、ＶＣＣ線２０８から供給される過大な電圧から半導体回路２０１の内部の回路を保護する。

ブースト回路２０３によってＶＤＤ線２１０に供給される電圧が、論理部初期設定回路２０７の動作が可能な電圧に上昇すると、信号「Ｒｅｓｅｔ１」に示すように、信号Ｒｅｓｅｔ１が解除され、論理部初期設定回路２０７が動作を開始し、外部の不揮発メモリ等からデータを読み出してＶＤＤ動作回路２０６の動作に必要な初期設定を行う。

ＡＮＤ回路８１２において、ＢＧＲ判定ノード８０９、ＶＤＤ判定ノード８０８および信号Ｒｅｓｅｔ１がともに値「Ｈ」として入力されると、信号「Ｒｅｓｅｔ２」に示すように、信号Ｒｅｓｅｔ２が解除される。

ブースト回路２０３は、信号Ｒｅｓｅｔ２の解除により、レギュレータ駆動ノード８０７から切り離される。レギュレータ駆動ノード８０７は、安定電圧供給回路２０２によって駆動され、安定したＶＤＤ電圧がＶＤＤ線２１０に供給される。ＶＤＤ動作回路２０６は、信号Ｒｅｓｅｔ２を受け付けて、安定したＶＤＤ電圧のもとで動作を開始する。

各実施形態で説明した半導体回路は、高速に起動することが必要とされる半導体装置、そのシステムにおいて用いられる。例えば、各実施形態で説明した半導体回路は、電源回路を内蔵したマイクロコンピュータ等の半導体装置、システムＬＳＩ等に用いられる。
このように各実施形態について説明してきたが、これら実施形態を組み合わせてもよいことはいうまでもない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

２０１ 半導体回路、２０２ 安定電圧供給回路、２０３ ブースト回路、２０４ ＶＤＤ監視回路、２０５ 電源選択スイッチ、２０６ ＶＤＤ動作回路、２０７ 論理部初期設定回路、２０８ ＶＣＣ線、２１０ ＶＤＤ線、２２０ 遅延回路、２５０ 半導体回路、４０１ 半導体回路、４０２ 電圧回路、４０３ 第１電圧源、４０４ 第２電圧源、４０５ 切替スイッチ、４０６ 論理回路、４０７ 動作モード設定部、４０８ ＶＤＤ線、７０１ 半導体回路、７１２ Ｉ／Ｏ、７１１ 出力端子、８０７ レギュレータ駆動ノード、８０８ ＶＤＤ判定ノード、８０９ ＢＧＲ判定ノード、８１０ ＰＯＲＡ部、８１２ ＢＧＲ、８１５ Ｒｅｓｅｔ１信号線、８１６ Ｒｅｓｅｔ２信号線、８１７ ＰＭＯＳ、８１８ ダイオード。

Claims (7)

1. 半導体回路であって、
   外部電源を受け付けて、出力電圧が安定した第１の電源電圧、および、出力電圧が不安定で前記第１の電源電圧と比較して高速に起動する第２の電源電圧を、前記半導体回路を構成する各回路に供給するための電源電圧供給部と、
   前記第１の電源電圧で動作が保障される論理回路、および、前記第２の電源電圧で動作が保障され、前記論理回路の初期設定を行う初期設定回路を含む回路部とを備え、
   前記電源電圧供給部は、前記半導体回路の起動時に、前記外部電源を受け付けて、前記第１の電源電圧の立ち上げと前記第２の電源電圧の立ち上げとを行い、前記第１の電源電圧より高速に起動する前記第２の電源電圧を、前記回路部の前記初期設定回路へ供給し、前記第１の電源電圧の出力が安定すると、前記第２の電源電圧に代えて前記第１の電源電圧を前記回路部の前記論理回路へ供給する、半導体回路。
2. 前記半導体回路は、
   前記回路部のＶＤＤ電圧を監視するＶＤＤ監視回路を含み、
   前記ＶＤＤ監視回路は、前記回路部のＶＤＤ電圧が、前記初期設定回路が前記初期設定可能な電圧まで上昇したことを検知し、前記検知により前記初期設定回路が動作可能であることを示す信号を前記初期設定回路へ出力し、
   前記初期設定回路は、前記ＶＤＤ監視回路から、前記初期設定回路が動作可能であることを示す信号を受けて前記初期設定を開始し、
   前記電源電圧供給部は、前記第１の電源電圧の出力が安定し、前記ＶＤＤ監視回路が出力する信号に基づき前記初期設定回路による前記初期設定が行われたことを検知した場合に、前記論理回路へ前記第１の電源電圧を供給する、請求項１に記載の半導体回路。
3. 前記半導体回路は、遅延回路を含み、
   前記遅延回路は、前記ＶＤＤ監視回路から、前記初期設定回路が動作可能であることを示す信号を受けて、前記初期設定に要する一定期間後に、前記初期設定回路の初期設定が行われたことを示す信号を前記電源電圧供給部へ出力する、請求項２に記載の半導体回路。
4. 前記電源電圧供給部は、前記第１の電源電圧を受けて前記第２の電源電圧を出力するブースト回路と、前記第１の電源電圧または前記第２の電源電圧のいずれを前記回路部へ供給するかを切り替える切替部とを含み、
   前記切替部は、前記半導体回路の起動時は前記ブースト回路の出力をＶＤＤ線へ接続し、前記第１の電源電圧の出力が安定すると、前記ブースト回路と前記ＶＤＤ線との接続を切り離して前記第１の電源電圧を前記ＶＤＤ線へ供給する、請求項１に記載の半導体回路。
5. 前記回路部は、動作モードの指定が可能であり、動作モードとして、実行可能な機能に制限があり、不安定な前記第２の電源電圧で動作する限定モード、または、前記第１の電源電圧で動作する通常モードの少なくともいずれかにより動作し、
   前記電源電圧供給部は、前記半導体回路の起動時に、前記第２の電源電圧を前記回路部に供給し、
   前記回路部は、前記第２の電源電圧の供給を受けて前記限定モードで動作して前記初期設定回路による前記初期設定を行い、
   前記電源電圧供給部は、前記第１の電源電圧の出力が安定すると、前記回路部を通常モードで動作させる信号を前記回路部へ出力し、前記第１の電源電圧を前記回路部に供給し、
   前記回路部は、前記通常モードで動作させる信号を受けて前記動作モードを前記通常モードへ切り替え、前記第１の電源電圧の供給を受けて前記論理回路による動作を行う、請求項１に記載の半導体回路。
6. 前記初期設定回路は、前記初期設定において、前記初期設定が終了したことを示す設定終了データを設定し、
   前記論理回路は、前記電源電圧供給部の前記第１の電源電圧の出力電圧が安定したことを示す信号を受け付けて、前記設定終了データの設定とを読み出した場合に動作を開始する、請求項１に記載の半導体回路。
7. 前記半導体回路は、前記外部電源で動作する第１の入出力部を含み、
   前記論理回路は、第２の入出力部を含み、
   前記第１の入出力部は、前記第２の電源電圧が前記初期設定可能な電圧まで上昇した場合に、前記論理回路の前記第２の入出力部と前記第１の入出力部との接続を切り離し、前記第１の電源電圧の出力電圧が安定し前記論理回路へ前記第１の電源電圧が供給されると、前記第２の入出力部と前記第１の入出力部とを接続する、請求項１に記載の半導体回路。

Images