CN104678839A - 半导体电路 - Google Patents

Abstract

本发明涉及一种半导体电路。需要提供一种缩短从开始微控制器的外部电源的点到开始运行逻辑电路的点的时间段的技术。半导体电路的稳定的电压供应电路接受外部电源VCC，并且向VDD线供应引起稳定的输出电压的电源电压和引起不稳定输出电压和快速起动的电源电压之一。在起动时，所述半导体电路接受外部电源。所述半导体电路将电源电压上升以引起稳定的输出电压，并且向逻辑部分初始化电路供应用于快速起动的不稳定电源电压，并且初始化VDD运行电路。当输出电压被稳定时，所述半导体电路改变向所述VDD线供应的电源电压，并且开始运行VDD运行电路。

Description

半导体电路

相关申请的交叉引用

包括说明书、附图和摘要的、在2013年11月29日提交的日本专利申请No.2013-247753的公开通过引用被以其整体并入在此。

技术领域

本公开涉及在微控制器的控制下运行的半导体装置。更具体地，本公开涉及用于快速起动微控制器的技术。

背景技术

微控制器用于控制各种电子装置，并且被应用到各种产品。用于快速起动微控制器的技术被检查以加速电子装置处理。例如，电子装置可以间歇地起动以降低功耗。为了这个目的，微控制器根据处理需要来间歇地起动，并且因此需要用于快速起动微控制器的技术。

例如，在日本未审查专利申请公开号特开平9(1997)-44468(专利文献1)中描述了一种快速起动微控制器的技术。在专利文献1中描述的该技术涉及微控制器和包括硬件电路的控制电路，该硬件电路的电路形式在通电序列后被配置。在专利文献1中描述的该技术将用于硬件电路的运行保证电源电压设置得小于用于微控制器的运行保证电源电压。该技术在微控制器在接通电源后开始运行之前根据在非易失性存储器中存储的数据来配置硬件电路。

专利文献1：日本未审查专利申请公开号特开平9(1997)-44468

发明内容

为了保证硬件电路运行，在专利文献1中描述的技术需要在已经配置了硬件电路形式后解除微控制器复位信号。为了保证电路运行，在专利文献1中描述的技术假定从用于检测在微控制器中的运行保证电源电压(例如，4V)的点到用于开始运行微控制器的点的时间段(第二时间)长于从用于检测在硬件电路中的运行保证电源电压(例如，3V)的点到完成硬件电路形式的配置的点的时间段(第一时间)。

然而，可能有与电源电压如何提高无关地保证运行的情况。在这样的情况下，根据在专利文献1中描述的技术，从用于检测在微控制器中的运行保证电源电压的点到用于开始运行微控制器的点的时间段(第二时间)需要比从用于检测在硬件电路中的运行保证电源电压的点到完成硬件电路形式的配置的点的时间段(第一时间)长得多。换句话说，需要较大的时滞极限来稳定地运行微控制器，而与电源电压如何上升无关。

如果电源电压缓慢地上升，则在专利文献1中描述的技术需要将微控制器起动延长预定时间段，即使已经配置了硬件电路形式。结果，消耗了不需要的时间来起动半导体电路。为了解决该问题，需要大大地缩短从用于起动微控制器的外部电源的点到开始运行逻辑电路的点的时间段的技术。

通过参考下面的说明书和附图，可以容易确定本公开的这些和其他目的和新颖特征。

根据一个实施例的一种半导体电路包括电源电压供应部和电路部。所述电源电压供应部接受外部电源，并且向在所述半导体电路中包括的每一个电路供应第一电源电压和第二电源电压。所述第一电源电压保证稳定的输出电压。所述第二电源电压引起不稳定的输出电压，并且其起动比所述第一电源电压更快。所述电路部包括逻辑电路和初始化电路。所述逻辑电路根据所述第一电源电压来保证运行。所述初始化电路根据第二电源电压来保证运行，并且初始化所述逻辑电路。所述电源电压供应部在所述半导体电路的起动时接受所述外部电源，并且提高所述第一电源电压和所述第二电源电压。所述电源电压供应部向所述电路部的初始化电路供应所述第二电源电压，以比所述第一电源电压起动得更快。当所述第一电源电压的输出被稳定时，所述电源电压供应部向所述电路部的逻辑电路供应所述第一电源电压，而不是所述第二电源电压。

根据实施例的所述半导体电路控制所述电源电压，并且因此能够在从外部电源的起动起过去最小延迟后起动所述逻辑电路。

附图说明

图1图示了根据现有技术的半导体电路的运行定时；

图2是图示根据第一实施例的半导体电路201的配置的框图；

图3图示了根据第一实施例的半导体电路201的运行定时；

图4是图示根据第二实施例的半导体电路401的配置的框图；

图5是图示根据第三实施例的半导体电路250的配置的框图；

图6图示了根据第三实施例的半导体电路250的运行定时；

图7是图示根据第四实施例的半导体电路701的配置的框图；

图8图示了在实施例中描述的半导体电路的示例；并且

图9图示了电路运行。

具体实施方式

将参考附图更详细地描述根据本公开的半导体电路的实施例。以下，通过相同的附图标记来描述相同的部分或组件以及对应的名称和功能，并且，为了简化省略详细说明。

现有技术

为了与根据实施例的半导体电路的比较的目的，将描述现有技术。图1图示了根据现有技术的半导体电路的运行定时。根据现有技术的半导体电路提供了包括微控制器和硬件电路的系统，该硬件电路使用比微控制器低的可运行电压。该硬件电路包括随机逻辑电路，并且初始化微控制器。

在该系统中，外部电源运行，并且电源电压上升至能够运行硬件电路的电压(例如，3V)。第一通电复位电路检测至电源电压(3V)的提高，并且解除第一复位。根据第一复位，硬件电路初始化微控制器。为了这个目的，硬件电路向随机逻辑电路传送数据以开始设置电路形式。为了向随机逻辑电路传送数据，硬件电路例如经由地址总线和数据总线从外部ROM(只读存储器)读取用于设置电路形式的信息。该半导体电路允许第二通电复位电路在从用于检测能够运行硬件电路的电压(3V)的时间起过去用于设置电路形式所需的预定时间段(时间段101)后解除第二复位。该第二复位开始运行随机逻辑电路。

电源电压上升至能够稳定地运行微控制器的电压(4V)。根据现有技术的半导体电路因此允许第三通电复位电路检测至电源电压(4V)的上升，并且解除第三复位。在解除第三复位后，半导体电路等待预定时间段(时间段102)，并且然后开始运行CPU(中央处理单元)。

需要时间段101来设置电路形式。时间段102的范围是从能够稳定的运行微控制器的电压的检测到开始运行CPU的时间。现有技术将时间段102预定为比时间段101充分地长。这可以保证CPU运行，而与电源电压如何上升无关。然而，根据现有技术，电源电压的缓慢上升耗费时间来起动CPU。这是因为半导体电路等待预定时间段102来起动CPU运行，即使硬件电路完成了初始化。

为了解决这个问题，根据第一实施例的半导体电路接受外部电源，并且同时起动稳定电压供应电路来输出内部电源电压，并且起动(初始化)逻辑电路。半导体电路由此加速起动过程。

第一实施例

参考图2和3，下面描述根据第一实施例的半导体电路。图2是图示根据第一实施例的半导体电路201的配置的框图。

如图2中所示，半导体电路201包括稳定电压供应电路202、升压电路203、VDD监测电路204、电源选择开关205、VDD运行电路206、逻辑部分初始化电路207和延迟电路220。半导体电路201从VCC(外部电源)线208接受外部电源，并且向稳定电压供应电路202和升压电路203供应该电力。虽然未示出，但是经由VDD线210向VDD监测电路204、VDD运行电路206、逻辑部分初始化电路207和在半导体电路201中的其他电路供应从稳定电压供应电路202输出的电源电压。

稳定电压供应电路202经由VCC线208接受外部电源，并且向在半导体电路201内部的电路供应稳定的VDD电压。稳定电压供应电路202从延迟电路220接受信号Reset1。当VDD电压输出被稳定时，稳定电压供应电路202解除信号Reset2。

升压电路203经由VCC线208接受外部电源，快速提高该电压，并且将其输出到电源选择开关205。升压电路203快速起动但是产生与从稳定电压供应电路202输出的稳定VDD电压作比较不稳定的输出电压。

VDD监测电路204监测向VDD线210供应的VDD电压。当VDD电压上升以使得逻辑部分初始化电路207运行时，VDD监测电路204向逻辑部分初始化电路207和延迟电路220输出信号Reset1。

电源选择开关205选择向VDD线210供应的电源。电源选择开关205接受从稳定电压供应电路202输出的电压(第一电源电压)和从升压电路203输出的电压(第二电源电压)。电源选择开关205向VDD线210供应从稳定电压供应电路202和升压电路203输出的电压之一。电源选择开关205向VDD线210供应从升压电路203输出的电压，直到稳定电压供应电路202解除信号Reset2。当稳定电压供应电路202解除信号Reset2时，电源选择开关205向VDD线210供应从稳定电压供应电路202输出的电压。

VDD运行电路206对应于逻辑电路，该逻辑电路包括CPU并且在从稳定电压供应电路202供应的VDD电压上运行。只有稳定的VDD电压才能保证VDD运行电路206的运行。VDD运行电路206当从稳定电压供应电路202接收信号Reset2时开始运行。

逻辑部分初始化电路207初始化VDD运行电路206。如果VDD电压大于或等于指定值，则即使不稳定的VDD电压也能保证逻辑部分初始化电路207的运行。例如，VDD运行电路206初始化快闪修整数据(写入或擦除脉冲宽度)、USB(通用串行总线)修整数据、重试的次数、ECC(错误检查和校正存储器)、读出电流、基准电流、控制电路工作电压、内部时钟频率、对于SRAM(静态随机存取存储器)的时钟门控、快闪存储器时钟门控和用于起动电源的复位选项。半导体电路可以初始化模拟电路。例如，半导体电路初始化用于BGR(带隙参考)的修整数据(温度和电压)、用于快闪存储器的修整数据(参考电流和读取电压修整)和用于诸如HOCO(高速片上振荡器)和LOCO(低速片上振荡器)的内置振荡器的修整数据。

信号Reset1指示VDD电压上升以使得逻辑部分初始化电路207能够运行。延迟电路220从VDD监测电路204接受信号Reset1，在预定时间段期间引起延迟，并且然后向稳定电压供应电路202输出信号Reset1。延迟电路220引起逻辑部分初始化电路207用于初始化VDD运行电路206所需的延迟，并且然后向稳定电压供应电路202输出信号Reset1。

图3图示了根据第一实施例的半导体电路201的运行定时。从在图3中的电压“VCC”看出，半导体电路201接受外部电源VCC，并且然后允许升压电路203快速提高VDD电压。从在图3中的电压“VDD”看出，升压电路203输出不稳定电压。

从信号“Reset1”看出，VDD监测电路204监测向VDD线210供应的VDD电压。当VDD电压上升以使得逻辑部分初始化电路207能够运行时，VDD监测电路204解除信号Reset1。根据在图3中的示例，VDD监测电路204将信号Reset1提高以解除信号Reset1。

从信号“Reset2”看出，不解除信号Reset2，直到稳定电压供应电路202输出稳定的VDD电压。

从数据“DATA”看出，从VDD监测电路204向逻辑部分初始化电路207输出信号Reset1，逻辑部分初始化电路207由此开始运行。逻辑部分初始化电路207可以在从升压电路203输出的不稳定电压上运行。逻辑部分初始化电路207开始从在半导体电路201外部的ROM读取数据，并且执行用于运行VDD运行电路206所需的初始化。所需的初始化需要时间Tdigital。

可以从电压“VDD”看出，时间Tanalog过去，直到稳定电压供应电路202接受外部电源VCC，并且输出稳定的VDD电压。从信号“Reset2”看出，稳定电压供应电路202当VDD电压输出变得稳定时输出信号Reset2。从电路“CPU”看出，VDD运行电路206被供应信号Reset2的输出和来自稳定电压供应电路202的稳定VDD电压以开始运行。

第一实施例的概述

在根据第一实施例的半导体电路201中，延迟电路220保证从信号Reset1的上升开始并且用于初始化VDD运行电路206所需的延迟时间。在保证延迟时间后，稳定电压供应电路202提高信号Reset2。稳定电压供应电路202能够运行，因为VDD电压在电源系统的控制下。当稳定电压供应电路202解除信号Reset2时，VDD线210从升压电路203断开，并且连接到稳定电压供应电路202。稳定电压供应电路202然后供应稳定的VDD电压。为了在现有技术和根据第一实施例的半导体电路201之间进行比较，现有技术不控制电源电压，并且在稳定电源电压后需要大的延迟极限，以便保证稳定的起动，而与任何上升的电压波形无关。通过对比，根据第一实施例的半导体电路201在VDD电压的控制下初始化逻辑电路，并且能够使用从外部电源的提高起的最小延迟来起动逻辑电路。

另一种现有技术在VDD电压被稳定后初始化逻辑电路。通过对比，根据第一实施例的半导体电路201初始化逻辑电路，并且并行地起动电源电路。半导体电路201可以缩短直到逻辑电路起动所需的时间。

第二实施例

参考图4，下面描述了根据第二实施例的半导体电路401。图4是图示根据第二实施例的半导体电路401的配置的框图。

如图4中所示，半导体电路401包括电压电路402和逻辑电路406。

半导体电路401被从VCC(外部电源)供应外部电力，并且经由VDD线408向逻辑电路406供应VDD电压。如图4中所示，半导体电路401包括至少两个电压源，诸如第一电压源403和第二电压源404。第一电压源403快速起动以提高电压，但是输出不稳定电压。第二电压源404比第一电压源403运行得更慢，但是输出稳定的VDD电压。半导体电路401包括转换开关405，用于向VDD线408供应来自第一电压源403或第二电压源404的输出电压。

逻辑电路406包括运行模式设置部分407。运行模式设置部分407存储逻辑电路406的运行模式。可用的运行模式包括仅低速模式和正常模式。仅低速模式允许逻辑电路406在从第一电压源403供应的不稳定VDD电压上运行，并且限制在逻辑电路406中可执行的功能。该正常模式允许逻辑电路406在从第二电压源404供应的稳定VDD电压上运行，并且允许符合完全的规范的运行。

在接通外部电源后，半导体电路401立即起动第一电压源403和第二电压源404。半导体电路401允许转换开关405选择第一电压源403，并且向VDD线408供应不稳定电压。当从第一电压源403输出的电压上升到用于在仅低速模式中的运行所需的电压时，半导体电路401向运行模式设置部分407输出信号Reset1。

逻辑电路406在仅低速模式中运行，以在不稳定VDD电压上运行。逻辑电路406从半导体电路401接受信号Reset1，以在逻辑电路406的运行所需的仅低速模式中执行初始化。

在第二电压源404起动后，从第二电压源404输出的电压被稳定。半导体电路401然后允许转换开关405选择第二电压源404，并且向VDD线408输出来自第二电压源404的稳定VDD电压。当从第二电压源404输出的电压达到稳定的VDD电压时，半导体电路401向运行模式设置部分407输出信号Reset2。半导体电路401输出信号Reset1，并且在过去用于初始化在仅低速模式中运行的逻辑电路406所需的预定时间段后，从第二电压源404输出的电压被稳定。在该情况下，半导体电路401可以向运行模式设置部分407输出信号Reset2。

运行模式设置部分407从半导体电路401接受信号Reset2，以将逻辑电路406的运行模式改变为正常模式。逻辑电路406开始在正常模式中运行，因为信号Reset2指示VDD电压稳定。

第二实施例的概述

根据第二实施例的半导体电路401起动外部电源，稳定VDD电压输出，并且在控制VDD电压的同时在不稳定电压下的运行期间初始化逻辑电路。半导体电路401因此缩短用于在起动外部电源后开始运行逻辑电路所需的时间。根据第二实施例的半导体电路401向电压电路提供具有不同特性的若干电压源。半导体电路401可以由此稳定VDD电压，并且在接通外部电源后并行地初始化逻辑电路。

第三实施例

参考图5和6，下面描述根据第三实施例的半导体电路。图5是图示根据第三实施例的半导体电路250的配置的框图。

为了在图5中所示的半导体电路250和根据第一实施例的半导体电路201之间进行比较，根据第三实施例的半导体电路250与根据第一实施例的半导体电路201的不同在于半导体电路250不包括延迟电路220。

在根据第三实施例的半导体电路250中，逻辑部分初始化电路207初始化VDD运行电路206。当已经初始化VDD运行电路206时，逻辑部分初始化电路207设置指示初始化的完成的初始化完成标志。

VDD运行电路206从稳定电压供应电路202接受信号Reset2，并且如果信号Reset2和初始化完成标志都是“真”则起动CPU。

图6图示了根据第三实施例的半导体电路250的运行定时。从数据“DATA”看出，逻辑部分初始化电路207初始化VDD运行电路206。当完成初始化时，逻辑部分初始化电路207设置初始化完成标志。

从电路“CPU”看出，当信号Reset2的输出和初始化完成标志都是“真”时，VDD运行电路206开始使用从稳定电压供应电路202供应的稳定VDD电压运行。

第三实施例的概述

不像根据第一实施例的半导体电路201那样，根据第三实施例的半导体电路250不必具有延迟电路220，并且当VDD运行电路206的CPU起动时逻辑地保证初始化的完成。例如，延迟电路220可以在制造时具有大的性能变化。在这样的情况下，半导体电路250可以取代延迟电路220逻辑地保证初始化的完成，以改善半导体电路质量。

第四实施例

参考图7，下面描述根据第四实施例的半导体电路。图7是图示根据第四实施例的半导体电路701的配置的框图。

为了在图7中所示的半导体电路701和根据第一实施例的半导体电路201之间进行比较，半导体电路701与根据第一实施例的半导体电路201的不同在于半导体电路701包括在外部电源(VCC)上运行的输入/输出端子(I/O 712)，并且VDD运行电路206包括输出端子711。

VDD监测电路204监测向VDD线210供应的VDD电压，并且当VDD电压上升至使得逻辑部分初始化电路207能够运行的电压时向I/O 712输出信号Reset1。

I/O 712从VDD监测电路204接受信号Reset1，以将I/O 712从VDD运行电路206的输出端子711断开。I/O 712从稳定电压供应电路202接受信号Reset2，以将I/O 712与输出端子711连接。

第四实施例的概述

在根据第四实施例的半导体电路701中，VDD运行电路206在不保证VDD运行电路206的运行的时间段期间从I/O 712断开。半导体电路701从与外部的通信断开。在不保证VDD运行电路206的运行的同时，半导体电路701不产生向外部的不稳定的输出，并且能够降低故障的概率。

电路的示例

图8图示了在实施例中描述的半导体电路的示例。在图8中所示的半导体电路对应于根据第一实施例的半导体电路201。

如图8中所示，从VCC线208向稳定电压供应电路202和升压电路203供应外部电源电压。调节器驱动节点807被包括在稳定电压供应电路202中，并且确定向VDD线210输出的输出电压。BGR(带隙参考)电路812输出参考电压。

VDD确定节点808将来自半导体电路201的分压与从BGR电路812输出的参考电压作比较，以确定向VDD线210供应的VDD电压是否稳定。当接通半导体电路201时，VDD确定节点808可以产生不稳定输出。当VDD电压稳定时，VDD确定节点808输出值“H”。

BGR确定节点809将来自VDD线210的分压与来自BGR电路812的输出作比较以确定BGR电路812是否上升。如图8中所示，BGR确定节点809向与电路831供应在来自VDD线210的分压和来自BGR电路812的输出之间的比较的结果，并且向与电路831供应来自PORA(通电复位)部分810的输出。BGR确定节点809由此消除了允许半导体电路201因为低压导致故障的概率。BGR确定节点809在来自BGR电路812的输出稳定的同时输出值“H”。

向与电路832的输入包括来自VDD确定节点808的输出、来自BGR确定节点809的输出和被延迟电路220延迟得长得足以初始化逻辑电路的信号Reset1。如果所有的输入值被设置为“H”，则解除信号Reset2以从VDD线210分离升压电路203的输出。

图9图示了电路运行。从信号“VCC”看出，当向半导体电路201输入外部电源电压VCC时，VCC线208上升。当外部电源电压VCC上升时，PORA部分810保证从值“BGR确定节点”看出的、来自BGR确定节点809的输出的值“L”。因此，从信号“Reset2”看出，Reset2信号线816被设置为值“L”。

当VCC线208的电压上升时，调节器驱动节点807经由PMOS(正通道金属氧化物半导体)817连接到VCC线208，以增加电压。从电压“VDD”看出，增加调节器驱动节点807的电压也增加了由升压电路203向VDD线210供应的电压。升压电路203具有二极管818，该二极管818包括在几级中的二极管，并且升压电路203相对于从VCC线208供应的过大电压保护在半导体电路201内的电路。

从信号“Reset1”看出，当由升压电路203向VDD线210供应的电压增加至能够运行逻辑部分初始化电路207的电压时，解除信号Reset1。逻辑部分初始化电路207开始运行，并且从外部非易失性存储器读取数据，以执行用于运行VDD运行电路206所需的初始化。

向与电路832的输入包括BGR确定节点809、VDD确定节点808和信号Reset1。如果所有的输入值被设置为“H”，则解除信号Reset2，如从信号“Reset2”看出。

解除信号Reset2将升压电路203从调节器驱动节点807断开。稳定电压供应电路202驱动调节器驱动节点807以向VDD线210供应稳定的VDD电压。VDD运行电路206接受信号Reset2，并且开始使用稳定的VDD电压运行。

在上述实施例中描述的半导体电路用于快速起动所需的半导体装置和其系统。例如，在上述实施例中所述的半导体电路用于在包含电源电路的微计算机中包含的半导体装置或系统LSI芯片。虽然已经描述了上述实施例，但是显然组合该实施例是有益的。

虽然已经描述了由发明人建立的本公开的特定的优选实施例，但是应当确实地明白，本发明不限于此，但是可以另外在本发明的精神和范围内不同地被体现。

所有公开的实施例仅提供了示例，并且必须被看作非限定性的。本发明的范围被所附权利要求而不是上面的说明限定，并且意欲包括与权利要求和在权利要求内的所有修改等同的含义。

Claims (7)

1.一种半导体电路，包括：

电源电压供应部，所述电源电压供应部接受外部电源，并且向在所述半导体电路中包括的每一个电路供应第一电源电压和第二电源电压，其中，所述第一电源电压保证稳定的输出电压，所述第二电源电压引起不稳定的输出电压并且所述第二电源电压的起动比所述第一电源电压更快；以及

电路部，所述电路部包括逻辑电路和初始化电路，其中，所述逻辑电路根据所述第一电源电压来保证运行，而所述初始化电路根据所述第二电源电压来保证运行并且初始化所述逻辑电路，

其中，所述电源电压供应部在所述半导体电路的起动时接受所述外部电源，提高所述第一电源电压和所述第二电源电压，向所述电路部的所述初始化电路供应所述第二电源电压以比所述第一电源电压更快地起动，并且，当所述第一电源电压的输出稳定时，所述电源电压供应部向所述电路部的所述逻辑电路供应所述第一电源电压而不是所述第二电源电压。

2.根据权利要求1所述的半导体电路，进一步包括：

VDD监测电路，用于监测所述电路部的VDD电压，

其中，所述VDD监测电路对在所述电路部的VDD电压上的用于达到能够允许所述初始化电路执行所述初始化的电压的增加进行检测，并且根据该检测来向所述初始化电路输出指示所述初始化电路的可操作性的信号，

其中，所述初始化电路从所述VDD监测电路接收指示所述初始化电路的可操作性的信号，并且开始初始化，以及

其中，当检测到所述第一电源电压的输出稳定时，所述电源电压供应部向所述逻辑电路供应所述第一电源电压，并且所述初始化电路基于从所述VDD监测电路输出的信号来执行所述初始化。

3.根据权利要求2所述的半导体电路，

其中，所述半导体电路包括延迟电路，并且

其中，所述延迟电路接收指示所述初始化电路的可操作性的信号，并且在所述初始化所需的预定时间段后，向所述电源电压供应部输出指示由所述初始化电路所执行的初始化的信号。

4.根据权利要求1所述的半导体电路，

其中，所述电源电压供应部包括升压电路和选择部，所述升压电路被配置为接收所述第一电源电压并且输出所述第二电源电压，而所述选择部被配置为选择所述第一电源电压和所述第二电源电压之中的要被供应到所述电路部的电源电压，并且

其中，所述选择部在所述半导体电路的起动时将所述升压电路的输出连接到VDD线，当所述第一电源电压的输出稳定时，所述选择部将所述升压电路从所述VDD线断开，并且向所述VDD线供应所述第一电源电压。

5.根据权利要求1所述的半导体电路，

其中，所述电路部能够指定运行模式，并且在限制模式和正常模式中的作为运行模式的至少一个模式中运行，所述限制模式被配置为限制可执行功能，并且能够使用作为不稳定电压的所述第二电源电压来实现运行，并且所述正常模式被配置为能够使用所述第一电源电压来实现运行，

其中，所述电源电压供应部在所述半导体电路的起动时向所述电路部供应所述第二电源电压，

其中，所述电路部被供应所述第二电源电压，在所述限制模式中运行，并且允许所述初始化电路执行所述初始化，

其中，当所述第一电源电压的输出稳定时，所述电源电压供应部向所述电路部输出允许所述电路部在所述正常模式中运行的信号，并且向所述电路部供应所述第一电源电压，并且

其中，所述电路部接收用于使得能够在所述正常模式中实现运行的信号，将所述运行模式改变为所述正常模式，并且被供应所述第一电源电压，以及允许所述逻辑电路运行。

6.根据权利要求1所述的半导体电路，

其中，在所述初始化时，所述初始化电路提供用于指示所述初始化的完成的初始化完成数据，并且

其中，所述逻辑电路当从所述电源电压供应部接收到指示所述第一电源电压的输出电压为稳定的信号并且读出所提供的所述初始化完成数据时，开始运行。

7.根据权利要求1所述的半导体电路，

其中，所述半导体电路包括使用所述外部电源来运行的第一输入/输出部，

其中，所述逻辑电路包括第二输入/输出部，并且

其中，当所述第二电源电压增加至能够进行所述初始化的电压时，所述第一输入/输出部从所述逻辑电路的第二输入/输出部断开，并且当所述第一电源电压的输出电压稳定并且所述第一电源电压被供应到所述逻辑电路时，所述第一输入/输出部连接到所述第二输入/输出部。