JP2015100025A

JP2015100025A - 周波数変換器

Info

Publication number: JP2015100025A
Application number: JP2013239030A
Authority: JP
Inventors: 整久留須; Hitoshi Kurusu; 津留　正臣; Masaomi Tsuru; 正臣津留; 谷口　英司; Eiji Taniguchi; 英司谷口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-11-19
Filing date: 2013-11-19
Publication date: 2015-05-28

Abstract

【課題】回路規模の大型化を招くことなく、良好な飽和特性及び歪特性を得ることができるようにする。
【解決手段】コレクタ端子がＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、エミッタ端子がグランドと接続され、コレクタ端子とベース端子が接続されているＮＰＮトランジスタ７を備え、ＮＰＮトランジスタ７のコレクタ端子に接続されている入力端子９から入力された第３の信号の周波数とＮＰＮトランジスタ２ａを流れる信号の周波数とが混合された信号が出力端子６ａから出力され、第３の信号の周波数とＮＰＮトランジスタ２ｂを流れる信号の周波数とが混合された信号が出力端子６ｂから出力されるように構成する。
【選択図】図１

Description

この発明は、例えば、ＵＨＦ、マイクロ波、ミリ波などの高周波帯の信号を逓倍あるいは混合する周波数変換器に関するものである。

以下の特許文献１に開示されている周波数変換器は、下記の３つのＮＰＮトランジスタから構成されている。
（１）コレクタ端子が出力負荷を介して電源に接続されている第１のＮＰＮトランジスタ
（２）コレクタ端子が第１のＮＰＮトランジスタのコレクタ端子と接続され、エミッタ端
子が第１のＮＰＮトランジスタのエミッタ端子と接続されている第２のＮＰＮトラン
ジスタ
（３）コレクタ端子が第１及び第２のＮＰＮトランジスタのエミッタ端子と接続され、エ
ミッタ端子がグランドと接続されている第３のＮＰＮトランジスタ

この周波数変換器では、第１及び第２のＮＰＮトランジスタのベース端子に差動入力端子が接続され、第３のＮＰＮトランジスタのベース端子に単相入力端子が接続されており、差動入力端子から入力された第１の信号の周波数と単相入力端子から入力された第２の信号の周波数が混合された信号が、第１及び第２のＮＰＮトランジスタのコレクタ端子に接続されている出力端子から出力される。
しかし、この周波数変換器では、第３のＮＰＮトランジスタの大信号特性によって、周波数変換器の飽和特性及び歪特性が決定付けられるため、良好な飽和特性及び歪特性が得られ難い課題があった。
以下の特許文献２では、上記の課題を解決するために、第２の信号の入力部分に能動素子であるトランジスタを用いずに、入力負荷回路として伝送線路を設けている。

ＷＯ２００１／００１５６４号公報（図１）特開２０１０−１１８９３０号公報（図１）

従来の周波数変換器は以上のように構成されているので、入力負荷回路には、直流電流を通す一方で、第２の信号の周波数で高インピーダンスとなる回路素子を実装する必要がある。そのため、第２の信号の周波数に対して、線路長が約λ／４（λは波長）となる伝送線路を設ける必要があるが、第２の信号の周波数が低い場合には、その伝送線路の線路長が長くなり、回路規模が大きくなってしまう課題があった。

この発明は上記のような課題を解決するためになされたもので、回路規模の大型化を招くことなく、良好な飽和特性及び歪特性を得ることができる周波数変換器を得ることを目的とする。

この発明に係る周波数変換器は、自己のベース端子から第１の信号が入力される第１のトランジスタと、自己のベース端子から第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、第１のトランジスタのコレクタ端子と電源間に接続され、第１の出力端子が接続されている第１の出力負荷回路と、第２のトランジスタのコレクタ端子と電源間に接続され、第２の出力端子が接続されている第２の出力負荷回路と、自己のコレクタ端子が第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第３のトランジスタとを備え、第３のトランジスタのコレクタ端子に接続されている入力端子から入力された第３の信号の周波数と第１のトランジスタを流れる信号の周波数とが混合された信号が第１の出力端子から出力され、第３の信号の周波数と第２のトランジスタを流れる信号の周波数とが混合された信号が第２の出力端子から出力されるようにしたものである。

この発明によれば、自己のコレクタ端子が第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第３のトランジスタを備え、第３のトランジスタのコレクタ端子に接続されている入力端子から入力された第３の信号の周波数と第１のトランジスタを流れる信号の周波数とが混合された信号が第１の出力端子から出力され、第３の信号の周波数と第２のトランジスタを流れる信号の周波数とが混合された信号が第２の出力端子から出力されるように構成したので、回路規模の大型化を招くことなく、良好な飽和特性及び歪特性を得ることができる効果がある。

この発明の実施の形態１による周波数変換器を示す構成図である。出力負荷回路４ａ，４ｂの一例を示す構成図である。出力負荷回路４ａ，４ｂの一例を示す構成図である。この発明の実施の形態２による周波数変換器を示す構成図である。この発明の実施の形態３による周波数変換器を示す構成図である。この発明の実施の形態４による周波数変換器を示す構成図である。この発明の実施の形態５による周波数変換器を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１による周波数変換器を示す構成図である。
図１において、差動信号入力端子１ａは周波数がｆ_L0の第１の信号を入力する端子である。
差動信号入力端子１ｂは第１の信号と位相が反転している周波数ｆ_L0の第２の信号を入力する端子である。
なお、第１の信号と第２の信号は一対の差動信号である。

ＮＰＮトランジスタ２ａは自己のベース端子が差動信号入力端子１ａと接続されている第１のトランジスタである。
ＮＰＮトランジスタ２ｂは自己のベース端子が差動信号入力端子１ｂと接続され、自己のエミッタ端子がＮＰＮトランジスタ２ａのエミッタ端子と接続されている第２のトランジスタである。
なお、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂからトランジスタ対３が構成されている。

出力負荷回路４ａはＮＰＮトランジスタ２ａのコレクタ端子と電源５間に接続され、信号出力端子６ａ（第１の出力端子）が接続されている第１の出力負荷回路である。
出力負荷回路４ｂはＮＰＮトランジスタ２ｂのコレクタ端子と電源５間に接続され、信号出力端子６ｂ（第２の出力端子）が接続されている第２の出力負荷回路である。
図２及び図３は出力負荷回路４ａ，４ｂの一例を示す構成図であり、図２の例では、出力負荷回路４ａ，４ｂが抵抗で構成され、図３の例では、出力負荷回路４ａ，４ｂがインダクタで構成されている。

ＮＰＮトランジスタ７は自己のコレクタ端子がＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が抵抗８を介して接続されている第３のトランジスタである。
入力端子９はＮＰＮトランジスタ７のコレクタ端子と接続されており、周波数がｆ_inの第３の信号を入力する端子である。

次に動作について説明する。
差動信号入力端子１ａから周波数ｆ_L0の第１の信号が入力されて、第１の信号がＮＰＮトランジスタ２ａのベース端子に入力される一方、差動信号入力端子１ｂから周波数ｆ_L0の第２の信号が入力されて、第２の信号がＮＰＮトランジスタ２ｂのベース端子に入力される。
ＮＰＮトランジスタ２ａ，２ｂのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１の信号と第２の信号は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ａがＯＮ状態であるときはＮＰＮトランジスタ２ｂがＯＦＦ状態になり、ＮＰＮトランジスタ２ａがＯＦＦ状態であるときはＮＰＮトランジスタ２ｂがＯＮ状態になる。

第１及び第２の信号の周波数はｆ_L0であるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、１／ｆ_L0の周期で交互にＯＮ状態になる。
ＮＰＮトランジスタ２ａがＯＮ状態であるときは、電源５から出力負荷回路４ａ、ＮＰＮトランジスタ２ａ及びＮＰＮトランジスタ７を通ってグランドに電流が流れる。
一方、ＮＰＮトランジスタ２ｂがＯＮ状態であるときは、電源５から出力負荷回路４ｂ、ＮＰＮトランジスタ２ｂ及びＮＰＮトランジスタ７を通ってグランドに電流が流れる。

また、入力端子９から周波数ｆ_inの第３の信号が入力される。
ＮＰＮトランジスタ２ａがＯＮ状態であるときは、ＮＰＮトランジスタ２ａを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号が、出力負荷回路４ａに接続されている信号出力端子６ａから出力される。
一方、ＮＰＮトランジスタ２ｂがＯＮ状態であるときは、ＮＰＮトランジスタ２ｂを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号（信号出力端子６ａから出力される周波数混合信号と位相が反転している信号）が、出力負荷回路４ｂに接続されている信号出力端子６ｂから出力される。

ここで、入力端子９からトランジスタ対３を見たインピーダンスは、ＮＰＮトランジスタ２ａ，２ｂの相互コンダクタンスをｇｍとすると、１／２ｇｍで表される。
一方、入力端子９からＮＰＮトランジスタ７を見たインピーダンスは、ＮＰＮトランジスタ７のコレクタ・エミッタ間容量と、コレクタ・エミッタ間抵抗と、抵抗８及びベース・エミッタ間容量との並列インピーダンスで表される。
このとき、第３の信号の周波数ｆ_inにおいて、入力端子９からＮＰＮトランジスタ７を見たインピーダンスが、入力端子９からトランジスタ対３を見たインピーダンスと比べて高くなるように、ＮＰＮトランジスタ７のサイズと抵抗８の抵抗値を選択した場合、必要なバイアス電流をＮＰＮトランジスタ７に流している状態でも、入力端子９から入力された第３の信号の電力の多くが、トランジスタ対３に入力されるため、効率的な周波数変換を行うことができる。

入力端子９から入力された第３の信号が効率的にトランジスタ対３に入力されるようにする方法としては、ＮＰＮトランジスタ７を抵抗負荷として用いる方法があるが、抵抗負荷の場合、高い入力電力に対して、流れる電流による電圧降下が大きくなり、十分な変換効率が得られなくなる。
これに対して、この実施の形態１では、抵抗８を介してコレクタ端子とベース端子が接続されているＮＰＮトランジスタ７が、バイアス点付近で電圧源に近い振る舞いをすることから、ＮＰＮトランジスタ７に流れる電流が変化しても、電圧降下はほぼ一定である。
そのため、トランジスタ対３に印加される電圧が低下しないため、高い飽和特性と歪特性を得ることができる。
この実施の形態１では、入力負荷回路として、第３の信号の周波数ｆ_inに対して、線路長が約λ／４（λは波長）となる伝送線路を設けずに、ＮＰＮトランジスタ７を設けているので、第３の信号の周波数ｆ_inが低くなっても、回路規模が大きくなることがない。

なお、抵抗８の抵抗値は、ＮＰＮトランジスタ７が電圧源に近い振る舞いをする範囲内で、入力端子９からＮＰＮトランジスタ７を見たインピーダンスを高くするために大きい値である方がよいが、例えば、抵抗８の抵抗値が零（ＮＰＮトランジスタ７のベース端子とコレクタ端子を直接接続した場合）であっても、第３の信号の周波数ｆ_inにおいて、入力端子９からＮＰＮトランジスタ７を見たインピーダンスが、入力端子９からトランジスタ対３を見たインピーダンスより高ければ、同様の効果を期待することができる。

実施の形態２．
図４はこの発明の実施の形態２による周波数変換器を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＮＰＮトランジスタ２ｃは自己のベース端子がＮＰＮトランジスタ２ｂのベース端子と接続され、自己のコレクタ端子がＮＰＮトランジスタ２ａのコレクタ端子と接続されている第４のトランジスタである。
ＮＰＮトランジスタ２ｄは自己のベース端子がＮＰＮトランジスタ２ａのベース端子と接続され、自己のコレクタ端子がＮＰＮトランジスタ２ｂのコレクタ端子と接続されている第５のトランジスタである。
この実施の形態２では、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂからトランジスタ対３ａが構成されており、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄからトランジスタ対３ｂが構成されている。

ＮＰＮトランジスタ７ａは自己のコレクタ端子がＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が抵抗８ａを介して接続されている第３のトランジスタである。
ＮＰＮトランジスタ７ｂは自己のコレクタ端子がＮＰＮトランジスタ２ｃ，２ｄのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が抵抗８ｂを介して接続されている第６のトランジスタである。

入力端子９ａ（第１の入力端子）はＮＰＮトランジスタ７ａのコレクタ端子と接続されており、周波数がｆ_inの第３の信号を入力する端子である。
入力端子９ｂ（第２の入力端子）はＮＰＮトランジスタ７ｂのコレクタ端子と接続されており、第３の信号と位相が反転している周波数ｆ_inの第４の信号を入力する端子である。
なお、第３の信号と第４の信号は一対の差動信号である。

次に動作について説明する。
差動信号入力端子１ａから周波数ｆ_L0の第１の信号が入力されて、第１の信号がＮＰＮトランジスタ２ａ，２ｄのベース端子に入力される一方、差動信号入力端子１ｂから周波数ｆ_L0の第２の信号が入力されて、第２の信号がＮＰＮトランジスタ２ｂ，２ｃのベース端子に入力される。
ＮＰＮトランジスタ２ａ，２ｂのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１の信号と第２の信号は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ａがＯＮ状態であるときはＮＰＮトランジスタ２ｂがＯＦＦ状態になり、ＮＰＮトランジスタ２ａがＯＦＦ状態であるときはＮＰＮトランジスタ２ｂがＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃ，２ｄのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１の信号と第２の信号は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ｃがＯＮ状態であるときはＮＰＮトランジスタ２ｄがＯＦＦ状態になり、ＮＰＮトランジスタ２ｃがＯＦＦ状態であるときはＮＰＮトランジスタ２ｄがＯＮ状態になる。

第１及び第２の信号の周波数はｆ_L0であるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、１／ｆ_L0の周期で交互にＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄは、１／ｆ_L0の周期で交互にＯＮ状態になる。
なお、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄのゲート端子には、同じ第１の信号が入力されるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄは同時にオン状態になる。
また、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃのゲート端子には、同じ第２の信号が入力されるため、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃは同時にオン状態になる。

ＮＰＮトランジスタ２ａ，２ｄがＯＮ状態であるときは、電源５から出力負荷回路４ａ、ＮＰＮトランジスタ２ａ及びＮＰＮトランジスタ７ａを通ってグランドに電流が流れるとともに、電源５から出力負荷回路４ｂ、ＮＰＮトランジスタ２ｄ及びＮＰＮトランジスタ７ｂを通ってグランドに電流が流れる。
一方、ＮＰＮトランジスタ２ｂ，２ｃがＯＮ状態であるときは、電源５から出力負荷回路４ｂ、ＮＰＮトランジスタ２ｂ及びＮＰＮトランジスタ７ａを通ってグランドに電流が流れるとともに、電源５から出力負荷回路４ａ、ＮＰＮトランジスタ２ｃ及びＮＰＮトランジスタ７ｂを通ってグランドに電流が流れる。

また、入力端子９ａから周波数ｆ_inの第３の信号が入力され、入力端子９ｂから周波数ｆ_inの第４の信号が入力される。
ＮＰＮトランジスタ２ａ，２ｄがＯＮ状態であるときは、ＮＰＮトランジスタ２ａを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号が、出力負荷回路４ａに接続されている信号出力端子６ａから出力される。
また、ＮＰＮトランジスタ２ｄを流れる電流の周波数ｆ_L0と第４の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号（信号出力端子６ａから出力される周波数混合信号と位相が反転している信号）が、出力負荷回路４ｂに接続されている信号出力端子６ｂから出力される。

一方、ＮＰＮトランジスタ２ｂ，２ｃがＯＮ状態であるときは、ＮＰＮトランジスタ２ｂを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号が、出力負荷回路４ｂに接続されている信号出力端子６ｂから出力される。
また、ＮＰＮトランジスタ２ｃを流れる電流の周波数ｆ_L0と第４の信号の周波数ｆ_inとが混合され、周波数Ｆｏ（＝ｆ_L0±ｆ_in）の周波数混合信号（信号出力端子６ｂから出力される周波数混合信号と位相が反転している信号）が、出力負荷回路４ａに接続されている信号出力端子６ａから出力される。

この実施の形態２でも、上記実施の形態１と同様の理由から、回路規模の大型化を招くことなく、良好な飽和特性及び歪特性を得ることができる効果を奏する。
また、この実施の形態２では、入力信号及び出力信号に対してバランス動作となるため、出力信号における第１及び第２の信号の漏洩を抑圧することが可能になる。

なお、この実施の形態２でも、抵抗８ａ，８ｂの抵抗値は、ＮＰＮトランジスタ７ａ，７ｂが電圧源に近い振る舞いをする範囲内で、入力端子９ａ，９ｂからＮＰＮトランジスタ７ａ，７ｂを見たインピーダンスを高くするために大きい値である方がよいが、例えば、抵抗８ａ，８ｂの抵抗値が零（ＮＰＮトランジスタ７ａ，７ｂのベース端子とコレクタ端子を直接接続した場合）であっても、第３及び第４の信号の周波数ｆ_inにおいて、入力端子９ａ，９ｂからＮＰＮトランジスタ７ａ，７ｂを見たインピーダンスが、入力端子９ａ，９ｂからトランジスタ対３ａ，３ｂを見たインピーダンスより高ければ、同様の効果を期待することができる。

実施の形態３．
図５はこの発明の実施の形態３による周波数変換器を示す構成図であり、図５において、図１と同一符号は同一または相当部分を示すので説明を省略する。
出力負荷回路４はＮＰＮトランジスタ２ａ，２ｂのコレクタ端子と電源５間に接続され、信号出力端子６（出力端子）が接続されている回路である。
この実施の形態３では、ＮＰＮトランジスタ２ａのコレクタ端子とＮＰＮトランジスタ２ｂのコレクタ端子とが接続されている。

第１及び第２の信号の周波数はｆ_L0であるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、１／ｆ_L0の周期で交互にＯＮ状態になる。
ＮＰＮトランジスタ２ａがＯＮ状態であるときは、電源５から出力負荷回路４、ＮＰＮトランジスタ２ａ及びＮＰＮトランジスタ７を通ってグランドに電流が流れる。
一方、ＮＰＮトランジスタ２ｂがＯＮ状態であるときは、電源５から出力負荷回路４、ＮＰＮトランジスタ２ｂ及びＮＰＮトランジスタ７を通ってグランドに電流が流れる。

また、入力端子９から周波数ｆ_inの第３の信号が入力される。
ＮＰＮトランジスタ２ａがＯＮ状態であるときは、ＮＰＮトランジスタ２ａを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合され、ＮＰＮトランジスタ２ｂがＯＮ状態であるときは、ＮＰＮトランジスタ２ｂを流れる電流の周波数ｆ_L0と第３の信号の周波数ｆ_inとが混合される。
このため、第３の信号の周波数ｆ_inとＮＰＮトランジスタ２ａを流れる電流の周波数ｆ_L0とが混合された周波数Ｆｏの周波数混合信号が信号出力端子６から出力されるとともに、第３の信号の周波数ｆ_inとＮＰＮトランジスタ２ｂを流れる電流の周波数ｆ_L0とが混合された周波数Ｆｏの周波数混合信号が信号出力端子６から出力されるが、１／ｆ_L0の周期でＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂが交互にＯＮ状態になるので、周波数２ｆ_L0と周波数ｆ_inが混合されていることと等価であり、信号出力端子６から出力される周波数混合信号の周波数Ｆｏは、２ｆ_L0±ｆ_inになる。

入力端子９から入力された第３の信号が効率的にトランジスタ対３に入力されるようにする方法としては、ＮＰＮトランジスタ７を抵抗負荷として用いる方法があるが、抵抗負荷の場合、高い入力電力に対して、流れる電流による電圧降下が大きくなり、十分な変換効率が得られなくなる。
これに対して、この実施の形態２では、上記実施の形態１と同様に、抵抗８を介してコレクタ端子とベース端子が接続されているＮＰＮトランジスタ７が、バイアス点付近で電圧源に近い振る舞いをすることから、ＮＰＮトランジスタ７に流れる電流が変化しても、電圧降下はほぼ一定である。
そのため、トランジスタ対３に印加される電圧が低下しないため、高い飽和特性と歪特性を得ることができる。
この実施の形態２では、入力負荷回路として、第３の信号の周波数ｆ_inに対して、線路長が約λ／４（λは波長）となる伝送線路を設けずに、ＮＰＮトランジスタ７を設けているので、第３の信号の周波数ｆ_inが低くなっても、回路規模が大きくなることがない。

実施の形態４．
図６はこの発明の実施の形態４による周波数変換器を示す構成図であり、図６において、図４と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態３では、出力負荷回路４、トランジスタ対３及びＮＰＮトランジスタ７からなる１つの直列回路が設けられている周波数変換器を示したが、図６に示すように、電源５を共通にして、出力負荷回路４ａ、トランジスタ対３ａ及びＮＰＮトランジスタ７ａからなる直列回路と、出力負荷回路４ｂ、トランジスタ対３ｂ及びＮＰＮトランジスタ７ｂからなる直列回路とが並べられている周波数変換器であってもよい。

この場合、出力負荷回路４ａに接続されている信号出力端子６ａから周波数Ｆｏ（＝２ｆ_L0±ｆ_in）の周波数混合信号が出力され、出力負荷回路４ｂに接続されている信号出力端子６ｂから周波数Ｆｏ（＝２ｆ_L0±ｆ_in）の周波数混合信号（信号出力端子６ａから出力される周波数混合信号と位相が反転している信号）が出力される。
これにより、上記実施の形態３と同様の効果が得られる他に、入力信号及び出力信号に対してバランス動作となるため、出力信号における第１及び第２の信号の２逓倍波の漏洩を抑圧することが可能になる。

なお、この実施の形態４でも、抵抗８ａ，８ｂの抵抗値は、ＮＰＮトランジスタ７ａ，７ｂが電圧源に近い振る舞いをする範囲内で、入力端子９ａ，９ｂからＮＰＮトランジスタ７ａ，７ｂを見たインピーダンスを高くするために大きい値である方がよいが、例えば、抵抗８ａ，８ｂの抵抗値が零（ＮＰＮトランジスタ７ａ，７ｂのベース端子とコレクタ端子を直接接続した場合）であっても、第３及び第４の信号の周波数ｆ_inにおいて、入力端子９ａ，９ｂからＮＰＮトランジスタ７ａ，７ｂを見たインピーダンスが、入力端子９ａ，９ｂからトランジスタ対３ａ，３ｂを見たインピーダンスより高ければ、同様の効果を期待することができる。

実施の形態５．
図７はこの発明の実施の形態５による周波数変換器を示す構成図であり、図７において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ベース接地ＮＰＮトランジスタ１１は自己のコレクタ端子がＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、自己のエミッタ端子がＮＰＮトランジスタ７のコレクタ端子と接続されている。
ベース電圧入力端子１２はベース接地ＮＰＮトランジスタ１１のベース端子に印加する電圧を入力する端子である。
容量１３はベース接地ＮＰＮトランジスタ１１のベース端子とグランドの間に接続されている。

この実施の形態５では、ベース接地ＮＰＮトランジスタ１１が、図１の周波数変換器に適用される例を説明するが、ベース接地ＮＰＮトランジスタ１１が、図５の周波数変換器に適用されるものであってもよい。
また、ベース接地ＮＰＮトランジスタ１１が、図４及び図６の周波数変換器に適用されるものであってもよい。この場合、トランジスタ対３ａとＮＰＮトランジスタ７ａの間にベース接地ＮＰＮトランジスタ１１（第１のベース接地トランジスタ）が接続されるとともに、トランジスタ対３ｂとＮＰＮトランジスタ７ｂの間にベース接地ＮＰＮトランジスタ１１（第２のベース接地トランジスタ）が接続される。

次に動作について説明する。
ただし、ベース接地ＮＰＮトランジスタ１１が設けられている点以外は、上記実施の形態１〜４と同様であるため、ここでは、ベース接地ＮＰＮトランジスタ１１に関する内容だけを説明する。

ベース接地ＮＰＮトランジスタ１１が設けられている場合、入力端子９から見た周波数変換器のインピーダンスは、ＮＰＮトランジスタ７とベース接地ＮＰＮトランジスタ１１によって決定される。
ベース接地ＮＰＮトランジスタ１１のエミッタ端子から見たインピーダンスは、相互コンダクタンスｇｍを用いると、１／ｇｍで表される。
このとき、第３の信号の周波数ｆ_inにおいて、ベース接地ＮＰＮトランジスタ１１のコレクタ端子から見たＮＰＮトランジスタ７のインピーダンスが、ベース接地ＮＰＮトランジスタ１１のインピーダンスより高インピーダンスであることから、入力端子９から入力された第３の信号の電力の多くがベース接地ＮＰＮトランジスタ１１に入力される。

他方、第１及び第２の信号によって、オン／オフ状態が変化するＮＰＮトランジスタ２ａ，２ｂのエミッタ端子から見たインピーダンスは、ベース接地ＮＰＮトランジスタ１１のコレクタ端から見たインピーダンスより高インピーダンスであるため、入力端子９のインピーダンスに依らずに大きい振幅を得ることができ、効率的な周波数変換を行うことができる。
この場合にも、ＮＰＮトランジスタ７は、電流変化に対してもほぼ一定の電圧降下を示すため、高い飽和特性及び歪特性を得ることができる。また、入力負荷回路として、第３の信号の周波数ｆ_inに対して、線路長が約λ／４（λは波長）となる伝送線路を設けずに、ＮＰＮトランジスタ７を設けているので、第３の信号の周波数ｆ_inが低くなっても、回路規模が大きくなることがない。

実施の形態６．
上記実施の形態１〜５では、周波数変換器を構成している全てのトランジスタがＮＰＮトランジスタであるものを示したが、周波数変換器を構成している全てのトランジスタがＮＭＯＳトランジスタ（電界効果トランジスタ）であってもよい。
周波数変換器を構成している全てのトランジスタをＮＭＯＳトランジスタとする場合、上記実施の形態１〜５における全てのＮＰＮトランジスタのベース端子をＮＭＯＳトランジスタのゲート端子に置き換え、全てのＮＰＮトランジスタのエミッタ端子をＮＭＯＳトランジスタのソース端子に置き換え、全てのＮＰＮトランジスタのコレクタ端子をＮＭＯＳトランジスタのドレイン端子に置き換えるようにすればよい。

実施の形態７．
上記実施の形態１〜５では、周波数変換器を構成している全てのトランジスタがＮＰＮトランジスタであるものを示したが、周波数変換器を構成している全てのトランジスタがＰＮＰトランジスタ（バイポーラトランジスタ）であってもよい。
周波数変換器を構成している全てのトランジスタをＰＮＰトランジスタとする場合、上記実施の形態１〜５における全てのＮＰＮトランジスタのエミッタ端子をＰＮＰトランジスタのコレクタ端子に置き換え、全てのＮＰＮトランジスタのコレクタ端子をＰＮＰトランジスタのエミッタ端子に置き換えるようにすればよい。

実施の形態８．
上記実施の形態１〜５では、周波数変換器を構成している全てのトランジスタがＮＰＮトランジスタであるものを示したが、周波数変換器を構成している全てのトランジスタがＰＭＯＳトランジスタ（電界効果トランジスタ）であってもよい。
周波数変換器を構成している全てのトランジスタをＰＭＯＳトランジスタとする場合、上記実施の形態１〜５における全てのＮＰＮトランジスタのベース端子をＰＭＯＳトランジスタのゲート端子に置き換え、全てのＮＰＮトランジスタのエミッタ端子をＰＭＯＳトランジスタのドレイン端子に置き換え、全てのＮＰＮトランジスタのコレクタ端子をＰＭＯＳトランジスタのソース端子に置き換えるようにすればよい。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ａ差動信号入力端子、１ｂ差動信号入力端子、２ａＮＰＮトランジスタ（第１のトランジスタ）、２ｂＮＰＮトランジスタ（第２のトランジスタ）、２ｃＮＰＮトランジスタ（第４のトランジスタ）、２ｄＮＰＮトランジスタ（第５のトランジスタ）、３，３ａ，３ｂトランジスタ対、４出力負荷回路、４ａ出力負荷回路（第１の出力負荷回路）、４ｂ出力負荷回路（第２の出力負荷回路）、５電源、６信号出力端子（出力端子）、６ａ信号出力端子（第１の出力端子）、６ｂ信号出力端子（第２の出力端子）、７ＮＰＮトランジスタ（第３のトランジスタ）、７ａＮＰＮトランジスタ（第３のトランジスタ）、７ｂＮＰＮトランジスタ（第６のトランジスタ）、８，８ａ，８ｂ抵抗、９入力端子、９ａ入力端子（第１の入力端子）、９ｂ入力端子（第２の入力端子）、１１ベース接地ＮＰＮトランジスタ（ベース接地トランジスタ）、１２ベース電圧入力端子、１３容量。

Claims

自己のベース端子から第１の信号が入力される第１のトランジスタと、
自己のベース端子から前記第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が前記第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、
前記第１のトランジスタのコレクタ端子と電源間に接続され、第１の出力端子が接続されている第１の出力負荷回路と、
前記第２のトランジスタのコレクタ端子と前記電源間に接続され、第２の出力端子が接続されている第２の出力負荷回路と、
自己のコレクタ端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第３のトランジスタとを備え、
前記第３のトランジスタのコレクタ端子に接続されている入力端子から入力された第３の信号の周波数と前記第１のトランジスタを流れる信号の周波数とが混合された信号が前記第１の出力端子から出力され、前記第３の信号の周波数と前記第２のトランジスタを流れる信号の周波数とが混合された信号が前記第２の出力端子から出力されることを特徴とする周波数変換器。
自己のベース端子が前記第２のトランジスタのベース端子と接続され、自己のコレクタ端子が前記第１のトランジスタのコレクタ端子と接続されている第４のトランジスタと、
自己のベース端子が前記第１のトランジスタのベース端子と接続され、自己のコレクタ端子が前記第２のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記第４のトランジスタのエミッタ端子と接続されている第５のトランジスタと、
自己のコレクタ端子が前記第４及び第５のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第６のトランジスタとを備え、
前記第３のトランジスタのコレクタ端子に接続されている第１の入力端子から第３の信号が入力され、前記第６のトランジスタのコレクタ端子に接続されている第２の入力端子から前記第３の信号と位相が反転している第４の信号が入力され、前記第３の信号の周波数と前記第１のトランジスタを流れる信号の周波数とが混合された信号及び前記第４の信号の周波数と前記第４のトランジスタを流れる信号の周波数とが混合された信号が前記第１の出力端子から出力され、前記第３の信号の周波数と前記第２のトランジスタを流れる信号の周波数とが混合された信号及び前記第４の信号の周波数と前記第５のトランジスタを流れる信号の周波数とが混合された信号が前記第２の出力端子から出力されることを特徴とする請求項１記載の周波数変換器。
自己のベース端子から第１の信号が入力される第１のトランジスタと、
自己のベース端子から前記第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が前記第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、
前記第１及び第２のトランジスタのコレクタ端子と電源間に接続され、出力端子が接続されている出力負荷回路と、
自己のコレクタ端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第３のトランジスタとを備え、
前記第３のトランジスタのコレクタ端子に接続されている入力端子から入力された第３の信号の周波数と前記第１のトランジスタを流れる信号の周波数とが混合された信号及び前記第３の信号の周波数と前記第２のトランジスタを流れる信号の周波数とが混合された信号が前記出力端子から出力されることを特徴とする周波数変換器。
前記出力負荷回路が第１の出力負荷回路で、前記第１の出力負荷回路に接続されている出力端子が第１の出力端子であり、
一端が前記電源と接続され、第２の出力端子が接続されている第２の出力負荷回路と、
自己のベース端子が前記第２のトランジスタのベース端子と接続され、自己のコレクタ端子が前記第２の出力負荷回路の他端と接続されている第４のトランジスタと、
自己のベース端子が前記第１のトランジスタのベース端子と接続され、自己のコレクタ端子が前記第４のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記第４のトランジスタのエミッタ端子と接続されている第５のトランジスタと、
自己のコレクタ端子が前記第４及び第５のトランジスタのエミッタ端子と接続され、自己のエミッタ端子がグランドと接続され、自己のコレクタ端子と自己のベース端子が接続されている第６のトランジスタとを備え、
前記第３のトランジスタのコレクタ端子に接続されている第１の入力端子から第３の信号が入力され、前記第６のトランジスタのコレクタ端子に接続されている第２の入力端子から前記第３の信号と位相が反転している第４の信号が入力され、前記第３の信号の周波数と前記第１のトランジスタを流れる信号の周波数とが混合された信号及び前記第３の信号の周波数と前記第２のトランジスタを流れる信号の周波数とが混合された信号が前記第１の出力端子から出力され、前記第４の信号の周波数と前記第４のトランジスタを流れる信号の周波数とが混合された信号及び前記第４の信号の周波数と前記第５のトランジスタを流れる信号の周波数とが混合された信号が前記第２の出力端子から出力されることを特徴とする請求項３記載の周波数変換器。
自己のコレクタ端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子が前記第３のトランジスタのコレクタ端子と接続されているベース接地トランジスタを備えたことを特徴とする請求項１または請求項３記載の周波数変換器。
自己のコレクタ端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、自己のエミッタ端子が前記第３のトランジスタのコレクタ端子と接続されている第１のベース接地トランジスタと、
自己のコレクタ端子が前記第４及び第５のトランジスタのエミッタ端子と接続され、自己のエミッタ端子が前記第６のトランジスタのコレクタ端子と接続されている第２のベース接地トランジスタとを備えたことを特徴とする請求項２または請求項４記載の周波数変換器。
前記第３のトランジスタのコレクタ端子とベース端子の間に抵抗が接続されていることを特徴とする請求項１または請求項３記載の周波数変換器。
前記第３及び第６のトランジスタのコレクタ端子とベース端子の間に抵抗が接続されていることを特徴とする請求項２または請求項４記載の周波数変換器。
周波数変換器を構成している全てのトランジスタがＮＰＮトランジスタであることを特徴とする請求項１から請求項８のうちのいずれか１項記載の周波数変換器。
周波数変換器を構成している全てのトランジスタがＮＭＯＳトランジスタであり、全てのトランジスタのベース端子が前記ＮＭＯＳトランジスタのゲート端子、全てのトランジスタのエミッタ端子が前記ＮＭＯＳトランジスタのソース端子、全てのトランジスタのコレクタ端子が前記ＮＭＯＳトランジスタのドレイン端子に置き換えられていることを特徴とする請求項１から請求項８のうちのいずれか１項記載の周波数変換器。
周波数変換器を構成している全てのトランジスタがＰＮＰトランジスタであり、全てのトランジスタのエミッタ端子が前記ＰＮＰトランジスタのコレクタ端子、全てのトランジスタのコレクタ端子が前記ＰＮＰトランジスタのエミッタ端子に置き換えられていることを特徴とする請求項１から請求項８のうちのいずれか１項記載の周波数変換器。
周波数変換器を構成している全てのトランジスタがＰＭＯＳトランジスタであり、全てのトランジスタのベース端子が前記ＰＭＯＳトランジスタのゲート端子、全てのトランジスタのエミッタ端子が前記ＰＭＯＳトランジスタのドレイン端子、全てのトランジスタのコレクタ端子が前記ＰＭＯＳトランジスタのソース端子に置き換えられていることを特徴とする請求項１から請求項８のうちのいずれか１項記載の周波数変換器。