JP2015090883A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2015090883A
JP2015090883A JP2013229254A JP2013229254A JP2015090883A JP 2015090883 A JP2015090883 A JP 2015090883A JP 2013229254 A JP2013229254 A JP 2013229254A JP 2013229254 A JP2013229254 A JP 2013229254A JP 2015090883 A JP2015090883 A JP 2015090883A
Authority
JP
Japan
Prior art keywords
silicon carbide
main surface
region
resistance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013229254A
Other languages
English (en)
Inventor
和田 圭司
Keiji Wada
圭司 和田
増田 健良
Takeyoshi Masuda
健良 増田
透 日吉
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013229254A priority Critical patent/JP2015090883A/ja
Publication of JP2015090883A publication Critical patent/JP2015090883A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】より安定な動作が可能な炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置1は、主面11Aおよび主面11Bを有し、主面11Aの一部および主面11Bを構成するドリフト領域12とドリフト領域12に接触するボディ領域13とを含む炭化珪素層11と、主面11Aに接触して配置されるソース電極40およびショットキー電極80と、主面11B側に配置されるドレイン電極70とを備えている。炭化珪素半導体装置1には、MOSFET1AとSBD1Bとが形成されている。MOSFET1Aにおけるオン抵抗の温度依存性は、SBD1Bにおけるオン抵抗の温度依存性と同じ傾向になっている。【選択図】図1

Description

本発明は、炭化珪素半導体装置に関し、より特定的には、より安定な動作が可能な炭化珪素半導体装置に関する。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として用いた半導体装置には、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などがある。MOSFETは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置である。また、SBD(Schottky Barrier Diode)が内蔵されたMOSFETなども提案されている(たとえば非特許文献1参照)。
Baliga,B.Jayant著、「Advanced power MOSFET Concepts」、(米国)、Springer、2010年、p.413
上記非特許文献1に提案されているSBDが内蔵されたMOSFETでは、MOSFETおよびSBDにおけるオン抵抗の温度依存性が異なる場合がある。具体的には、SBDのオン抵抗においては温度上昇に伴い増加するドリフト抵抗が支配的であるのに対して、MOSFETのオン抵抗においては温度上昇に伴い減少するチャネル抵抗が支配的になる。そのため、SBDが内蔵されたMOSFETでは、デバイスの動作温度が変化した場合にMOSFETおよびSBDのオン抵抗の変化の傾向が異なり、デバイス全体として安定な動作が困難になるという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、より安定な動作が可能な炭化珪素半導体装置を提供することである。
本発明に従った炭化珪素半導体装置は、第1の主面および第1の主面と反対側の第2の主面を有し、第1の主面の一部および第2の主面を構成する第1導電型領域と第1導電型領域に接触する第2導電型領域とを含む炭化珪素層と、第1の主面に接触して配置される第1の電極および第2の電極と、第2の主面側に配置される第3の電極とを備えている。上記炭化珪素半導体装置には、第1導電型領域および第2導電型領域を含む炭化珪素層と、炭化珪素層に対してオーミック接触を形成するように第1の主面に接触して配置される第1の電極と、炭化珪素層と電気的に接続されるように第2の主面側に配置される第3の電極とを含むように第1のデバイスが形成されている。上記炭化珪素半導体装置には、第1導電型領域から構成される炭化珪素層と、炭化珪素層に対してショットキー接触を形成するように第1の主面に接触して配置される第2の電極と、炭化珪素層と電気的に接続されるように第2の主面側に配置される第3の電極とを含むように第2のデバイスが形成されている。第1のデバイスにおけるオン抵抗の温度依存性は、第2のデバイスにおけるオン抵抗の温度依存性と同じ傾向になっている。
本発明に従った炭化珪素半導体装置によれば、より安定な動作が可能な炭化珪素半導体装置を提供することができる。
実施形態1に係る炭化珪素半導体装置の構造を概略的に示す断面図である。 実施形態1の変形例に係る炭化珪素半導体装置の構造を概略的に示す断面図である。 実施形態1に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態1に係る炭化珪素半導体装置の製造方法における工程(S10)を説明するための概略図である。 実施形態1に係る炭化珪素半導体装置の製造方法における工程(S20)および(S30)を説明するための概略図である。 実施形態1に係る炭化珪素半導体装置の製造方法における工程(S40)を説明するための概略図である。 実施形態1に係る炭化珪素半導体装置の製造方法における工程(S50)〜(S70)を説明するための概略図である。 実施形態1に係る炭化珪素半導体装置の製造方法における工程(S80)〜(S100)を説明するための概略図である。 実施形態2に係る炭化珪素半導体装置の構造を概略的に示す断面図である。 実施形態2に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態2に係る炭化珪素半導体装置の製造方法における工程(S130)を説明するための概略図である。 実施形態2に係る炭化珪素半導体装置の製造方法における工程(S140)および(S150)を説明するための概略図である。 実施形態2に係る炭化珪素半導体装置の製造方法における工程(S160)〜(S180)を説明するための概略図である。 実施形態2に係る炭化珪素半導体装置の製造方法における工程(S190)〜(S210)を説明するための概略図である。 実施形態1に係る炭化珪素半導体装置におけるMOSFETのオン抵抗の温度依存性を示すグラフである。 実施形態1に係る炭化珪素半導体装置におけるSBDのオン抵抗の温度依存性を示すグラフである。 実施形態2に係る炭化珪素半導体装置におけるMOSFETのオン抵抗の温度依存性を示すグラフである。 比較例に係るMOSFETのオン抵抗の温度依存性を示すグラフである。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
(1)本実施形態に係る炭化珪素半導体装置(1,2)は、第1の主面(11A,91A)および第1の主面と反対側の第2の主面(11B,91B)を有し、第1の主面の一部および第2の主面を構成する第1導電型領域(ドリフト領域12,92)と第1導電型領域に接触する第2導電型領域(ボディ領域13,93)とを含む炭化珪素層(11,91)と、第1の主面に接触して配置される第1の電極(ソース電極40,41)および第2の電極(ショットキー電極80,81)と、第2の主面側に配置される第3の電極(ドレイン電極70,71)とを備えている。上記炭化珪素半導体装置には、第1導電型領域および第2導電型領域を含む炭化珪素層と、炭化珪素層に対してオーミック接触を形成するように第1の主面に接触して配置される第1の電極と、炭化珪素層と電気的に接続されるように第2の主面側に配置される第3の電極とを含むように第1のデバイス(MOSFET1A,2A)が形成されている。また、上記炭化珪素半導体装置には、第1導電型領域から構成される炭化珪素層と、炭化珪素層に対してショットキー接触を形成するように第1の主面に接触して配置される第2の電極と、炭化珪素層と電気的に接続されるように第2の主面側に配置される第3の電極とを含むように第2のデバイス(SBD1B,2B)が形成されている。第1のデバイスにおけるオン抵抗の温度依存性は、第2のデバイスにおけるオン抵抗の温度依存性と同じ傾向になっている。
上記炭化珪素半導体装置1,2では、MOSFET1A,2AおよびSBD1B,2Bのオン抵抗の温度依存性が同じ傾向であるため、従来の炭化珪素半導体装置に比べて温度変化に対するデバイス動作の安定性をより向上させることができる。したがって、上記炭化珪素半導体装置1,2によれば、より安定な動作が可能な炭化珪素半導体装置を得ることができる。
ここで、第1および第2のデバイスにおけるオン抵抗の温度依存性が同じ傾向である状態とは、温度上昇により第1のデバイスのオン抵抗および第2のデバイスのオン抵抗がともに単調増加する状態、ともに単調減少する状態、あるいはともに一定になる状態を意味し、オン抵抗を温度の関数とした場合に温度に掛ける係数の符号が同じである状態が含まれる。
(2)上記炭化珪素半導体装置(1,2)では、第1のデバイス(MOSFET1A,2A)におけるオン抵抗は温度上昇とともに増加し、かつ、第2のデバイス(SBD1B,2B)におけるオン抵抗は温度上昇とともに増加する。
これにより、上記炭化珪素半導体装置1,2を低温で動作させた場合にMOSFET1A,2AおよびSBD1B,2Bの両方のオン抵抗を低減させることができる。
(3)上記炭化珪素半導体装置(1)において、炭化珪素層(11)には、第1の主面(11A)側に開口し、第2導電型領域(ボディ領域13)の一部を露出させる壁面(SW)を有するトレンチ(TR)が形成されている。上記壁面は、炭化珪素層の{0001}面に対して50°以上65°以下のオフ角を有している。第1のデバイス(MOSFET1A)は、第2導電型領域において上記壁面に隣接する領域であるチャネル領域(CH1)をキャリアが移動して動作する。
これにより、チャネル領域CH1をキャリア移動度が高い結晶面が表出した壁面SWに形成することができるため、チャネル領域CH1を移動するキャリアの移動度をより向上させることができる。その結果、MOSFET1Aのオン抵抗においてチャネル抵抗の影響が小さくなり、MOSFET1Aのオン抵抗の温度依存性をSBD1Bのオン抵抗の温度依存性と同じ傾向にすることができる。
(4)上記炭化珪素半導体装置(2)において、第1の主面(91A)は、炭化珪素の{0001}面に対して50°以上65°以下のオフ角を有している。第2導電型領域(ボディ領域93)は、第1の主面の一部を構成している。第1のデバイス(MOSFET2A)は、第2導電型領域において第1の主面に隣接する領域であるチャネル領域(CH2)をキャリアが移動して動作する。
これにより、チャネル領域CH2を移動するキャリアの移動度をより向上させることができる。その結果、MOSFET2Aのオン抵抗においてチャネル抵抗の影響が小さくなり、MOSFET2Aのオン抵抗の温度依存性をSBD2Bのオン抵抗の温度依存性と同じ傾向にすることができる。
(5)上記炭化珪素半導体装置(1,2)において、チャネル領域(CH1,CH2)におけるキャリアの移動度は50cm/Vs以上である。
これにより、チャネル領域CH1,CH2を移動するキャリアの移動度をさらに向上させることができる。その結果、MOSFET1A,2Aのオン抵抗の温度依存性をより確実にSBD1B,2Bのオン抵抗の温度依存性と同じ傾向にすることができる。
(6)上記炭化珪素半導体装置(2)において、第1導電型領域(ドリフト領域92)の抵抗は1mΩcm以上である。
これにより、MOSFET2Aのオン抵抗においてドリフト抵抗の影響が大きくなりチャネル抵抗の影響が相対的に小さくなる。その結果、MOSFET2Aのオン抵抗の温度依存性をSBD2Bのオン抵抗の温度依存性と同じ傾向にすることができる。
(7)上記炭化珪素半導体装置(1,2)において、第1のデバイス(MOSFET1A,2A)におけるオン抵抗の温度依存性および第2のデバイス(SBD1B,2B)におけるオン抵抗の温度依存性は、オン抵抗をRon、第1のデバイスおよび第2のデバイスの動作温度をT、定数をAおよびαとした場合に、Ron∝ATα(1.5≦α≦2.1)、の関係式により表わされる。
これにより、MOSFET1A,2Aのオン抵抗の温度依存性をさらに確実にSBD1B,2Bのオン抵抗の温度依存性と同じ傾向にすることができる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
(実施形態1)
まず、本発明の一実施形態である実施形態1について説明する。図1を参照して、本実施形態に係る炭化珪素(SiC)半導体装置1は、炭化珪素(SiC)基板10と、炭化珪素(SiC)層11と、ゲート酸化膜20と、ゲート電極30と、ソース電極40(第1の電極)と、ショットキー電極80(第2の電極)と、パッド電極60と、層間絶縁膜50と、ドレイン電極70(第3の電極)とを主に備えている。
SiC層11は、ドリフト領域12(第1導電型領域)と、ボディ領域13(第2導電型領域)と、ソース領域14と、コンタクト領域15とを含んでいる。SiC層11は主面11A(第1の主面)および当該主面11Aと反対側の主面11B(第2の主面)を有している。SiC層11には、主面11A側に開口し、側壁面SWおよび底面BWを有するトレンチTRが形成されている。側壁面SWはソース領域14、ボディ領域13およびドリフト領域12の一部を露出させるように形成され、SiC層11の{0001}面に対して50°以上65°以下のオフ角を有している。側壁面SWは、たとえば{0−33−8}面になっている。図2を参照して、SiC層11においてはトレンチTRの底面BWよりも主面11B側の領域に埋め込みp領域16がさらに形成されていてもよい。
図1を参照して、トレンチTRは、ソース領域14およびボディ領域13を貫通してドリフト領域12に到達するように形成されている。より具体的には、トレンチTRは、側壁面SWがソース領域14、ボディ領域13およびドリフト領域12により構成され、底面BWがドリフト領域12内に位置するように形成されている。
SiC基板10は主面10Aおよび当該主面10Aと反対側の主面10Bを有している。SiC基板10はたとえば窒素(N)などのn型不純物を含むことにより、導電型がn型になっている。SiC基板10は、厚みが350μm以上500μm以下であり、抵抗率が0.015Ωcm以上0.020Ωcm以下になっている。
ドリフト領域12はトレンチTRの側壁面SWおよび底面BWを含み、SiC基板10の主面10A上に形成されている。ドリフト領域12は主面11Aの一部および主面11Bを構成している。ドリフト領域12は窒素などのn型不純物を含むことにより導電型がn型になっており、当該n型不純物濃度が5×1015cm−3以上2×1016cm−3以下になっている。ドリフト領域12は厚みが7μm以上20μm以下になっている。なおドリフト領域12のn型不純物濃度や厚みは上記値に限定されず、たとえば抵抗が1mΩcm以上になるように調整されてもよい。
ボディ領域13はトレンチTRの側壁面SWの一部を構成し、ドリフト領域12から見てSiC基板10とは反対側に形成されている。ボディ領域13はドリフト領域12、ソース領域14およびコンタクト領域15に接触し、側壁面SWに隣接する領域であるチャネル領域CH1を有している。ボディ領域13はAl(アルミニウム)やB(硼素)などのp型不純物を含むことにより導電型がp型になっており、当該p型不純物濃度が1×1017cm−3以上5×1018cm−3以下になっている。ボディ領域13の厚み(SiC層11の厚み方向において主面11Aからドリフト領域12とボディ領域13との接触面までの距離)はたとえば1μmになっている。
ソース領域14は主面11Aを含み、トレンチTRの側壁面SWの一部を構成するように形成されている。ソース領域14はボディ領域13およびコンタクト領域15に接触するように形成されている。ソース領域14はP(リン)などのn型不純物を含むことにより導電型がn型になっており、当該n型不純物濃度がたとえば2×1019cm−3になっている。ソース領域14の厚み(SiC層11の厚み方向において主面11Aからボディ領域13とソース領域14との接触面までの距離)はたとえば0.3μmである。
コンタクト領域15は主面11Aを含み、ボディ領域13およびソース領域14に接触するように形成されている。コンタクト領域15はAl(アルミニウム)やB(硼素)などのp型不純物を含むことにより導電型がp型になっており、当該p型不純物濃度がたとえば8×1019cm−3になっている。コンタクト領域15の厚み(SiC層11の厚み方向において主面11Aからボディ領域13とコンタクト領域15との接触面までの距離)はたとえば0.2μmである。
ゲート酸化膜20は主面11Aの一部ならびに側壁面SWおよび底面BWに接触するように形成されている。ゲート酸化膜20はたとえばSiO(二酸化珪素)などからなっている。ゲート酸化膜20の厚みはたとえば50nmである。
ゲート電極30はゲート酸化膜20に接触するように形成されている。ゲート電極30は不純物が添加されたポリシリコンなどの導電体からなり、トレンチTR内を充填している。
層間絶縁膜50はゲート酸化膜20とともにゲート電極30を取り囲むように形成されている。層間絶縁膜50はソース電極40に対してゲート電極30を電気的に絶縁している。層間絶縁膜50はたとえば二酸化珪素(SiO)などからなっている。
ソース電極40は主面11A上(ソース領域14およびコンタクト領域15上)に接触するように配置されている。ソース電極40はソース領域14に対してオーミック接触することができる材料、たとえばNiSi(ニッケルシリサイド)やTiAlSi(チタンアルミシリサイド)などからなり、ソース領域14に対してオーミック接触を形成している。
ショットキー電極80は、ソース電極40との間にトレンチTRを挟むように主面11A上(ドリフト領域12上)に接触して配置されている。ショットキー電極80はたとえばTi(チタン)、Ni(ニッケル)、Au(金)またはMo(モリブデン)あるいはこれらの合金からなり、ドリフト領域12に対してショットキー接触を形成している。
ドレイン電極70はSiC基板10の主面10B上に接触して配置されている。ドレイン電極70はたとえばNiSi、TiPtAuまたはTiNiAgなどからなり、SiC基板10に対してオーミック接触を形成している。
パッド電極60は、ソース電極40およびショットキー電極80のそれぞれに接触するように形成されている。パッド電極60はAl(アルミニウム)などの導電体からなり、ソース電極40およびショットキー電極80を介してSiC層11と電気的に接続されている。
炭化珪素半導体装置1は、MOSFET1A(第1のデバイス)と当該MOSFET1Aに隣接するSBD1B(第2のデバイス)とを含んでいる。MOSFET1Aはトレンチ型のMOSFETであって、SiC基板10とSiC層11とゲート酸化膜20とゲート電極30とソース電極40と層間絶縁膜50とパッド電極60とドレイン電極70とを含み、当該SiC層11にはドリフト領域12とボディ領域13とソース領域14とコンタクト領域15とが形成されている。SBD1Bは、SiC基板10とSiC層11とショットキー電極80とパッド電極60とドレイン電極70とを含み、当該SiC層11はドリフト領域12から構成されている。
MOSFET1Aは以下のように動作する。まず、ゲート電極30に印加された電圧が閾値電圧未満の状態(オフ状態)では、ソース電極40とドレイン電極70との間に電圧が印加されても、ボディ領域13とドリフト領域12との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極30に閾値電圧以上の電圧が印加されると、チャネル領域CH1にキャリアが蓄積して反転層が形成され、デバイスがオン状態になる。そしてオン状態でソース電極40とドレイン電極70との間に所定の電圧が印加されることにより、ソース電極40から供給されたキャリアがソース領域14、ボディ領域13(チャネル領域CH1)、ドリフト領域12およびSiC基板10を順に通過してドレイン電極70にまで到達し、ソース電極40とドレイン電極70との間に電流が流れる。チャネル領域CH1におけるキャリアの移動度はたとえば50cm/Vs以上である。以上のようにしてMOSFET1Aが動作する。
SBD1Bでは、一定値以上の順方向電圧が印加された場合にはショットキー電極80とドレイン電極70との間に電流(順方向電流)が流れ、一方で逆方向電圧が印加された場合にはショットキー電極80とドリフト領域12との間に形成されるショットキー障壁(バリア)により電流が抑制される。このようにしてSBD1Bの整流特性が得られる。
MOSFET1Aのオン抵抗Ronは、チャネル領域CH1における抵抗であるチャネル抵抗Rchおよびドリフト領域12における抵抗であるドリフト抵抗Rdを主に含んでいる。またSBD1Bのオン抵抗Ronは、ドリフト抵抗Rdを主に含んでいる。チャネル抵抗Rchは温度上昇に伴い減少するのに対し、ドリフト抵抗Rdは温度上昇に伴い増加する。MOSFET1Aでは側壁面SWが{0001}面に対して上記範囲のオフ角を有するためチャネル領域CH1におけるキャリア移動度が高く、チャネル抵抗Rchが低減されている。そのため、MOSFET1Aのオン抵抗Ronにおいてはドリフト抵抗Rdが支配的であり、当該オン抵抗Ronは温度上昇とともに増加する。一方、SBD1Bのオン抵抗Ronはドリフト抵抗Rdの影響により温度上昇とともに増加する。そのため炭化珪素半導体装置1では、MOSFET1Aにおけるオン抵抗Ronの温度依存性と、SBD1Bにおけるオン抵抗Ronの温度依存性とが同じ傾向になっている。
図15は、MOSFET1Aにおけるオン抵抗Ronの温度依存性の一例を示すグラフである。図16は、SBD1Bにおけるオン抵抗Ronの温度依存性の一例を示すグラフである。図15および図16のグラフ中、横軸は温度(K)を示し、縦軸はオン抵抗(mΩcm)を示している。図15および図16に示すように、MOSFET1AおよびSBD1Bにおけるオン抵抗は温度上昇とともに増加している。より具体的には、MOSFET1AおよびSBD1Bにおけるオン抵抗Ronの温度依存性は、上記デバイスの動作温度をT(K)とした場合に、Ron∝ATα、の関係式により表わされる。ここで、Aはデバイスにより異なる定数であり、αは室温以上175℃以下の温度範囲において1.5以上2.1以下の値を有する温度係数である。図15に示す近似曲線はRon=0.0006T1.5148の関係式により表わされ、図16に示す近似曲線はRon=0.00005T1.9328の関係式により表わされる。
MOSFET1AおよびSBD1Bのオン抵抗Ronは以下のように測定される。まず、複数のMOSFET1AおよびSBD1Bが形成された基板がダイシングにより切断されて個々のチップに分離される。次に、チップの裏面側をリードフレームに対してダイボンドにより接続し、表(おもて)面側がワイヤボンディングされ、その後トランスファーモールドがなされて測定用の素子が作製される。次に、恒温槽中において素子を十分な時間保持し、測定温度においてデバイスの動作を安定させた後、恒温槽中に素子を保持した状態で電流‐電圧特性が測定される。これにより各々の測定温度においてデバイスのオン抵抗Ronが得られる。なお上記電流‐電圧特性は、たとえばカーブトレーサや半導体パラメータアナライザーを用いて測定することができる。
以上のように、本実施形態に係る炭化珪素半導体装置1では、トレンチTRの側壁面SWの{0001}面に対するオフ角が上記範囲であるため、チャネル領域CH1を移動するキャリアの移動度が50cm/Vs以上にまで向上している。そのため、MOSFET1Aのオン抵抗Ronにおいてチャネル抵抗Rchの影響が相対的に小さくなり、その結果MOSFET1Aのオン抵抗Ronの温度依存性をSBD1Bのオン抵抗Ronの温度依存性と同じ傾向にすることができる。したがって、上記炭化珪素半導体装置1によればより安定な動作が可能な炭化珪素半導体装置を得ることができる。
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図3を参照して、上記炭化珪素半導体装置の製造方法では、まず工程(S10)として炭化珪素層形成工程が実施される。この工程(S10)では、図4を参照して、まず4H−SiCからなるインゴット(図示しない)を切断し、研磨処理などを行うことによりSiC基板10が準備される。そして、CVD(Chemical Vapor Deposition)法によりSiC基板10の主面10A上においてSiC層11がエピタキシャル成長する。
次に、工程(S20)としてイオン注入工程が実施される。この工程(S20)では、図5を参照して、たとえばAl(アルミニウム)イオンが主面11A側からSiC層11内に注入されることにより、当該SiC層11内に導電型がp型であるボディ領域13が形成される。次に、たとえばP(リン)イオンが上記Alイオンよりも浅い深さでボディ領域13内に注入されることにより、当該ボディ領域13内に導電型がn型であるソース領域14が形成される。次に、たとえばAl(アルミニウム)イオンが上記Pイオンよりも浅い深さでボディ領域13内に注入されることにより、当該ボディ領域13内にコンタクト領域15が形成される。そして、SiC層11においてボディ領域13、ソース領域14およびコンタクト領域15のいずれも形成されない領域がドリフト領域12になる。
次に、工程(S30)として活性化アニール工程が実施される。この工程(S30)では、図5を参照して、上記イオン注入によりSiC層11内に不純物領域が形成された後にSiC基板10が加熱される。これにより、SiC層11内に形成された不純物領域において所望のキャリアが発生する。
次に、工程(S40)としてトレンチ形成工程が実施される。この工程(S40)では、図6を参照して、まずSiC層11の主面11A上に開口部を有する二酸化珪素(SiO)からなるマスク(図示しない)が形成される。次に、当該マスクを用いたRIE(Reactive Ion Etching)によりSiC層11に溝部が形成される。その後、塩素(Cl)などのハロゲン系ガスを用いた熱エッチングにより側壁面SWおよび底面BWを有するトレンチTRがSiC層11に形成される。
次に、工程(S50)としてゲート酸化膜形成工程が実施される。この工程(S50)では、図7を参照して、たとえば酸素(O)を含む雰囲気中においてSiC基板10が加熱される。これにより、SiC層11の主面11AならびにトレンチTRの側壁面SWおよび底面BW上において二酸化珪素(SiO)からなるゲート酸化膜20が形成される。その後、たとえば一酸化窒素(NO)を含む雰囲気中においてSiC基板10がさらに加熱され、SiC層11とゲート酸化膜20との界面に窒素原子が導入される。
次に、工程(S60)としてゲート電極形成工程が実施される。この工程(S60)では、図7を参照して、たとえばLP(Low Pressure)−CVD法によりゲート酸化膜20に接触するようにゲート電極30が形成される。
次に、工程(S70)として層間絶縁膜形成工程が実施される。この工程(S70)では、図7を参照して、たとえばP(Plasma)−CVD法により二酸化珪素(SiO)からなる層間絶縁膜50がゲート電極30およびゲート酸化膜20を覆うように形成される。
次に、工程(S80)としてソース電極形成工程が実施される。この工程(S80)では、図8を参照して、まずソース電極40を形成すべき領域において層間絶縁膜50およびゲート酸化膜20が除去され、ソース領域14およびコンタクト領域15が露出した領域が形成される。次に、当該領域にニッケル(Ni)などからなる金属膜が形成される。そして、RTA(Rapid Thermal Annealing)などによりSiC基板10が1000℃程度で加熱され、当該金属膜の少なくとも一部がシリサイド化される。これにより、ソース領域14に対してオーミック接触を形成するソース電極40が形成される。
次に、工程(S90)としてショットキー電極形成工程が実施される。この工程(S90)では、図8を参照して、まずショットキー電極80を形成すべき領域に開口部を有するマスク(図示しない)がフォトリソグラフィにより層間絶縁膜50上に形成される。次に、RIEなどのドライエッチングやバッファードフッ酸(BHF)を用いたウェットエッチングにより層間絶縁膜50およびゲート酸化膜20が選択的に除去される。これにより、ショットキー電極80を形成すべき領域においてドリフト領域12が露出した領域が形成される。次に、ドリフト領域12上およびマスク上にTi(チタン)、Ni(ニッケル)、Au(金)またはMo(モリブデン)あるいはこれらの合金からなる金属膜が堆積され、その後リフトオフにより当該マスク上の金属膜が除去される。その後、SiC基板10が所定温度で加熱されることにより、ドリフト領域12に対してショットキー接触を形成するショットキー電極80が形成される。
次に、工程(S100)としてパッド電極形成工程が実施される。この工程(S100)では、図8を参照して、まず蒸着法などによりAl(アルミニウム)などの導電体からなる金属膜(厚み3μm)がソース電極40およびショットキー電極80ならびに層間絶縁膜50を覆うように形成される。そして、当該金属膜上にフォトリソグラフィによりパターニングされたマスク(図示しない)が形成され、当該マスクを介したドライエッチングにより当該金属膜が選択的に除去される。これにより、図8に示すようにソース電極40およびショットキー電極80上に接触するパッド電極60が形成される。
次に、工程(S110)として裏面研削工程が実施される。この工程(S110)では、図1を参照して、SiC基板10の主面10Bに研削加工を施すことにより当該SiC基板10の厚みが低減される。
次に、工程(S120)としてドレイン電極形成工程が実施される。この工程(S120)では、図1を参照して、上記工程(S110)において研削加工が施された主面10B上にNi(ニッケル)からなる金属膜が形成され、当該金属膜にレーザーアニールが施される。これにより、SiC基板10に対してオーミック接触を形成するドレイン電極70が形成される。上記工程(S10)〜(S120)が実施されることにより上記本実施形態に係る炭化珪素半導体装置1が製造され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
(実施形態2)
次に、本発明の他の実施形態である実施形態2について説明する。図9を参照して、本実施形態に係る炭化珪素半導体装置2は、SiC基板90と、SiC層91と、ゲート酸化膜21と、ゲート電極31と、ソース電極41(第1の電極)と、ショットキー電極81(第2の電極)と、パッド電極61と、層間絶縁膜51と、ドレイン電極71(第3の電極)とを主に備えている。SiC層91はドリフト領域92(第1導電型領域)と、ボディ領域93(第2導電型領域)と、ソース領域94と、コンタクト領域95とを含んでいる。SiC層91は、主面91A(第1の主面)および当該主面91Aと反対側の主面91B(第2の主面)を有している。
ドリフト領域92は、SiC基板90の主面90A上においてエピタキシャル成長により形成されている。ドリフト領域92はたとえば窒素(N)などのn型不純物を含むことにより導電型がn型になっており、当該n型不純物濃度が1×1014cm−3以上5×1015cm−3以下になっている。ドリフト領域92の厚み(SiC層91の厚み方向において主面91Aから主面91Bまでの距離)は、25μm以上150μm以下になっている。そのためドリフト領域92における抵抗は1mΩcm以上(好ましくは3.5mΩcm以上)になっている。
ボディ領域93は、主面91Aの一部を構成するように当該SiC層91内に形成されている。ボディ領域93は、たとえばAl(アルミニウム)やB(ホウ素)などのp型不純物を含むことにより導電型がp型になっており、当該p型不純物濃度は5×1016cm−3以上5×1018cm−3以下になっている。ボディ領域93の厚み(SiC層91の厚み方向において主面91Aからドリフト領域92とボディ領域93との接触面までの距離)はたとえば1μmになっている。また、ボディ領域93では主面91Aを含む表層部におけるp型不純物濃度が1×1016cm−3以上5×1017cm−3以下になっており、主面91Aからの距離が0.6μm以上0.7μm以下である領域(高濃度領域)では5×1017cm−3以上1×1019cm−3以下になっている。
ソース領域94は、主面91Aを含むようにボディ領域93内において形成されている。ソース領域94はたとえばP(リン)などのn型不純物を含むことにより導電型がn型となっている。ソース領域94におけるn型不純物濃度は、ドリフト領域92におけるn型不純物濃度よりも大きくなっている。
コンタクト領域95は、主面91Aを含み、かつソース領域94と隣接するようにボディ領域93内において形成されている。コンタクト領域95は、たとえばAl(アルミニウム)などのp型不純物を含むことにより導電型がp型となっている。コンタクト領域95におけるp型不純物濃度は、ボディ領域93におけるp型不純物濃度よりも大きくなっている。
ゲート酸化膜21は、SiC層91の主面91Aの一部の上に接触するように形成されている。ゲート酸化膜21はたとえば二酸化珪素(SiO)などからなっている。
ゲート電極31は、ゲート酸化膜21上に接触するように形成されている。ゲート電極31は、たとえば不純物が添加されたポリシリコンやAl(アルミニウム)などの導電体からなっている。
層間絶縁膜51はゲート酸化膜21とともにゲート電極31を取り囲むように形成されている。層間絶縁膜51はソース電極41に対してゲート電極31を電気的に絶縁している。層間絶縁膜51はたとえば二酸化珪素(SiO)などからなっている。
ソース電極41は主面91A上(ソース領域94およびコンタクト領域95上)に接触するように配置されている。ソース電極41はソース領域94に対してオーミック接触することができる材料、たとえばNiSi(ニッケルシリサイド)やTiAlSi(チタンアルミシリサイド)などからなり、ソース領域94に対してオーミック接触を形成している。
ショットキー電極81は、ソース電極41との間にゲート酸化膜21を挟むように主面91A上(ドリフト領域92上)に接触して配置されている。ショットキー電極81はTi(チタン)、Ni(ニッケル)、Au(金)またはMo(モリブデン)あるいはこれらの合金からなり、ドリフト領域92に対してショットキー接触を形成している。
ドレイン電極71はSiC基板90の主面90B上に接触して配置されている。ドレイン電極71はたとえばNiSi、TiPtAuまたはTiNiAgなどからなり、SiC基板90に対してオーミック接触を形成している。
パッド電極61は、ソース電極41およびショットキー電極81ならびに層間絶縁膜51を覆うように形成されている。パッド電極61はAl(アルミニウム)などの導電体からなり、ソース電極41およびショットキー電極81を介してSiC層91と電気的に接続されている。
炭化珪素半導体装置2は、MOSFET2A(第1のデバイス)と当該MOSFET2Aに隣接するSBD2B(第2のデバイス)とを含んでいる。MOSFET2Aはプレーナ型のMOSFETであって、SiC基板90とSiC層91とゲート酸化膜21とゲート電極31とソース電極41と層間絶縁膜51とパッド電極61とドレイン電極71とを含み、当該SiC層91にはドリフト領域92とボディ領域93とソース領域94とコンタクト領域95とが形成されている。SBD2Bは、SiC基板90とSiC層91とショットキー電極81とパッド電極61とドレイン電極71とを含み、当該SiC層91はドリフト領域92から構成されている。
MOSFET2Aは、基本的に上記MOSFET1Aと同様に動作する。すなわち、ゲート電極31に閾値電圧以上の電圧が印加されると、ボディ領域93において主面91Aに隣接する領域であるチャネル領域CH2に反転層が形成されてオン状態になり、当該チャネル領域CH2をキャリアが移動してソース電極41とドレイン電極71との間に電流が流れる。
上記炭化珪素半導体装置2では、ドリフト領域92における抵抗が1mΩcm以上と高く、耐圧が3kV以上になっている。そのためMOSFET2Aのオン抵抗Ronにおいてはチャネル抵抗Rchよりもドリフト抵抗Rdが支配的であり、MOSFET2Aのオン抵抗Ronはドリフト抵抗Rdの影響を受けて温度上昇とともに増加する。一方で、SBD2Bのオン抵抗Ronはドリフト抵抗Rdの影響を受けて温度上昇とともに増加する。そのため炭化珪素半導体装置2では、上記実施形態1に係る炭化珪素半導体装置1と同様にMOSFET2Aにおけるオン抵抗Ronの温度依存性とSBD2Bにおけるオン抵抗Ronの温度依存性とが同じ傾向になっている。
図17は、MOSFET2Aにおけるオン抵抗Ronの温度依存性の一例を示すグラフである。図18は、耐圧が2kV以下のプレーナ型MOSFET(比較例)におけるオン抵抗Ronの温度依存性を示すグラフである。図17および図18のグラフ中、横軸は温度(K)を示し、縦軸はオン抵抗(mΩcm)を示している。比較例のMOSFETにおけるオン抵抗Ronは温度上昇に伴い一旦低下した後に上昇する傾向を示すのに対し(図18)、MOSFET2Aにおけるオン抵抗Ronは温度上昇とともに単調に増加する(図17)。またSBD2Bのオン抵抗の温度依存性は、上記実施形態1のSBD1Bと同様に図16のグラフに示すような傾向を有する。MOSFET2Aにおけるオン抵抗Ronの温度依存性は上記実施形態1のMOSFET1Aと同様に、Ron∝ATα(1.5≦α≦2.1)、の関係式により表わされる。図17に示す近似曲線は、Ron=0.0006T1.7704、の関係式により表わされ、図18に示す近似曲線は、Ron=0.5444T0.5092、の関係式により表わされる。
以上のように、本実施形態に係る炭化珪素半導体装置2では、ドリフト領域92の抵抗が1mΩcm以上と高くなっている。これにより、MOSFET2Aのオン抵抗においてドリフト抵抗Rdが支配的になり、チャネル抵抗Rchの影響が相対的に小さくなる。そのため、上記炭化珪素半導体装置2によれば上記実施形態1の炭化珪素半導体装置1と同様に、MOSFET2Aのオン抵抗Ronの温度依存性をSBD2Bのオン抵抗Ronの温度依存性と同じ傾向にすることができる。
また上記本実施形態では、ドリフト領域92の抵抗を高くすることによりMOSFET2Aのオン抵抗Ronに対するチャネル抵抗Rchの寄与が小さくなっているが、これに限定されない。たとえばSiC層91の主面91Aを、上記実施形態1のトレンチTRの側壁面SWと同様に{0001}面に対して50°以上65°以下のオフ角を有する面にしてもよい。これにより、チャネル領域CH2を移動するキャリアの移動度が向上し、その結果MOSFET2Aのオン抵抗Ronに対するチャネル抵抗Rchの寄与を小さくすることができる。この場合チャネル領域CH2におけるキャリアの移動度は、上記実施形態1と同様に50cm/Vs以上であることが好ましい。またドリフト領域92の抵抗を1mΩcm以上とし、かつ主面91Aの{0001}面に対するオフ角を上記範囲にすることにより、オン抵抗Ronに対するチャネル抵抗Rchの寄与を一層小さくすることができる。
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。図10を参照して、上記炭化珪素半導体装置の製造方法では、まず工程(S130)として炭化珪素層形成工程が実施される。この工程(S130)では、図11を参照して、上記実施形態1の場合と同様にまずSiC基板90が準備され、その後SiC基板90の主面90A上においてエピタキシャル成長によりSiC層91が形成される。
次に、工程(S140)としてイオン注入工程が実施される。この工程(S140)では、図12を参照して、上記実施形態1の場合と同様にSiC層91にイオン注入されることにより、当該SiC層91内にドリフト領域92、ボディ領域93、ソース領域94およびコンタクト領域95が形成される。
次に、工程(S150)として活性化アニール工程が実施される。この工程(S30)では、図12を参照して、上記実施形態1の場合と同様にSiC基板90がアニールされ、SiC層91内の不純物領域において所望のキャリアが発生する。
次に、工程(S160)としてゲート酸化膜形成工程が実施される。この工程(S160)では、図13を参照して、上記実施形態1の場合と同様に酸素を含む雰囲気中においてSiC基板90が加熱されることにより主面11A上にゲート酸化膜21が形成される。その後、SiC層91とゲート酸化膜21との界面に窒素原子が導入される。
次に、工程(S170)としてゲート電極形成工程が実施される。この工程(S170)では、図13を参照して、上記実施形態1の場合と同様にしてゲート酸化膜21に接触するようにゲート電極31が形成される。
次に、工程(S180)として層間絶縁膜形成工程が実施される。この工程(S180)では、図13を参照して、上記実施形態1の場合と同様にしてゲート電極31およびゲート酸化膜21を覆うように層間絶縁膜51が形成される。
次に、工程(S190)としてソース電極形成工程が実施される。この工程(S190)では、図14を参照して、上記実施形態1の場合と同様にしてソース領域94に対してオーミック接触するソース電極41が形成される。
次に、工程(S200)としてショットキー電極形成工程が実施される。この工程(S200)では、図14を参照して、上記実施形態1の場合と同様にしてドリフト領域92に対してショットキー接触を形成するショットキー電極81が形成される。また、たとえばアルゴン雰囲気中において300℃〜500℃程度の温度でアニール処理することにより、ショットキーバリアハイトを1.0〜1.5eV程度に調整することができる。
次に、工程(S210)としてパッド電極形成工程が実施される。この工程(S210)では、図14を参照して、上記実施形態1の場合と同様にしてソース電極41およびショットキー電極81ならびに層間絶縁膜51を覆うようにパッド電極61が形成される。
次に、工程(S220)として裏面研削工程が実施される。この工程(S220)では、図9を参照して、上記実施形態1の場合と同様にしてSiC基板90の主面90Bに研削加工が施される。
次に、工程(S230)としてドレイン電極形成工程が実施される。この工程(S230)では、図9を参照して、上記実施形態1の場合と同様にしてSiC基板90の主面90B上において当該SiC基板90に対してオーミック接触を形成するドレイン電極71が形成される。上記工程(S130)〜(S230)が実施されることにより上記本実施形態に係る炭化珪素半導体装置2が製造され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素半導体装置は、より安定な動作が要求される炭化珪素半導体装置において、特に有利に適用され得る。
1,2 炭化珪素(SiC)半導体装置
1A,2A MOSFET
10,90 炭化珪素(SiC)基板
10A,10B,11A,11B,90A,90B,91A,91B 主面
11,91 炭化珪素(SiC)層
12,92 ドリフト領域
13,93 ボディ領域
14,94 ソース領域
15,95 コンタクト領域
16 埋め込みp領域
20,21 ゲート酸化膜
30,31 ゲート電極
40,41 ソース電極
50,51 層間絶縁膜
60,61 パッド電極
70,71 ドレイン電極
80,81 ショットキー電極
TR トレンチ
SW 側壁面
BW 底面
CH1,CH2 チャネル領域

Claims (7)

  1. 第1の主面および前記第1の主面と反対側の第2の主面を有し、前記第1の主面の一部および前記第2の主面を構成する第1導電型領域と前記第1導電型領域に接触する第2導電型領域とを含む炭化珪素層と、
    前記第1の主面に接触して配置される第1の電極および第2の電極と、
    前記第2の主面側に配置される第3の電極とを備え、
    前記第1導電型領域および前記第2導電型領域を含む前記炭化珪素層と、前記炭化珪素層に対してオーミック接触を形成するように前記第1の主面に接触して配置される前記第1の電極と、前記炭化珪素層と電気的に接続されるように前記第2の主面側に配置される前記第3の電極とを含むように第1のデバイスが形成され、
    前記第1導電型領域から構成される前記炭化珪素層と、前記炭化珪素層に対してショットキー接触を形成するように前記第1の主面に接触して配置される前記第2の電極と、前記炭化珪素層と電気的に接続されるように前記第2の主面側に配置される前記第3の電極とを含むように第2のデバイスが形成され、
    前記第1のデバイスにおけるオン抵抗の温度依存性は、前記第2のデバイスにおけるオン抵抗の温度依存性と同じ傾向である、炭化珪素半導体装置。
  2. 前記第1のデバイスにおける前記オン抵抗は温度上昇とともに増加し、
    前記第2のデバイスにおける前記オン抵抗は温度上昇とともに増加する、請求項1に記載の炭化珪素半導体装置。
  3. 前記炭化珪素層には、前記第1の主面側に開口し、前記第2導電型領域の一部を露出させる壁面を有するトレンチが形成されており、
    前記壁面は、前記炭化珪素層の{0001}面に対して50°以上65°以下のオフ角を有しており、
    前記第1のデバイスは、前記第2導電型領域において前記壁面に隣接する領域であるチャネル領域をキャリアが移動して動作する、請求項1または請求項2に記載の炭化珪素半導体装置。
  4. 前記第1の主面は、炭化珪素の{0001}面に対して50°以上65°以下のオフ角を有しており、
    前記第2導電型領域は、前記第1の主面の一部を構成し、
    前記第1のデバイスは、前記第2導電型領域において前記第1の主面に隣接する領域であるチャネル領域をキャリアが移動して動作する、請求項1または請求項2に記載の炭化珪素半導体装置。
  5. 前記チャネル領域における前記キャリアの移動度は、50cm/Vs以上である、請求項3または請求項4に記載の炭化珪素半導体装置。
  6. 前記第1導電型領域の抵抗は1mΩcm以上である、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記第1のデバイスにおける前記オン抵抗の前記温度依存性および前記第2のデバイスにおける前記オン抵抗の前記温度依存性は、前記オン抵抗をRon、前記第1のデバイスおよび前記第2のデバイスの動作温度をT、定数をAおよびαとした場合に、Ron∝ATα(1.5≦α≦2.1)、の関係式により表わされる、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置。
JP2013229254A 2013-11-05 2013-11-05 炭化珪素半導体装置 Pending JP2015090883A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013229254A JP2015090883A (ja) 2013-11-05 2013-11-05 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013229254A JP2015090883A (ja) 2013-11-05 2013-11-05 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2015090883A true JP2015090883A (ja) 2015-05-11

Family

ID=53194282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013229254A Pending JP2015090883A (ja) 2013-11-05 2013-11-05 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP2015090883A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
CN110349924A (zh) * 2019-06-23 2019-10-18 中国电子科技集团公司第五十五研究所 一种提升片内嵌入金刚石氮化镓晶体管热输运能力的工艺方法
JP2020038944A (ja) * 2018-09-05 2020-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、3相モータシステム、自動車並びに鉄道車両

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
GB2569497A (en) * 2016-09-23 2019-06-19 Dynex Semiconductor Ltd A power MOSFET with an integrated Schottky diode
GB2569497B (en) * 2016-09-23 2021-09-29 Dynex Semiconductor Ltd A power MOSFET with an integrated Schottky diode
JP2020038944A (ja) * 2018-09-05 2020-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、3相モータシステム、自動車並びに鉄道車両
CN110349924A (zh) * 2019-06-23 2019-10-18 中国电子科技集团公司第五十五研究所 一种提升片内嵌入金刚石氮化镓晶体管热输运能力的工艺方法

Similar Documents

Publication Publication Date Title
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9793392B2 (en) Semiconductor device
JP5192615B2 (ja) 炭化珪素半導体素子及びその製造方法
US10008592B1 (en) Semiconductor device
JP5577478B1 (ja) 半導体装置
JP6855700B2 (ja) 半導体装置およびその製造方法
JP7176239B2 (ja) 半導体装置
JP5994604B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5526291B1 (ja) 半導体装置及びその製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2017047286A1 (ja) 半導体装置
KR20140001947A (ko) 반도체 장치
JP2018182234A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015032614A (ja) 炭化珪素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP5669863B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006339508A (ja) 半導体装置およびその製造方法
JP2015090883A (ja) 炭化珪素半導体装置
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6441412B2 (ja) 半導体装置
JP2019096794A (ja) 半導体装置
WO2015076020A1 (ja) 半導体装置
JP2011199306A (ja) 半導体装置およびその製造方法
US20220393002A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device