JP2015086123A - 炭化珪素基板、炭化珪素基板製造方法、半導体素子 - Google Patents

炭化珪素基板、炭化珪素基板製造方法、半導体素子 Download PDF

Info

Publication number
JP2015086123A
JP2015086123A JP2013227890A JP2013227890A JP2015086123A JP 2015086123 A JP2015086123 A JP 2015086123A JP 2013227890 A JP2013227890 A JP 2013227890A JP 2013227890 A JP2013227890 A JP 2013227890A JP 2015086123 A JP2015086123 A JP 2015086123A
Authority
JP
Japan
Prior art keywords
plane
silicon carbide
parallel
substrate
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013227890A
Other languages
English (en)
Other versions
JP6244826B2 (ja
Inventor
弘幸 長澤
Hiroyuki Nagasawa
弘幸 長澤
眞希 末光
Maki Suemitsu
眞希 末光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2013227890A priority Critical patent/JP6244826B2/ja
Publication of JP2015086123A publication Critical patent/JP2015086123A/ja
Application granted granted Critical
Publication of JP6244826B2 publication Critical patent/JP6244826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】表面の欠陥密度を低減し、半導体素子の配置や面積に制限を及ぼすことの無い基板表面を提供し、かつ炭化珪素形成後においても転位の運動を制限する構造を付与する方法を提供する。【解決手段】立方晶炭化珪素基板11を用い、その主表面12を原子の最密面の一つに平行なものとし、表面12と平行な積層欠陥(SFP)13によって表面12と非平行な積層欠陥(SFN)14の端辺をなす転位16を不動化させ、表面12への露出を防ぐ。また、このような基板11を作製するため、立方晶炭化珪素基板11は下地となる基板の主表面に露出した原子の配置を受け継ぐエピタキシャル成長により形成され、特定の最密面に平行な面(P面)12を形成する工程と、いずれの最密面とも平行ではない面(N面)を形成する工程を含ませ、N面を形成する工程においては、N面の面積がP面12の面積を上回るようにして、SFP13の優先的な導入を図る。【選択図】図1

Description

本発明は、高機能半導体素子に用いられる炭化珪素基板に関するものである。特に、積層欠陥や転位などの構造欠陥を結晶内部に含みつつも、それらが結晶表面に露出することを阻み、半導体素子の安定動作を可能にすることを目的とする。
電力制御を高効率化させるために用いられる半導体素子の基板材料として、炭化珪素が用いられている。炭化珪素を用いると、その絶縁破壊電界強度の高さから、従来用いられているシリコン基板上よりも、低抵抗、かつ高耐圧で半導体素子を動作させることができる。しかしながら、炭化珪素基板にはシリコン基板よりも高密度の格子欠陥が含まれており、それらが半導体素子の性能に少なからず悪影響を及ぼす。たとえば、積層欠陥や転位などの構造欠陥は電流漏洩や絶縁破壊、あるいは順方向電圧の変動をもたらし、電力用半導体素子の性能や信頼性を著しく損なう。このため、半導体素子の基板として用いられる炭化珪素基板に対しては、欠陥密度の低減が望まれる。
以下には炭化珪素基板を形成する際の欠陥低減方法の従来例を述べる。
炭化珪素内の構造欠陥を低減させる方法としては、たとえば、特開2012-072034に述べられているように、貫通転位を含む基板において、その表面の(0001)面の法線方向を偏向させるとともに、その基板端部に積層欠陥を発生させ、その積層欠陥構造を(0001)面内に拡張させて貫通転位を阻む方法が知られている。本方法では、所定の位置に積層欠陥を設ける工程が必要であり、その積層欠陥を基板表面に拡張するための付加的な結晶成長工程が必要となる。また、意図的に設けられた積層欠陥が基板表面に露出して残留してしまうという問題も生ずる。さらに、基板表面の法線方向を[0001]方位から偏向させなければならないので、基板加工時に偏向角に依存した切断破片が生じるなどの無駄が発生する。
特開2011-207691に述べられているように、炭化珪素の種結晶を配置する台座に空洞を設け、その部分の放熱性を高めることによりマイクロパイプやらせん転位を発生させ、それ以外の領域における基底面転位や積層欠陥の発生を防ぐ方法も知られている。しかしながら、必然的に欠陥の密集箇所を基板内に形成することとなり、その領域を避けるような素子配置が強いられるので、半導体素子を製造する際の設計の自由度が損なわれるとともに、基板面積の利用効率が低減してしまい、素子のコストが増加してしまう。
特開2010-184833においては、貫通転位と[0001]軸の交差角度を22.5°以下とすることにより拡張転位への変換を抑制し、積層欠陥の発生を防いでいるが、立方晶炭化珪素においては、積層欠陥の発生するすべり面が1つに限られず、等価な4方位に平行であるため、貫通転位が積層欠陥に変換することを特定の面に対して抑制したとしても、他のすべり面上では抑制することができず、むしろ拡張を促進してしまう。
特開2007-318031においては、あらかじめ転位や積層欠陥の位置を特定し、それらの場所を避けるように半導体素子を配置することで、欠陥による悪影響を防いでいる。これは、特開2011-207691における問題点と同様に、半導体素子配置の自由度を損なうことを意味し、かつ、半導体素子の面積は配置された欠陥の間隔以下に制限されてしまうので、生産性や生産コストの増大につながる。
特開2001-247397においては、積層欠陥や刃状転位によって、らせん転位の軸方向に分断された炭化珪素単結晶を形成することにより電気的な異方性を抑制している。この方法により半導体素子特性の異方性は抑制されるものの、欠陥による特性劣化自体は避けがたく、半導体素子の性能向上やコスト低減にはつながらない。
炭化珪素内の積層欠陥を解消する手段としては、N.Hatta,T.Kawahara,K.Yagi、H.Nagasawa,S.Reshanov,A.Schoner,Mater.Sci.Forum 717−720(2012)pp.173−176(非特許文献1)に記載されているように、炭化珪素基板表面にライン アンド スペース加工を施し、その後にスペース部分の空隙が残るようにエピタキシャル成長を実施し、積層欠陥の伝播を空隙部分で終端する手段も知られている。ただし、この方法では隣接する空隙の間隔と空隙の高さの関係に一定の制限があるほか、空隙部分が実質的に基板の電気抵抗を増加させること、そして空隙間では転位が自由に運動し積層欠陥を空隙間隔まで拡大してしまうという問題がある。
T.Kawahara,N.Hatta,K.Yagi、H.Uchida,M.Kobayashi,M.Abe,H.Nagasawa,B.Zpppelius,G.Pensl:Materials Science Forum Vols.645−648、(2010)、pp.339−342(非特許文献2)に述べられているように、半導体素子の特性を劣化させる要因は、pn接合を横切る積層欠陥密度であることが知られており、逆バイアス時のリーク電流は積層欠陥密度の5乗に比例するので、実用的な半導体素子を得るためには、積層欠陥密度を100/cm以下まで低減しなければならない。
特開2012-072034 特開2011-207691 特開2010-184833 特開2007-318031 特開2001-247397
H.Hatta, T.Kawahara,K.Yagi、 H.Nagasawa, S.Reshanov, A.Schoner ,Mater.Sci.Forum 717−720(2012)pp.173−176 T.Kawahara,N.Hatta, K.Yagi、H.Uchida,M.Kobayashi, M.Abe, H.Nagasawa, B.Zpppelius, G.Pensl:Materials Science Forum Vols.645−648、(2010)、pp.339−342
本発明は上記問題点を鑑みてなされたものであり、立方晶炭化珪素の成長に先立って、積層欠陥の発生個所を特定する工程を必要とせず、かつ立方晶炭化珪素の表面に特定の欠陥密集箇所を設けることなく全表面の欠陥密度を低減し、半導体素子の配置や面積に制限を及ぼすことの無い基板表面を提供し、かつ炭化珪素材料の無駄を省き、炭化珪素形成後においても転位の運動を制限する構造を付与することを目的とするものである。
上記目的を達成するために、本発明は、以下の構成と手段を有する。
(構成1)炭素と珪素の共有結合からなる結晶格子によって形成される板状の立方晶炭化珪素基板であり、その主表面は原子の最密面の一つに平行であり、その基板内部には最密面と平行な複数の積層欠陥を含んでおり、かつ、表面と平行な積層欠陥(SFP)と表面と平行ではない積層欠陥(SFN)を含んでおり、SFNの端辺をなす転位は不動転位であることを特長とする炭化珪素基板。(構成2)構成1記載の炭化珪素基板であり、SFNの端辺をなす不動転位はSFPに接していることを特長とする炭化珪素基板。(構成3)構成1、ならびに構成2記載の炭化珪素基板であり、基板の表面はSi極性の最密面からなることを特長とする炭化珪素基板。(構成4)一つ以上のpn接合と2つ以上の電極を有する半導体素子であり、その素子が構成1から3記載の炭化珪素基板上に形成されており、かつ、そのpn接合の主接合が基板の主表面に略平行であることを特長とする半導体素子。(手段1)構成1から3記載の炭化珪素基板を製造する手段であり、その炭化珪素基板は下地となる基板の主表面に露出した原子の配置を受け継ぐエピタキシャル成長により形成され、特定の最密面に平行な面(P面)を形成する工程と、いずれの最密面とも平行ではない面(N面)を形成する工程を含む。(手段2)手段4記載の炭化珪素基板の製造方法であり、N面を形成する工程においては、N面の面積がP面の面積を上回ることを特長とする。
結晶の表面は、原子が2次元平面上で規則的に並んでいるが、単位面積当たりの原子密度が最も高い結晶面は最密面と呼ばれる。そして、立方晶炭化珪素結晶には複数の等価な最密面が含まれている。それらは{111}面群に属する8つの等価な面であり、Si極性の(111)、(−1−11)、(1−1−1)、(−11−1)面とC極性の(−1−1−1)、(−111)、(1−11)、(11−1)面に分けられる。
最密面は、その面の垂直方向に周期的な順序で積層しており、各面の格子点の配置をそれぞれA,B、Cと定義した場合、たとえば...ABCABC...など3回周期の積層順序を示すのが立方晶の特長である。
ここで、周期的な積層順序が不正となった面が積層欠陥と呼ばれ、それらは最密面上に平行に広がる。したがって、積層欠陥は特定の最密面に対して垂直方向に見出すことができる。たとえば、[111]方位に対して、本来、...ABCABCABC...という積層順序をとるべきところが、...ABCACBABC...のように本来の周期性を乱すような積層順序が現れた箇所が積層欠陥である。この場合、積層欠陥は最密面の一つである(111)面内に広がる。
結晶内における積層欠陥の端辺は部分転位であり、この構造がショックレー型(積層欠陥の端面をなす部分転位が、その積層欠陥と平行に運動することを特長とする転位)である場合には転位が結晶内を移動して積層欠陥を拡大する。したがって、積層欠陥の拡大を防ぐためには、転位を不動化する必要がある。
ここで、図1を用いて本発明の効果を説明する。 11は立方晶炭化珪素基板の断面であり、その表面12は最密面の一つである(111)面に相当する。この炭化珪素基板には(111)面と平行な積層欠陥(13)と(111)面とは平行ではない積層欠陥(14)が含まれており、それぞれをSFP,SFNと名付ける。SFPの端辺(15)とSFNの端辺(16)は部分転位である。
転位はそれぞれの積層欠陥に平行な最密面に沿って移動するので、その最密面を不連続にすれば転位の移動が妨げられ積層欠陥の拡大を防ぐことができる。すなわち、ある特定の最密面の連続性を妨げるには、これと平行ではない積層欠陥を発生させれば良い。たとえば(−1−11)面、(1−1−1)面、(−11−1)面の結晶格子の連続性をSFPによって分断することで、SFNの拡大を防ぐことができる。この場合、SFNの端をなす転位(16)はSFPとの会合部において不動化し、SFPを貫通して表面(12)に到達することはない。
一方、SFPの端辺をなす転位(15)が不動転位でないとしても、 それらは表面(12)と平行方向に移動するのみであり、表面に到達することが無い。したがって、本発明が提供する構造を採用すれば、積層欠陥を含まない立方晶炭化珪素表面を得ることができる。
上記した構造を具現化するには、特定の最密面(たとえば(111)面)を主表面とする立方晶炭化珪素の結晶内に、SFPを意図的に導入し、それを拡大すれば良い。すると、SFN(たとえば(−1−11)面に平行な積層欠陥)の端辺が表面と平行な積層欠陥との会合部において不動化し、それらが(111)表面に露出する頻度が低減する。言い換えるならば、SFPの密度、または面積を増加させるほど、表面に到達するSFNの面密度が減少する。
SFNが基板の表面から発生する場合、その発生頻度と拡大速度は表面の極性に依存する。たとえば、(111)Si面にSFNが発生する場合、SFNの表面はC極性面を露出する。ただし、C面の表面エネルギーはSi面の表面エネルギーよりも高いので、C面の面積を縮小する作用が働き、SFNの拡大は阻まれる。一方、(−111)C面にSFNが発生した場合、SFNの表面はSi極性面を露出するため、SFNは拡大する。このため、本発明が提供するように、表面の最密面の極性をSi面とすることで、SFNの拡大を阻み、本発明の効果を最大限に発揮させ、基板表面における積層欠陥密度を低減できる。
本発明による立方晶炭化珪素基板製造法は、SFPの発生と拡大を促進するとともに、SFNを不動化するための手段を提供する。たとえば、平坦な(111)面を表面とする立方晶炭化珪素基板において、SFPを意図的に発生させようとしても、表面には転位の発端となるような(111)面と非平行な面が存在しないため、転位を発生させることができない。なぜならば、転位は結晶内に端点を有することができないからである。 しかし、本発明の請求項4が提供する立方晶炭化珪素基板製造法は特定の最密面(P面)と平行ではないN面を設けているので、P面と平行移動する転位の発端を表面に形成しSFPの密度を増加させることができる。また、請求項5においては、N面がP面の面積を上回るとしているので、SFNに対しSFPの発生頻度を増加せしめ、P面上におけるSFNの密度を極小化させる。
本発明により立方晶炭化珪素基板表面の積層欠陥密度が低減すると、その基板上に設けられた半導体素子の特性が向上する。たとえば、非特許文献2に述べられているように、半導体素子の特性を劣化させる要因は、pn接合を横切る積層欠陥密度であることが知られており、逆バイアス時のリーク電流は積層欠陥密度の5乗に比例することが知られているので、本発明の請求項6が提供するように、pn接合の主接合をSFPに平行な最密面に限定すれば、pn接合を横切るようなSFNの密度が低くなり、リーク電流密度が抑制された好ましい半導体素子を得ることが可能となる。
本発明の構成1を示す立方晶炭化珪素(111)基板の断面構造 形態1を示すSi(111)微傾斜基板上の立方晶炭化珪素の断面構造 形態1による積層欠陥密度の炭化珪素膜厚依存性 形態2によるピットを有するSi(111)上の立方晶炭化珪素 形態2による積層欠陥密度の炭化珪素膜厚依存性 形態3による積層欠陥密度の炭化珪素膜厚依存性
以下に本発明を実施するにあたっての形態を述べる。
形態1:
本発明による立方晶炭化珪素基板を形成するには、特定の最密面に平行な積層欠陥(SFP)を優先的に拡大し、その他の最密面に平行な積層欠陥(SFN)の端面をSFPで終端しなければならない。SFPを優先的に拡大する手段として、微傾斜を有する基板上でのエピタキシャル成長を採用することができる。
たとえば、図2が示す断面図にあるように、[−1−12]方位に微傾斜を有するSi(111)基板(21)上に立方晶炭化珪素(22)をエピタキシャル成長する。本形態では、この[−1−12]方位に微傾斜を有する(111)面(23)がN面に相当する。Si基板表面(23)の包絡線(24)は本来の(111)面(25)からθの傾斜角で[−1−12]方位に偏向する。θは0.5度から30度の範囲から選ぶことができ、望ましくは1度から20度、さらに望ましくは4度から20度の範囲である。傾斜角度が低い場合には、SFP(26)とSFN(27)の密度差が少なくなり、本発明による積層欠陥の拡張抑制効果が発現しなくなる。また、微傾斜角度が大きくなると、Si基板と炭化珪素の界面で発生する積層欠陥の密度が高くなり、本発明の効果が発現したとしても、炭化珪素表面に露出する積層欠陥密度が高くなるためである。
Si基板上に立方晶炭化珪素をエピタキシャル成長する場合においては、CVD(化学的気相堆積法)、MBE(分子線エピタキシー法)、LPE(液相エピタキシー法)などを用いることができるが、いずれにしてもSi源とC源の供給量を個々に調整できることが望ましく、さらにはガスとしてその流量を精密に調整してSi源とC源の供給比率を変化させることが望ましいのでCVD法が最適である。CVD法は常圧で実施しても、減圧で実施しても良いが、インクルージョンの発生頻度を下げる点では、減圧CVDを用いるほうが望ましい。
減圧CVDにおいては、モノメチルシラン(MMS)、ジメチルシラン(DMS)、トリメチルシラン(TMS)の他、Si源のガスとしてシラン系、塩化シラン系のガスを用いることができる。本発明の効果を発現させるためには、厚膜のエピタキシャル成長が望ましいので、低温で結晶の成長速度を向上させられる塩化シラン系のガスが望ましい。一方、炭素源のガスとしては炭化水素を用いることができる。特に、結晶成長速度を向上させる点では、炭素とSiの反応を促進する必要があるので、反応性の高い不飽和炭化水素を用いることが望ましい。さらに望ましくは、アセチレンを用いることで、結晶の成長速度を向上させることができる。なぜならば、いかなる不飽和炭化水素を用いたとしても、炭化珪素形成に至る直前の反応前駆体はアセチレンになるからである。
エピタキシャル成長の開始に当たっては、Si基板温度を1350度以上まで昇温し、炭素の原料ガスとSi源の原料ガスを供給して立方晶炭化珪素をSi基板上に析出させる。炭化珪素の成長速度は原料の供給量や供給量比、そして圧力で制御される。原料ガスの流量と流量比、圧力を固定したうえで、ガスの供給時間を制御することにより所望の厚さのエピタキシャル成長層を得る。エピタキシャル成長に伴い、炭化珪素内には積層欠陥(26,27)が拡大する。積層欠陥はSi基板と炭化珪素の界面や表面が発端となって発生するが、すべては等価な4つの最密面に平行に広がる。立方晶炭化珪素内の等価な最密面は(111)面、(−1−11)面、(1−1−1)面、(−11−1)面であるが、(111)面に平行な積層欠陥が導入されるべき面積は全表面積のsin(θ)のみであり、たとえば、θ=2度の場合には(111)面(N面)に対する(−1−11)面(P面)の面積は3.5%となり、SFP(26)を優先的に発生させることができる。
ところで、微傾斜θの影響により、(−1−11)面、(1−1−1)面、(−11−1)面のそれぞれに平行な積層欠陥の発生頻度には差異が生じる。すなわち、(−1−11)面に平行な積層欠陥(SFP)(26)が他の積層欠陥(SFN)(27)の拡大を遮る確率が、他の積層欠陥によって遮られる確率を上回るようになる。なぜならば、図2に示されるように、積層欠陥の起点が表面であっても界面であっても、SFPがSFNを優先的に妨げるような配置になるためである。この結果、SFNはSFPとの接合部に不動転位(28)を形成して終端される。
次に、本形態による積層欠陥の低減効果を示す。たとえば、無傾斜(θ=0)の(111)面を仮定し、隣接する積層欠陥同士が単位膜厚あたり会合する確率をηとする。次に、傾斜角θの(111)面を想定すると、SFPが、SFNと単位膜厚あたり会合して終端する確率は、単位膜厚の倍数nに応じて、η・(1+sin(θ))・nとなる。したがって、炭化珪素の膜厚を増加させるほど、SFPの密度がSFNの密度を上回るようになる。たとえば、Si基板と炭化珪素の界面において400万個の積層欠陥が発生するとし、1マイクロメートル当たりのηを20%とし、θを4度とした場合、図3に示されるように、膜厚100マイクロメートルにて、SFNの密度は3/cmになる。一方、SFPの密度は47000/cmまでしか低減しない。ただし、(−1−11)面(29)を表面とするように立方晶炭化珪素を切断すれば、実質的に積層欠陥密度3/cmの立方晶炭化珪素基板を得ることができる。
上記の構成において、100マイクロメートル以上、かつ所望の基板直径に匹敵するほどの厚膜炭化珪素をエピタキシャル成長する。その後、成長した結晶を(−1−11)面(29)に平行に切断し、(−1−11)面を表面とする板を得る。本形態では、この(−1−11)面を表面とする面がP面に相当する。たとえば、(−1−11)面が[−1−12]方位にθ度傾斜したN面を用いるのであれば、(111)面と(−1−11)面のなす角が70.6度なので、エピタキシャル成長した表面に対して(70.6+θ)度の角度で切込みを入れれば、P面を表面とする立方晶炭化珪素基板を得ることができる。この場合、ほぼすべてのSFNはSFPに終端されるので、結晶表面に到達することができなくなる。一方、SFPは表面に平行に拡大するのみであり、表面の積層欠陥密度を増やす要因とはならないので、積層欠陥密度の低減された立方晶炭化珪素基板を得ることができる。
本形態では、最密面からθ度偏向した立方晶炭化珪素表面を形成した段階では、N面の面積が所望するP面の面積を上回っており、その結果としてP面とSFPの密度がSFNを上回るようになることが特長である。
非特許文献2に示されるように、pn接合の漏洩電流密度は積層欠陥密度の5乗に比例するので、本形態で得られた立方晶炭化珪素基板を用いて、pn接合が(−1−11)面と平行になるように半導体素子を形成すると、逆バイアス時の電流漏洩値は、本発明を適用しない場合に比べて2.43x10−28倍となり、実用的な半導体素子を得ることが可能となる。
本形態では基板としてSi(111)微傾斜面を用いたが、立方晶系の結晶の最密面であり、立方晶炭化珪素のエピタキシャル成長温度に耐える基板であれば、本形態と同様の効果が得られる。
また、基板の微傾斜方向は[−1−12]方位としたが、この方位に限定する必要はなく、いずれかの最密面からみて傾斜した面を用いれば、特定の積層欠陥密度がその他を上回るようになるので、本形態と同様の効果が得られる。
傾斜角θについては必ずしも4度とする必要はないが、界面で発生する積層欠陥密度は1/cos(θ)に概ね比例するため、θを大きな値にすることは好ましくなく、30度以下、さらに望ましくは20度以下とすることが望ましい。
形態2:
図4に示すように、傾斜を有さないSi(111)基板(41)の表面に、3角錐状のピットを形成する。ただし、ピットの側壁(42,43)は(−1−11)面(44)、(1−1−1)面(45)、(−11−1)面(図中には示されていない)のそれぞれから表面方向に偏向角φを有する。
ただし、それぞれの側壁が(111)面となす角は70.6度を上回るようにφを選択することが望ましく、φの値は0.5度から19.4度の範囲から選ぶことができ、望ましくは1度から19.4度の範囲である。φが低い場合には、SFPとSFNの密度差が少なくなり、本発明による積層欠陥の拡張抑制効果が発現しなくなる。また、φが19.4度を上回ると、側壁が基板に対してオーバーハングとなり、加工が困難となる。
ピットを形成するにあたっては、フォトリソグラフィー工程とドライエッチング工程を用いることができ、ドライエッチング時の選択比を適宜調整すれば、所望の角度φを得ることができる。ピット開口部の辺の長さは適宜選ぶことができるが、短いほどSiC成長中にピットが埋没しやすく、SFPとSFNの密度差を大きくすることが難しいこと、一方、開口部の辺が長い場合にはSi基板上に成長すべき立方晶炭化珪素の膜厚を厚くしなければ連続した膜が得られなくなるとともに、ピット形成のためのエッチング時間が長くなることから、望ましくは20マイクロメートル以上500マイクロメートル以下、さらに望ましくは50マイクロメートル以上、100マイクロメートル以下が好ましい。ピット同士はできる限り隣接させ、(111)の面積を極小化させることが望ましい。次いで、この基板表面に形態1と同様な方法で立方晶炭化珪素(46)をエピタキシャル成長すると、Si基板のピット形状を引き継ぎ、炭化珪素表面にもピットが形成されるが、そのピットを形成するそれぞれの斜面がN面に相当する。そして、炭化珪素の表面からは(111)面に平行な積層欠陥(SFP)(47)と、(111)面と平行ではない積層欠陥(SFN)(48)が発生する。ただし、形態1と同様、偏向角φとSiC膜厚に応じて、SFPがSFNよりも優先的に拡大し、不動転位によってSFNの拡大を阻む。
たとえば、一辺75マイクロメートルの開口部を有するピットで覆われたSi(111)面を想定し、Si基板と炭化珪素の界面において400万個の積層欠陥が発生するとし、φを19.4度とした場合、図5に示されるように、膜厚73マイクロメートルの厚膜にて、SFPの密度は410000/cm、SFNの密度は7/cmの立方晶炭化珪素基板が得られる。
次いで、ピットの深さを上回る程度の厚さ(たとえば、一辺75マイクロメートルのピット上に100マイクロメートルの厚さ)の炭化珪素をエピタキシャル成長すれば、基板全面で連続した立方晶炭化珪素を得ることができる。そしてダイヤモンドスラリーなどを用いてその基板表面を研磨すると(111)面に平行な面が得られる。この面が本発明のP面に相当する。炭化珪素基板内にはSFPが残留するが、それらは表面に平行に拡大し、表面に到達することがないので、実施的に積層欠陥密度7/cm以下の立方晶炭化珪素基板を得ることができる。
この基板を用いて、pn接合が表面と平行になるように半導体素子を形成すると、形態1と同様、逆バイアス下でのpn接合における漏洩電流密度値は本発明を適用しない場合に比べて、1.67x10−26倍となり、実用的な半導体素子を得ることが可能となる。
本形態では、Si(111)面上に設けるピットの側面を最密面から偏向させて立方晶炭化珪素をエピタキシャル成長することで、立方晶炭化珪素(111)面上に露出する積層欠陥密度を低減できることを示したが、基板は必ずしもSiである必要はなく、立方晶炭化珪素と同様の原子配置の最密面を有する単結晶基板から適宜選べばよい。また、ピットの加工法に関してはフォトリソグラフィーやドライエッチングに限る必要はなく、最密面から偏向したピット側壁が得られるかぎり、機械加工を用いても本形態と同様の効果が得られる。
ただし、ピットの側壁がN面に相当するので、その面積を増やすほどSFPの密度がSFNを上回るようになる。積層欠陥の低減効果はN面とP面の面積比に比例するので、少なくともN面がP面の面積を上回ることが本発明の効果を発現させるための必要条件となる。
形態3:
傾斜を有さないSi(111)基板の表面に形態1と同様な方法で立方晶炭化珪素をエピタキシャル成長させる。この際、立方晶炭化珪素の(111)表面はSi極性面に相当するので、エピタキシャル成長中にシリコンが十分に供給されていれば、平滑な表面が得られる。しかし、その表面は最密面である(111)面(P面)に平行であるため、(111)面に平行な積層欠陥(SFP)の密度は、(111)面に非平行な積層欠陥(SFN)の密度を下回り、SFNの拡大を阻止することができなくなる。そこで、シリコンの供給量を炭素の供給量に比べて減らすこと(あるいは炭素の供給量をシリコンの供給量に比べて増やすこと)でSi極性面の成長速度を高め、(111)面から等価な3方位([2−1−1]方位、[−1−12]方位、[−12−1]方位)に偏向した側面を有する三角錐状の突起を有する立方晶炭化珪素表面を得る。この際、シリコンと炭素の供給量を適宜調整すれば、(−111)、(1−11)、(11−1)面に対する側壁の偏向角γを調整することができる。側壁は形態2のピット側壁に相当し、γは形態2のφに相当する。したがって、この側壁においては(111)面に平行な積層欠陥(SFP)を容易に導入することが可能となり、たとえば、底辺75マイクロメートルの三角錐状の突起を想定し、炭化珪素中には単位長さあたり400万個の積層欠陥が含まれていたと仮定し、γを15度とした場合、図6に示されるように、膜厚73マイクロメートルの立方晶炭化珪素をさらに成長することにより、SFP密度は290000/cm、SFN密度は35/cmの立方晶炭化珪素基板を得ることができる。
さらに三角錐状の突起の高さに相当するほどの炭化珪素膜を成長した後、ダイヤモンドスラリーなどを用いてその表面を研磨すると(111)面に平行な表面が得られる。この面が本発明のP面に相当する。残留したSFPは表面に平行なので、いかにその密度が高いとしても表面に露出することはなく、実質的に積層欠陥密度35/cm以下の立方晶炭化珪素基板を得ることができる。
この基板を用いて、pn接合が(111)面と平行になるように半導体素子を形成すると、形態1と同様、漏洩電流値は積層欠陥密度の5乗に比例するので、逆バイアス時のpn接合における漏洩電流密度は、本発明を適用しない場合に比べて5.25x10−23倍となり、実用的な半導体素子を得ることが可能となる。
本形態では基板としてSi(111)面を用いたが、これと同様の立方晶系の最密面を有し、炭化珪素のエピタキシャル成長温度に耐える基板であれば、本形態と同様の効果が得られる。
また、三角錐状の突起形成法に関しては、必ずしもSi極性面成長速度の高い条件でエピタキシャル成長を実施する必要はなく、ひとたび平滑な(111)面を形成してから、それをフォトリソグラフィーやドライエッチング、または機械加工によって三角錐状の突起となるように加工しても良い。ただし、三角錐の側壁がN面に相当するので、その面積を増やすほどSFPの密度がSFNを上回るようになる。このため、三角錐状の突起同士は極力隣接させ、N面の面積がP面の面積を上回るようにすることが本発明の効果を確実にする。
11:立方晶炭化珪素(111)基板の断面
12:立方晶炭化珪素(111)基板の表面(P面)
13:P面に平行な積層欠陥(SFP)
14:P面に平行ではない積層欠陥(SFN)
15:SFPの端辺を終端する転位
16:SFNの端辺を終端する不動転位
21:Si(111)微傾斜基板の断面
22:Si(111)微傾斜基板上にエピタキシャル成長した立方晶炭化珪素の断面
23:Si(111)微傾斜基板上にエピタキシャル成長した立方晶炭化珪素の表面(N面)
24:Si(111)微傾斜基板上にエピタキシャル成長した立方晶炭化珪素の表面の包絡線
25:(111)面に平行な面
26:P面に平行な積層欠陥(SFP)
27:P面に平行ではない積層欠陥(SFN)
28:SFNの短辺を終端する不動転位
29:P面に平行な最密面
θ:Si基板表面と(111)面のなす角
φ:Si基板表面の包絡線がP面となす角
41:Si(111)基板の断面
42、43:Si(111)基板表面に形成されたピット側壁
44:(−1−11)面
45:(1−1−1)面
46:立方晶炭化珪素断面
47:(111)面に平行な積層欠陥(SFP)
48:(111)面と平行ではない積層欠陥(SFN)
φ:Si(111)基板表面に形成されたピット側壁が最密面となす角

Claims (6)

  1. 炭素と珪素の共有結合からなる結晶格子によって形成される板状の立方晶炭化珪素基板であり、その主表面は原子の最密面の一つに平行であり、その基板内部には最密面と平行な複数の積層欠陥を含んでおり、かつ、表面と平行な積層欠陥(SFP)と表面と平行ではない積層欠陥(SFN)を含んでおり、SFNの端辺をなす転位は不動転位であることを特長とする炭化珪素基板。
  2. 請求項1記載の炭化珪素基板であり、SFNの端辺をなす不動転位はSFPに接していることを特長とする炭化珪素基板。
  3. 請求項1または2記載の炭化珪素基板であり、基板の表面はSi極性の最密面からなることを特長とする炭化珪素基板。
  4. 請求項1、2、または3記載の炭化珪素基板を製造する方法であり、その炭化珪素基板は下地となる基板の主表面に露出した原子の配置を受け継ぐエピタキシャル成長により形成され、特定の最密面に平行な面(P面)を形成する工程と、いずれの最密面とも平行ではない面(N面)を形成する工程を含むことを特長とする炭化珪素基板製造方法。
  5. 請求項4記載の炭化珪素基板の製造方法であり、N面を形成する工程においては、N面の面積がP面の面積を上回ることを特長とする炭化珪素基板製造方法。
  6. 一つ以上のpn接合と2つ以上の電極を有する半導体素子であり、その素子が請求項1、2、または3記載の炭化珪素基板上に形成されており、かつ、そのpn接合の主接合が基板の主表面に略平行であることを特長とする半導体素子。
JP2013227890A 2013-11-01 2013-11-01 炭化珪素基板、炭化珪素基板製造方法、半導体素子 Active JP6244826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013227890A JP6244826B2 (ja) 2013-11-01 2013-11-01 炭化珪素基板、炭化珪素基板製造方法、半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013227890A JP6244826B2 (ja) 2013-11-01 2013-11-01 炭化珪素基板、炭化珪素基板製造方法、半導体素子

Publications (2)

Publication Number Publication Date
JP2015086123A true JP2015086123A (ja) 2015-05-07
JP6244826B2 JP6244826B2 (ja) 2017-12-13

Family

ID=53049307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013227890A Active JP6244826B2 (ja) 2013-11-01 2013-11-01 炭化珪素基板、炭化珪素基板製造方法、半導体素子

Country Status (1)

Country Link
JP (1) JP6244826B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152470B2 (en) 2019-02-04 2021-10-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate
CN115003866A (zh) * 2020-01-29 2022-09-02 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319501B2 (ja) 2019-10-09 2023-08-02 株式会社東芝 基板の製造方法、半導体装置の製造方法、基板及び半導体装置
JP7292175B2 (ja) 2019-10-16 2023-06-16 株式会社東芝 半導体装置
JP7319502B2 (ja) 2020-01-09 2023-08-02 株式会社東芝 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
US11973116B2 (en) 2021-05-10 2024-04-30 Kabushiki Kaisha Toshiba Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226300A (ja) * 2000-04-07 2002-08-14 Hoya Corp 炭化珪素およびその製造方法
WO2012067105A1 (ja) * 2010-11-15 2012-05-24 Hoya株式会社 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226300A (ja) * 2000-04-07 2002-08-14 Hoya Corp 炭化珪素およびその製造方法
WO2012067105A1 (ja) * 2010-11-15 2012-05-24 Hoya株式会社 炭化珪素基板、半導体素子ならびに炭化珪素基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152470B2 (en) 2019-02-04 2021-10-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate
CN115003866A (zh) * 2020-01-29 2022-09-02 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件的制造方法
CN115003866B (zh) * 2020-01-29 2024-05-03 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件的制造方法

Also Published As

Publication number Publication date
JP6244826B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
JP6244826B2 (ja) 炭化珪素基板、炭化珪素基板製造方法、半導体素子
JP6090998B2 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
JP5458509B2 (ja) 炭化珪素半導体基板
JP5345499B2 (ja) 化合物単結晶およびその製造方法
JP5140415B2 (ja) 積層欠陥核生成部位を低減するリソグラフィ方法および積層欠陥核生成部位を低減した構造
KR20060123409A (ko) 탄화규소 반도체 소자 및 그 제조 방법
JP2007013154A (ja) 半導体デバイス及びその製作方法
JP2008311541A (ja) 炭化珪素半導体基板の製造方法
TW201005136A (en) Epitaxial growth on low degree off-axis silicon carbide substrates and semiconductor devices made thereby
JPWO2012067079A1 (ja) 炭化珪素基板ならびに半導体素子
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
JP4853364B2 (ja) SiC単結晶エピタキシャル薄膜の成長方法
US11404269B2 (en) Single crystal substrate with undulating ridges and silicon carbide substrate
WO2018211737A1 (ja) SiCエピタキシャルウエハおよびその製造方法
JP5545310B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置
CN109155239A (zh) 碳化硅外延基板及碳化硅半导体装置
von Känel et al. Defect reduction in epitaxial 3C-SiC on Si (001) and Si (111) by deep substrate patterning
JP6295537B2 (ja) 炭化珪素基板ならびに半導体素子
JP5527767B2 (ja) 炭化珪素単結晶の製造方法
CN115552630B (zh) SiC层叠体、其制造方法和半导体器件
JP6054884B2 (ja) 半導体素子及び半導体結晶成長法
JP5641535B2 (ja) 炭化珪素単結晶の製造方法
CN111584350B (zh) 一种SiC外延沟槽的填充方法及该方法制备得到的沟槽填充结构
JP5669134B2 (ja) 炭化珪素単結晶の製造方法
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170511

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170705

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170830

TRDD Decision of grant or rejection written
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150