JP2015070349A - 画像読取装置、画像形成装置 - Google Patents

Abstract

【課題】光電変換部から出力されるアナログ信号の振幅制限後のばらつきを抑制することのできる画像読取装置及び画像形成装置を提供すること。【解決手段】画像読取装置は、原稿からの反射光の光量に応じたアナログ信号を出力するＣＣＤ２６と、電源に接続されるエミッタ端子、グランドに接続されるコレクタ端子、及び前記アナログ信号が入力されるベース端子を有するＰＮＰ型トランジスターＴｒ２と、前記ＰＮＰ型トランジスターの前記エミッタ端子から出力される前記アナログ信号に基づく処理を実行するＡＦＥ２８とを備える。【選択図】図３

Description

本発明は、原稿から画像データを読み取る画像読取装置及び画像形成装置に関する。

スキャナーなどの画像読取装置では、光源から原稿に光が照射されたときの反射光に基づいて画像データが読み取られる。具体的に、画像読取装置では、原稿からの反射光がＣＣＤ等の光電変換部でアナログ信号に変換され、そのアナログ信号がＡＦＥ回路（アナログフロントエンド回路）でデジタル信号に変換される。

一方、このような画像読取装置において、原稿として立体的な鏡面又は貴金属などを含む読取対象物から画像データが読み取られる場合、光源から照射された光が読取対象物で全反射して光電変換部に入射することがある。このような反射光は、通常の原稿からの反射光と比較して数倍の強度を有することがある。そのため、光電変換部から出力されるアナログ信号が、ＡＦＥ回路の入力レンジを超えた過大な振幅を有するものとなり、異常画像の発生又はＡＦＥ回路の誤作動の原因となる。これに対し、光電変換部から出力されるアナログ信号の過大な振幅をダイオードを用いて制限する技術が知られている（例えば、特許文献１参照）。

特開２００６−２７０９０１号公報

しかしながら、ダイオードを用いてアナログ信号の振幅を制限する構成では、ダイオードの個体誤差又は温度変化などに起因して振幅制限後のアナログ信号のばらつきが大きくなる。一方、画像読取装置における画像読取の高速化を図る場合、光電変換部から出力されるアナログ信号の振幅が小さくなり、ＡＦＥ回路のダイナミックレンジが小さくなる。そのため、振幅制限後のアナログ信号のばらつきが大きい構成では、画像読取装置における画像読取の高速化が阻害される。

本発明の目的は、光電変換部から出力されるアナログ信号の振幅制限後のばらつきを抑制することのできる画像読取装置及び画像形成装置を提供することにある。

本発明の一の局面に係る画像読取装置は、光電変換部と、ＰＮＰ型トランジスターと、信号処理部とを備える。前記光電変換部は、原稿からの反射光の光量に応じたアナログ信号を出力する。前記ＰＮＰ型トランジスターは、電源に接続されるエミッタ端子、グランドに接続されるコレクタ端子、及び前記アナログ信号が入力されるベース端子を有する。前記信号処理部は、前記ＰＮＰ型トランジスターの前記エミッタ端子から出力される前記アナログ信号に基づく処理を実行する。

本発明の他の局面に係る画像形成装置は、前記画像読取装置及び画像形成部を備える。前記画像形成部は、前記画像読取装置で読み取られた画像データに基づいて画像を形成する。

本発明によれば、光電変換部から出力されるアナログ信号の振幅制限後のばらつきを抑制することができる。

本発明の実施の形態に係る画像形成装置の概略構成図。 本発明の実施の形態に係る画像形成装置の画像読取部の構成を示すブロック図。 本発明の実施の形態に係る画像形成装置の信号制限部の構成を示す図。 本発明の実施の形態に係る画像形成装置の信号制限部における信号の波形変化を示す図。

以下添付図面を参照しながら、本発明の実施の形態について説明し、本発明の理解に供する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

［画像形成装置１０の概略構成］
まず、図１を参照しつつ、本発明の実施の形態に係る画像形成装置１０の概略構成について説明する。図１に示すように、前記画像形成装置１０は、ＡＤＦ１、画像読取部２、画像形成部３、給紙部４、制御部５、及び操作表示部６を備える。前記画像形成装置１０は、原稿から画像データを読み取るスキャン機能と共に、プリンター機能、ファクシミリー機能、又はコピー機能などの複数の機能を有する複合機である。なお、前記画像形成装置１０において、前記画像読取部２及び前記制御部５を備える構成が本発明に係る画像読取装置の一例である。また、本発明は、スキャナー、ファクシミリー装置、及びコピー機などの画像読取装置又は画像形成装置に適用可能である。

前記ＡＤＦ１は、図１に示すように、原稿セット部１１、複数の搬送ローラー１２、原稿押さえ１３、及び排紙部１４を備える自動原稿搬送装置である。そして、前記ＡＤＦ１では、前記搬送ローラー１２各々が不図示のモーターで駆動されることにより、前記原稿セット部１１に載置された原稿が前記画像読取部２による画像データの読取位置を通過して前記排紙部１４まで搬送される。これにより、前記画像読取部２は、前記ＡＤＦ１により搬送される原稿から画像データを読み取ることが可能である。

前記画像読取部２は、図１に示すように、原稿台２１、読取ユニット２２、ミラー２３、２４、光学レンズ２５、及びＣＣＤ（Charge Coupled Device）２６を備える。前記原稿台２１は、前記画像読取部２の上面に設けられた原稿の載置部である。前記読取ユニット２２は、ＬＥＤ光源２２１及びミラー２２２を備え、不図示のモーターによって副走査方向（図１における左右方向）へ移動可能である。前記ＬＥＤ光源２２１は、主走査方向（図１における奥行方向）に沿って配列された多数の白色ＬＥＤを備える。前記ミラー２２２は、前記ＬＥＤ光源２２１から照射されて前記原稿台２１上の読取位置にある原稿の表面で反射した後の光を前記ミラー２３に向けて反射させる。そして、前記ミラー２２２で反射した光は、前記ミラー２３、２４によって前記光学レンズ２５に導かれる。前記光学レンズ２５は、入射した光を集光して前記ＣＣＤ２６に入射させる。

前記画像形成部３は、前記画像読取部２で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて画像形成処理（印刷処理）を実行する電子写真方式の画像形成部である。具体的に、前記画像形成部３は、図１に示すように、感光体ドラム３１、帯電装置３２、露光装置（ＬＳＵ）３３、現像装置３４、転写ローラー３５、クリーニング装置３６、定着ローラー３７、加圧ローラー３８、及び排紙トレイ３９を備える。そして、前記画像形成部３では、前記給紙部４に着脱可能な給紙カセット４１から供給される用紙に以下の手順で画像が形成され、画像形成後の用紙が前記排紙トレイ３９に排出される。

まず、前記帯電装置３２によって前記感光体ドラム３１が所定の電位に一様に帯電される。次に、前記露光装置３３により前記感光体ドラム３１の表面に画像データに基づく光が照射される。これにより、前記感光体ドラム３１の表面に画像データに対応する静電潜像が形成される。そして、前記感光体ドラム３１上の静電潜像は前記現像装置３４によってトナー像として現像（可視像化）される。なお、前記現像装置３４には、前記画像形成部３に着脱可能なトナーコンテナ３４Ａからトナー（現像剤）が補給される。続いて、前記感光体ドラム３１に形成されたトナー像は前記転写ローラー３５によって用紙に転写される。その後、用紙に転写されたトナー像は、その用紙が前記定着ローラー３７及び前記加圧ローラー３８の間を通過する際に前記定着ローラー３７で加熱されて溶融定着する。なお、前記感光体ドラム３１の表面に残存したトナーは前記クリーニング装置３６で除去される。

前記制御部５は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯＭなどの制御機器を備える。前記ＣＰＵは、各種の演算処理を実行するプロセッサーである。前記ＲＯＭは、前記ＣＰＵに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶部である。前記ＲＡＭは揮発性の記憶部、前記ＥＥＰＲＯＭは不揮発性の記憶部である。前記ＲＡＭ及び前記ＥＥＰＲＯＭは、前記ＣＰＵが実行する各種の処理の一時記憶メモリー（作業領域）として使用される。そして、前記制御部５は、前記ＲＯＭに予め記憶された各種の制御プログラムを前記ＣＰＵを用いて実行することにより前記画像形成装置１０を統括的に制御する。なお、前記制御部５は、集積回路（ＡＳＩＣ）などの電子回路で構成されたものであってもよく、前記画像形成装置１０を統括的に制御するメイン制御部とは別に設けられた制御部であってもよい。

前記操作表示部６は、前記制御部５からの制御指示に応じて各種の情報を表示する液晶ディスプレーなどの表示部、及びユーザーの操作に応じて前記制御部５に各種の情報を入力するハードキー又はタッチパネルなどの操作部を有する。

続いて、図２を参照しつつ、前記画像読取部２の回路構成について説明する。図２に示すように、前記画像読取部２は、前記ＣＣＤ２６、信号制限部２７、ＡＦＥ２８、ＡＳＩＣ２９、及びＳＤＲＡＭ３０を備える。

前記ＣＣＤ２６は、受光した原稿からの反射光の光量に応じたアナログ信号（電圧）を出力する光電変換素子を有するイメージセンサーである。ここに、前記ＣＣＤ２６が、光電変換部の一例である。前記ＣＣＤ２６から出力された前記アナログ信号は、前記信号制限部２７に入力される。

前記信号制限部２７は、前記ＣＣＤ２６から出力される前記アナログ信号の振幅を予め設定された振幅の範囲内に制限する。前記信号制限部２７による振幅制限後の前記アナログ信号は、前記ＡＦＥ２８に入力される。なお、前記信号制限部２７の構成については後述する。

前記ＡＦＥ２８は、前記信号制御部２７から出力される前記アナログ信号に基づく処理を実行する信号処理部である。具体的に、前記ＡＦＥ２８は、図２に示すように、ＣＤＳ２８１、ＡＤＣ２８２、及びＤＳＰ２８３などの電子回路を備えるアナログフロントエンド回路である。

前記ＣＤＳ２８１は、前記信号制限部２７から入力される前記アナログ信号について、相関二重サンプリング法などに基づくノイズ除去処理を実行する。より具体的に、前記ＣＣＤ２６から出力される前記アナログ信号は、前記信号制御部２７内部のコンデンサーにより直流成分が除去されて交流成分のみが取り出されるが、その際前記アナログ信号にライン周期の低周波変動が発生する。そこで、前記ＣＤＳ２８１では、前記信号制御部２７から出力される前記アナログ信号をビット周期でクランプするビットクランプ方式により前記低周波変動を除去するノイズ除去処理が実行される。前記ＣＤＳ２８１によりノイズ除去処理が施された後の前記アナログ信号は、前記ＡＤＣ２８２に入力される。

前記ＡＤＣ２８２は、前記ＣＤＳ２８１から入力される前記アナログ信号を、デジタル信号（以下、「画像データ」と称する）に変換するアナログデジタルコンバーターである。前記ＡＤＣ２８２に入力される前記アナログ信号の振幅は、前記ＡＤＣ２８２の入力レンジの範囲内である必要がある。例えば、前記ＡＤＣ２８２の入力レンジは、１．２Ｖである。そのため、前記ＣＣＤ２６から出力される前記アナログ信号の振幅は、前記信号制限部２７により、前記ＡＤＣ２８２の入力レンジの範囲内に制限される。ここに、前記ＡＤＣ２８２が、信号変換部の一例である。前記ＡＤＣ２８２から出力された前記画像データは、前記ＤＳＰ２８３に入力される。

前記ＤＳＰ２８３は、前記ＡＤＣ２８２から入力されるＲＧＢ形式の前記画像データをＣＭＹＫ形式の前記画像データに変換する信号変換処理などを実行する。前記ＤＳＰ２８３で信号変換処理が施された後の前記画像データは、前記ＡＳＩＣ２９に入力される。

前記ＡＳＩＣ２９は、前記ＡＦＥ２８から入力された前記画像データに対してガンマ補正及びスクリーン処理などの各種の画像処理を施す信号処理プロセッサーである。そして、前記ＡＳＩＣ２９で画像処理が施された後の前記画像データは前記ＳＤＲＡＭ３０に入力されて記憶される。

前記ＳＤＲＡＭ３０は、前記画像データが記憶される画像メモリーとして用いられる記憶手段である。前記ＳＤＲＡＭ３０に対するデータの読み書きは不図示のＤＭＡＣ（ダイレクトメモリーアクセスコントローラー）等によって制御される。なお、前記ＳＤＲＡＭ３０に代えてハードディスクなどの記憶部が設けられてもよい。

次に、図３を参照しつつ、前記信号制限部２７の構成の一例について説明する。図３に示すように、前記信号制限部２７は、バッファー回路２７１、カップリングコンデンサー２７２、バイアス回路２７３、クランプ回路２７４、及びカップリングコンデンサー２７５を含む。

前記バッファー回路２７１は、前記ＣＣＤ２６から出力される前記アナログ信号を後段の回路に出力するためのバッファー回路である。具体的に、前記バッファー回路２７１は、トランジスターＴｒ１及び抵抗Ｒ１を含む。前記トランジスターＴｒ１は、エミッタ端子、コレクタ端子、及びベース端子を有するＮＰＮ型トランジスターである。前記トランジスターＴｒ１の前記ベース端子は前記ＣＣＤ２６に接続されている。また、前記トランジスターＴｒ１の前記コレクタ端子は電源２７６に接続され、前記エミッタ端子は前記抵抗Ｒ１を介してグランドに接続されている。さらに、前記トランジスターＴｒ１のエミッタ端子には、前記カップリングコンデンサー２７２が接続されている。以下、前記トランジスターＴｒ１のエミッタ端子及び前記カップリングコンデンサー２７２の接続箇所を接続点Ｐ１と称する。そして、前記バッファー回路２７１の前記接続点Ｐ１から出力される前記アナログ信号は、前記カップリングコンデンサー２７２に入力される。このとき、前記ＣＣＤ２６から出力される前記アナログ信号には、予め設定されたオフセット電圧が含まれる。但し、一般に前記ＣＣＤ２６の前記オフセット電圧にはばらつきが生じる。

前記カップリングコンデンサー２７２は、前記ＣＣＤ２６と後述のＰＮＰ型トランジスターＴｒ２のベース端子との間に接続された第１のカップリングコンデンサーの一例である。前記カップリングコンデンサー２７５は、後述のＰＮＰ型トランジスターＴｒ２のエミッタ端子と前記ＡＦＥ２８との間に接続された第２のカップリングコンデンサーの一例である。前記カップリングコンデンサー２７２及び前記カップリングコンデンサー２７５は、入力される前記アナログ信号の直流成分を除去して交流成分のみを出力する。このように、前記画像読取部２では、前記カップリングコンデンサー２７２及び前記カップリングコンデンサー２７５により、直流バイアスが異なる前記ＣＣＤ２６、前記信号制限部２７、及び前記ＡＦＥ２８が接続される。また、前記カップリングコンデンサー２７２では、前記ＣＣＤ２６から出力される前記アナログ信号に含まれる前記オフセット電圧のばらつきが除去される。

前記バイアス回路２７３は、前記クランプ回路２７４が有する後述のＰＮＰ型トランジスターＴｒ２を駆動させるためのバイアス電圧を生成する。具体的に、前記バイアス回路２７３は、電源２７７から供給される電圧を分圧する分圧抵抗Ｒ２及び分圧抵抗Ｒ３を含む。前記バイアス回路２７３では、前記分圧抵抗Ｒ２及び前記分圧抵抗Ｒ３の値に応じて前記バイアス電圧が設定される。前記バイアス回路２７３において、前記分圧抵抗Ｒ２及び前記分圧抵抗Ｒ３の分圧点Ｐ２は、前記カップリングコンデンサー２７２に接続されている。そして、前記バイアス回路２７３は、前記カップリングコンデンサー２７２から出力される前記アナログ信号に前記バイアス電圧を重畳させる。

前記クランプ回路２７４は、抵抗Ｒ４及びトランジスターＴｒ２を含む。前記トランジスターＴｒ２は、エミッタ端子、コレクタ端子、及びベース端子を有するＰＮＰ型トランジスターである。前記抵抗Ｒ４の一端は前記トランジスターＴｒ２の前記エミッタ端子に接続されており、他端は前記電源２７７に接続されている。さらに、前記トランジスターＴｒ２の前記エミッタ端子には、前記カップリングコンデンサー２７５が接続されている。以下、前記トランジスターＴｒ２のエミッタ端子及び前記カップリングコンデンサー２７５の接続箇所を接続点Ｐ３と称する。また、前記トランジスターＴｒ２の前記ベース端子は、前記バイアス回路２７３の前記分圧点Ｐ２に接続されており、前記ベース端子には前記ＣＣＤ２６から出力される前記アナログ信号が入力される。さらに、前記トランジスターＴｒ２の前記コレクタ端子は前記画像形成装置１０のグランドに接続されており、前記コレクタ端子の電位はグランド電位（基準電位）に設定されている。

このように構成された前記クランプ回路２７４では、前記トランジスターＴｒ２により、前記グランド電位以下の前記アナログ信号がカットされる。即ち、前記アナログ信号の振幅のうち前記グランド電位を下回る振幅は前記トランジスターＴｒ２によって制限される。このとき、前記アナログ信号の振幅の制限は、前記グランドを利用して行われるため、従来技術のようにダイオードを用いて前記アナログ信号の振幅の制限範囲が設定される構成に比べて振幅制限後のバラツキが抑制される。そして、前記トランジスターＴｒ２の前記エミッタ端子（接続点Ｐ３）から出力される前記アナログ信号は、前記カップリングコンデンサー２７５に入力されて直流成分が除去された後に、前記ＡＦＥ２８に入力される。

ここで、図４を参照しつつ、前記クランプ回路２７４の動作について説明する。なお、図４（Ａ）は、図３に示す前記接続点Ｐ１における前記アナログ信号の波形の一例を示したものである。同様に、図４（Ｂ）及び（Ｃ）は、図３に示す前記分圧点Ｐ２及び前記接続点Ｐ３における前記アナログ信号の波形の一例を示したものである。

図４（Ａ）に示すように、前記接続点Ｐ１において、前記ＣＣＤ２６から出力される前記アナログ信号には、前記オフセット電圧Ｖ１が含まれている。また、原稿として立体的な鏡面又は貴金属などを含む読取対象物から画像データが読み取られた場合には、前記接続点Ｐ１において、前記ＣＣＤ２６から出力される前記アナログ信号に過大振幅Ｗ１が生じることがある。

次に、図４（Ｂ）に示すように、前記分圧点Ｐ２において、前記カップリングコンデンサー２７２から出力される前記アナログ信号では、前記オフセット電圧Ｖ１が除去されており、前記バイアス回路２７３によりバイアス電圧Ｖ２が重畳されている。そして、前記分圧点Ｐ２における前記アナログ信号についても、前記過大振幅Ｗ１に対応する過大振幅Ｗ２が含まれることがある。

これに対し、図４（Ｃ）に示すように、前記信号制限部２７の前記クランプ回路２７４では、前記トランジスターＴｒ２により、前記過大振幅Ｗ２のうちグランド電位Ｖ３を下回る振幅がカットされる。即ち、前記接続点Ｐ３において、前記トランジスターＴｒ２の前記エミッタ端子から出力される前記アナログ信号では、前記グランド電位Ｖ３を下回る振幅が制限される。なお、前記トランジスターＴｒ２から出力される前記アナログ信号には、前記トランジスターＴｒ２の前記ベース端子及び前記エミッタ端子の間の電圧降下分に相当する電位Ｖ０が重畳される。

以上説明したように、前記画像形成装置１０では、前記ＣＣＤ２６から出力される前記アナログ信号は、前記信号制限部２７の前記トランジスターＴｒ２によって前記グランド電位を下回る信号成分が除去された状態で前記ＡＦＥ２８に入力される。このように前記グランドを利用して前記アナログ信号の振幅の制限が行われるため、前記信号制限部２７の前記クランプ回路２７４にダイオードが用いられる従来構成に比べて、前記信号制限部２７から出力される前記アナログ信号のばらつきが抑制される。これにより、前記画像形成装置１０では、前記異常画像の発生又は前記ＡＦＥ２８の誤作動を防止しつつ、前記ＣＣＤ２６から出力される前記アナログ信号の振幅及び前記ＡＦＥ２８のダイナミックレンジとして小さなレンジを採用することが可能である。従って、前記画像形成装置１０では、前記画像読取部２による画像データの読取速度の高速化を実現することが可能である。

１ ：ＡＤＦ
２ ：画像読取部
２６ ：ＣＣＤ
２７ ：信号制限部
２８ ：ＡＦＥ
２９ ：ＡＳＩＣ
３０ ：ＳＤＲＡＭ
３ ：画像形成部
４ ：給紙カセット
５ ：制御部
６ ：操作表示部
１０ ：画像形成装置

Claims (4)

1. 原稿からの反射光の光量に応じたアナログ信号を出力する光電変換部と、
   電源に接続されるエミッタ端子、グランドに接続されるコレクタ端子、及び前記アナログ信号が入力されるベース端子を有するＰＮＰ型トランジスターと、
   前記ＰＮＰ型トランジスターの前記エミッタ端子から出力される前記アナログ信号に基づく処理を実行する信号処理部と、
   を備える画像読取装置。
2. 前記信号処理部が、前記アナログ信号をデジタル信号に変換する信号変換部を含むアナログフロントエンド回路である請求項１に記載の画像読取装置。
3. 前記光電変換部と前記ＰＮＰ型トランジスターの前記ベース端子との間に接続された第１のカップリングコンデンサー、及び前記ＰＮＰ型トランジスターの前記エミッタ端子と前記信号処理部との間に接続された第２のカップリングコンデンサーを更に備える請求項１又は２に記載の画像読取装置。
4. 請求項１〜３のいずれかに記載の画像読取装置と、
   前記画像読取装置で読み取られた画像データに基づいて画像を形成する画像形成部と、
   を備える画像形成装置。

Images