JP2015060896A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2015060896A JP2015060896A JP2013192416A JP2013192416A JP2015060896A JP 2015060896 A JP2015060896 A JP 2015060896A JP 2013192416 A JP2013192416 A JP 2013192416A JP 2013192416 A JP2013192416 A JP 2013192416A JP 2015060896 A JP2015060896 A JP 2015060896A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- gan
- layer
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 546
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910002601 GaN Inorganic materials 0.000 description 128
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 118
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 40
- 230000005533 two-dimensional electron gas Effects 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 10
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明の実施形態は、半導体装置に関する。 Embodiments described herein relate generally to a semiconductor device.
次世代のパワー半導体デバイス用の材料として、GaN(窒化ガリウム)系半導体が期待されている。GaN系半導体のデバイスはSi(シリコン)と比較して広いバンドギャップを備え、Siのデバイスと比較して、高い耐圧、低い損失が実現できる。 GaN (gallium nitride) -based semiconductors are expected as materials for next-generation power semiconductor devices. A GaN-based semiconductor device has a wider band gap than Si (silicon), and can achieve higher breakdown voltage and lower loss than Si devices.
GaN系半導体のトランジスタでは、一般に、2次元電子ガス(2DEG)をキャリアとするHEMT(High Electron Mobility Transistor)が採用される。しかし、通常のHEMTでは、ゲートに電圧を印加しなくても導通してしまうノーマリーオンのトランジスタとなる。このため、ゲートに電圧を印加しない限り導通しないノーマリーオフのトランジスタを実現することが困難であるという問題がある。特に、閾値電圧の高いノーマリーオフのトランジスタを実現することは困難である。 In a GaN-based semiconductor transistor, a HEMT (High Electron Mobility Transistor) using a two-dimensional electron gas (2DEG) as a carrier is generally employed. However, a normal HEMT is a normally-on transistor that conducts without applying voltage to the gate. Therefore, there is a problem that it is difficult to realize a normally-off transistor that does not conduct unless a voltage is applied to the gate. In particular, it is difficult to realize a normally-off transistor with a high threshold voltage.
本発明が解決しようとする課題は、閾値電圧の高いノーマリーオフを実現できる半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device capable of realizing normally-off with a high threshold voltage.
実施形態の半導体装置は、第1のGaN系半導体の第1の半導体層と、第1の半導体層の上方に設けられ、第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、第2の半導体層の上方に設けられ、第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、第3の半導体層の上方に設けられ、第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、第4の半導体層の上方に設けられ、第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、第3の半導体層、第4の半導体層、および、第5の半導体層上に設けられるゲート絶縁膜と、第3の半導体層、第4の半導体層、および、第5の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第5の半導体層上に設けられるソース電極と、第5の半導体層上に、ソース電極に対し、ゲート電極の反対側に設けられるドレイン電極と、を備える。 The semiconductor device according to the embodiment includes a first semiconductor layer of a first GaN-based semiconductor and a second GaN-based semiconductor that is provided above the first semiconductor layer and has a smaller band gap than the first GaN-based semiconductor. A second semiconductor layer, a third semiconductor layer of a third GaN-based semiconductor having a band gap larger than that of the second GaN-based semiconductor, and an upper portion of the third semiconductor layer. A fourth semiconductor layer of a fourth GaN-based semiconductor having a band gap smaller than that of the third GaN-based semiconductor, and a band gap higher than that of the fourth GaN-based semiconductor, provided above the fourth semiconductor layer. A fifth semiconductor layer of a large fifth GaN-based semiconductor; a third semiconductor layer; a fourth semiconductor layer; a gate insulating film provided on the fifth semiconductor layer; a third semiconductor layer; 4 semiconductor layers and 5th A gate electrode provided between the conductor layer via a gate insulating film; a source electrode provided on the fifth semiconductor layer; and on the fifth semiconductor layer, on the opposite side of the gate electrode with respect to the source electrode. And a drain electrode provided.
本明細書中、「GaN系半導体」とは、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)およびそれらの中間組成を備える半導体の総称である。 In this specification, “GaN-based semiconductor” is a generic term for semiconductors having GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), and intermediate compositions thereof.
また、本明細書中、「チャネル領域」とは、ゲート電極に印加されるバイアスにより、ポテンシャルが積極的に制御され、キャリアの密度が変化する半導体領域を意味する。また、本明細書中、「アクセス領域」とは、ソース電極―ゲート電極間、および、ゲート電極−ドレイン電極間のキャリアが流れる半導体領域を意味する。 In this specification, the “channel region” means a semiconductor region in which the potential is positively controlled by the bias applied to the gate electrode and the carrier density changes. In this specification, the “access region” means a semiconductor region in which carriers flow between the source electrode and the gate electrode and between the gate electrode and the drain electrode.
また、本明細書中、「上方」、「下方」とは、構成要素の相対的位置関係を示す用語であり、必ずしも重力方向を基準とする用語ではない。 Further, in the present specification, “upper” and “lower” are terms indicating the relative positional relationship between components, and are not necessarily terms based on the direction of gravity.
(第1の実施形態)
本実施形態の半導体装置は、第1のGaN系半導体の第1の半導体層と、第1の半導体層の上方に設けられ、第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、第2の半導体層の上方に設けられ、第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、第3の半導体層の上方に設けられ、第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、第4の半導体層の上方に設けられ、第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、第3の半導体層、第4の半導体層、および、第5の半導体層上に設けられるゲート絶縁膜と、第3の半導体層、第4の半導体層、および、第5の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第5の半導体層上に設けられるソース電極と、第5の半導体層上に、ソース電極に対し、ゲート電極の反対側に設けられるドレイン電極と、を備える。
(First embodiment)
The semiconductor device according to the present embodiment includes a first semiconductor layer of a first GaN-based semiconductor, and a second GaN-based semiconductor that is provided above the first semiconductor layer and has a smaller band gap than the first GaN-based semiconductor. A second semiconductor layer, a third semiconductor layer of a third GaN-based semiconductor having a band gap larger than that of the second GaN-based semiconductor, and a third semiconductor layer A fourth semiconductor layer of a fourth GaN-based semiconductor which is provided above and has a band gap smaller than that of the third GaN-based semiconductor, and a band gap which is provided above the fourth semiconductor layer and which is provided above the fourth GaN-based semiconductor. A fifth semiconductor layer of a large fifth GaN-based semiconductor, a third semiconductor layer, a fourth semiconductor layer, a gate insulating film provided on the fifth semiconductor layer, a third semiconductor layer, A fourth semiconductor layer, and a fifth A gate electrode provided between the semiconductor layer and a gate insulating film; a source electrode provided on the fifth semiconductor layer; and on the fifth semiconductor layer, on the opposite side of the gate electrode with respect to the source electrode. And a drain electrode provided.
図1は、本実施形態の半導体装置の構成を示す模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いた横型のトランジスタである。 FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a lateral transistor using a GaN-based semiconductor.
本実施形態のトランジスタ100は、基板10、基板10上に形成されるバッファ層12、バッファ層12上に形成される第1の半導体層14、第1の半導体層14上に形成される第2の半導体層16、第2の半導体層16上に形成される第3の半導体層18、第3の半導体層18上に形成される第4の半導体層20、第4の半導体層20上に形成される第5の半導体層22を備える。
The
基板10は、例えば、シリコン(Si)からなる。シリコン以外にも、例えば、サファイア(Al2O3)や炭化珪素(SiC)を適用することも可能である。
The
バッファ層12は、基板10と第1の半導体層14との間の格子不整合を緩和する機能を備える。バッファ層12は、例えば、窒化アルミニウムガリウム(AlxGa1−xN(0<X<1))や窒化アルミニウム(AlN)等の多層構造で形成される。
The
第1の半導体層14、第2の半導体層16、第3の半導体層18、第4の半導体層20、第5の半導体層22は、それぞれ、第1のGaN系半導体、第2のGaN系半導体、第3のGaN系半導体、第4のGaN系半導体、第5のGaN系半導体で形成される。そして、第2のGaN系半導体は、第1のGaN系半導体よりバンドギャップが小さい。また、第3のGaN系半導体は、第2のGaN系半導体よりもバンドギャップが大きい。また、第4のGaN系半導体は、第3のGaN系半導体よりもバンドギャップが小さい。また、第5のGaN系半導体は、第4のGaN系半導体よりもバンドギャップが大きい。
The
したがって、トランジスタ100では、バンドギャップの比較的小さい第2の半導体層16が、バンドギャップの比較的大きい第1の半導体層14と第3の半導体層18で挟まれ、バンドギャップの比較的小さい第4の半導体層20が、バンドギャップの比較的大きい第3の半導体層18と第5の半導体層22で挟まれる層構造を備えている。なお、GaN系半導体のバンドギャップの大小関係は、GaN系半導体の組成を分析することで判別することが可能である。
Therefore, in the
例えば、第1のGaN系半導体がAlX1InY1Ga1−(X1+Y1)N(0≦X1≦1、0≦Y1≦1、0≦X1+Y1<1)、第2のGaN系半導体がAlX2InY2Ga1−(X2+Y2)N(0≦X2≦1、0≦Y2≦1、0≦X2+Y2<1)、第3のGaN系半導体がAlX3InY3Ga1−(X3+Y3)N(0≦X3≦1、0≦Y3≦1、0≦X3+Y3<1)、第4のGaN系半導体がAlX4InY4Ga1−(X4+Y4)N(0≦X4≦1、0≦Y4≦1、0≦X4+Y4<1)、第5のGaN系半導体がAlX5InY5Ga1−(X5+Y5)N(0≦X5≦1、0≦Y5≦1、0≦X5+Y5<1)で示される組成を備える。 For example, the first GaN-based semiconductor is Al X1 In Y1 Ga 1- (X1 + Y1) N (0 ≦ X1 ≦ 1, 0 ≦ Y1 ≦ 1, 0 ≦ X1 + Y1 <1), and the second GaN-based semiconductor is Al X2 In Y2 Ga 1- (X2 + Y2) N (0 ≦ X2 ≦ 1,0 ≦ Y2 ≦ 1,0 ≦ X2 + Y2 <1), the third GaN-based semiconductor Al X3 in Y3 Ga 1- (X3 + Y3) N (0 ≦ X3 ≦ 1, 0 ≦ Y3 ≦ 1, 0 ≦ X3 + Y3 <1), the fourth GaN-based semiconductor is Al X4 In Y4 Ga 1− (X4 + Y4) N (0 ≦ X4 ≦ 1, 0 ≦ Y4 ≦ 1, 0 ≦ X4 + Y4) <1) The fifth GaN-based semiconductor has a composition represented by Al X5 In Y5 Ga 1- (X5 + Y5) N (0 ≦ X5 ≦ 1, 0 ≦ Y5 ≦ 1, 0 ≦ X5 + Y5 <1).
例えば、X1+Y1、X2+Y2、X3+Y3、X4+Y4、X5+Y5が、X1+Y1>X2+Y2、X3+Y3>X2+Y2、かつ、X5+Y5>X4+Y4の関係を充足することで、上記バンドギャップの大小関係が充足される。 For example, X1 + Y1, X2 + Y2, X3 + Y3, X4 + Y4, and X5 + Y5 satisfy the relationship of X1 + Y1> X2 + Y2, X3 + Y3> X2 + Y2, and X5 + Y5> X4 + Y4, thereby satisfying the above-mentioned band gap magnitude relationship.
また、第1の半導体層14、第2の半導体層16、第3の半導体層18、第4の半導体層20、第5の半導体層22は、それぞれ、膜厚(d1)、膜厚(d2)、膜厚(d3)、膜厚(d4)、膜厚(d5)を備える。
The
第1の半導体層14を形成する第1のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第1のGaN系半導体は、高耐圧化を目的として、C(炭素)等の不純物を含んでいてもかまわない。第1の半導体層14の膜厚(d1)は、例えば、0.5μm以上3μm以下である。
The first GaN-based semiconductor forming the
第1の半導体層14は、第2の半導体16のポテンシャルを持ち上げて、トランジスタ100の閾値電圧を上昇させる閾値制御層として機能する。トランジスタ100の閾値電圧を上昇させる観点から、第1の半導体層14の膜厚(d1)が、第2の半導体層16の膜厚(d2)よりも厚いことが望ましい。
The
第2の半導体層16を形成する第2のGaN系半導体は、例えば、アンドープのGaN(窒化ガリウム)である。第2の半導体層16の膜厚(d2)は、例えば、3nm以上300nm以下である。
The second GaN-based semiconductor forming the
第3の半導体層18を形成する第3のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第3の半導体層18の膜厚(d3)は、例えば、5nm以上30nm以下である。
The third GaN-based semiconductor forming the
第2の半導体層16と第3の半導体層18との界面には、ヘテロ接合が形成される。この界面には、二次元電子ガス(2DEG)が形成され、トランジスタ100のキャリアとなる。すなわち、第2の半導体層16はHEMTの動作層(キャリア層)として機能し、第3の半導体層18はHEMTの障壁層(電子供給層)として機能する。
A heterojunction is formed at the interface between the
第4の半導体層20を形成する第4のGaN系半導体は、例えば、アンドープのGaN(窒化ガリウム)である。第4の半導体層20の膜厚(d4)は、例えば、3nm以上50nm以下である。
The fourth GaN-based semiconductor forming the
第5の半導体層22を形成する第5のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第5のGaN系半導体は、Si(シリコン)またはGe(ゲルマニウム)等のn型不純物を含んでいてもかまわない。第5の半導体層22の膜厚(d5)は、例えば、3nm以上30nm以下である。
The fifth GaN-based semiconductor forming the
第4の半導体層20と第5の半導体層22との界面には、ヘテロ接合が形成される。この界面には、二次元電子ガス(2DEG)が形成され、トランジスタ100のキャリアとなる。すなわち、第4の半導体層20はHEMTの動作層(キャリア層)として機能し、第5の半導体層22はHEMTの障壁層(電子供給層)として機能する。
A heterojunction is formed at the interface between the
トランジスタ100は、一端が第5の半導体層22に位置し、他端が第3の半導体層18に位置するトレンチ24を備えている。トレンチ24は、例えば、第5の半導体層22表面から、RIE(Reactive Ion Etching)法により、第4の半導体層20を貫通し、第3の半導体層18に達するよう形成される。
The
そして、トレンチ24の内壁上にゲート絶縁膜26が、設けられる。ゲート絶縁膜26は、トレンチ24の内壁の第3の半導体層18、第4の半導体層20、第5の半導体層22上に連続的に設けられる。ゲート絶縁膜24は、例えば、シリコン酸化膜である。シリコン酸化膜以外にも、シリコン窒化膜、シリコン酸窒化膜、アルミニウム酸化膜等、その他の材料を適用することも可能である。ゲート絶縁膜26の膜厚は、例えば、10nm以上100nm以下である。
A
ゲート絶縁膜26上には、ゲート電極28が形成されている。ゲート電極28は、トレンチ24内を埋め込んでいる。ゲート電極28は、第3の半導体層18、第4の半導体層20、および、第5の半導体層22との間にゲート絶縁膜26を介して設けられる。ゲート電極28は、例えば、B(ボロン)がドーピングされたp型ポリシリコン、または、P(リン)がドーピングされたn型ポリシリコンである。ゲート電極30には、ポリシリコン以外にも、金属シリサイド、金属等も適用可能である。
A
そして、第5の半導体層22上に、ソース電極30とドレイン電極32が形成される。ドレイン電極32は、ソース電極30に対し、ゲート電極28の反対側に形成される。
Then, the
ソース電極30とドレイン電極32は、例えば、金属電極であり、金属電極は、例えば、アルミニウム(Al)を主成分とする電極である。ソース電極30およびドレイン電極32と、第5の半導体層22との間は、オーミックコンタクトであることが望ましい。ソース電極30とドレイン電極32との距離は、例えば、10μm程度である。
The
図2は、本実施形態の半導体装置の閾値電圧の上昇効果を示す図である。図2は、閾値制御層である第1の半導体層14によってもたらされる、トランジスタ100の閾値電圧の上昇効果を示す。GaNの動作層とAlGaNの障壁層とからなるHEMTにおいて、GaNの動作層の下に、本実施形態のようにAlGaNの閾値制御層がある場合と、ない場合(比較形態)でトランジスタの閾値電圧を測定した結果である。閾値制御層上の動作層(第2の半導体層16に相当)の膜厚(d2)をパラメータとしている。
FIG. 2 is a diagram showing the effect of increasing the threshold voltage of the semiconductor device of this embodiment. FIG. 2 shows the effect of increasing the threshold voltage of the
図2から明らかなように、閾値制御層を設けることにより、閾値電圧が上昇する。これは、閾値制御層により、動作層のポテンシャルが持ち上げられることにより、動作層と障壁層との界面のヘテロ接合における2次元電子ガス密度が低下するためであると考えられる。 As is clear from FIG. 2, the threshold voltage is increased by providing the threshold control layer. This is presumably because the two-dimensional electron gas density at the heterojunction at the interface between the operating layer and the barrier layer is lowered by raising the potential of the operating layer by the threshold control layer.
そして、閾値電圧は、動作層(第2の半導体層16に相当)の膜厚(d2)に依存し、膜厚(d2)が100nmを超えると、閾値電圧の上昇効果が小さくなる。したがって、第2の半導体層16の膜厚(d2)は、100nm以下であることが望ましく、50nm以下であることがより望ましい。
The threshold voltage depends on the film thickness (d 2 ) of the operating layer (corresponding to the second semiconductor layer 16). When the film thickness (d 2 ) exceeds 100 nm, the effect of increasing the threshold voltage is reduced. Therefore, the film thickness (d 2 ) of the
図3は、本実施形態の半導体装置の作用および効果の説明図である。上述のように、第2の半導体層16の下方に、第2の半導体層16よりもバンドギャップの大きい第1の半導体層14を閾値制御層として設けることにより、ノーマリーオフトランジスタの閾値電圧を上昇させることが可能になる。これは、上述のように第2の半導体層16と第3の半導体層18の界面での2次元電子ガス(図3中、第1の2DEG領域で表記)の密度が低下し、キャリア密度が低下するためであると考えられる。
FIG. 3 is an explanatory diagram of operations and effects of the semiconductor device of this embodiment. As described above, by providing the
このため、仮に、この第1の2DEG領域を、ソース電極−ゲート電極間、および、ゲート電極−ドレイン電極間のアクセス領域として利用する場合、キャリア密度が低いことによりトランジスタのオン抵抗が増大し、オン電流が低減するという問題が生じる。 Therefore, if the first 2DEG region is used as an access region between the source electrode and the gate electrode and between the gate electrode and the drain electrode, the on-resistance of the transistor increases due to the low carrier density, There arises a problem that the on-current is reduced.
本実施形態のトランジスタ100では、第4の半導体層20と第5の半導体層22との界面にも2次元電子ガスが発生する第2の2DEG領域を設ける。第2の2DEG領域は、第1の2DEG領域と比較して、第1の半導体層14から距離が離れている。したがって、第1の半導体層14による、ポテンシャルの持ち上げ効果の影響が小さい。よって、2次元電子ガスの密度は低下せず、高いキャリア密度が保たれる。
In the
図3中に、トランジスタ100がオンの時の電流経路を矢印で示す。矢印で示されるように、ソース電極−ゲート電極間、および、ゲート電極−ドレイン電極間のアクセス領域では、電流はキャリア密度の高い第2の2DEG領域を流れる。したがって、オン抵抗は低く、オン電流が高くなる。
In FIG. 3, a current path when the
一方、ゲート電極直下のチャネル領域は、第1の半導体層14による、ポテンシャルの持ち上げ効果が顕著になる第1の2DEG領域となる。したがって、トランジスタ100の閾値電圧を高く保つことが可能になる。
On the other hand, the channel region immediately below the gate electrode becomes a first 2DEG region in which the potential lifting effect by the
図4は、HEMTの障壁層の組成および膜厚と2次元電子ガス密度との関係を示す図である。動作層がGaN、障壁層が窒化アルミニウムガリウム(AlXGa1−XN(0<X<1))とする。横軸が障壁層の膜厚、縦軸がヘテロ接合の2次元電子ガス密度である。窒化アルミニウムガリウムのAl組成を、X=0.05〜X=0.35の範囲で変化させている。 FIG. 4 is a diagram showing the relationship between the composition and thickness of the HEMT barrier layer and the two-dimensional electron gas density. The operating layer is GaN, and the barrier layer is aluminum gallium nitride (Al X Ga 1-X N (0 <X <1)). The horizontal axis represents the thickness of the barrier layer, and the vertical axis represents the two-dimensional electron gas density of the heterojunction. The Al composition of aluminum gallium nitride is changed in the range of X = 0.05 to X = 0.35.
図4から明らかなように、Al(アルミニウム)の割合が高く、膜厚が厚いほど、2次元電子ガス密度が高くなる。したがって、第2の2DEG領域の2次元電子ガス密度を、第1の2DEG領域の2次元電子ガス密度よりも高くする観点から、第5の半導体層22のAlの割合が、第3の半導体層20のAlの割合よりも高いことが望ましい。よって、Alの割合を示す上記X3、X5が、X5>X3の関係を充足することが望ましい。
As is clear from FIG. 4, the higher the proportion of Al (aluminum) and the thicker the film thickness, the higher the two-dimensional electron gas density. Therefore, from the viewpoint of making the two-dimensional electron gas density of the second 2DEG region higher than the two-dimensional electron gas density of the first 2DEG region, the proportion of Al in the
また、第1の半導体層14のAlの割合は、第2の半導体層16との格子整合の観点からは、低い方が望ましい。したがって、上記X1、X3、X5が、X5>X3≧X1の関係を充足することが望ましい。
Further, it is desirable that the Al ratio of the
また、第5の半導体層22にn型不純物、例えば、Si(シリコン)が含有されることが望ましい。第5の半導体層22がn型不純物を含有することにより、第5の半導体層22中の電子濃度が上昇する。したがって、第2の2DEG領域への電子の供給量が増加し、第2の2DEG領域の2次元電子ガス密度がより高くなる。よって、トランジスタ100のオン抵抗が、より低減する。
Further, it is desirable that the
また、第5の半導体層22のIn(インジウム)の割合が、第3の半導体層20のIn(インジウム)の割合よりも高いことが望ましい。すなわち、Inの割合を示す上記Y3、Y5が、Y5>Y3の関係を充足することが望ましい。Inの割合が高くなることで、2次元電子ガス密度が高くなる。したがって、第2の2DEG領域の2次元電子ガス密度が、より高くなる。よって、トランジスタ100のオン抵抗がより低減する。あるいは、第5の半導体層22の薄膜化が可能となり、生産性が向上する。
Further, it is desirable that the ratio of In (indium) in the
そして、閾値制御層である第1の半導体層14の膜厚(d1)は、望ましくは0.5μm以上3μm以下、より望ましくは、1μm以上である。上記範囲を下回ると、ポテンシャルを引き上げる効果が十分得られないおそれがある。また、上記範囲を上回ると、製造の際の生産性が低下するおそれがある。
The film thickness (d 1 ) of the
そして、動作層である第2の半導体層16の膜厚(d2)は、望ましくは3nm以上300nm以下、より望ましくは100nm以下、さらに望ましくは50nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を上回ると、ポテンシャルを引き上げる効果が十分得られないおそれがある。
The film thickness (d 2 ) of the
そして、障壁層である第3の半導体層18の膜厚(d3)は、望ましくは3nm以上30nm以下、より望ましくは5nm以上10nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を下回ると、トレンチ24形成の際に、トレンチ24の底部を第3の半導体層18内に位置させるよう制御することが困難となるおそれがある。また、上記範囲を上回ると、トレンチ24の側壁部に電子が流れる際の抵抗が大きくなり、トランジスタ100のオン抵抗が増大するおそれがある。
The film thickness (d 3 ) of the
そして、動作層である第4の半導体層20の膜厚(d4)は、望ましくは3nm以上50nm以下、より望ましくは5nm以上20nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を上回ると、トレンチ24の側壁部に電子が流れる際の抵抗が大きくなり、トランジスタ100のオン抵抗が増大するおそれがある。
The film thickness (d 4 ) of the
そして、障壁層である第5の半導体層22の膜厚(d5)は、望ましくは3nm以上30nm以下、より望ましくは5nm以上10nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を下回ると、第2の2DEG領域の電子密度が低下するおそれがある。また、上記範囲を上回ると、膜厚が厚くなりすぎ、生産性が低下するおそれがある。
The film thickness (d 5 ) of the
以上のように、本実施形態のトランジスタ100によれば、閾値制御層とともに、2つのヘテロ接合を設けて2つの2DEG領域を形成する。これにより、チャネル領域の閾値電圧上昇と、アクセス領域の低抵抗化を両立することができる。したがって、閾値電圧が高く、オン電流の高いノーマリーオフトランジスタを実現できる。
As described above, according to the
(第2の実施形態)
本実施形態の半導体装置は、第3の半導体層と第4の半導体層との間に、窒化アルミニウム(AlN)層が設けられること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。
(Second Embodiment)
The semiconductor device of this embodiment is the same as that of the first embodiment except that an aluminum nitride (AlN) layer is provided between the third semiconductor layer and the fourth semiconductor layer. Therefore, the description overlapping with the first embodiment is omitted.
図5は、本実施形態の半導体装置の構成を示す模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いた横型のトランジスタである。 FIG. 5 is a schematic cross-sectional view showing the configuration of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a lateral transistor using a GaN-based semiconductor.
図5に示すように、トランジスタ200は、第3の半導体層18と第4の半導体層20との間に、窒化アルミニウム(AlN)層40が設けられている。トレンチ24の底部は、第3の半導体層18内に位置する。AlNは、Gaを含有するAlGaNやGaNに対して、トレンチ24形成の際のエッチングレートを遅くすることが可能である。いいかえれば、AlNは、AlGaNやGaNに対して、高いエッチング選択比を得ることが容易である。
As shown in FIG. 5, in the
したがって、本実施形態の半導体装置は、トレンチ24形成のエッチングの際に、AlN層40でエッチングをとめることが可能となる。そして、その後に第3の半導体層18をエッチングする。したがって、トレンチ24形成の際の、トレンチ深さの制御性が向上する。したがって、トレンチ24下部の第3の半導体層18の膜厚制御性も向上する。よって、閾値電圧の制御性も向上する。また、第3の半導体層18の膜厚(d3)の膜厚を薄くすることが可能となり、トランジスタ200のオン抵抗の低減が可能となる。
Therefore, the semiconductor device of this embodiment can stop the etching with the
AlN層40の膜厚は、望ましくは1nm以上10nm以下、より望ましくは5nm以上8nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、トレンチ24形成の際のストッパ性に問題が生ずおそれがある。また、上記範囲を上回ると、トレンチ24の側壁部に電子が流れる際の抵抗が大きくなり、トランジスタ200のオン抵抗が増大するおそれがある。
The film thickness of the
(第3の実施形態)
本実施形態の半導体装置は、第1のGaN系半導体の第1の半導体層と、第1の半導体層の上方に設けられ、第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、第2の半導体層の上方に設けられ、第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、第3の半導体層の上方に設けられ、第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、第4の半導体層の上方に設けられ、第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、第3の半導体層と第4の半導体層との間に設けられるAlN層と、AlN層、第4の半導体層、および、第5の半導体層上に設けられるゲート絶縁膜と、AlN層、第4の半導体層、および、第5の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第5の半導体層上に設けられるソース電極と、第5の半導体層上に、ソース電極に対し、ゲート電極の反対側に設けられるドレイン電極と、を備える。
(Third embodiment)
The semiconductor device according to the present embodiment includes a first semiconductor layer of a first GaN-based semiconductor, and a second GaN-based semiconductor that is provided above the first semiconductor layer and has a smaller band gap than the first GaN-based semiconductor. A second semiconductor layer, a third semiconductor layer of a third GaN-based semiconductor having a band gap larger than that of the second GaN-based semiconductor, and a third semiconductor layer A fourth semiconductor layer of a fourth GaN-based semiconductor that is provided above and has a smaller band gap than the third GaN-based semiconductor; and a band gap that is provided above the fourth semiconductor layer and that is higher than the fourth GaN-based semiconductor. A fifth semiconductor layer of a fifth GaN-based semiconductor having a large thickness, an AlN layer provided between the third semiconductor layer and the fourth semiconductor layer, an AlN layer, a fourth semiconductor layer, and a fifth semiconductor layer Gate provided on the semiconductor layer of A gate electrode provided between the edge film and the AlN layer, the fourth semiconductor layer, and the fifth semiconductor layer via a gate insulating film; a source electrode provided on the fifth semiconductor layer; And a drain electrode provided on the opposite side of the gate electrode with respect to the source electrode.
第3の半導体層と第4の半導体層との間に、窒化アルミニウム(AlN)層が設けられ、トレンチの底部が、窒化アルミニウム(AlN)層内に位置すること以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については、記述を省略する。 The first embodiment, except that an aluminum nitride (AlN) layer is provided between the third semiconductor layer and the fourth semiconductor layer, and the bottom of the trench is located in the aluminum nitride (AlN) layer. It is the same. Therefore, the description overlapping with the first embodiment is omitted.
図6は、本実施形態の半導体装置の構成を示す模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いた横型のトランジスタである。 FIG. 6 is a schematic cross-sectional view showing the configuration of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a lateral transistor using a GaN-based semiconductor.
図6に示すように、トランジスタ250は、第3の半導体層18と第4の半導体層20との間に、窒化アルミニウム(AlN)層40が設けられている。トレンチ24の底部は、窒化アルミニウム(AlN)層40内に位置する。ゲート絶縁膜26は、AlN層40、第4の半導体層20、および、第5の半導体層22上に設けられる。ゲート電極28は、AlN層40、第4の半導体層20、および、第5の半導体層22との間にゲート絶縁膜を介して設けられる。
As shown in FIG. 6, the
第2の半導体層16と第3の半導体層18との界面には、ヘテロ接合が形成される。この界面には、二次元電子ガス(2DEG)が形成され、トランジスタ250のキャリアとなる。すなわち、第2の半導体層16はHEMTの動作層(キャリア層)として機能し、第3の半導体層18はHEMTの障壁層(電子供給層)として機能する。
A heterojunction is formed at the interface between the
AlNは、Gaを含有するAlGaNやGaNに対して、トレンチ24形成の際のエッチングレートを遅くすることが可能である。いいかえれば、AlNは、AlGaNやGaNに対して、高いエッチング選択比を得ることが容易である。
AlN can lower the etching rate when forming the
したがって、本実施形態の半導体装置は、トレンチ24形成のエッチングの際に、AlN層40でエッチングをとめることが可能となる。したがって、トレンチ24形成の際の、トレンチ深さの制御性が向上する。よって、閾値電圧の制御性も向上する。また、第3の半導体層18の膜厚(d3)の膜厚を薄くすることが可能となり、トランジスタ250のオン抵抗の低減が可能となる。
Therefore, the semiconductor device of this embodiment can stop the etching with the
AlN層40と第3の半導体層18のヘテロ界面の、トランジスタ250の動作に対する影響を低減する観点から、トレンチ24の底部のAlN層40の膜厚は薄いことが望ましい。トレンチ24の底部のAlN層40の膜厚は、望ましくは0.5nm以上2nm以下である。
From the viewpoint of reducing the influence of the heterointerface between the
第3の半導体層18の膜厚(d3)は、トランジスタ250の閾値電圧の制御性を確保する観点から、例えば、5nm以上10nm以下であることが望ましい。
The film thickness (d 3 ) of the
(第4の実施形態)
本実施形態の半導体装置は、第1のGaN系半導体の第1の半導体層と、第1の半導体層の上方に設けられ、第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、第2の半導体層の上方に設けられ、第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、第3の半導体層の上方に設けられ、第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、第4の半導体層の上方に設けられ、第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、第2の半導体層と第3の半導体層との間に設けられるAlN層と、AlN層、第3の半導体層、第4の半導体層、および、第5の半導体層上に設けられるゲート絶縁膜と、AlN層、第3の半導体層、第4の半導体層、および、第5の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第5の半導体層上に設けられるソース電極と、第5の半導体層上に、ソース電極に対し、ゲート電極の反対側に設けられるドレイン電極と、を備える。
(Fourth embodiment)
The semiconductor device according to the present embodiment includes a first semiconductor layer of a first GaN-based semiconductor, and a second GaN-based semiconductor that is provided above the first semiconductor layer and has a smaller band gap than the first GaN-based semiconductor. A second semiconductor layer, a third semiconductor layer of a third GaN-based semiconductor having a band gap larger than that of the second GaN-based semiconductor, and a third semiconductor layer A fourth semiconductor layer of a fourth GaN-based semiconductor which is provided above and has a band gap smaller than that of the third GaN-based semiconductor, and a band gap which is provided above the fourth semiconductor layer and which is provided above the fourth GaN-based semiconductor. The fifth semiconductor layer of the fifth GaN-based semiconductor having a large thickness, the AlN layer provided between the second semiconductor layer and the third semiconductor layer, the AlN layer, the third semiconductor layer, and the fourth semiconductor On the layer and the fifth semiconductor layer Gate electrode provided between the gate insulating film, the AlN layer, the third semiconductor layer, the fourth semiconductor layer, and the fifth semiconductor layer with the gate insulating film interposed therebetween, and a fifth semiconductor layer A source electrode provided on the second semiconductor layer; and a drain electrode provided on a side opposite to the gate electrode with respect to the source electrode on the fifth semiconductor layer.
図7は、本実施形態の半導体装置の構成を示す模式断面図である。本実施形態の半導体装置は、GaN系半導体を用いた横型のトランジスタである。 FIG. 7 is a schematic cross-sectional view showing the configuration of the semiconductor device of this embodiment. The semiconductor device of this embodiment is a lateral transistor using a GaN-based semiconductor.
本実施形態のトランジスタ300は、基板10、基板10上に形成されるバッファ層12、バッファ層12上に形成される第1の半導体層14、第1の半導体層14上に形成される第2の半導体層16、第2の半導体層16上に形成される第3の半導体層18、第3の半導体層18上に形成される第4の半導体層20、第4の半導体層20上に形成される第5の半導体層22、第2の半導体層16と第3の半導体層18との間に設けられるAlN層42を備える。
The
基板10は、例えば、シリコン(Si)からなる。シリコン以外にも、例えば、サファイア(Al2O3)や炭化珪素(SiC)を適用することも可能である。
The
バッファ層12は、基板10と第1の半導体層14との間の格子不整合を緩和する機能を備える。バッファ層12は、例えば、窒化アルミニウムガリウム(AlxGa1−xN(0<X<1))や窒化アルミニウム(AlN)等の多層構造で形成される。
The
第1の半導体層14、第2の半導体層16、第3の半導体層18、第4の半導体層20、第5の半導体層22は、それぞれ、第1のGaN系半導体、第2のGaN系半導体、第3のGaN系半導体、第4のGaN系半導体、第5のGaN系半導体で形成される。そして、第2のGaN系半導体は、第1のGaN系半導体よりバンドギャップが小さい。また、第3のGaN系半導体は、第2のGaN系半導体よりもバンドギャップが大きい。また、第4のGaN系半導体は、第3のGaN系半導体よりもバンドギャップが小さい。また、第5のGaN系半導体は、第4のGaN系半導体よりもバンドギャップが大きい。
The
したがって、トランジスタ100では、バンドギャップの比較的小さい第2の半導体層16と第4の半導体層20が、バンドギャップの比較的大きい第1の半導体層14、第3の半導体層18、第5の半導体層22で挟まれる層構造を備えている。なお、GaN系半導体のバンドギャップの大小関係は、GaN系半導体の組成を分析することで判別することが可能である。
Therefore, in the
例えば、第1のGaN系半導体がAlX1InY1Ga1−(X1+Y1)N(0≦X1≦1、0≦Y1≦1、0≦X1+Y1<1)、第2のGaN系半導体がAlX2InY2Ga1−(X2+Y2)N(0≦X2≦1、0≦Y2≦1、0≦X2+Y2<1)、第3のGaN系半導体がAlX3InY3Ga1−(X3+Y3)N(0≦X3≦1、0≦Y3≦1、0≦X3+Y3<1)、第4のGaN系半導体がAlX4InY4Ga1−(X4+Y4)N(0≦X4≦1、0≦Y4≦1、0≦X4+Y4<1)、第5のGaN系半導体がAlX5InY5Ga1−(X5+Y5)N(0≦X5≦1、0≦Y5≦1、0≦X5+Y5<1)で示される組成を備える。 For example, the first GaN-based semiconductor is Al X1 In Y1 Ga 1- (X1 + Y1) N (0 ≦ X1 ≦ 1, 0 ≦ Y1 ≦ 1, 0 ≦ X1 + Y1 <1), and the second GaN-based semiconductor is Al X2 In Y2 Ga 1- (X2 + Y2) N (0 ≦ X2 ≦ 1,0 ≦ Y2 ≦ 1,0 ≦ X2 + Y2 <1), the third GaN-based semiconductor Al X3 in Y3 Ga 1- (X3 + Y3) N (0 ≦ X3 ≦ 1, 0 ≦ Y3 ≦ 1, 0 ≦ X3 + Y3 <1), the fourth GaN-based semiconductor is Al X4 In Y4 Ga 1− (X4 + Y4) N (0 ≦ X4 ≦ 1, 0 ≦ Y4 ≦ 1, 0 ≦ X4 + Y4) <1) The fifth GaN-based semiconductor has a composition represented by Al X5 In Y5 Ga 1- (X5 + Y5) N (0 ≦ X5 ≦ 1, 0 ≦ Y5 ≦ 1, 0 ≦ X5 + Y5 <1).
例えば、X1+Y1、X2+Y2、X3+Y3、X4+Y4、X5+Y5が、X1+Y1>X2+Y2、X3+Y3>X2+Y2、かつ、X5+Y5>X4+Y4の関係を充足することで、上記バンドギャップの大小関係が充足される。 For example, X1 + Y1, X2 + Y2, X3 + Y3, X4 + Y4, and X5 + Y5 satisfy the relationship of X1 + Y1> X2 + Y2, X3 + Y3> X2 + Y2, and X5 + Y5> X4 + Y4, thereby satisfying the above-mentioned band gap magnitude relationship.
また、第1の半導体層14、第2の半導体層16、第3の半導体層18、第4の半導体層20、第5の半導体層22は、それぞれ、膜厚(d1)、膜厚(d2)、膜厚(d3)、膜厚(d4)、膜厚(d5)を備える。
The
第1の半導体層14を形成する第1のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第1のGaN系半導体は、高耐圧化を目的として、C(炭素)等の不純物を含んでいてもかまわない。第1の半導体層14の膜厚(d1)は、例えば、0.5μm以上3μm以下である。
The first GaN-based semiconductor forming the
第1の半導体層14は、第2の半導体16のポテンシャルを持ち上げて、トランジスタ300の閾値電圧を上昇させる閾値制御層として機能する。トランジスタ300の閾値電圧を上昇させる観点から、第1の半導体層14の膜厚(d1)が第2の半導体層16の膜厚(d2)よりも厚いことが望ましい。
The
第2の半導体層16を形成する第2のGaN系半導体は、例えば、アンドープのGaN(窒化ガリウム)である。第2の半導体層16の膜厚(d2)は、例えば、3nm以上300nm以下である。
The second GaN-based semiconductor forming the
第2の半導体層16と第3の半導体層18との間には、窒化アルミニウム(AlN)層42が設けられている。
An aluminum nitride (AlN)
第2の半導体層16と、AlN層42との界面には、ヘテロ接合が形成される。この界面には、二次元電子ガス(2DEG)が形成され、トランジスタ300のキャリアとなる。すなわち、第2の半導体層16はHEMTの動作層(キャリア層)として機能し、AlN層42は、HEMTの障壁層(電子供給層)として機能する。もっとも、AlN層42が薄い場合には、二次元電子ガス(2DEG)が十分に形成されない場合も考えられる。
A heterojunction is formed at the interface between the
第3の半導体層18を形成する第3のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第3の半導体層18の膜厚(d3)は、例えば、5nm以上30nm以下である。
The third GaN-based semiconductor forming the
第4の半導体層20を形成する第4のGaN系半導体は、例えば、アンドープのGaN(窒化ガリウム)である。第4の半導体層20の膜厚(d4)は、例えば、3nm以上50nm以下である。
The fourth GaN-based semiconductor forming the
第5の半導体層22を形成する第5のGaN系半導体は、例えば、アンドープのAlGaN(窒化アルミニウムガリウム)である。第5のGaN系半導体は、Si(シリコン)またはGe(ゲルマニウム)等のn型不純物を含んでいてもかまわない。第5の半導体層22の膜厚(d5)は、例えば、3nm以上30nm以下である。
The fifth GaN-based semiconductor forming the
第4の半導体層20と第5の半導体層22との界面には、ヘテロ接合が形成される。この界面には、二次元電子ガス(2DEG)が形成され、トランジスタ100のキャリアとなる。すなわち、第4の半導体層20はHEMTの動作層(キャリア層)として機能し、第5の半導体層22はHEMTの障壁層(電子供給層)として機能する。
A heterojunction is formed at the interface between the
トランジスタ300は、一端が第5の半導体層22に位置し、他端がAlN層42に接するトレンチ24を備えている。トレンチ24は、例えば、第5の半導体層22表面から、RIE(Reactive Ion Etching)法により、第4の半導体層20および第3の半導体層18を貫通し、AlN層42に達するよう形成される。
The
AlNは、Gaを含有するAlGaNやGaNに対して、トレンチ24形成の際のエッチングレートを遅くすることが可能である。いいかえれば、AlNは、AlGaNやGaNに対して、高いエッチング選択比を得ることが容易である。
AlN can lower the etching rate when forming the
したがって、本実施形態の半導体装置は、トレンチ24形成の際にAlN層42でエッチングをとめることが可能となる。したがって、トレンチ24形成の際の深さ制御性が向上する。
Therefore, the semiconductor device of this embodiment can stop etching with the
そして、トレンチ24の内壁上にゲート絶縁膜26が、設けられる。ゲート絶縁膜26は、トレンチ24の内壁の第3の半導体層18、第4の半導体層20、第5の半導体層22上に連続的に設けられる。ゲート絶縁膜26は、AlN層42、第3の半導体層18、第4の半導体層20、および、第5の半導体層22上に設けられる。ゲート絶縁膜24は、例えば、シリコン酸化膜である。シリコン酸化膜以外にも、シリコン窒化膜、シリコン酸窒化膜、アルミニウム酸化膜等、その他の材料を適用することも可能である。ゲート絶縁膜26の膜厚は、例えば、10nm以上100nm以下である。
A
ゲート絶縁膜26上には、ゲート電極28が形成されている。ゲート電極28は、トレンチ24内を埋め込んでいる。ゲート電極28は、AlN層42、第3の半導体層18、第4の半導体層20、および、第5の半導体層22との間にゲート絶縁膜26を介して設けられる。ゲート電極28は、例えば、B(ボロン)がドーピングされたp型ポリシリコン、または、P(リン)がドーピングされたn型ポリシリコンである。ゲート電極30には、ポリシリコン以外にも、金属シリサイド、金属等も適用可能である。
A
そして、第5の半導体層22上に、ソース電極30とドレイン電極32が形成される。ドレイン電極32は、ソース電極30に対し、ゲート電極28の反対側に形成される。
Then, the
ソース電極30とドレイン電極32は、例えば、金属電極であり、金属電極は、例えば、アルミニウム(Al)を主成分とする電極である。ソース電極30およびドレイン電極32と、第5の半導体層22との間は、オーミックコンタクトであることが望ましい。ソース電極30とドレイン電極32との距離は、例えば、10μm程度である。
The
本実施形態のトランジスタ300では、トレンチ24直下のAlN層42と第2の半導体層16との界面近傍が、チャネル領域となる。チャネル領域におけるキャリアは、AlN層42と第2の半導体層16との界面のヘテロ接合に発生する2次元電子ガス、または、AlN層42と第2の半導体層16との界面にゲート電圧の印加により蓄積される電子である。キャリアが蓄積される電子である場合、トランジスタ300のチャネル領域は、HEMTではなくMISFET(Metal Insulator Field Effect Transistor)として動作する。
In the
いずれの場合であっても、第1の実施形態同様、第2の半導体層16の下方に、第1の半導体層14を閾値制御層として設けることにより、チャネル領域のポテンシャルが持ち上がり、電子の密度が低下する。したがって、ノーマリーオフトランジスタの閾値電圧を上昇させることが可能になる。
In any case, as in the first embodiment, by providing the
そして、本実施形態のトランジスタ300では、第1の実施形態同様、第4の半導体層20と第5の半導体層22との界面に、2次元電子ガスが発生するアクセス領域を設ける。この領域は、チャネル領域と比較して、第1の半導体層14から距離が離れている。したがって、第1の半導体層14による、ポテンシャルの持ち上げ効果の影響が小さい。よって、2次元電子ガスの密度は低下せず、高いキャリア密度が保たれる。
In the
第1の実施形態同様、アクセス領域の2次元電子ガス密度を高くする観点から、第5の半導体層22のAlの割合が、第3の半導体層20のAlの割合よりも高いことが望ましい。よって、Alの割合を示す上記X3、X5が、X5>X3の関係を充足することが望ましい。
As in the first embodiment, from the viewpoint of increasing the two-dimensional electron gas density in the access region, the Al ratio in the
また、第1の半導体層14のAlの割合は、第2の半導体層16との格子整合の観点からは、低い方が望ましい。したがって、上記X1、X3、X5が、X5>X3≧X1の関係を充足することが望ましい。
Further, it is desirable that the Al ratio of the
また、第5の半導体層22にn型不純物、例えば、Si(シリコン)が含有されることが望ましい。第5の半導体層22がn型不純物を含有することにより、第5の半導体層22中の電子濃度が上昇する。したがって、アクセス領域への電子の供給量が増加し、アクセス領域の2次元電子ガス密度がより高くなる。よって、トランジスタ300のオン抵抗がより低減する。
Further, it is desirable that the
また、第5の半導体層22のIn(インジウム)の割合が、第3の半導体層20のIn(インジウム)の割合よりも高いことが望ましい。すなわち、Inの割合を示す上記Y3、Y5が、Y5>Y3の関係を充足することが望ましい。Inの割合が高くなることで、2次元電子ガス密度が高くなる。したがってアクセス領域の2次元電子ガス密度がより高くなる。よって、トランジスタ300のオン抵抗がより低減する。あるいは、第5の半導体層22の薄膜化が可能となり、生産性が向上する。
Further, it is desirable that the ratio of In (indium) in the
そして、閾値制御層である第1の半導体層14の膜厚(d1)は、望ましくは0.5μm以上3μm以下、より望ましくは、1μm以上である。上記範囲を下回ると、ポテンシャルを引き上げる効果が十分得られないおそれがある。また、上記範囲を上回ると、製造の際の生産性が低下するおそれがある。
The film thickness (d 1 ) of the
そして、動作層である第2の半導体層16の膜厚(d2)は、望ましくは3nm以上200nm以下、より望ましくは100nm以下、さらに望ましくは50nm以下である。5以上3μm以下、より望ましくは、1μm以上であることが望ましい。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を上回ると、ポテンシャルを引き上げる効果が十分得られないおそれがある。
The film thickness (d 2 ) of the
そして、動作層である第4の半導体層20の膜厚(d4)は、望ましくは3nm以上50nm以下、より望ましくは5nm以上20nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を上回ると、トレンチ24の側壁部に電子が流れる際の抵抗が大きくなり、トランジスタ300のオン抵抗が増大するおそれがある。
The film thickness (d 4 ) of the
そして、障壁層である第5の半導体層22の膜厚(d5)は、望ましくは3nm以上30nm以下、より望ましくは5nm以上10nm以下である。上記範囲を下回ると、膜厚の制御が困難となるおそれがある。また、上記範囲を下回ると、アクセス領域の電子密度が低下するおそれがある。また、上記範囲を上回ると、生産性が低下するおそれがある。
The film thickness (d 5 ) of the
AlN層42と第2の半導体層16のヘテロ界面の、トランジスタ300の動作に対する影響を低減する観点から、トレンチ24の底部のAlN層42の膜厚は薄いことが望ましい。トレンチ24の底部のAlN層42の膜厚は、望ましくは0.5nm以上2nm以下である。
From the viewpoint of reducing the influence of the heterointerface between the
以上のように、本実施形態のトランジスタ300によれば、閾値制御層を導入するとともに、チャネル領域とアクセス領域を分離することで、チャネル領域の閾値電圧上昇と、アクセス領域の低抵抗化を両立することができる。したがって、閾値電圧が高く、オン電流の高いノーマリーオフトランジスタを実現できる。また、AlN層42を設けることで、トレンチ形成の制御性が向上し、安定した特性を備えるトランジスタ300が実現される。
As described above, according to the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. For example, a component in one embodiment may be replaced or changed with a component in another embodiment. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 基板
12 バッファ層
14 第1の半導体層
16 第2の半導体層
18 第3の半導体層
20 第4の半導体層
22 第5の半導体層
24 トレンチ
26 ゲート絶縁膜
28 ゲート電極
30 ソース電極
32 ドレイン電極
40 AlN層
42 AlN層
100 トランジスタ
200 トランジスタ
300 トランジスタ
10
Claims (20)
前記第1の半導体層の上方に設けられ、前記第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、
前記第2の半導体層の上方に設けられ、前記第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、
前記第3の半導体層の上方に設けられ、前記第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、
前記第4の半導体層の上方に設けられ、前記第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、
前記第3の半導体層、前記第4の半導体層、および、前記第5の半導体層上に設けられるゲート絶縁膜と、
前記第3の半導体層、前記第4の半導体層、および、前記第5の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第5の半導体層上に設けられるソース電極と、
前記第5の半導体層上に、前記ソース電極に対し、前記ゲート電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。 A first semiconductor layer of a first GaN-based semiconductor;
A second semiconductor layer of a second GaN-based semiconductor provided above the first semiconductor layer and having a smaller band gap than the first GaN-based semiconductor;
A third semiconductor layer of a third GaN-based semiconductor provided above the second semiconductor layer and having a larger band gap than the second GaN-based semiconductor;
A fourth semiconductor layer of a fourth GaN-based semiconductor provided above the third semiconductor layer and having a smaller band gap than the third GaN-based semiconductor;
A fifth semiconductor layer of a fifth GaN-based semiconductor provided above the fourth semiconductor layer and having a larger band gap than the fourth GaN-based semiconductor;
A gate insulating film provided on the third semiconductor layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A gate electrode provided through the gate insulating film between the third semiconductor layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A source electrode provided on the fifth semiconductor layer;
A drain electrode provided on the opposite side of the gate electrode with respect to the source electrode on the fifth semiconductor layer;
A semiconductor device comprising:
前記第2のGaN系半導体がAlX2InY2Ga1−(X2+Y2)N(0≦X2≦1、0≦Y2≦1、0≦X2+Y2<1)であり、
前記第3のGaN系半導体がAlX3InY3Ga1−(X3+Y3)N(0≦X3≦1、0≦Y3≦1、0≦X3+Y3<1)であり、
前記第4のGaN系半導体がAlX4InY4Ga1−(X4+Y4)N(0≦X4≦1、0≦Y4≦1、0≦X4+Y4<1)であり、
前記第5のGaN系半導体がAlX5InY5Ga1−(X5+Y5)N(0≦X5≦1、0≦Y5≦1、0≦X5+Y5<1)であることを特徴とする請求項1または請求項2記載の半導体装置。 The first GaN-based semiconductor is Al X1 In Y1 Ga 1- (X1 + Y1) N (0 ≦ X1 ≦ 1, 0 ≦ Y1 ≦ 1, 0 ≦ X1 + Y1 <1),
The second GaN-based semiconductor is Al X2 In Y2Ga1- (X2 + Y2) N (0 ≦ X2 ≦ 1, 0 ≦ Y2 ≦ 1, 0 ≦ X2 + Y2 <1),
Wherein the third GaN-based semiconductor Al X3 In Y3 Ga 1- (X3 + Y3) a N (0 ≦ X3 ≦ 1,0 ≦ Y3 ≦ 1,0 ≦ X3 + Y3 <1),
The fourth GaN-based semiconductor Al X4 In Y4 Ga 1- (X4 + Y4) a N (0 ≦ X4 ≦ 1,0 ≦ Y4 ≦ 1,0 ≦ X4 + Y4 <1),
Claim 1 or claim wherein said fifth GaN-based semiconductor is Al X5 In Y5 Ga 1- (X5 + Y5) N (0 ≦ X5 ≦ 1,0 ≦ Y5 ≦ 1,0 ≦ X5 + Y5 <1) Item 3. The semiconductor device according to Item 2.
X1+Y1>X2+Y2、X3+Y3>X2+Y2、かつ、X5+Y5>X4+Y4の関係を充足することを特徴とする請求項3記載の半導体装置。 X1 + Y1, X2 + Y2, X3 + Y3, X4 + Y4, X5 + Y5 are
4. The semiconductor device according to claim 3, wherein a relationship of X1 + Y1> X2 + Y2, X3 + Y3> X2 + Y2, and X5 + Y5> X4 + Y4 is satisfied.
前記第1の半導体層の上方に設けられ、前記第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、
前記第2の半導体層の上方に設けられ、前記第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、
前記第3の半導体層の上方に設けられ、前記第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、
前記第4の半導体層の上方に設けられ、前記第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、
前記第2の半導体層と前記第3の半導体層との間に設けられるAlN層と、
前記AlN層、前記第3の半導体層、前記第4の半導体層、および、前記第5の半導体層上に設けられるゲート絶縁膜と、
前記AlN層、前記第3の半導体層、前記第4の半導体層、および、前記第5の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第5の半導体層上に設けられるソース電極と、
前記第5の半導体層上に、前記ソース電極に対し、前記ゲート電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。 A first semiconductor layer of a first GaN-based semiconductor;
A second semiconductor layer of a second GaN-based semiconductor provided above the first semiconductor layer and having a smaller band gap than the first GaN-based semiconductor;
A third semiconductor layer of a third GaN-based semiconductor provided above the second semiconductor layer and having a larger band gap than the second GaN-based semiconductor;
A fourth semiconductor layer of a fourth GaN-based semiconductor provided above the third semiconductor layer and having a smaller band gap than the third GaN-based semiconductor;
A fifth semiconductor layer of a fifth GaN-based semiconductor provided above the fourth semiconductor layer and having a larger band gap than the fourth GaN-based semiconductor;
An AlN layer provided between the second semiconductor layer and the third semiconductor layer;
A gate insulating film provided on the AlN layer, the third semiconductor layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A gate electrode provided via the gate insulating film between the AlN layer, the third semiconductor layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A source electrode provided on the fifth semiconductor layer;
A drain electrode provided on the opposite side of the gate electrode with respect to the source electrode on the fifth semiconductor layer;
A semiconductor device comprising:
前記第2のGaN系半導体がAlX2InY2Ga1−(X2+Y2)N(0≦X2≦1、0≦Y2≦1、0≦X2+Y2<1)であり、
前記第3のGaN系半導体がAlX3InY3Ga1−(X3+Y3)N(0≦X3≦1、0≦Y3≦1、0≦X3+Y3<1)であり、
前記第4のGaN系半導体がAlX4InY4Ga1−(X4+Y4)N(0≦X4≦1、0≦Y4≦1、0≦X4+Y4<1)であり、
前記第5のGaN系半導体がAlX5InY5Ga1−(X5+Y5)N(0≦X5≦1、0≦Y5≦1、0≦X5+Y5<1)であることを特徴とする請求項11または請求項12記載の半導体装置。 The first GaN-based semiconductor is Al X1 In Y1 Ga 1- (X1 + Y1) N (0 ≦ X1 ≦ 1, 0 ≦ Y1 ≦ 1, 0 ≦ X1 + Y1 <1),
The second GaN-based semiconductor is Al X2 In Y2Ga1- (X2 + Y2) N (0 ≦ X2 ≦ 1, 0 ≦ Y2 ≦ 1, 0 ≦ X2 + Y2 <1),
Wherein the third GaN-based semiconductor Al X3 In Y3 Ga 1- (X3 + Y3) a N (0 ≦ X3 ≦ 1,0 ≦ Y3 ≦ 1,0 ≦ X3 + Y3 <1),
The fourth GaN-based semiconductor Al X4 In Y4 Ga 1- (X4 + Y4) a N (0 ≦ X4 ≦ 1,0 ≦ Y4 ≦ 1,0 ≦ X4 + Y4 <1),
Claim 11 or claim wherein said fifth GaN-based semiconductor is Al X5 In Y5 Ga 1- (X5 + Y5) N (0 ≦ X5 ≦ 1,0 ≦ Y5 ≦ 1,0 ≦ X5 + Y5 <1) Item 13. A semiconductor device according to Item 12.
X1+Y1>X2+Y2、X3+Y3>X2+Y2、かつ、X5+Y5>X4+Y4の関係を充足することを特徴とする請求項13記載の半導体装置。 X1 + Y1, X2 + Y2, X3 + Y3, X4 + Y4, X5 + Y5 are
14. The semiconductor device according to claim 13, wherein the relationship of X1 + Y1> X2 + Y2, X3 + Y3> X2 + Y2, and X5 + Y5> X4 + Y4 is satisfied.
前記第1の半導体層の上方に設けられ、前記第1のGaN系半導体よりバンドギャップの小さい第2のGaN系半導体の第2の半導体層と、
前記第2の半導体層の上方に設けられ、前記第2のGaN系半導体よりバンドギャップの大きい第3のGaN系半導体の第3の半導体層と、
前記第3の半導体層の上方に設けられ、前記第3のGaN系半導体よりバンドギャップの小さい第4のGaN系半導体の第4の半導体層と、
前記第4の半導体層の上方に設けられ、前記第4のGaN系半導体よりバンドギャップの大きい第5のGaN系半導体の第5の半導体層と、
前記第3の半導体層と前記第4の半導体層との間に設けられるAlN層と、
前記AlN層、前記第4の半導体層、および、前記第5の半導体層上に設けられるゲート絶縁膜と、
前記AlN層、前記第4の半導体層、および、前記第5の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第5の半導体層上に設けられるソース電極と、
前記第5の半導体層上に、前記ソース電極に対し、前記ゲート電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。
A first semiconductor layer of a first GaN-based semiconductor;
A second semiconductor layer of a second GaN-based semiconductor provided above the first semiconductor layer and having a smaller band gap than the first GaN-based semiconductor;
A third semiconductor layer of a third GaN-based semiconductor provided above the second semiconductor layer and having a larger band gap than the second GaN-based semiconductor;
A fourth semiconductor layer of a fourth GaN-based semiconductor provided above the third semiconductor layer and having a smaller band gap than the third GaN-based semiconductor;
A fifth semiconductor layer of a fifth GaN-based semiconductor provided above the fourth semiconductor layer and having a larger band gap than the fourth GaN-based semiconductor;
An AlN layer provided between the third semiconductor layer and the fourth semiconductor layer;
A gate insulating film provided on the AlN layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A gate electrode provided via the gate insulating film between the AlN layer, the fourth semiconductor layer, and the fifth semiconductor layer;
A source electrode provided on the fifth semiconductor layer;
A drain electrode provided on the opposite side of the gate electrode with respect to the source electrode on the fifth semiconductor layer;
A semiconductor device comprising:
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192416A JP6214978B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device |
EP14176973.7A EP2849230A3 (en) | 2013-09-17 | 2014-07-14 | Semiconductor device |
US14/444,256 US9190508B2 (en) | 2013-09-17 | 2014-07-28 | GaN based semiconductor device |
KR1020140096305A KR101636136B1 (en) | 2013-09-17 | 2014-07-29 | Semiconductor device |
CN201410376732.0A CN104465742B (en) | 2013-09-17 | 2014-08-01 | Semiconductor device |
US14/870,198 US9406792B2 (en) | 2013-09-17 | 2015-09-30 | Semiconductor device having GaN-based layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192416A JP6214978B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017138976A Division JP6313509B2 (en) | 2017-07-18 | 2017-07-18 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015060896A true JP2015060896A (en) | 2015-03-30 |
JP2015060896A5 JP2015060896A5 (en) | 2016-05-19 |
JP6214978B2 JP6214978B2 (en) | 2017-10-18 |
Family
ID=51176248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192416A Active JP6214978B2 (en) | 2013-09-17 | 2013-09-17 | Semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (2) | US9190508B2 (en) |
EP (1) | EP2849230A3 (en) |
JP (1) | JP6214978B2 (en) |
KR (1) | KR101636136B1 (en) |
CN (1) | CN104465742B (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016207803A (en) * | 2015-04-21 | 2016-12-08 | 富士通株式会社 | Semiconductor device and semiconductor device manufacturing method |
US11139393B2 (en) | 2019-03-14 | 2021-10-05 | Kabushiki Kaisha Toshiba | Semiconductor device including different nitride regions and method for manufacturing same |
JPWO2020161791A1 (en) * | 2019-02-05 | 2021-10-14 | 三菱電機株式会社 | Semiconductor devices and manufacturing methods for semiconductor devices |
JP7484785B2 (en) | 2021-03-29 | 2024-05-16 | 富士通株式会社 | NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR DEVICE - Patent application |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6214978B2 (en) * | 2013-09-17 | 2017-10-18 | 株式会社東芝 | Semiconductor device |
JP6534791B2 (en) | 2013-12-16 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP6229501B2 (en) * | 2014-01-08 | 2017-11-15 | 富士通株式会社 | Semiconductor device |
JP6341679B2 (en) * | 2014-02-06 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
US9666683B2 (en) * | 2015-10-09 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface treatment and passivation for high electron mobility transistors |
ITUB20155862A1 (en) * | 2015-11-24 | 2017-05-24 | St Microelectronics Srl | NORMALLY OFF TYPE TRANSISTOR WITH REDUCED RESISTANCE IN THE STATE ON AND RELATIVE MANUFACTURING METHOD |
KR102402771B1 (en) | 2015-12-11 | 2022-05-26 | 삼성전자주식회사 | Semiconductor device and method for fabricating the same |
FR3047607B1 (en) * | 2016-02-04 | 2018-04-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | HETEROJUNCTION TRANSISTOR HAVING ENHANCED ELECTRON GAS CONTAINMENT |
FR3047608B1 (en) * | 2016-02-04 | 2018-04-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | HIGH ELECTRONIC MOBILITY HETEROJUNCTION TRANSISTOR OF ENHANCED NORMALLY BLOCK TYPE |
US10804386B2 (en) * | 2016-07-01 | 2020-10-13 | Intel Corporation | Gate stack design for GaN e-mode transistor performance |
JP7009952B2 (en) * | 2017-11-22 | 2022-01-26 | 富士通株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
US10516023B2 (en) * | 2018-03-06 | 2019-12-24 | Infineon Technologies Austria Ag | High electron mobility transistor with deep charge carrier gas contact structure |
US10541313B2 (en) | 2018-03-06 | 2020-01-21 | Infineon Technologies Austria Ag | High Electron Mobility Transistor with dual thickness barrier layer |
JP7170433B2 (en) * | 2018-06-19 | 2022-11-14 | 株式会社東芝 | Semiconductor device and its manufacturing method |
CN116247078A (en) * | 2018-06-20 | 2023-06-09 | 顶诺微电子(无锡)有限公司 | Mixed channel compound semiconductor device |
JP7071893B2 (en) * | 2018-07-23 | 2022-05-19 | 株式会社東芝 | Semiconductor devices and their manufacturing methods |
JP7021034B2 (en) * | 2018-09-18 | 2022-02-16 | 株式会社東芝 | Semiconductor device |
CN110112216B (en) * | 2019-05-30 | 2023-03-14 | 深圳芯能半导体技术有限公司 | Transistor and manufacturing method thereof |
CN113644128A (en) * | 2021-06-29 | 2021-11-12 | 西安电子科技大学 | GaN-based high electron mobility transistor with groove-grid multi-channel structure and manufacturing method |
US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359256A (en) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | Field effect compound semiconductor device |
JP2006261642A (en) * | 2005-02-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Field effect transistor and method of fabricating the same |
JP2007324263A (en) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | Field-effect transistor and manufacturing method thereof |
JP2008010803A (en) * | 2006-06-02 | 2008-01-17 | National Institute Of Advanced Industrial & Technology | Nitride semiconductor field-effect transistor |
JP2008211172A (en) * | 2007-01-31 | 2008-09-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
WO2011118098A1 (en) * | 2010-03-26 | 2011-09-29 | 日本電気株式会社 | Field effect transistor, method of manufacture for field effect transistor, and electronic device |
JP2012114320A (en) * | 2010-11-26 | 2012-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor field effect transistor |
WO2013018580A1 (en) * | 2011-08-01 | 2013-02-07 | 株式会社村田製作所 | Field effect transistor |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04282708A (en) | 1991-03-12 | 1992-10-07 | Osaka Gas Co Ltd | Track forming device for moving machine |
WO1999005728A1 (en) * | 1997-07-25 | 1999-02-04 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
JP4631103B2 (en) * | 1999-05-19 | 2011-02-16 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
JP3393602B2 (en) | 2000-01-13 | 2003-04-07 | 松下電器産業株式会社 | Semiconductor device |
JP4038814B2 (en) * | 2002-06-17 | 2008-01-30 | 日本電気株式会社 | Semiconductor device and field effect transistor |
US7439555B2 (en) * | 2003-12-05 | 2008-10-21 | International Rectifier Corporation | III-nitride semiconductor device with trench structure |
JP4751150B2 (en) * | 2005-08-31 | 2011-08-17 | 株式会社東芝 | Nitride semiconductor devices |
US7462884B2 (en) * | 2005-10-31 | 2008-12-09 | Nichia Corporation | Nitride semiconductor device |
EP2677544B1 (en) * | 2006-03-16 | 2015-04-22 | Fujitsu Limited | Compound Semiconductor Device and Manufacturing Method of the Same |
JP5289687B2 (en) | 2006-06-22 | 2013-09-11 | 株式会社アドマテックス | Abrasive grains for abrasive, method for producing the same, and abrasive |
US8421119B2 (en) * | 2006-09-13 | 2013-04-16 | Rohm Co., Ltd. | GaN related compound semiconductor element and process for producing the same and device having the same |
JP4282708B2 (en) | 2006-10-20 | 2009-06-24 | 株式会社東芝 | Nitride semiconductor devices |
JP2008153350A (en) * | 2006-12-15 | 2008-07-03 | Toshiba Corp | Semiconductor device |
JP4761319B2 (en) | 2008-02-19 | 2011-08-31 | シャープ株式会社 | Nitride semiconductor device and power conversion device including the same |
JP5442229B2 (en) * | 2008-09-04 | 2014-03-12 | ローム株式会社 | Method of manufacturing nitride semiconductor device |
JP2010118556A (en) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | Semiconductor device and its manufacturing method |
US8618578B2 (en) | 2009-02-16 | 2013-12-31 | Renesas Electronics Corporation | Field effect transistor |
KR101358633B1 (en) * | 2009-11-04 | 2014-02-04 | 도와 일렉트로닉스 가부시키가이샤 | Epitaxially laminated iii-nitride substrate |
JP5143171B2 (en) * | 2010-03-17 | 2013-02-13 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
JP6017125B2 (en) | 2011-09-16 | 2016-10-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6214978B2 (en) * | 2013-09-17 | 2017-10-18 | 株式会社東芝 | Semiconductor device |
-
2013
- 2013-09-17 JP JP2013192416A patent/JP6214978B2/en active Active
-
2014
- 2014-07-14 EP EP14176973.7A patent/EP2849230A3/en not_active Withdrawn
- 2014-07-28 US US14/444,256 patent/US9190508B2/en active Active
- 2014-07-29 KR KR1020140096305A patent/KR101636136B1/en active IP Right Grant
- 2014-08-01 CN CN201410376732.0A patent/CN104465742B/en active Active
-
2015
- 2015-09-30 US US14/870,198 patent/US9406792B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359256A (en) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | Field effect compound semiconductor device |
JP2006261642A (en) * | 2005-02-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Field effect transistor and method of fabricating the same |
JP2007324263A (en) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | Field-effect transistor and manufacturing method thereof |
JP2008010803A (en) * | 2006-06-02 | 2008-01-17 | National Institute Of Advanced Industrial & Technology | Nitride semiconductor field-effect transistor |
JP2008211172A (en) * | 2007-01-31 | 2008-09-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
WO2011118098A1 (en) * | 2010-03-26 | 2011-09-29 | 日本電気株式会社 | Field effect transistor, method of manufacture for field effect transistor, and electronic device |
JP2012114320A (en) * | 2010-11-26 | 2012-06-14 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor field effect transistor |
WO2013018580A1 (en) * | 2011-08-01 | 2013-02-07 | 株式会社村田製作所 | Field effect transistor |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016207803A (en) * | 2015-04-21 | 2016-12-08 | 富士通株式会社 | Semiconductor device and semiconductor device manufacturing method |
JPWO2020161791A1 (en) * | 2019-02-05 | 2021-10-14 | 三菱電機株式会社 | Semiconductor devices and manufacturing methods for semiconductor devices |
JP7120334B2 (en) | 2019-02-05 | 2022-08-17 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
US11139393B2 (en) | 2019-03-14 | 2021-10-05 | Kabushiki Kaisha Toshiba | Semiconductor device including different nitride regions and method for manufacturing same |
US11677020B2 (en) | 2019-03-14 | 2023-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device including different nitride regions and method for manufacturing same |
US11967641B2 (en) | 2019-03-14 | 2024-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device including different nitride regions improving characteristics of the semiconductor device |
JP7484785B2 (en) | 2021-03-29 | 2024-05-16 | 富士通株式会社 | NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR DEVICE - Patent application |
Also Published As
Publication number | Publication date |
---|---|
US9406792B2 (en) | 2016-08-02 |
KR101636136B1 (en) | 2016-07-04 |
US9190508B2 (en) | 2015-11-17 |
JP6214978B2 (en) | 2017-10-18 |
CN104465742A (en) | 2015-03-25 |
EP2849230A2 (en) | 2015-03-18 |
EP2849230A3 (en) | 2015-08-05 |
US20150076508A1 (en) | 2015-03-19 |
US20160020314A1 (en) | 2016-01-21 |
CN104465742B (en) | 2017-05-31 |
KR20150032159A (en) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214978B2 (en) | Semiconductor device | |
US9620599B2 (en) | GaN-based semiconductor transistor | |
JP6270572B2 (en) | Semiconductor device and manufacturing method thereof | |
US9520489B2 (en) | Semiconductor device | |
JP6189235B2 (en) | Semiconductor device | |
JP5654512B2 (en) | Nitride semiconductor device | |
US8519439B2 (en) | Nitride semiconductor element with N-face semiconductor crystal layer | |
US10784361B2 (en) | Semiconductor device and method for manufacturing the same | |
WO2012111363A1 (en) | Lateral-type semiconductor device | |
TW201633538A (en) | Semiconductor device | |
US20150263155A1 (en) | Semiconductor device | |
JP6649208B2 (en) | Semiconductor device | |
JP5707463B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5721782B2 (en) | Semiconductor device | |
JP2016181570A (en) | Semiconductor device and manufacturing method of the same | |
JP6313509B2 (en) | Semiconductor device | |
US20170069747A1 (en) | Semiconductor device | |
JP6139494B2 (en) | Nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170920 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6214978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |