JP2015053558A - 画像表示装置及びその制御方法 - Google Patents
画像表示装置及びその制御方法 Download PDFInfo
- Publication number
- JP2015053558A JP2015053558A JP2013184336A JP2013184336A JP2015053558A JP 2015053558 A JP2015053558 A JP 2015053558A JP 2013184336 A JP2013184336 A JP 2013184336A JP 2013184336 A JP2013184336 A JP 2013184336A JP 2015053558 A JP2015053558 A JP 2015053558A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- display device
- liquid crystal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行う。
【解決手段】 メモリ制御部は、入力した垂直同期信号を基準として画像メモリからの画像データの読み出しを制御する。液晶制御部は、垂直同期信号を基準として駆動開始信号を生成し、メモリ制御部により画像メモリから読み出された画像データに基づいて、駆動開始信号を基準として表示デバイスの駆動を制御する。投影光学系は、液晶制御部の制御によって出力された画像をスクリーンに投影する。CPUは、画像の表示遅延に関する変更要求に応じて、メモリ制御部による画像メモリからの画像データの読み出し開始のタイミングを変更する。CPUは更に、読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する。
【選択図】 図5
【解決手段】 メモリ制御部は、入力した垂直同期信号を基準として画像メモリからの画像データの読み出しを制御する。液晶制御部は、垂直同期信号を基準として駆動開始信号を生成し、メモリ制御部により画像メモリから読み出された画像データに基づいて、駆動開始信号を基準として表示デバイスの駆動を制御する。投影光学系は、液晶制御部の制御によって出力された画像をスクリーンに投影する。CPUは、画像の表示遅延に関する変更要求に応じて、メモリ制御部による画像メモリからの画像データの読み出し開始のタイミングを変更する。CPUは更に、読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する。
【選択図】 図5
Description
本発明は、画像表示技術に関する。
近年、様々な形態の表示装置が様々な方式と用途で使用されている。代表的な表示装置の方式として、直視型の平面型表示装置(FPD)と投影型表示装置(プロジェクタ)がある。前者は、液晶表示装置(LCD)、プラズマ表示装置(PDP)、電界放出型表示装置(FED)、有機EL表示装置(OLED)等が知られている。後者は、透過型液晶素子、反射型液晶表示素子(LCOS)、更には、DMD素子(DLP)等を用いて投射光学系を実現した装置が知られている。
そして、これらの表示装置が使われる用途には、リアルタイム性が要求される民生向けのゲーム用途、産業用のフライトシミュレーターなどのシミュレーション用途がある。このような分野では表示遅延の低減が求められる。特に、軍事用フライトシミュレーター、航空会社のフライトシミュレーターなどのハイエンド用途に用いられる、大画面化が容易なプロジェクタを用いた表示装置には、更なる表示遅延の低減が求められる。
表示装置として表示遅延の低減対象になる影響の大きな機能ブロックには、大きく分けて画像処理部とパネル駆動部の2つがあり、それぞれの遅延量のトータルで表示遅延を低減することが求められる。一つ目の画像処理部に関しては、単純に、画像処理に要する処理時間が表示遅延に影響を及ぼす。昨今のデジタル画像処理技術の進展に伴い、映像の高画質化処理や、表示装置の補正処理などにフレームメモリを使った画像処理が導入されているが、これらを施すことにより表示遅延は大きくなる。つまり、高画質化と表示遅延はトレードオフの関係になる傾向がある。そのため、表示遅延の低減を目的とした低遅延モードで表示装置を使用する場合は、一部の画処理機能を省略するなどして低遅延と高画質化との両立が図られている。2つ目のパネル駆動部に関しては、一定の基準位置(出力垂直同期信号の開始)から有効映像データの開始までの遅延量が、表示遅延に影響を及ぼす。昨今の表示装置はマルチフォーマット入力に対応しているものが多く、表示装置の解像度に対して入力映像信号の解像度が小さい場合もある。この場合に映像をドットバイドットでセンター表示すると、駆動開始位置から映像開始位置までの期間分が表示遅延に影響することになる。この期間分の遅延を改善する例として、特許文献1に示す技術が知られている。特許文献1は、低遅延モード時には入力映像を拡大することで有効表示領域内の先頭ラインの表示を早め、これにより表示開始時間を低遅延化する技術を開示している。
特許文献1の技術によれば、駆動開始位置から映像開始位置までの期間分の低遅延化が可能になるが、ドットバイドットが維持されない。これに対して、特許文献1には開示されていないが、駆動開始位置と映像開始位置を同じにした表示レイアウトにすることで、ドットバイドットを維持したまま低遅延化することが考えられる。しかしこの方法では、通常モードのときとは映像の表示位置が変わってしまうという課題が生じる。
そこで本発明は、ドットバイドットを維持したまま、かつ、スクリーンに投影される映像の位置を変えることなく、表示遅延を最小限に抑えた駆動を実現する。
本発明の一側面によれば、表示デバイスと、画像データを記憶する画像メモリと、入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御手段と、前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御手段により前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御手段と、前記表示制御手段の制御によって前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系と、画像の表示遅延に関する変更要求に応じて、前記メモリ制御手段による前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御手段と、前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正手段とを有することを特徴とする表示装置が提供される。
本発明によれば、ドットバイドットを維持したまま、かつ、スクリーンに投影される映像の位置を変えることなく、表示遅延を最小限に抑えた駆動が実現される。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の実施に有利な具体例を示すにすぎない。また、以下の実施形態の中で説明されている特徴の組み合わせの全てが本発明の課題解決のために必須のものであるとは限らない。
<実施形態1>
(全体構成)
図1は、本実施形態における表示装置としての液晶プロジェクタ100の全体の構成を示す図である。
(全体構成)
図1は、本実施形態における表示装置としての液晶プロジェクタ100の全体の構成を示す図である。
本実施形態の液晶プロジェクタ100は、CPU110、ROM111、RAM112、操作部113、画像入力部130、画像処理部140を有する。また、液晶プロジェクタ100は、さらに、液晶制御部150、液晶素子151R、151G、151B、光源制御部160、光源161、色分離部162、色合成部163、光学系制御部170、投影光学系171を有する。また、液晶プロジェクタ100は、さらに、記録再生部191、記録媒体192、通信部193、撮像部194、表示制御部195、表示部196を有していてもよい。
CPU110は、液晶プロジェクタ100の各動作ブロックを制御する。ROM111は、CPU110の処理手順を記述した制御プログラムを記憶する。RAM112は、ワークメモリとして一時的に制御プログラムやデータを格納する。また、CPU110は、記録再生部191により記録媒体192から再生された静止画データや動画データを一時的に記憶し、ROM111に記憶されたプログラムを用いて、それぞれの画像や映像を再生したりすることもできる。また、CPU110は、通信部193より受信した静止画データや動画データを一時的に記憶し、ROM111に記憶されたプログラムを用いて、それぞれの画像や映像を再生したりすることもできる。また、撮像部194により得られた画像や映像を一時的にRAM112に記憶し、ROM111に記憶されたプログラムを用いて、静止画データや動画データに変換して記録媒体192に記録させることもできる。
また、操作部113は、ユーザの指示を受け付け、CPU110に指示信号を送信するものであり、例えば、スイッチやダイヤル、表示部196上に設けられたタッチパネルなどからなる。また、操作部113は、例えば、リモコンからの信号を受信する信号受信部(赤外線受信部など)で、受信した信号に基づいて所定の指示信号をCPU110に送信するものであってもよい。また、CPU110は、操作部113や、通信部193から入力された制御信号を受信して、液晶プロジェクタ100の各動作ブロックを制御する。
画像入力部130は、外部装置から映像信号を受信するものであり、例えば、コンポジット端子、S映像端子、D端子、コンポーネント端子、アナログRGB端子、DVI−I端子、DVI−D端子、HDMI(登録商標)端子等を含む。また、アナログ映像信号を受信した場合には、受信したアナログ映像信号をデジタル映像信号に変換する。そして、受信した映像信号を、画像処理部140に送信する。ここで、外部装置は、映像信号を出力できるものであれば、パーソナルコンピュータ、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機など、どのようなものであってもよい。
画像処理部140は、画像入力部130から受信した映像信号にフレーム数、画素数、画像形状などの変更処理を施して、液晶制御部150に送信するものであり、例えば画像処理用のマイクロプロセッサからなる。また、画像処理部140は、専用のマイクロプロセッサである必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が画像処理部140と同様の処理を実行してもよい。画像処理部140は、フレーム間引き処理、フレーム補間処理、解像度変換処理、歪み補正処理(キーストン補正処理)といった機能を実行することが可能である。また、画像処理部140は、画像入力部130から受信した映像信号以外にも、CPU110によって再生された画像や映像に対して前述の変更処理を施すこともできる。
液晶制御部150は、画像処理部140で処理された映像信号に基づいて、液晶素子151R、151G、151Bの画素の液晶に印可する電圧を制御する。これにより、液晶素子151R、151G、151Bの透過率が調整される。液晶制御部150は、例えば制御用のマイクロプロセッサで構成される。ただし、液晶制御部150は、専用のマイクロプロセッサである必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が液晶制御部150と同様の処理を実行してもよい。例えば、画像処理部140に映像信号が入力されている場合、液晶制御部150は、画像処理部140から1フレームの画像を受信する度に、画像に対応する透過率となるように、液晶素子151R、151G、151Bを制御する。液晶素子151Rは、赤色に対応する液晶素子であって、光源161から出力された光のうち、色分離部162で赤色(R)、緑色(G)、青色(B)に分離された光のうち、赤色の光の透過率を調整するためのものである。液晶素子151Gは、緑色に対応する液晶素子であって、光源161から出力された光のうち、色分離部162で赤色(R)、緑色(G)、青色(B)に分離された光のうち、緑色の光の透過率を調整するためのものである。液晶素子151Bは、青色に対応する液晶素子であって、光源161から出力された光のうち、色分離部162で赤色(R)、緑色(G)、青色(B)に分離された光のうち、青色の光の透過率を調整するためのものである。この液晶制御部150による液晶素子151R、151G、151Bの具体的な制御動作や液晶素子151R、151G、151Bの構成については、後述する。
光源制御部160は、光源161のオン/オフを制御や光量の制御をするものであり、制御用のマイクロプロセッサで構成される。ただし、光源制御部160は、専用のマイクロプロセッサである必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が光源制御部160と同様の処理を実行してもよい。また、光源161は、不図示のスクリーンに画像を投影するための光を出力するものであり、例えば、ハロゲンランプ、キセノンランプ、高圧水銀ランプなどであってもよい。また、色分離部162は、光源161から出力された光を、赤色(R)、緑色(G)、青色(B)に分離するものであり、例えば、ダイクロイックミラーやプリズムなどからなる。なお、光源161として、各色に対応するLED等を使用する場合には、色分離部162は不要である。また、色合成部163は、液晶素子151R、151G、151Bを透過した赤色(R)、緑色(G)、青色(B)の光を合成するものであり、例えば、ダイクロイックミラーやプリズムなどからなる。そして、色合成部163により赤色(R)、緑色(G)、青色(B)の成分を合成した光は、投影光学系171に送られる。このとき、液晶素子151R、151G、151Bは、画像処理部140から入力された画像に対応する光の透過率となるように、液晶制御部150により制御されている。そのため、色合成部163により合成された光は、投影光学系171によりスクリーンに投影されると、画像処理部140により入力された画像に対応する画像がスクリーン上に表示されることになる。
光学系制御部170は、投影光学系171を制御するものであり、例えば制御用のマイクロプロセッサからなる。なお、光学系制御部170は、専用のマイクロプロセッサである必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が光学系制御部170と同様の処理を実行してもよい。また、投影光学系171は、色合成部163から出力された合成光をスクリーンに投影するための光学系である。投影光学系171は、複数のレンズ、レンズ駆動用のアクチュエータを含み、レンズをアクチュエータにより駆動することで、投影画像の拡大、縮小、焦点調整、レンズシフトなどを行うことができる。
記録再生部191は、記録媒体192から静止画データや動画データを再生する。記録再生部191はまた、撮像部194により得られた画像や映像の静止画データや動画データを受信して記録媒体192に記録する。記録再生部191はまた、通信部193より受信した静止画データや動画データを記録媒体192に記録することもできる。記録再生部191は、例えば、記録媒体192と電気的に接続するインタフェースや記録媒体192と通信するためのマイクロプロセッサからなる。また、記録再生部191には、専用のマイクロプロセッサを含む必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が記録再生部191と同様の処理を実行してもよい。記録媒体192は、静止画データや動画データをはじめ、本実施形態の液晶プロジェクタに必要な制御データなどを記録することができる。記録媒体192は、磁気ディスク、光学式ディスク、半導体メモリなどのあらゆる方式の記録媒体であってよく、着脱可能な記録媒体であっても、内蔵型の記録媒体であってもよい。
通信部193は、外部機器からの制御信号や静止画データ、動画データなどを受信する。通信部193は、例えば、無線LAN、有線LAN、USB、Bluetooth(登録商標)などに準拠したものであってよく、特定の通信方式に限定するものではない。また、画像入力部130の端子が、例えばHDMI(登録商標)端子であれば、その端子を介してCEC通信を行うものであってもよい。ここで、外部装置は、液晶プロジェクタ100と通信を行うことができるものであれば、パーソナルコンピュータ、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機、リモコンなど、どのようなものであってもよい。
撮像部194は、本実施形態の液晶プロジェクタ100の周辺を撮像して画像信号を取得するものであり、投影光学系171を介して投影された画像を撮影(スクリーン方向を撮影)することができる。撮像部194は、得られた画像や映像をCPU110に送信し、CPU110は、その画像や映像を一時的にRAM112に記憶し、ROM111に記憶されたプログラムに基づいて、静止画データや動画データに変換する。撮像部194は、被写体の光学像を取得するレンズ、レンズを駆動するアクチュエータ、アクチュエータを制御するマイクロプロセッサ、レンズを介して取得した光学像を画像信号に変換する撮像素子を含む。撮像部194はまた、撮像素子により得られた画像信号をデジタル信号に変換するAD変換部なども有する。また、撮像部194は、スクリーン方向を撮影するものに限られず、例えば、スクリーンと逆方向の視聴者側を撮影してもよい。
表示制御部195は、液晶プロジェクタ100に備えられた表示部196に液晶プロジェクタ100を操作するための操作画面やスイッチアイコン等の画像を表示させるための制御をするものであり、表示制御を行うマイクロプロセッサなどからなる。また、表示制御部195専用のマイクロプロセッサである必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が表示制御部195と同様の処理を実行してもよい。また、表示部196は、液晶プロジェクタ100を操作するための操作画面やスイッチアイコンを表示するものである。表示部196は、画像を表示できればどのようなものであってもよい。例えば、液晶ディスプレイ、CRTディスプレイ、有機ELディスプレイ、LEDディスプレイであってよい。また、特定のボタンをユーザに認識可能に掲示するために、各ボタンに対応するLED等を発光させるものであってもよい。
なお、本実施形態の画像処理部140、液晶制御部150、光源制御部160、光学系制御部170、記録再生部191、表示制御部195は、これらの各ブロックと同様の処理を行うことのできる単数または複数のマイクロプロセッサあってもよい。または、例えば、ROM111に記憶されたプログラムによって、CPU110が各ブロックと同様の処理を実行してもよい。
(基本動作)
図2は、本実施形態の液晶プロジェクタ100の基本動作の制御を説明するためのフロー図である。図2の動作は、基本的にCPU110が、ROM111に記憶されたプログラムに基づいて、各機能ブロックを制御することにより実行されるものである。図2のフロー図は、操作部113や不図示のリモコンによりユーザが液晶プロジェクタ100の電源のオンを指示した時点をスタートとしている。
図2は、本実施形態の液晶プロジェクタ100の基本動作の制御を説明するためのフロー図である。図2の動作は、基本的にCPU110が、ROM111に記憶されたプログラムに基づいて、各機能ブロックを制御することにより実行されるものである。図2のフロー図は、操作部113や不図示のリモコンによりユーザが液晶プロジェクタ100の電源のオンを指示した時点をスタートとしている。
操作部113や不図示のリモコンによりユーザが液晶プロジェクタ100の電源のオンを指示すると、CPU110は、不図示の電源部から液晶プロジェクタ100の各部に不図示の電源回路から電源を供給する。次に、CPU110は、ユーザによる操作部113やリモコンの操作により選択された表示モードを判定する(S210)。本実施形態における液晶プロジェクタ100は例えば3つの表示モードを有する。第1の表示モードは、画像入力部130より入力された映像を表示する「入力画像表示モード」である。第2の表示モードは、記録再生部191により記録媒体192から読み出された静止画データや動画データの画像や映像を表示する「ファイル再生表示モード」である。第3の表示モードは、通信部193から受信した静止画データや動画データの画像や映像を表示する「ファイル受信表示モード」である。なお、本実施形態では、ユーザにより表示モードが選択される場合について説明するが、電源を投入した時点での表示モードは、前回終了時の表示モードになっていてもよく、また、前述のいずれかの表示モードをデフォルトの表示モードとしてもよい。その場合には、S210の処理は省略可能である。ここでは、S210で、「入力画像表示モード」が選択されたものとして説明する。
「入力画像表示モード」が選択されると、CPU110は、画像入力部130から映像が入力されているか否かを判定する(S220)。入力されていない場合(S220でNo)には、入力が検出されるまで待機し、入力されている場合(S220でYes)には、CPU110は投影処理(S230)を実行する。
CPU110は、投影処理として、画像入力部130より入力された映像を画像処理部140に送信し、画像処理部140に、映像の画素数の変更、フレームレートの変更、形状の変形を実行させ、処理の施された1画面分の画像を液晶制御部150に送信する。そして、CPU110は、液晶制御部150に、受信した1画面分の画像の赤色(R)、緑色(G)、青色(B)の各色成分の階調レベルに応じた透過率となるように、液晶素子151R、151G、151Bの透過率を制御させる。そして、CPU110は、光源制御部160に光源161からの光の出力を制御させる。色分離部162は、光源161から出力された光を、赤色(R)、緑色(G)、青色(B)に分離し、それぞれの光を、液晶素子151R、151G、151Bに供給する。液晶素子151R、151G、151Bに供給された、各色の光は、各液晶素子の画素毎に透過する光量が制限される。そして、液晶素子151R、151G、151Bを透過した赤色(R)、緑色(G)、青色(B)それぞれの光は、色合成部163に供給され再び合成される。そして、色合成部163で合成された光は、投影光学系171を介して、不図示のスクリーンに投影される。
この投影処理は、画像を投影している間、1フレームの画像毎に順次、実行されている。なお、このとき、ユーザにより投影光学系171の操作をする指示が操作部113から入力されると、CPU110は、光学系制御部170に、投影画像の焦点を変更したり、光学系の拡大率を変更したりするように投影光学系171のアクチュエータを制御させる。
この表示処理実行中に、CPU110は、ユーザにより表示モードを切り替える指示が操作部113から入力されたか否かを判定する(S240)。ここで、ユーザにより表示モードを切り替える指示が操作部113から入力されると(S240でYes)、CPU110は、再びS210に戻り、表示モードの判定を行う。このとき、CPU110は、画像処理部140に、表示モードを選択させるためのメニュー画面をOSD画像として送信し、投影中の画像に対して、このOSD画面を重畳させるように画像処理部140を制御する。ユーザは、この投影されたOSD画面を見ながら、表示モードを選択することができる。
一方、表示処理実行中に、ユーザにより表示モードを切り替える指示が操作部113から入力されない場合は(S240でNo)、CPU110は、ユーザにより投影終了の指示が操作部113から入力されたか否かを判定する(S250)。ここで、ユーザにより投影終了の指示が操作部113から入力された場合には(S250でYes)、CPU110は、液晶プロジェクタ100の各ブロックに対する電源供給を停止させ、画像投影を終了させる。一方、ユーザにより投影終了の指示が操作部113から入力された場合には(S250でNo)、CPU110は、S220へ戻り、以降、ユーザにより投影終了の指示が操作部113から入力されるまでの間S220からS250までの処理を繰り返す。
以上のように、本実施形態の液晶プロジェクタ100はスクリーンに対して画像を投影する。なお、「ファイル再生表示モード」では、CPU110は、記録再生部191に、記録媒体192から静止画データや動画データのファイルリストや各ファイルのサムネイルデータを読み出させ、RAM112に一時的に記憶する。そして、CPU110は、ROM111に記憶されたプログラムに基づいて、RAM112に一時記憶されたファイルリストに基づく文字画像や各ファイルのサムネイルデータに基づく画像を生成し、画像処理部140に送信する。そして、CPU110は、通常の投影処理(S230)と同様に、画像処理部140、液晶制御部150、光源制御部160を制御する。
次に、投影画面上において、記録媒体192に記録された静止画データや動画データにそれぞれ対応する文字や画像を選択する指示が操作部113を通して入力される。そうすると、CPU110は、選択された静止画データや動画データを記録媒体192から読み出すように記録再生部191を制御する。そして、CPU110は、読み出された静止画データや動画データをRAM112に一時的に記憶し、ROM111記憶されたプログラムに基づいて、静止画データや動画データの画像や映像を再生する。
そして、CPU110は、例えば再生した動画データの映像を順次、画像処理部140に送信し、通常の投影処理(S230)と同様に、画像処理部140、液晶制御部150、光源制御部160を制御する。また、CPU110は、静止画データを再生した場合には、再生した画像を画像処理部140に送信し、通常の投影処理(S230)と同様に、画像処理部140、液晶制御部150、光源制御部160を制御する。
また、「ファイル受信表示モード」では、CPU110は、通信部193から受信した静止画データや動画データをRAM112に一時的に記憶し、ROM111記憶されたプログラムに基づいて、静止画データや動画データの画像や映像を再生する。そして、CPU110は、例えば再生した動画データの映像を順次、画像処理部140に送信し、通常の投影処理(S230)と同様に、画像処理部140、液晶制御部150、光源制御部160を制御する。また、CPU110は、静止画データを再生した場合には、再生した画像を画像処理部140に送信し、通常の投影処理(S230)と同様に、画像処理部140、液晶制御部150、光源制御部160を制御する。
(構成及び動作の詳細)
図3は、画像処理部140及び液晶制御部150の内部構成を示すブロック図である。画像処理部140は、前処理部141、メモリ制御部142、画像メモリ143、後処理部144、レジスタバス145を有する。前処理部141、メモリ制御部142、後処理部144は、レジスタバス145を介してCPU110と接続されている。また、前処理部141、メモリ制御部142には、画像入力部130からの入力垂直同期信号(以下「IVD」という。)を含んだタイミング信号が入力されている。更に、メモリ制御部142、後処理部144には、液晶制御部150からの出力垂直同期信号(以下「OVD」という。)を含んだタイミング信号が入力されている。
図3は、画像処理部140及び液晶制御部150の内部構成を示すブロック図である。画像処理部140は、前処理部141、メモリ制御部142、画像メモリ143、後処理部144、レジスタバス145を有する。前処理部141、メモリ制御部142、後処理部144は、レジスタバス145を介してCPU110と接続されている。また、前処理部141、メモリ制御部142には、画像入力部130からの入力垂直同期信号(以下「IVD」という。)を含んだタイミング信号が入力されている。更に、メモリ制御部142、後処理部144には、液晶制御部150からの出力垂直同期信号(以下「OVD」という。)を含んだタイミング信号が入力されている。
前処理部141は、画像入力部130から入力された画像を、液晶素子151に適した色空間、解像度へ変換する。具体的には、前処理部141は、色空間変換、拡大縮小処理を含む表示レイアウトなどの前処理を行う。前処理部141は更に、スクリーンに投影する画像の幾何学的な歪を補正するキーストン補正なども行う。
メモリ制御部142は、画像メモリ143を用いたIP変換やフレームレート変換などの時間軸上の変換処理や、前処理部141と連動したキーストン補正などの画像処理を行う。メモリ制御部142は更に、液晶素子151がフレーム反転駆動で駆動する必要がある場合は、フレーム倍速変換などを行う。いずれのケースにおいても、メモリ制御部142は、画像メモリ143に対して、IVDに同期して書き込み制御を行い、OVDに同期して読み出し制御を行う。
後処理部144は、液晶素子151と投影光学系171起因の表示むら(色むら、輝度むら)、ディスクリネーション等の抑制のための補正を行う。後処理部144は更に、液晶素子151の階調性に合わせた、ディザを代表とする階調変換、更には、電圧−反射率(透過率)特性をキャンセルし輝度リニアな軸へ変換するVTガンマ変換などを行う。
液晶制御部150は、駆動データ変換部153、出力同期信号生成部154、駆動パルス生成部155、レジスタバス145を有する。駆動データ変換部153、出力同期信号生成部154、駆動パルス生成部155は、レジスタバス145を介してCPU110と接続されている。
駆動データ変換部153は、液晶素子151のインタフェースに合ったI/Oにデータ変換する。具体的には、駆動データ変換部153は、デジタル駆動の場合はLVDSトランスミッタ、アナログ駆動の場合はDA変換機能を内蔵したドライバICなどで構成される。駆動データ変換部153は更に、後述するように、液晶素子151の有効映像の駆動領域以外の黒レベルを設定する黒補正を行う。
出力同期信号生成部154は、液晶素子151を駆動するための基準となるOVDを生成する。OVDは、図示しないドットクロックのベースとなる基準クロックをカウントすることで生成され、画像処理部140のメモリ制御部142の読み出しから液晶素子151までの処理ブロックを同期化するための基準信号として扱われる。
駆動パルス生成部155は、OVDを基準として、液晶素子151を駆動する各種駆動信号を生成する。具体的な駆動信号としては、水平方向のデータのラッチするタイミングを示すパルス(HST)や水平シフトレジスタにデータを格納するための水平シフトクロック(HCK)、駆動開始ラインを示すパルス(駆動開始信号。以下「VST」という。)、ライン方向のスキャン用の垂直シフトクロック(VCK)などがある。
次に、本実施形態におけるVSTの制御について説明する。図4(a)は、液晶素子151で構成された液晶パネルに対するOVDとVSTとの関係を示している。プロジェクタの場合、駆動領域よりも小さい有効画像領域で駆動表示する使い方が一般的で、有効領域以外の駆動領域は調整目的で使用される領域である。前述したように、VSTはOVDを基準として生成するパルス波形であって、OVDとVSTの位相は、CPU110によるタイミング制御により可変である。VSTはOVDより時間的に遅れて生成される。
VSTは駆動開始ラインを示していて、液晶素子151の駆動領域におけるライン分のスキャンが終了すると駆動は停止する。また、VSTの開始位置からΔTだけ遅れた位置から有効画像領域の映像が表示される。液晶プロジェクタ100は、投射するスクリーンにこの有効画像領域の映像が収まるように設置されるのが一般的である。また、駆動領域以外はブランキング領域と定義される。このとき、有効画像領域外(調整領域とブランキング領域)は例えば、駆動データ変換部153において黒レベルで投射されるようにデータ設定される。
OVDから有効画像領域までの期間は、OVDを基準として画像メモリ143からデータが読み出される遅延時間として定義される。この読み出し遅延時間は、CPU110の制御により可変であるる。また、読み出し遅延時間を一定にして、OVDとVSTの位相を変えることによって、図4(b)〜(d)の例のように、有効画像領域の投影映像を上下に動かすことができる。これを利用して、RGB毎に液晶素子151_x(x=R,G,B)へのVST_x(x=R,G,B)を個別に制御することによって、レジストレーション調整を行うことができる。レジストレーション調整とは、R,G,B3板の液晶パネルで構成されたプロジェクタのパネル固着時のずれを調整するものである。また、RGB同時にシフト量を変更することによって、スクリーンへの投影映像の位置を調整することも可能になる。こうした使い方を行った場合に、ΔTが大きくなるに従って表示遅延も大きくなる。そして、この遅延量は、図4(d)のような状態に調整されている場合に最大となる。
以下、低遅延処理要求があった場合に、スクリーン上の投影位置を変えることなくΔT分の表示遅延を低減する方法について、図5及び図6を用いて説明する。以下では、説明を分かりやすくするために、VST_x(x=R,G,B)を共通で制御した場合の例を示している。
図5(a)は、低遅延処理前の駆動タイミングを示している。時刻t0においてOVDが発行されると、メモリ制御部142はこれに応答して、時刻t3で画像メモリ143から有効画像データを読み出す制御をしている。また、OVDを基準にVSTは時刻t2で発行されるように位相調整されている。このような状態で、スクリーンに対して有効画像領域が位置合わせされ投影されているイメージが図5(d)に示されている。ここで、受付手段としての操作部113は、画像の表示遅延に関する変更要求を受け付けることができる。
この状態で、CPU110は、図6のS300において、操作部113を介してユーザからの画像の表示遅延に関する変更要求として低遅延処理要求を受け付けたとき、表示遅延の短縮時間を算出する処理を行う(S301)。この短縮時間算出処理においては例えば、VSTの発行から有効画像の開始までの遅延時間(すなわち図4のΔT)が、短縮時間Tsとして決定される。図5(a)において、メモリ読み出し時間(t3−t0)と、VST位相シフト時間(t2−t0)は既知なので、
Ts=ΔT
=メモリ読み出し時間−VST位相シフト時間
=t3−t2
となる。
Ts=ΔT
=メモリ読み出し時間−VST位相シフト時間
=t3−t2
となる。
次に、CPU110は、S302において制約確認処理を行う。制約確認処理においては例えば、S301で算出された短縮時間について、Ts=ΔTとして制約なしに扱えるかどうかが判定される。ここで制約とは、後処理部144が行う画像処理に必要とされるブランキング(バックポーチ)を確保することである。つまり、後述するS306におけるメモリ読み出し時間の短縮により、後処理部144の画像処理に必要となる最低限のブランキング時間を確保できているかを確認する。ブランキング時間が確保できている場合は、S303で短縮時間の修正は不要と判断され、処理はS305へ進む。ブランキング時間が確保できていない場合は、S303で制約により短縮時間Tsを修正する必要があると判断され、処理はS304へ進む。S304では、CPU110は、補正時間Thにより補正する処理(Ts=Ts−Th)を行う。S305では、CPU110は低遅延モード処理(低遅延化処理)を行う。低遅延モード処理においては、CPU110は、図4(b)に示すように、画像メモリ143からの画像データの読み出し開始のタイミングをΔT分早めるようメモリ制御部142を制御する。
ところで、この低遅延モード処理後も、VSTの位相はそのままなので、投影イメージは図5(e)のように有効領域がスクリーンから上方にずれた表示になる。そこで、S306において、CPU110は投影位置補正処理を行う。投影位置補正処理は、S305の低遅延モード処理によってスクリーンに対する投影位置がずれた分を元に戻すための処理である。投影位置補正処理においては、CPU110は、図5(c)に示すように、OVDに対するVSTの発行タイミングをΔTだけ早めるよう、駆動パルス生成部155を制御する。この制御により、OVDに対するVSTの位相差がΔT短縮され、図5(f)のように、投影イメージを有効領域がスクリーン位置に合致した状態に戻すことができる。
上記例は、投影位置補正処理をOVDに対するVSTの位相シフトで実現した。ただし、投影光学系171に光軸を変更するレンズシフト機能が具備されている場合は、ΔTに相当する変更量を算出し、その変更量に応じたシフト量で下方向へのレンズシフトするようにしても構わない。また、上述したレンズシフトとVSTの位相シフトを組み合わせることで投影位置補正処理を行ってもよい。
また、図6のフロー図においては、S305の低遅延モード処理の後にS306の投影位置補正処理をする順番で説明した。しかし、本発明はこの順番に限定されない。すなわち、最終的に得られる効果は同じであるので、投影位置補正処理の後に低遅延モード処理をする順番に入れ替えてもよい。
以上が、本実施形態における駆動制御の内容である。
次に、上述したS301の短縮時間算出処理について、いくつかのユースケースでの算出例について説明する。まず、図7のように、3板パネル構成での短縮時間Tsの算出例を説明する。この例では、液晶素子151Gを基準に液晶素子151RへのVST_R、液晶素子151BへのVST_Bの位相を調整することにより、各液晶パネル間の固着ずれを補正している。この場合の各液晶素子151_x(x=R,G,B)ごとの短縮時間は、
Ts(R)= t4−t1、
Ts(G)= t4−t2、
Ts(B)= t4−t3
となる。このときの時間的関係は、Ts(R)>Ts(G)>Ts(B)である。このようなケースにおいては、短縮時間Tsは、複数の表示デバイスのレジストレーション調整により最も短い短縮時間と判断されたTs=Ts(B)を代表値として決定する。
Ts(R)= t4−t1、
Ts(G)= t4−t2、
Ts(B)= t4−t3
となる。このときの時間的関係は、Ts(R)>Ts(G)>Ts(B)である。このようなケースにおいては、短縮時間Tsは、複数の表示デバイスのレジストレーション調整により最も短い短縮時間と判断されたTs=Ts(B)を代表値として決定する。
また、プロジェクタの場合は、液晶プロジェクタ100をスクリーンに対して少なくとも水平方向に傾きを有して設置した場合に、前処理部141によるキーストン補正により、図8のようにAB間で幾何学変形による歪が生じる。図8の例では、Ts(A)<Ts(B)の関係になっている。このようなケースにおいては、OVDを基準としキーストン補正により歪量が最も小さい位置で、最も短い短縮時間と判断されたTs(A)を代表値として決定すればよい。また、上記のユースケースを組み合わせた場合においては、すべてのケースにおいて最も短い短縮時間を代表値として決定すればよい。
以上説明したように、本実施形態では、低遅延化要求に対して、短縮時間を算出し、メモリからの読み出しを早める低遅延化処理と、投影位置を低遅延化要求前の状態と同じにするための投影位置補正処理を組み合わせる。これにより、ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行うことが可能になる。
<実施形態2>
以下では、上述した複数のプロジェクタを複数有し、マルチ投影を実現する表示システムにより低遅延化処理を行う例を説明する。
以下では、上述した複数のプロジェクタを複数有し、マルチ投影を実現する表示システムにより低遅延化処理を行う例を説明する。
(マルチ投影システムの説明)
まず、マルチ投影システムについて説明する。図9は、本実施形態におけるマルチ投影システムの斜視図である。400は、画像信号源である。プロジェクタ420a、bはそれぞれ実施形態1の液晶プロジェクタ100と同様の構成を具備している。マルチ投影システムは、各々のプロジェクタ420a、bが表示対象の原画像の一部を表示することにより全体としてその表示対象の原画像を表示するように構成されている。画像信号源400は、映像ケーブル410a、bにより、各プロジェクタ420a、bに接続され、画像信号を供給する。プロジェクタ420a、bは、スクリーン430に投影を行う。プロジェクタ420a、bは、画像信号源400から送信された映像信号を、映像ケーブル410a、bを介して受信する。プロジェクタ420a、bは、受信した映像信号を一部重畳させて表示することにより、統合された一つの大画面を表示するマルチ投影が可能となっている。また、プロジェクタ420a、bは制御線410cを介して互いに通信することができる。
まず、マルチ投影システムについて説明する。図9は、本実施形態におけるマルチ投影システムの斜視図である。400は、画像信号源である。プロジェクタ420a、bはそれぞれ実施形態1の液晶プロジェクタ100と同様の構成を具備している。マルチ投影システムは、各々のプロジェクタ420a、bが表示対象の原画像の一部を表示することにより全体としてその表示対象の原画像を表示するように構成されている。画像信号源400は、映像ケーブル410a、bにより、各プロジェクタ420a、bに接続され、画像信号を供給する。プロジェクタ420a、bは、スクリーン430に投影を行う。プロジェクタ420a、bは、画像信号源400から送信された映像信号を、映像ケーブル410a、bを介して受信する。プロジェクタ420a、bは、受信した映像信号を一部重畳させて表示することにより、統合された一つの大画面を表示するマルチ投影が可能となっている。また、プロジェクタ420a、bは制御線410cを介して互いに通信することができる。
図10(a)はプロジェクタ420aの投影画像500aを示す。投影画像500aは、非重畳領域510a及び重畳領域520aを有する。図10(b)はプロジェクタ420bの投影画像500bを示す。投影画像500bは、非重畳領域510b及び重畳領域520bを有する。図10(c)は、プロジェクタ420a、bの画像処理部140に実装される減光処理部に適用されるゲイン530a,bを示す。非重畳領域510a、bにおいてはゲイン530a,bは1.0とする。これに対し、重畳領域520a,bにおいては、ゲイン530a,bは、X方向の位置に応じた値とする。例えば、ゲイン530a,bは、図示のように、非重畳領域との境界で1.0、投影画像端で0とし、その間でリニアに変化する。この代わりに、S字カーブ状に変化するようにしてもよい。図10(d)は、合成後の投影画像を示す。重畳領域550は、プロジェクタ420a,bそれぞれの重畳領域520a,bの重ね合わせとなっており、輝度は非重畳領域510a,bと同等であるため、境界が目立たなくなっている。
(マルチ投影時の低遅延処理)
以下の説明では、上記したマルチ投影システムにおいて、プロジェクタ420aをマスタープロジェクタとする。また、マスター以外のプロジェクタ、この例では、プロジェクタ420bをスレーブプロジェクタとする。
以下の説明では、上記したマルチ投影システムにおいて、プロジェクタ420aをマスタープロジェクタとする。また、マスター以外のプロジェクタ、この例では、プロジェクタ420bをスレーブプロジェクタとする。
図11(g)は、図9のスクリーン430に2つの映像が重畳され投影されているイメージを表している。このとき、プロジェクタ420aにおいては、図11(a)に示すように、時刻t0のM_OVDを基準としてt3−t0のメモリ遅延時間でデータが出力され、M_VSTはM_OVDに対してt2−t0の位相に調整されている。同様に、プロジェクタ420bにおいては、図11(d)に示すように、時刻t’0のS_OVDを基準としてt’3−t’0のメモリ遅延時間でデータが出力され、S_VSTはt’2−t’0の位相に調整されている。図11(g)は、スクリーン430に対する合成映像の位置合わせが完了した状態を示す。ここで、プロジェクタ420a、bは、遅延量を合わせるために、制御線410cを介して共通の基準信号による同期化(理想的には、t0=t’0)が行われていることが望ましい。
次に、図12を参照して、マルチ投影時の低遅延化シーケンスを説明する。図11(g)の状態において、プロジェクタ420aがユーザから低遅延処理要求600を受けた場合、プロジェクタ420aのCPU110がマスターとして、制御線410cを介してプロジェクタ420bのスレーブとしてのCPU110を制御する。なお、この通信シーケンス以外の個々の実行プロセスについては、基本的には、実施形態1で説明した図6のフロー図と同じ動作であるため、本実施形態の特徴となるところのみ補足する形で説明する。
本実施形態の処理を実行する前段階の図11(g)は、マルチ投影としての位置調整は完了しているが、プロジェクタ420a、b間で各OVDを基準とした遅延量のばらつきが存在する状態である。特に、隣接する左右の映像については共通のラインの遅延時間は同一であることが望まれているため、上記遅延量のばらつきは低減する必要がある。
低遅延処理要求600を受けて、マスター側は短縮時間算出処理602を行う。スレーブ側は、マスターからの低遅延処理要求601を受けて、短縮時間算出処理603を行う。これらの処理は、図6のフロー図のS300からS303に相当する。この過程において、マスター側は、算出した短縮時間を反映した場合のメモリ読み出し遅延時間として、
Tmdly(M)=t2−t0
を得る。スレーブ側は、算出した短縮時間を反映した場合のメモリ読み出し遅延時間として、
Tmdly(S)=t’2−t’0
を得る。スレーブ側は、マスター側に対して、スレーブ側メモリ読み出し時間通知604として、メモリ読み出し遅延時間Tmdly(S)を通知する。マスター側は、マスター側のメモリ読み出し遅延時間Tmdly(M)と、スレーブ側のメモリ読み出し遅延時間Tmdly(S)の2つを評価し、短縮時間決定処理605を行う。短縮時間決定処理605の目的は、2つのプロジェクタ間の遅延量を合わせることである。
Tmdly(M)=t2−t0
を得る。スレーブ側は、算出した短縮時間を反映した場合のメモリ読み出し遅延時間として、
Tmdly(S)=t’2−t’0
を得る。スレーブ側は、マスター側に対して、スレーブ側メモリ読み出し時間通知604として、メモリ読み出し遅延時間Tmdly(S)を通知する。マスター側は、マスター側のメモリ読み出し遅延時間Tmdly(M)と、スレーブ側のメモリ読み出し遅延時間Tmdly(S)の2つを評価し、短縮時間決定処理605を行う。短縮時間決定処理605の目的は、2つのプロジェクタ間の遅延量を合わせることである。
例えば、Tmdly(M)>Tmdly(S)のときは、短縮時間修正通知606により、スレーブ側の図6のS304においてマスター側の短縮時間の補正値
Th(M)=Tmdly(M)−Tmdly(S)
を修正する。また、Tmdly(M)<Tmdly(S)のときは、マスター側の図6のS304においてスレーブ側の短縮時間の補正値
Th(S)=Tmdly(S)−Tmdly(M)
を修正する。このようにして、2つのプロジェクタの遅延量が同一となるように補正を行う。
Th(M)=Tmdly(M)−Tmdly(S)
を修正する。また、Tmdly(M)<Tmdly(S)のときは、マスター側の図6のS304においてスレーブ側の短縮時間の補正値
Th(S)=Tmdly(S)−Tmdly(M)
を修正する。このようにして、2つのプロジェクタの遅延量が同一となるように補正を行う。
次に、マスター側は、短縮時間決定処理605で決定した短縮時間に基づき、補正値Th(M)を反映した低遅延/投影位置補正処理607を行う。具体的には、それぞれ、図11(b)のメモリ読み出し時間のt3−t2分の短縮、図11(c)のt2−t1分のVST位相調整を行う。スレーブ側は、マスターからの短縮時間修正通知606を受けて、補正値Th(S)を反映した低遅延/投影位置補正処理608を行う。具体的には、それぞれ、図11(e)のメモリ読み出し時間のt’3−t’2分の短縮、図11(f)のt’2−t’1分のVST位相調整を行う。これらの低遅延/投影位置補正処理607、608は、図6のフロー図のS305からS306に相当する。投影イメージは、図11(h)では低遅延処理のためにスクリーンからの位置がずれているものの、最終的には、投影位置補正処理により、図11(i)のように有効領域がスクリーン位置に合致した状態に戻すことができる。
最後にマスター側は、スレーブ側からの完了通知609を受けて、低遅延化に向けた通信シーケンスの完了を認識する。
上述した説明では、マルチ投影するプロジェクタの数を2としたが、本発明は特定のプロジェクタ数に限定されず、更に多くの数でマルチ投影を行う場合にも同様に実現可能である。
以上説明したように、マルチ投影時の低遅延化要求に対して、マスタープロジェクタが短縮時間を算出し、メモリからの読み出しを早める低遅延処理と、投影位置を低遅延化要求前の状態と同じにするための投影位置補正処理を組み合わせる。これにより、ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行うことが可能になる。また、本実施形態によれば、各プロジェクタ機器からのメモリ読み出し遅延時間を評価し、各プロジェクタ機器が短縮時間を補正する処理を行うことで、マルチ投影画面の遅延量を同一にした低遅延化処理を実現できる。
なお、上述の実施形態では、低遅延化要求を受け付けたことに応答して、画像メモリからの画像データの読み出し開始のタイミングを所定時間早めるケースについて説明した。しかし本発明は、低遅延モードから高画質を重視する通常モードに移行するケースにも適用可能である。この場合は、上記例の逆の処理を行えばよいことは容易に理解されよう。
<他の実施形態>
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
Claims (9)
- 表示デバイスと、
画像データを記憶する画像メモリと、
入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御手段と、
前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御手段により前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御手段と、
前記表示制御手段の制御によって前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系と、
画像の表示遅延に関する変更要求に応じて、前記メモリ制御手段による前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御手段と、
前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正手段と、
を有することを特徴とする表示装置。 - 前記補正手段は、前記垂直同期信号に対する前記駆動開始信号の発行タイミングを、前記読み出し開始のタイミングの変更量に応じた時間だけシフトすることにより前記投影位置のずれを補正することを特徴とする請求項1に記載の表示装置。
- 前記投影光学系は、レンズシフトにより光軸を変更するレンズシフト手段を有し、
前記補正手段は、前記投影位置のずれを打ち消す方向に、前記読み出し開始のタイミングの変更量に応じた量だけ前記レンズシフトを行うよう前記レンズシフト手段を制御する
ことを特徴とする請求項1又は2に記載の表示装置。 - 前記画像の表示遅延の変更要求を受け付ける受付手段と、
前記受付手段が低遅延処理要求を受け付けたとき、前記駆動開始信号の発行から有効画像の開始までの遅延時間に基づいて表示遅延の短縮時間を決定する決定手段と、
を更に有し、
前記タイミング制御手段は、前記決定された短縮時間だけ前記読み出し開始のタイミングを早めることで表示の低遅延化処理を行い、
前記補正手段は、前記垂直同期信号に対する前記駆動開始信号の発行タイミングを前記短縮時間だけ早めることで、前記低遅延化処理によって前記読み出し開始のタイミングが早められたことによる前記投影位置のずれを補正する
ことを特徴とする請求項1に記載の表示装置。 - 前記表示デバイスは、R,G,Bそれぞれの液晶パネルを含み、
各液晶パネルに対する駆動開始信号の位相を調整することで各液晶パネル間のレジストレーションを調整する調整手段を更に有し、
前記決定手段は、各液晶パネルに対してそれぞれ前記短縮時間を決定し、そのうち最も短い短縮時間を代表値として決定する
ことを特徴とする請求項4に記載の表示装置。 - スクリーンに投影する画像の幾何学的な歪を補正するキーストン補正を行うキーストン補正手段を更に有し、
前記決定手段は、前記キーストン補正により歪量が最も小さい位置で前記短縮時間を決定する
ことを特徴とする請求項4に記載の表示装置。 - 請求項4に記載の表示装置を複数有し、各々の表示装置が表示対象の原画像の一部を表示することにより全体として前記表示対象の原画像を表示するように構成され、
前記複数の表示装置のうちマスターとする表示装置における前記決定手段は、該決定手段で決定された短縮時間と、前記マスター以外の表示装置における前記決定手段で決定された短縮時間のうち、最も短い短縮時間を代表値として決定する
ことを特徴とする表示システム。 - 表示デバイスと、画像データを記憶する画像メモリと、前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系とを備える表示装置の制御方法であって、
メモリ制御手段が、入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御工程と、
表示制御手段が、前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御工程で前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御工程と、
タイミング制御手段が、画像の表示遅延に関する変更要求に応じて、前記メモリ制御工程における前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御工程と、
補正手段が、前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正工程と、
を有することを特徴とする表示装置の制御方法。 - コンピュータに請求項8に記載の表示装置の制御方法の各工程を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184336A JP2015053558A (ja) | 2013-09-05 | 2013-09-05 | 画像表示装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184336A JP2015053558A (ja) | 2013-09-05 | 2013-09-05 | 画像表示装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053558A true JP2015053558A (ja) | 2015-03-19 |
Family
ID=52702288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013184336A Pending JP2015053558A (ja) | 2013-09-05 | 2013-09-05 | 画像表示装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015053558A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016156894A (ja) * | 2015-02-23 | 2016-09-01 | キヤノン株式会社 | 投影装置 |
JP2017079409A (ja) * | 2015-10-20 | 2017-04-27 | キヤノン株式会社 | 表示装置、表示装置の制御方法及びプログラム |
CN109151422A (zh) * | 2018-10-30 | 2019-01-04 | 四川长虹电器股份有限公司 | Dmd在智能系统下非标准分辨率点对点显示的实现方法 |
CN114095710A (zh) * | 2020-08-24 | 2022-02-25 | 佳能株式会社 | 投影设备、控制方法和存储介质 |
-
2013
- 2013-09-05 JP JP2013184336A patent/JP2015053558A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016156894A (ja) * | 2015-02-23 | 2016-09-01 | キヤノン株式会社 | 投影装置 |
JP2017079409A (ja) * | 2015-10-20 | 2017-04-27 | キヤノン株式会社 | 表示装置、表示装置の制御方法及びプログラム |
CN109151422A (zh) * | 2018-10-30 | 2019-01-04 | 四川长虹电器股份有限公司 | Dmd在智能系统下非标准分辨率点对点显示的实现方法 |
CN114095710A (zh) * | 2020-08-24 | 2022-02-25 | 佳能株式会社 | 投影设备、控制方法和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7564501B2 (en) | Projection system, projector, method of controlling projectors and program therefor | |
JP6164820B2 (ja) | プロジェクタ、その制御方法、及び画像投影システム | |
US10148924B2 (en) | Projection apparatus, method of controlling projection apparatus, and projection system | |
US10171781B2 (en) | Projection apparatus, method for controlling the same, and projection system | |
JP2017147634A (ja) | 投影装置、投影方法及び投影システム | |
US9568812B2 (en) | Image projection apparatus and control method thereof | |
JP2015053558A (ja) | 画像表示装置及びその制御方法 | |
JP6635748B2 (ja) | 表示装置、表示装置の制御方法及びプログラム | |
US10037734B2 (en) | Display apparatus and control method | |
JP6794092B2 (ja) | 表示装置 | |
JP2014135677A (ja) | 投影装置及びその制御方法 | |
US10349026B2 (en) | Projector, method for controlling the same, and projection system | |
JP2019134206A (ja) | 投影装置および投影装置の制御方法 | |
JP2018101053A (ja) | 画像表示装置及び画像表示方法 | |
JP6545034B2 (ja) | 表示装置、表示方法及び表示システム | |
JP2018180105A (ja) | 投影装置及び画像投影方法 | |
JP2019186628A (ja) | 表示装置の制御装置、制御方法、表示システムおよびプログラム | |
JP2014137386A (ja) | プロジェクタ、その制御方法、及び画像投影システム | |
JP2014032369A (ja) | 表示装置およびその制御方法 | |
JP6562653B2 (ja) | 投影装置 | |
JP2013083826A (ja) | 液晶表示装置、液晶表示装置の制御方法 | |
JP2014130182A (ja) | 表示装置 | |
JP2017032879A (ja) | 液晶表示装置 | |
JP2023027872A (ja) | 画像処理方法、及び、画像処理回路 | |
JP2014036394A (ja) | 投影画像の歪補正方法及び投影型表示装置 |