JP2015032709A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015032709A JP2015032709A JP2013161715A JP2013161715A JP2015032709A JP 2015032709 A JP2015032709 A JP 2015032709A JP 2013161715 A JP2013161715 A JP 2013161715A JP 2013161715 A JP2013161715 A JP 2013161715A JP 2015032709 A JP2015032709 A JP 2015032709A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- submount
- protruding portion
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】製造時における加熱/冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体装置を提供する。
【解決手段】 半導体装置は、サブマウントと、サブマウントよりも線熱膨張係数の高い材料で構成され、サブマウントの一部上面に搭載された、サブマウントよりも厚みの薄い半導体チップを有する。サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、半導体チップの一部の側面が突出部に当接している。
【選択図】 図2
【解決手段】 半導体装置は、サブマウントと、サブマウントよりも線熱膨張係数の高い材料で構成され、サブマウントの一部上面に搭載された、サブマウントよりも厚みの薄い半導体チップを有する。サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、半導体チップの一部の側面が突出部に当接している。
【選択図】 図2
Description
本発明は半導体装置に関し、特に、半導体チップを搭載するサブマウントを備えた半導体装置に関する。また、本発明は、このような半導体装置の製造方法に関する。
半導体レーザ素子等の光半導体素子を含む半導体チップが搭載された半導体装置においては、駆動時に大きな熱が発生する。この発熱による温度変化によって、光半導体素子の発振波長や発光強度が変化する。半導体装置からの発熱量は、出力に比例して増大するため、特に光半導体素子が複数配列されてなるような半導体装置においては、この駆動時に生じる熱をいかに効率的に排熱するかが重要である。
このような観点から、従来、光半導体素子で発生する熱を効率的に排出するために、熱伝導性の高い材料であるダイヤモンドを用いてサブマウントを形成し、このサブマウント上に半導体チップを搭載する技術が提案されている。サブマウント上に半導体チップを搭載するに際しては、サブマウント上の所定の箇所に接合材を介して半導体チップを載置した後、加熱をしてサブマウントと半導体チップを接合する。その後、接合された両者が常温程度に冷却される。
しかし、ダイヤモンドは熱伝導率の値は極めて高いものの、線熱膨張係数の値は極めて低く、1×10−6/K程度である。これに対し、光半導体素子を搭載する半導体チップとして一般的に用いられるGaAs基板の線熱膨張係数は5.6×10−6/K〜6.0×10−6/K程度であり、ダイヤモンドに比べるとかなり大きい値である。このため、ダイヤモンドで形成されたサブマウント上に、GaAsで形成された半導体チップを搭載した場合、このプロセス中における加熱/冷却過程を経て、両者間に存在する大きな線熱膨張係数差に起因した熱応力が発生してしまう。このような熱応力が生じると、光半導体素子を破壊し、又は素子特性を大きく損なってしまう。そこで、このような熱応力の問題を生じさせることなく、駆動時の排熱性を高めるための開発が進められている。
このような技術の例としては、下記特許文献1が挙げられる。図20は、特許文献1に開示された半導体装置の構造を示す模式的な断面図である。半導体装置90は、サブマウント91上に半導体チップ92が搭載されて構成されている。
サブマウント91はダイヤモンド基板93の上層に、Ti、Cr、Ni−Cr、Ta等からなる密着金属層94、Pt、Pd、Ni−Cr、Ti―W等からなる第1拡散防止層95、及びAu等からなる主導体層96を順次積層させて配線層97を形成している。更に、サブマウント91は、この配線層97の上層に、Au、Ag、Cu又はこれらの合金から成る金属層98、Pt、Rh、Ru等からなる第2拡散防止層99、及びロウ材層100を順次積層させて接合層101を形成している。ロウ材層100は、Au−Sn合金ロウ材、Au−Ge合金ロウ材、Pb−Snハンダ、In−Snハンダ等からなり、半導体チップ92をサブマウント91上に接合する際の接合材を形成する。
特許文献1には以下のような記述がなされている。図20に示す半導体装置90によれば、ダイヤモンド基板93を含むサブマウント91上に半導体チップ92を搭載した際、線熱膨張係数の差に起因してダイヤモンド基板93と半導体チップ92との間に熱応力が発生しても、軟質の金属層98が容易に変形してかかる熱応力を吸収する作用を有する。よって、大きな熱応力が半導体チップ92側に伝わり難いため、熱応力により光半導体素子が破損されにくくなる。
しかしながら、特許文献1に開示された構成によれば、半導体チップ92とダイヤモンド基板93の間に、ダイヤモンドとは異なる多くの材料の層(94、95,96,97,98,99,100)が介在する。これらの層は、ダイヤモンドよりも熱伝導率が低いため、結果的に駆動時の排熱性を阻害することになり、高い排熱効果が得られない。加えて、サブマウント91が異なる材料による多層構造であるため、製造が極めて煩雑化するという別の課題も生じる。
一方で、仮に半導体チップ92とダイヤモンド基板93を直接接触させると、排熱性は向上するものの、線熱膨張係数差に起因した熱応力の問題が顕在化するという点は、上述した通りである。
本発明は、上記の課題に鑑み、製造時における加熱/冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体装置を提供することを目的とする。
本発明の半導体装置は、
サブマウントと、
前記サブマウントよりも線熱膨張係数の大きい材料で構成され、前記サブマウントの一部上面に搭載された、前記サブマウントよりも厚みの薄い半導体チップを有し、
前記サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、
前記半導体チップの一部の側面が前記突出部に当接していることを特徴とする。
サブマウントと、
前記サブマウントよりも線熱膨張係数の大きい材料で構成され、前記サブマウントの一部上面に搭載された、前記サブマウントよりも厚みの薄い半導体チップを有し、
前記サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、
前記半導体チップの一部の側面が前記突出部に当接していることを特徴とする。
なお、本明細書において、ある部材が他の部材に対して「当接する」とは、両部材が完全に接触している場合の他、極めて微小な距離を隔てて対向し、実質的に接触している場合を含む概念である。
上記構成によれば、サブマウントと半導体チップを加熱して接合する際、線熱膨張係数がサブマウントよりも半導体チップの方が大きいため、サブマウントよりも半導体チップの方が大きく熱膨張しようとする。しかし、半導体チップが熱膨張してサブマウントに設けられた突出部に接触すると、この時点で半導体チップとサブマウントが実質的に一体化され、半導体チップは突出部に阻害されて自由に膨張することができなくなる。これ以後は、半導体チップよりも厚みが大きいサブマウントの線熱膨張係数に依存して、サブマウントと同等に膨張する。
そして、サブマウントと半導体チップが接合された後、常温程度にまで冷却される過程において、サブマウントと半導体チップは一体化されているため、やはりサブマウントの線熱膨張係数に依存して収縮する。
つまり、突出部が存在しない従来の構成の場合、半導体チップは加熱によってサブマウントよりも大きく伸びる一方、冷却時にサブマウントと同程度しか収縮しない結果、冷却後の半導体装置においては半導体チップに対して引張り応力が発生することになる。この引張り応力の存在が、半導体チップの損傷や破損、ひいては半導体チップに搭載された光半導体素子の特性劣化につながる。
これに対し、本発明の構成によれば、サブマウントの突出部が存在することで、上述したように半導体チップの側面が突出部に接触した後は、半導体チップの伸びはサブマウントと同程度になる。そして、冷却過程における収縮量もサブマウントと同程度となる。この結果、半導体チップは、従来よりも引張り応力が大幅に軽減され、搭載された光半導体素子の特性に影響が及ばない。なお、加熱接合過程で半導体チップが熱膨張してサブマウントに設けられた突出部に接触した後、冷却条件によっては、冷却過程を経て半導体チップがこの突出部から極めて微小な離間を有して突出部と対向した状態になる場合がある。本発明の半導体装置には、このように極めて微小な離間を有して突出部と半導体チップが対向する場合も含まれる。また、本発明の半導体装置には、当然に、冷却過程を経た上でもなお突出部と半導体チップが接触した状態を保持して形成された半導体装置も含まれる。
更に、この構成によれば、サブマウントの突出部によって熱応力の問題が解消できているため、サブマウントと半導体チップの間に、熱応力を緩和するための別材料を多層構造で形成する必要はない。このため、半導体チップに搭載された光半導体素子の駆動時に生じる熱を、サブマウントを通じて効率的に排熱することができる。
突出部を有するサブマウントの構造は、種々採用が可能である。第1の形態として、半導体チップの外側に突出部が位置するようにサブマウントを形成することができる。第2の形態としては、半導体チップに主平面に対して鉛直方向に貫通する溝部を設け、突出部がこの溝部を貫通することで半導体チップよりも上方に突出したサブマウントを形成することができる。
前記第1の形態として、
前記半導体チップは直方体形状を有し、
前記半導体チップの対向する一対の外側面の少なくとも一部が、前記突出部に当接する構成が採用できる。
前記半導体チップは直方体形状を有し、
前記半導体チップの対向する一対の外側面の少なくとも一部が、前記突出部に当接する構成が採用できる。
上記構成によれば、突出部によって、半導体チップの対向する一対の外側面が、それぞれ半導体チップに対して外側に伸びるのを抑制できるため、従来よりも半導体チップに対する引張り応力が低減される。
特に、半導体チップの長手方向に対向する一対の外側面、すなわち短手方向に平行な一対の外縁を構成する外側面に突出部を当接させることで、半導体チップに対する引張り応力を大きく緩和することができる。
また、前記第1の形態の別構成として、
前記突出部が、前記半導体チップの外側面を連続的に又は不連続的に取り囲むように形成されている構成が採用できる。
前記突出部が、前記半導体チップの外側面を連続的に又は不連続的に取り囲むように形成されている構成が採用できる。
上記構成によれば、突出部によって、半導体チップの外側面が取り囲まれているため、対向する2組の外側面がそれぞれ外側に伸びるのを抑制でき、半導体チップに対する引張り応力が更に低減される。
なお、上記構成において、
前記サブマウントは、前記突出部を含むサブマウント基材と、前記サブマウント基材の一部上面に形成された第1導電層と、前記サブマウント基材の一部上面に前記第1導電層とは分離して形成された第2導電層を有し、
前記半導体チップは、前記第2導電層が形成されている一部領域の上面に形成され、
前記突出部は、前記半導体チップの少なくとも一辺に沿って、複数が間隙を有して不連続的に配置されており、
前記不連続的に配置された複数の前記突出部に挟まれた領域には前記第2導電層が形成されている構成が採用できる。
前記サブマウントは、前記突出部を含むサブマウント基材と、前記サブマウント基材の一部上面に形成された第1導電層と、前記サブマウント基材の一部上面に前記第1導電層とは分離して形成された第2導電層を有し、
前記半導体チップは、前記第2導電層が形成されている一部領域の上面に形成され、
前記突出部は、前記半導体チップの少なくとも一辺に沿って、複数が間隙を有して不連続的に配置されており、
前記不連続的に配置された複数の前記突出部に挟まれた領域には前記第2導電層が形成されている構成が採用できる。
上記構成によれば、突出部が半導体チップの周囲を取り囲む構成としながらも、不連続的に配置された複数の前記突出部に挟まれた領域に設けられた第2導電層によって、半導体チップの裏面と、当該半導体チップの外側に位置する箇所を同一の第2導電層で連絡することができる。従って、半導体チップの外側に位置する第2導電層と、第1導電層の間に電圧を印加することで、半導体チップに対して表裏方向に通電することができる。
なお、前記第1の形態の構成において、前記突出部の突出厚みを前記半導体チップの厚みよりも厚くしても構わない。これにより、半導体チップの伸びを抑制する効果を更に高めることができる。
また、前記第2の形態として、
前記半導体チップは、一部箇所に主平面に対して鉛直方向に貫通する溝部を有し、
前記突出部が前記溝部に嵌合して前記半導体チップよりも突出し、前記半導体チップの前記溝部の内側面と前記突出部が当接している構成が採用できる。
前記半導体チップは、一部箇所に主平面に対して鉛直方向に貫通する溝部を有し、
前記突出部が前記溝部に嵌合して前記半導体チップよりも突出し、前記半導体チップの前記溝部の内側面と前記突出部が当接している構成が採用できる。
更に上記構成において、
前記半導体チップは直方体形状を有し、少なくとも短手方向の一対の外縁に沿って、当該一対の外縁の内側の箇所に溝部を有しているものとしても構わない。
前記半導体チップは直方体形状を有し、少なくとも短手方向の一対の外縁に沿って、当該一対の外縁の内側の箇所に溝部を有しているものとしても構わない。
上記構成によれば、突出部によって、少なくとも半導体チップの対向する短手方向の一対の外縁を構成する外側面がそれぞれ外側に伸びるのを抑制できるため、従来よりも半導体チップに対する引張り応力が低減される。
また、本発明の半導体装置の製造方法は、
前記サブマウントを準備する工程(a)と、
前記サブマウントの上面に前記半導体チップを載置して、加熱して接合する工程(b)と、
前記工程(b)の後に冷却する工程(c)を有し、
前記工程(b)の実行時において、前記半導体チップの側面と前記サブマウントの前記突出部が接触することを特徴とする。
前記サブマウントを準備する工程(a)と、
前記サブマウントの上面に前記半導体チップを載置して、加熱して接合する工程(b)と、
前記工程(b)の後に冷却する工程(c)を有し、
前記工程(b)の実行時において、前記半導体チップの側面と前記サブマウントの前記突出部が接触することを特徴とする。
本方法によれば、上述したように接合の際の加熱時に半導体チップの側面とサブマウントの突出部が接触するため、これ以後の半導体チップの熱膨張が抑制される。この結果、冷却後における半導体チップの引張り応力が低減される。
本発明によれば、製造時における半導体チップへの応力の抑制機能と、駆動時における半導体チップからの発熱の効率的な排熱機能の両者を従来よりも高めた半導体装置が実現できる。
本発明の半導体装置につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
[第1実施形態]
半導体装置の第1実施形態につき説明する。
半導体装置の第1実施形態につき説明する。
〈構成〉
図1は、第1実施形態の半導体装置の模式的な斜視図である。半導体装置10は、ヒートシンク3上に、Sn−Ag−Cuハンダなどで構成された第1接合層5を介して固着されたサブマウント1と、このサブマウント1上に、第2接合層25(図1では不図示)を介して固着された半導体チップ7を備える。半導体チップ7は、サブマウント1よりも線熱膨張係数の高い材料で構成されている。一例として、サブマウント1は、熱伝導率が高いダイヤモンドで構成され、半導体チップ7はGaAsで構成される。ヒートシンク3は例えばCu等の熱伝導率が高い材料で構成される。なお、ヒートシンク3の半導体チップ7の搭載面と反対側の面には、必要に応じて排熱のための冷却手段(不図示)が設けられる。
図1は、第1実施形態の半導体装置の模式的な斜視図である。半導体装置10は、ヒートシンク3上に、Sn−Ag−Cuハンダなどで構成された第1接合層5を介して固着されたサブマウント1と、このサブマウント1上に、第2接合層25(図1では不図示)を介して固着された半導体チップ7を備える。半導体チップ7は、サブマウント1よりも線熱膨張係数の高い材料で構成されている。一例として、サブマウント1は、熱伝導率が高いダイヤモンドで構成され、半導体チップ7はGaAsで構成される。ヒートシンク3は例えばCu等の熱伝導率が高い材料で構成される。なお、ヒートシンク3の半導体チップ7の搭載面と反対側の面には、必要に応じて排熱のための冷却手段(不図示)が設けられる。
以下では、図1に示すように、半導体チップ7の長手方向をZ方向、短手方向をX方向、厚み方向をY方向と定義する。
図2は、図1からヒートシンク3と第1接合層5の図示を省略し、サブマウント1及び半導体チップ7の領域を拡大して図示した図面である。図3は、図2から半導体チップ7とワイヤ43の図示を省略して図示したものである。
図2に示すように、本実施形態の構成では、半導体チップ7には複数の光取り出し部42がアレイ状に配置されており、半導体チップ7の層内に形成された光半導体素子41(図2では不図示)からの光が光取り出し部42を介して上方向に取り出される。また、サブマウント1には、半導体チップ7をほぼ取り囲むように、突出部11A及び突出部11Bが形成されている。図2では、サブマウント1は、直方体形状の半導体チップ7のうちの3辺を覆う突出部11Aと、他の1辺に沿って間隙12を有して複数が不連続的に配置された突出部11Bを有する。そして、これらの突出部(11A,11B)が、半導体チップ7の外側面に当接している。
図3を参照して、サブマウント1の構成をより詳細に説明する。サブマウント1は、上述したダイヤモンド等の熱伝導率が高い材料で形成されたサブマウント基材11と、サブマウント基材11の一部上面に形成された第1導電層21、及び第1導電層21と分離した位置においてサブマウント基材11の一部上面に形成された第2導電層23を有する。本実施形態では、サブマウント基材11の一部箇所が主平面に対して突出することで突出部11A及び突出部11Bを形成しているものとして説明する。ただし、突出部11A及び突出部11Bは、半導体チップ7よりも線熱膨張係数が低い材料であれば、サブマウント基材11と全く同じ材料で構成されていなくても構わない。
図4は、図2の斜視図を分解して図示した模式的な斜視図である。図4(d)が突出部11A及び突出部11Bを含むサブマウント基材11に対応する。この突出部11A及び突出部11Bに囲まれる箇所9に、図4(a)の半導体チップ7が搭載される。
図5は、半導体装置10の模式的な平面図である。また、図6は図5におけるA−A線の断面図であり、図7は図5におけるB−B線の断面図である。A−A線は、隣接する突出部11B同士の間、すなわち間隙12を通るX方向に平行な線であり、B−B線は突出部11Bを通るX方向に平行な線である。なお、図6及び図7では、ヒートシンク3についても図示している。また、説明の都合上、突出部11A及び突出部11Bの高さを誇張して図示しており、一部の導電層(電極層)の図示を省略している。
サブマウント基材11の上面に、図4(c)に示すような第1導電層21及び第2導電層23を形成する。これらの導電層(21,23)は、Au等で形成される。ここで、図4(c)によれば、第1導電層21は、サブマウント基材11の上面のうち、半導体チップ7を搭載する箇所9の外側に形成される。一方、第2導電層23は、サブマウント基材11の上面のうち、半導体チップ7が搭載される箇所9と、その外側の箇所に形成されると共に、両者が連絡されるように形成される。特に、間隙12を有して複数の突出部11Bが配列されている箇所において、当該間隙12の底面に位置するサブマウント基材11の上面に第2導電層23が位置するように形成される。また、第1導電層21と第2導電層23とは分離され、両者の絶縁が確保されている。
サブマウント基材11の上面に、第1導電層21及び第2導電層23が上記のように形成された状態で、突出部11A及び突出部11Bに囲まれた領域に、Au−Snハンダ等で構成された第2接合層25が形成される。その後、この第2接合層25の上面に半導体チップ7が載置され、例えば320℃程度にまで加熱されることにより、第2接合層25を介してサブマウント1と半導体チップ7が接合される。その後、加熱を停止すると室温によって冷却され始め、約280℃程度を下回った時点で第2接合層25が固化してサブマウント1と半導体チップ7が一体化される。その後、室温程度にまで冷却される。
半導体チップ7は、半導体チップ基材45、半導体チップ基材45の層内に形成された光半導体素子41、表面に形成された第1電極層27、及び裏面に形成された第2電極層(不図示)を有する(図6参照)。第1電極層27と第2電極層の間に電圧が印加されると、光半導体素子41に電流が供給されて発光し、光取り出し部42から光が取り出される構成である。
上記のようにサブマウント1と半導体チップ7が接合されると、サブマウント基材11の上面に形成されていた第2導電層23と半導体チップ7の裏面側に形成されている第2電極層(不図示)が、第2接合層25を介して電気的に接続される。そして、サブマウント1と半導体チップ7の接合後、半導体チップ7の表面に形成された第1電極層27と第1導電層21がAu等で形成されたワイヤ43によって接続される。これにより、図2に示す構成が実現される。図示していないが、第1導電層21に対しては例えば電源の負極が接続され、第2導電層23に対しては例えば電源の正極が接続される。そして、この電源を通じて第1導電層21と第2導電層23の間に電圧が印加されることで、半導体チップ7が備える光半導体素子41に対して電流が供給され、発光する。
図6に示すように、隣接する突出部11B同士の間に位置する箇所においては、半導体チップ7は長手方向の外縁、すなわちZ方向に平行な外縁を構成する外側面のうちの一方がサブマウント1の突出部11Aに当接している(領域31)。また、図7に示すように、隣接する突出部11Bが形成されている箇所においては、半導体チップ7は長手方向の外縁を構成する外側面のうちの一方がサブマウント1の突出部11Aに当接し(領域31)、その対向する外側面がサブマウント1の突出部11Bに当接する(領域32)。
また、図2等を参照して上述したように、本実施形態では半導体チップ7の短手方向の外縁を構成する一対の外側面が、サブマウント1の突出部11Aに当接している。
なお、このような突出部11A及び突出部11Bを有するサブマウント1は、種々の方法によって製造することが可能である。一例としては、CVD(Chemical Vapor Deposition:化学気相成長)法によってダイヤモンドを成長させて平坦なサブマウント基材11を製造した後、更にCVD法によって所定の箇所に対してのみダイヤモンドを成長させることで、突出部11A及び11Bを形成することができる。
なお、突出部11A及び11Bを形成するに際し、他の材料をCVD法によって成長させることで実現しても構わない。このとき、第1導電層21及び第2導電層23を形成した後に、突出部11A及び突出部11Bを形成してもよい。本方法を採用する場合には、半導体チップ7が搭載される箇所に形成された第2導電層23と、その外側に配置された第2導電層23とが、突出部11Bによって電気的に遮断されることがないので、複数の突出部11Bを図3のように不連続的に配置する必要はなく、突出部11Aのように半導体チップ7の辺に沿って連続的に配置することが可能である。
また、別の方法としては、ダイヤモンドをサブマウント基材11よりも厚膜で成長させた後、突出部11A及び11Bの形成箇所以外の箇所をエッチング等によって削ることで、突出部11A及び11Bを有するサブマウント1を形成することができる。
〈性能検証〉
次に、本実施形態の半導体装置10が備える半導体チップ7の性能につき、比較例との比較結果を参照して説明する。
次に、本実施形態の半導体装置10が備える半導体チップ7の性能につき、比較例との比較結果を参照して説明する。
(実施例)
図1〜図7を参照して説明した構造を有する半導体装置10を実施例として作製した。なお、各構成の材質と寸法を以下の通りとした。
図1〜図7を参照して説明した構造を有する半導体装置10を実施例として作製した。なお、各構成の材質と寸法を以下の通りとした。
半導体チップ7の構成について説明する。半導体チップ基材45をGaAsで構成し、その外形寸法を、Z方向×X方向×Y方向に関して、6.7mm×1mm×0.06mmとした。また、光エミッタを構成する光半導体素子41は、GaAs系化合物で構成し、その大きさは直径250μm程度の円形状とした。また、光取り出し部42の直径を200μmの円形状とした。
第1電極層27及び第2電極層は、いずれもAuで構成し、厚みを2μmとした。
次に、サブマウント1の構成について説明する。サブマウント基材11をダイヤモンドで構成し、その外形寸法を、Z方向×X方向×Y方向に関して10.7mm×3.5mm×0.4mmとした。ただしこのY方向の寸法には突出部11A及び突出部11Bの高さは含まれていない。また、突出部11A及び突出部11Bの高さを114μmとした。
第1導電層21及び第2導電層23は、いずれもAuで構成し、厚みを3μmとした。
ヒートシンク3とサブマウント1を接合するための第1接合層5は、SnとAgとCuとの質量比が96.5:3:0.5のSnAgCu共晶ハンダで構成し、その寸法をZ方向×X方向×Y方向に関して11.4mm×4.5mm×20μmとした。
サブマウント1と半導体チップ7を接合するための第2接合層25は、AuとSnとの質量比が80:20のAuSn共晶ハンダで構成し、その寸法をZ方向×X方向×Y方向に関して6.7mm×1mm×10μmとした。
次に、ヒートシンク3の構成について説明する。ヒートシンク3はCuで構成し、その外形の寸法をZ方向×X方向×Y方向に関して32.8mm×18mm×5.8mmとした。
(比較例)
図8は、比較例の半導体装置60の構造を模式的に示す斜視図である。なお、図8では説明の都合上、ヒートシンク3、第1接合層5、及びワイヤ43の図示を省略している。
図8は、比較例の半導体装置60の構造を模式的に示す斜視図である。なお、図8では説明の都合上、ヒートシンク3、第1接合層5、及びワイヤ43の図示を省略している。
比較例の半導体装置60は、実施例のサブマウント1に代えて、突出部11A及び突出部11Bを有しないサブマウント61を備えている点が異なる。他の構成は実施例と共通とした。
(検証方法)
上記の実施例及び比較例に関し、それぞれサブマウント(1,61)の上面に形成された第2接合層25(Au−Snハンダ)上に半導体チップ7を載置した状態で温度280℃まで加熱して半導体チップ7とサブマウント(1,61)を固着させ、その状態から22℃(室温)まで温度を低下させた。このときの、半導体チップ7に対して加えられる主応力に関し、有限要素法による構造解析によって算出した。
上記の実施例及び比較例に関し、それぞれサブマウント(1,61)の上面に形成された第2接合層25(Au−Snハンダ)上に半導体チップ7を載置した状態で温度280℃まで加熱して半導体チップ7とサブマウント(1,61)を固着させ、その状態から22℃(室温)まで温度を低下させた。このときの、半導体チップ7に対して加えられる主応力に関し、有限要素法による構造解析によって算出した。
なお、計算に用いた各材料の物性値は以下の通りである。
GaAsの0℃時における線熱膨張係数は5.6×10−6/Kであり、100℃時における線熱膨張係数が6.0×10−6/Kである。GaAsの縦弾性係数は85GPaであり、ポアソン比は0.31である。
ダイヤモンドの線熱膨張係数は1.0×10−6/Kであり、縦弾性係数は1220GPaであり、ポアソン比は0.2である。
Auの線熱膨張係数は1.4×10−6/Kである。Auの25℃時における縦弾性係数は78GPaであり、50℃時における縦弾性係数は75GPaであり、100℃時における縦弾性係数は59GPaであり、ポアソン比は0.42である。
Au−Snハンダ(Sn20wt%)の線熱膨張係数は16×10−6/Kである。また、同ハンダの25℃時における縦弾性係数は59GPaであり、50℃時における縦弾性係数は57GPaであり、100℃時における縦弾性係数は45GPaであり、ポアソン比は0.4である。
(検証結果)
図9A〜図9Dを参照して、検証結果について説明する。図9Aは、実施例及び比較例における半導体チップ7に発生した最大主応力の分布状態を、応力の大小に応じて濃淡を付けた二次元画像として表示したものであり、第2電極層側、すなわち裏面側から半導体チップ7を見たときの応力分布である。図9Aにおいて、最大主応力が大きい箇所ほど薄い色に表示され、小さい箇所ほど濃い色に表示されている。
図9A〜図9Dを参照して、検証結果について説明する。図9Aは、実施例及び比較例における半導体チップ7に発生した最大主応力の分布状態を、応力の大小に応じて濃淡を付けた二次元画像として表示したものであり、第2電極層側、すなわち裏面側から半導体チップ7を見たときの応力分布である。図9Aにおいて、最大主応力が大きい箇所ほど薄い色に表示され、小さい箇所ほど濃い色に表示されている。
図9Cは、半導体チップ7の長手方向(Z方向)の中心箇所を通る、短手方向に平行な線を基準位置71とし、この基準位置71から、長手方向(Z方向)に平行な経路72に沿って離れた位置における最大主応力(図9B参照)を、実施例及び比較例のそれぞれで求めて同一のグラフ上に表示したものである。
図9Dは、光取り出し部42及びその下方に光半導体素子41が形成されている位置において、半導体チップ7の基準位置73(ここでは半導体チップ7の長手方向に沿った外縁とした。)から半導体チップ7の短手方向(X方向)に平行な経路74に沿って離れた位置における最大主応力(図9B参照)を、実施例及び比較例のそれぞれで求めて同一のグラフ上に表示したものである。
(検証考察)
図9Aによれば、実施例の方が比較例よりも色が濃い画像になっており、応力が緩和されていることが分かる。また、図9C及び図9Dによれば、長手方向(Z方向)及び短手方向(X方向)のいずれの方向についても、比較例より実施例の方が半導体チップ7への応力が緩和されていることが分かる。
図9Aによれば、実施例の方が比較例よりも色が濃い画像になっており、応力が緩和されていることが分かる。また、図9C及び図9Dによれば、長手方向(Z方向)及び短手方向(X方向)のいずれの方向についても、比較例より実施例の方が半導体チップ7への応力が緩和されていることが分かる。
このように、実施例の構成によれば比較例よりも応力が緩和される理由について、以下に説明する。図10は、実施例及び比較例における半導体チップ7とサブマウント(1,61)の変形の様子を模式的に示す図であり、(a)が比較例に対応し、(b)が実施例に対応する。なお、説明の都合上、いずれの図面上においても、半導体チップ7の+Z方向の先端部分のみを示している。
いずれの図面においても、(1)は、室温下においてサブマウント1の上面に形成された第2接合層25の上面に、半導体チップ7を載置した状態に対応する。(2)は、(1)の状態から加熱された状態に対応する。(3)は、(2)の状態で固着された状態に対応する。(4)は、(3)の状態から室温程度にまで冷却された状態に対応する。
説明の都合上、(1)の時点において半導体チップ7の先端部分が位置するサブマウント1上の箇所を「注目箇所76」と呼ぶ。
まず、(a)の比較例について説明する。(2)の状態においては、第2接合層25はまだ溶融されていないため、サブマウント61と半導体チップ7は、それぞれの線熱膨張係数に依存して自由膨張する。(2)の状態においては、半導体チップ7が距離aだけ伸び、半導体チップ7よりも線熱膨張係数の低い材料で構成されているサブマウント61は、距離aよりも短いbだけ伸びている様子が示されている。
(3)の状態になると、サブマウント61と半導体チップ7が固着して一体化される。その後、冷却されて(4)の状態になると、半導体チップ7よりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント61の線熱膨張係数に依存して、サブマウント61及び半導体チップ7の両者が収縮する。(4)の状態が(1)の状態とほぼ同等の室温であるとすれば、サブマウントの注目箇所76は、(3)の状態から距離bだけ収縮してほぼ(1)の状態と同じ位置に戻る。そして、半導体チップ7もサブマウント61と同じくほぼ距離bだけ収縮する。
この結果、半導体チップ7は、(2)において距離aだけ膨張した後、(4)において距離aよりも短い距離bだけ収縮するため、(4)の状態では(1)の状態から(a−b)だけ伸びた状態となる。このため、半導体チップ7に対して引張り応力が発生する。
次に、(b)の実施例について説明する。実施例の構成では、Z方向に関して半導体チップ7の外側にサブマウント1の突出部11Aが位置している。
比較例と同様に、(1)の状態から加熱を開始すると、第2接合層25はまだ溶融されていないため、サブマウント1と半導体チップ7は、それぞれの線熱膨張係数に依存して自由膨張する。しかし、半導体チップ7がある程度膨張した時点で、半導体チップ7の先端がサブマウント1の突出部11Aに接触する(状態(2)参照)。すると、これ以後、半導体チップ7はこの突出部11Aに阻害されて自由膨張できなくなる。
つまり、半導体チップ7がサブマウント1の突出部11Aに接触した後は、半導体チップ7が自由膨張できなくなる結果、半導体チップ7とサブマウント1は一体的に熱膨張することになる。上述したように、サブマウント1は半導体チップ7よりも厚みが十分に大きく、構造体としての剛性が大きい。このため、半導体チップ7がサブマウント1の突出部11Aに接触した後は、サブマウント1の線熱膨張係数に依存してサブマウント1及び半導体チップ7の両者が膨張する。
この結果、(2)の時点における半導体チップ7の伸びa’は、比較例よりも少なくなる。なお、サブマウント1の伸びについても、比較例と異なる数値になる可能性があるため、ここではb’としているが、この伸びb’は比較例の伸びbとほぼ同程度の値となる。
その後、(3)の状態になると、サブマウント1と半導体チップ7が固着して一体化される。その後、冷却されて(4)の状態になると、半導体チップ7よりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント1の線熱膨張係数に依存してサブマウント1及び半導体チップ7の両者が収縮する。(4)の状態が(1)の状態とほぼ同等の室温であるとすれば、サブマウント1上の注目箇所76は、(3)の状態から距離b’だけ収縮してほぼ(1)の状態と同じ位置に戻る。そして、半導体チップ7も、サブマウント1と同じくほぼ距離b’だけ収縮する。
この結果、半導体チップ7は、(2)において距離a’だけ膨張した後、(4)におい距離b’だけ収縮することになる。しかし、これらの距離の差は、(1)の時点における半導体チップ7の先端と突出部11Aの外側面との隙間dにほぼ相当する。つまり、製造時において、突出部11Aと半導体チップ7の隙間dが小さくなるように、突出部11Aを含むサブマウント1と半導体チップ7の位置関係を調整しておけば、(4)の状態における半導体チップ7には引張り応力を極力小さくすることができる。
上記の内容は、半導体チップ7のZ方向に関する引張り応力を採り上げて説明したが、サブマウント1が突出部11Bを有することで、X方向に関する引張り応力の緩和効果も得られる。
以上説明したように、本実施形態の構成によれば、サブマウント1が突出部11A及び突出部11Bを備える構成としたことで、従来よりも加熱接合時における半導体チップ7の熱膨張による伸びが抑制されるため、その後の冷却過程を経て形成される半導体装置10において、半導体チップ7に対する引張り応力が抑制される。よって、本発明の構成によれば、従来のように、半導体チップ7とサブマウント1の間に熱応力を緩和させることを目的とした他の層を介在させる必要がない。
従って、半導体装置10の駆動時に生じる熱は、熱伝導率の高いサブマウント1を介して効率的に排熱することが可能となる。つまり、本実施形態の構成によれば、半導体装置10の製造時における半導体チップ7への熱応力を抑制しながら、半導体装置10の駆動時における半導体チップ7からの発熱を効率的に排熱することが可能となる。
なお、前記した説明では、半導体チップ7とサブマウント1が固着により一体化される結果、構造体としての剛性が大きいサブマウント1の線熱膨張係数に依存してサブマウント1及び半導体チップ7の両者が収縮するとした。しかし、実際には、半導体チップ7の方がサブマウント1よりも線熱膨張係数が大きいため、第2接合層25(Au−Snハンダ)の塑性変形分だけ半導体チップ7の方がサブマウント1よりも熱収縮量がわずかに大きくなる。この結果、冷却過程を経て製造された半導体装置10において、半導体チップ7とサブマウント1の突出部11Aの間には、極めて微小の隙間が形成される場合がある。ただし、このような半導体装置10においても、半導体チップ7とサブマウント1の突出部11Aは実質的に接触しているため、両者は「当接」しているといえる。本発明は、かかる構成を排除する趣旨ではない。
〈別構成〉
以下に本実施形態における半導体装置10の別構成について説明する。
以下に本実施形態における半導体装置10の別構成について説明する。
〈1〉上記の実施形態では、サブマウント1が突出部11A及び突出部11Bを備える構成とした。しかし、少なくとも半導体チップ7の対向する一対の外側面の外側に突出部11Aをするサブマウント1を準備し、加熱/冷却過程を経て当該突出部11Aが半導体チップ7の外側面に当接する構成であれば、加熱時の半導体チップ7の伸びが抑制される。これにより、冷却後の半導体チップ7の引張り応力が緩和される。
このとき、半導体チップ7の加熱時の熱膨張による伸びは、短手方向(X方向)よりも長手方向(Z方向)の方が大きくなることから、引張り応力を緩和させる効果を高めるためには、半導体チップ7の長手方向(Z方向)に対向する外側面に突出部11Aを当接させるのが好ましい。
〈2〉突出部11A及び突出部11Bの突出厚みは、半導体チップ7の厚みよりも厚く構成するのが好ましい。これにより、高さ方向(Y方向)に関し、突出部(11A,11B)が半導体チップ7の側面全体に接触するため、その後の半導体チップ7の伸びを抑制することができる。しかし、突出部11A及び突出部11Bの突出厚みが半導体チップ7の厚みより薄い場合であっても、半導体チップ7の加熱時の伸びを一定程度抑制する効果が得られるため、引張り応力を緩和する効果が得られる。本発明は、かかる構成を排除する趣旨ではない。
〈3〉突出部11Aについて、突出部11Bと同様に、半導体チップ7の辺に沿って複数の突出部が不連続的に配置される構成とすることもできる。
〈4〉上記の実施形態では、半導体チップ7が直方体形状を有する場合を採り上げて説明したが、本発明は半導体チップ7が他の形状を有する場合を排除する趣旨ではない。半導体チップ7が直方体形状でない場合であっても、サブマウント1の上面に半導体チップ7が配置される領域の外側において、半導体チップ7の外側面と当接する箇所に突出部(11A,11B)を有するサブマウント1が形成されることで、加熱/冷却工程を経た後の半導体チップ7に対する引張り応力が緩和される。
[第2実施形態]
半導体装置の第2実施形態につき説明する。なお、第1実施形態において上述した構成と同一の構成については、同一の符号を付してその詳細な説明を割愛する。
半導体装置の第2実施形態につき説明する。なお、第1実施形態において上述した構成と同一の構成については、同一の符号を付してその詳細な説明を割愛する。
図11は、第2実施形態の半導体装置の模式的な斜視図である。本実施形態の半導体装置10aは、ヒートシンク3上に第1接合層5を介して固着されたサブマウント1aと、このサブマウント1a上に、第2接合層25(図11では不図示)を介して固着された半導体チップ7aを備える。半導体チップ7aは、サブマウント1aよりも線熱膨張係数の高い材料で構成されている。一例として、サブマウント1aは、熱伝導率が高いダイヤモンドで構成され、半導体チップ7aはGaAsで構成される。
図12は、図11からヒートシンク3と第1接合層5の図示を省略し、サブマウント1a及び半導体チップ7aの領域を拡大して図示した図面である。本実施形態は、第1実施形態と比較して、サブマウント1aが突出部11A及び突出部11Bを有しない代わりに、突出部11Cを有する点が異なる。図13は、この突出部11Cの周辺箇所33を拡大した図面である。
本実施形態では、突出部11Cが半導体チップ7aの短手方向(X方向)の辺を構成する外縁よりも内側に形成されている。より詳細には、半導体チップ7aは、短手方向の辺を構成する外縁よりも内側において、当該短手方向の辺に沿って、主平面に対して鉛直方向に貫通する溝部8を有する構造である。また、サブマウント1aは、同箇所に鉛直方向に突出した突出部11Cを有しており、この突出部11Cが溝部8に嵌合することで、半導体チップ7aの上面よりも突出している。これにより、半導体チップ7aの溝部8の内側面が、サブマウント1aの突出部11Cの外側面に当接している。
なお、この溝部8は、半導体装置7a上において、光取り出し部42及び光半導体素子41よりも外側の位置に形成されている。
図14は、図12の斜視図を分解して図示した模式的な斜視図である。図14(d)が突出部11Cを含むサブマウント基材11に対応する。この突出部11Cを含む箇所9に、図14(a)の半導体チップ7aが搭載される。
図15は、半導体装置10aの模式的な平面図である。また、図16は図15におけるC−C線の断面図であり、図17は図15におけるD−D線の断面図である。C−C線は、光取り出し部42を通るX方向に平行な線であり、D−D線は、光取り出し部42及びワイヤ43が形成されていない半導体チップ7a上の位置を通るZ方向に平行な線である。なお、図16及び図17では、ヒートシンク3についても図示している。また、説明の都合上、突出部11Cの高さを誇張して図示しており、一部の導電層(電極層)の図示を省略している。
サブマウント基材11の上面に、図14(c)に示すような第1導電層21及び第2導電層23を形成する。これらの導電層(21,23)は、Au等で形成される。ここで、図14(c)によれば、第1導電層21は、サブマウント基材11の上面のうち、半導体チップ7aを搭載する箇所9の外側に配置される。一方、第2導電層23は、サブマウント基材11の上面のうち、半導体チップ7aが搭載される箇所9と、その外側の箇所に連絡されるように配置される。また、第1導電層21と第2導電層23とは分離され、両者の絶縁が確保されている。
サブマウント基材11の上面に、第1導電層21及び第2導電層23が上記のように形成された状態で、半導体チップ7aを搭載する箇所9のうち、突出部11Cに挟まれた領域にAu−Snハンダ等で構成された第2接合層25が形成される。その後、この第2接合層25の上面に半導体チップ7aが載置される。この半導体チップ7aは、一部箇所に主平面に対して鉛直方向に貫通する溝部8を有しており、この溝部8に突出部11Cを嵌合させるように半導体チップ7aを載置する。その後、例えば320℃程度にまで加熱されることにより、第2接合層25を介してサブマウント1aと半導体チップ7aが接合される。その後、加熱を停止すると室温によって冷却され始め、約280℃程度を下回った時点で第2接合層25が固化してサブマウント1aと半導体チップ7aが一体化される。その後、室温程度にまで冷却される。
図17に示すように、突出部11Cが、半導体チップ7aに設けられた溝部8に嵌合することによって半導体チップ7aより突出する構成であるため、半導体チップ7aの溝部8の内側面と、サブマウント1aの突出部11Cが当接している。
なお、このような突出部11Cを有するサブマウント1aの製造に際しては、第1実施形態で上述した方法と同様の方法を採用することができる。また、半導体チップ7aは、例えば半導体チップ7に対してドライエッチング施すことで、ビアホール形成技術を利用して鉛直方向に貫通する溝部8を所定箇所に設けることで実現できる。
上記のような構成とした場合においても、第1実施形態と同様の理由により、半導体チップ7aへの応力が緩和される。図18は、図10にならって実施例及び比較例における半導体チップ(7,7a)とサブマウント(1a,61)の変形の様子を模式的に示す図であり、(a)が比較例に対応し、(b)が実施例に対応する。なお、ここでいう「比較例」とは第1実施形態で上述した比較例に対応し、「実施例」とは本実施形態の構成に対応する。
なお、図18の実施例では、(1)の状態において、溝部8の内側面のうちの半導体チップ7aの先端から最も遠い箇所の直下に位置する、サブマウント1a上の箇所を「注目箇所76」としている。そして、図18に示すように、溝部8の内径は突出部11Cの外形よりも少し大きい構成である。すなわち、(1)の状態において、突出部11Cの、半導体チップ7aの先端から遠い方向(図面上「−Z方向」)には、幅sに対応する間隙が形成されており、この箇所は突出部11Cと半導体チップ7aが接触していない。
(1)の状態から加熱が開始されると、第2接合層25はまだ溶融されていないため、サブマウント1aと半導体チップ7aは、それぞれの線熱膨張係数に依存して自由膨張する。しかし、半導体チップ7aがある程度膨張した時点で、半導体チップ7aの先端から遠い側(−Z側)に位置する突出部11Cの外側面が、溝部8内の半導体チップ7aの内側面に接触する(状態(2)参照)。すると、これ以後、溝部8よりも−Z側に位置する半導体チップ7aの部分は、+Z方向に膨張しようとしても、この突出部11Cに阻害されて自由膨張できなくなる。つまり、第1実施形態の構成において、サブマウント1の突出部11A(又は11B)と半導体チップ7が接触している状態と近似した状態が実現される。
つまり、半導体チップ7aの溝部8内の内側面が、サブマウント1aの突出部11Cの外側面のうちの半導体チップ7aの先端から遠い側(−Z側)に位置する外側面に接触した後は、半導体チップ7aが自由膨張できなくなる結果、半導体チップ7aとサブマウント1aは一体的に熱膨張することになる。上述したように、サブマウント1aは半導体チップ7aよりも厚みが十分に大きく、構造体としての剛性が大きい。よって、これ以後は、サブマウント1aの線熱膨張係数に依存してサブマウント1a及び半導体チップ7aの両者が膨張する。
この結果、(2)の時点における半導体チップ7aの伸びa’は、比較例よりも少なくなる。なお、サブマウント1aの伸びについても、比較例と異なる数値になる可能性があるため、ここではb’としているが、この伸びb’は比較例の伸びbとほぼ同程度の値となる。なお、実施例の伸び量に関し、第1実施形態の場合と同一の符号である、「a’」、「b’」という符号を用いているが、これは第1実施形態の構成の場合と同一の伸び量であることを示す意味ではない。
その後、(3)の状態になると、サブマウント1aと半導体チップ7aが固着して一体化される。その後、冷却されて(4)の状態になると、半導体チップ7aよりも厚みが十分に大きく、構造体としての剛性が大きいサブマウント1aの線熱膨張係数に依存してサブマウント1a及び半導体チップ7aの両者が収縮する。(4)の状態が(1)の状態とほぼ同等の室温であるとすれば、サブマウント1a上の注目箇所76は、(3)の状態から距離b’だけ収縮してほぼ(1)の状態と同じ位置に戻る。そして、半導体チップ7aも、サブマウント1aと同じくほぼ距離b’だけ収縮する。
この結果、半導体チップ7aは、(2)において距離a’だけ膨張した後、(4)において距離b’だけ収縮することになる。しかし、これらの距離の差は、(1)の時点における、半導体チップ7aの先端から遠い側(−Z側)に位置する突出部11Cの外側面と、溝部8内の半導体チップ7aの内側面の間に設けられた間隙の幅sにほぼ相当する。つまり、製造時において、この幅sが小さくなるように、溝部8の内径と突出部11Cの外径を調整しておけば、(4)の状態における半導体チップ7には引張り応力を極力小さくすることができる。ただし、溝部8の内径と突出部11Cの外径の差をあまりに小さくし過ぎると、突出部11Cを溝部8内に嵌合させる際に困難性を伴う可能性がある。このため、前記の嵌合作業に支障が生じない範囲内において、幅sが小さくなるように溝部8の内径と突出部11Cの外径を調整するものとしても構わない。
以上説明したように、本実施形態の構成によっても、第1実施形態と同様に、従来よりも加熱接合時における半導体チップ7aの熱膨張による伸びが抑制されるため、その後の冷却過程を経て形成される半導体装置10aにおいて、半導体チップ7aに対する引張り応力が抑制される。
なお、実際には、(2)の状態において、溝部8よりも+Z側に位置する半導体チップ7aの部分は+Z方向に膨張することが可能である。しかし、上述したように、溝部8は光取り出し部42及び光半導体素子41よりも外側の位置に形成されている。このため、仮に当該部分に応力が発生したとしても、当該箇所は光半導体素子41が形成されていないため、素子特性の劣化という課題は生じない。また、溝部8が光取り出し部42及び光半導体素子41よりも外側の位置に形成される結果、半導体チップ7aの外縁に近い箇所に形成されることになる。つまり、溝部8よりも内側に位置する半導体チップ7aが大部分を占めることになるため、突出部11Cと接触した後は半導体チップ7aの大部分に対して自由膨張を阻害する作用が及ぶ。
〈別構成〉
以下に本実施形態における半導体装置10aの別構成について説明する。
以下に本実施形態における半導体装置10aの別構成について説明する。
〈1〉半導体チップ7aに設けられる溝部8の形状や配置位置については、適宜選択することが可能である。図19は、この溝部8の形状及び配置位置に関する実施形態を説明するための図面である。なお、図19では、半導体チップ7aに設けられた溝部8のうち、短手方向(X方向)の構成する外縁のうちの一方の外縁(辺)50の内側に位置する溝部8のみを表示している。
図19(a)は、半導体チップ7aが外縁50に沿って矩形状の溝部8を有する構成を示しており、上述した実施形態の構成に対応する。
図19(b)に示すように、溝部8の角を丸めた構成としても構わない。このとき、サブマウント1aの突出部11Cの形状も、溝部8の形状に合わせて角を丸めた構成とすることができる。このような構成とした場合、(a)の構成と比べて溝部8の角の付近に発生する応力の集中を緩和する効果が得られる。更に、図19(e)に示すように、溝部8の形状自体を円筒形状又は楕円筒形状にしても構わない。
また、図19(c)に示すように、半導体チップ7aが、外縁50に沿って不連続的に配置された複数の溝部8を備える構成としても構わない。このとき、図19(d)に示すように、溝部8が半導体チップ7aの長手方向(Z方向)の外縁51側に突き抜けることで、XZ平面視で切り込み形状を示す構成であっても構わない。
〈2〉半導体チップ7aの長手方向の外縁の内側において、当該外縁に沿って溝部8を形成しても構わない。ただしこの場合、半導体チップ7a上には、長手方向に沿って光取り出し部42やワイヤ43が形成されているため、これらの機能を害さないように溝部8を設ける必要がある。
〈3〉上記の実施形態では、半導体チップ7aが直方体形状を有する場合を採り上げて説明したが、本発明は半導体チップ7aが他の形状を有する場合を排除する趣旨ではない。半導体チップ7aが直方体形状でない場合であっても、半導体チップ7aの外縁の内側に溝部8を設けると共に、サブマウント1aの突出部11Cを当該溝部8に嵌合させて、半導体チップ7aの主表面から突出させることで、加熱/冷却工程を経た後の半導体チップ7aに対する引張り応力が緩和される。
[別実施形態]
以下、別実施形態について説明する。
以下、別実施形態について説明する。
〈1〉上記の各実施形態においては、サブマウント(1,1a:より詳細にはサブマウント基材11)をダイヤモンドで構成し、半導体チップ(7,7a:より詳細には半導体チップ基材45)をGaAsで構成する場合について説明した。しかし、本発明は、サブマウント(1,1a)上に、サブマウント(1,1a)よりも線熱膨張係数の高い材料で構成された半導体チップ(7,7a)を搭載した半導体装置(10,10a)について一般的に適用可能である。例えば、サブマウント(1,1a)と半導体チップ(7,7a)の組み合わせとしては、ダイヤモンドとGaAsの他、ダイヤモンドとGaN、ダイヤモンドとSi、タングステンとGaAs等が採用可能である。
〈2〉上記の各実施形態では、半導体装置(10,10a)がサブマウント(1,1a)の上面に半導体チップ(7,7a)を搭載し、このサブマウント(1,1a)がヒートシンク3の上面に搭載されている構造について説明した。しかし、サブマウント(1,1a)を通じた排熱効果が極めて高い場合には、半導体装置(10,10a)は必ずしもヒートシンク3を備えなくても構わない。
本発明の半導体装置10は、半導体レーザ装置の他、LEDやパワー半導体スイッチなどに適用が可能である。
1,1a : サブマウント
3 : ヒートシンク
5 : 第1接合層
7,7a : 半導体チップ
8 : 半導体チップ7aに設けられた溝部
9 : サブマウント上の半導体チップ搭載箇所
10,10a : 半導体装置
11 : サブマウント基材
11A : サブマウントの突出部
11B : サブマウントの突出部
11C : サブマウントの突出部
12 : 隣接する突出部11B間の間隙
21 : 第1導電層
23 : 第2導電層
25 : 第2接合層
27 : 第1電極層
31 : 半導体チップ7が突出部11Aに当接している箇所
32 : 半導体チップ7が突出部11Bに当接している箇所
33 : 突出部11Cの周辺箇所
41 : 光半導体素子
42 : 光取り出し部
43 : ワイヤ
45 : 半導体チップ基材
50 : 半導体チップの短手方向の外縁
51 : 半導体チップの長手方向の外縁
60 : 比較例の半導体装置
61 : 比較例のサブマウント
71 : 基準位置
72 : 長手方向に平行な経路
73 : 基準位置
74 : 短手方向に平行な経路
76 : サブマウント上の注目箇所
90 : 従来の半導体装置
91 : 従来のサブマウント
92 : 半導体チップ
93 : ダイヤモンド基板
94 : 密着金属層
95 : 第1拡散防止層
96 : 主導体層
97 : 配線層
98 : 金属層
99 : 第2拡散防止層
100 : ロウ材層
101 : 接合層
3 : ヒートシンク
5 : 第1接合層
7,7a : 半導体チップ
8 : 半導体チップ7aに設けられた溝部
9 : サブマウント上の半導体チップ搭載箇所
10,10a : 半導体装置
11 : サブマウント基材
11A : サブマウントの突出部
11B : サブマウントの突出部
11C : サブマウントの突出部
12 : 隣接する突出部11B間の間隙
21 : 第1導電層
23 : 第2導電層
25 : 第2接合層
27 : 第1電極層
31 : 半導体チップ7が突出部11Aに当接している箇所
32 : 半導体チップ7が突出部11Bに当接している箇所
33 : 突出部11Cの周辺箇所
41 : 光半導体素子
42 : 光取り出し部
43 : ワイヤ
45 : 半導体チップ基材
50 : 半導体チップの短手方向の外縁
51 : 半導体チップの長手方向の外縁
60 : 比較例の半導体装置
61 : 比較例のサブマウント
71 : 基準位置
72 : 長手方向に平行な経路
73 : 基準位置
74 : 短手方向に平行な経路
76 : サブマウント上の注目箇所
90 : 従来の半導体装置
91 : 従来のサブマウント
92 : 半導体チップ
93 : ダイヤモンド基板
94 : 密着金属層
95 : 第1拡散防止層
96 : 主導体層
97 : 配線層
98 : 金属層
99 : 第2拡散防止層
100 : ロウ材層
101 : 接合層
Claims (8)
- サブマウントと、
前記サブマウントよりも線熱膨張係数の高い材料で構成され、前記サブマウントの一部上面に搭載された、前記サブマウントよりも厚みの薄い半導体チップを有し、
前記サブマウントは、一部の箇所において主平面に対して突出した突出部を有し、
前記半導体チップの一部の側面が前記突出部に当接していることを特徴とする半導体装置。 - 前記半導体チップは直方体形状を有し、
前記半導体チップの対向する一対の外側面の少なくとも一部が、前記突出部に当接していることを特徴とする請求項1に記載の半導体装置。 - 前記突出部が、前記半導体チップの外側面を連続的に又は不連続的に取り囲むように形成されていることを特徴とする請求項2に記載の半導体装置。
- 前記サブマウントは、前記突出部を含むサブマウント基材と、前記サブマウント基材の一部上面に形成された第1導電層と、前記サブマウント基材の一部上面に前記第1導電層とは分離して形成された第2導電層を有し、
前記半導体チップは、前記第2導電層が形成されている一部領域の上面に形成され、
前記突出部は、前記半導体チップの少なくとも一辺に沿って、複数が間隙を有して不連続的に配置されており、
前記不連続的に配置された複数の前記突出部に挟まれた領域には前記第2導電層が形成されていることを特徴とする請求項3に記載の半導体装置。 - 前記突出部の突出厚みが、前記半導体チップの厚みよりも厚いことを特徴とする請求項2〜4のいずれか1項に記載の半導体装置。
- 前記半導体チップは、一部箇所に主平面に対して鉛直方向に貫通する溝部を有し、
前記突出部が前記溝部に嵌合して前記半導体チップよりも突出し、前記半導体チップの前記溝部の内側面と前記突出部が当接していることを特徴とする請求項1に記載の半導体装置。 - 前記半導体チップは直方体形状を有し、少なくとも短手方向の一対の外縁に沿って、当該一対の外縁の内側の箇所に溝部を有していることを特徴とする請求項5に記載の半導体装置。
- 請求項1に記載の半導体装置の製造方法であって、
前記サブマウントを準備する工程(a)と、
前記サブマウントの上面に前記半導体チップを載置して、加熱して接合する工程(b)と、
前記工程(b)の後に冷却する工程(c)を有し、
前記工程(b)の実行時において、前記半導体チップの側面と前記サブマウントの前記突出部が接触することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013161715A JP2015032709A (ja) | 2013-08-02 | 2013-08-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013161715A JP2015032709A (ja) | 2013-08-02 | 2013-08-02 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015032709A true JP2015032709A (ja) | 2015-02-16 |
Family
ID=52517791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013161715A Pending JP2015032709A (ja) | 2013-08-02 | 2013-08-02 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015032709A (ja) |
-
2013
- 2013-08-02 JP JP2013161715A patent/JP2015032709A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4897133B2 (ja) | 半導体発光素子、その製造方法および配設基板 | |
JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
JPWO2013150715A1 (ja) | 半導体レーザ装置およびその製造方法 | |
JP6304282B2 (ja) | 半導体レーザ装置 | |
JP2007335877A (ja) | 発光ダイオードおよびその製造方法 | |
JP6737760B2 (ja) | 発光装置及びそれに用いる蓋体 | |
JP5488881B2 (ja) | 発光装置およびその製造方法 | |
JP2014229744A (ja) | 半導体発光組立体 | |
JP5280119B2 (ja) | 半導体レーザ装置 | |
JP2007013002A (ja) | 半導体レーザー装置 | |
JP6245791B2 (ja) | 縦型窒化物半導体素子およびその製造方法 | |
JP5867026B2 (ja) | レーザ装置 | |
JP2010034137A (ja) | 半導体レーザ装置 | |
JP2015032709A (ja) | 半導体装置及びその製造方法 | |
JP2009004760A (ja) | 半導体レーザ装置 | |
JP2013211303A (ja) | 半導体レーザ装置 | |
JP5192847B2 (ja) | 発光装置 | |
JP2015032706A (ja) | 半導体装置及びその製造方法 | |
JP2008311556A (ja) | 半導体レーザ装置および表示装置 | |
JP6678427B2 (ja) | レーザ光源装置 | |
JP2015176925A (ja) | 半導体装置 | |
JP2007042806A (ja) | 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット | |
JP2015179759A (ja) | 半導体装置 | |
JP7411483B2 (ja) | 量子カスケードレーザ素子の製造方法 | |
JP2010040933A (ja) | 半導体レーザ素子 |