JP2015032679A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015032679A
JP2015032679A JP2013160954A JP2013160954A JP2015032679A JP 2015032679 A JP2015032679 A JP 2015032679A JP 2013160954 A JP2013160954 A JP 2013160954A JP 2013160954 A JP2013160954 A JP 2013160954A JP 2015032679 A JP2015032679 A JP 2015032679A
Authority
JP
Japan
Prior art keywords
copper
electrode
silicon substrate
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013160954A
Other languages
English (en)
Other versions
JP5827277B2 (ja
Inventor
山本 栄一
Eiichi Yamamoto
栄一 山本
翼 坂東
Tsubasa Bando
翼 坂東
渡辺 直也
Naoya Watanabe
直也 渡辺
青柳 昌宏
Masahiro Aoyagi
昌宏 青柳
登 井川
Noboru Igawa
登 井川
大輔 片川
Daisuke Katagawa
大輔 片川
川崎 政人
Masato Kawasaki
政人 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APPRECIA TECHNOLOGY Inc
Okamoto Machine Tool Works Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
APPRECIA TECHNOLOGY Inc
Okamoto Machine Tool Works Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APPRECIA TECHNOLOGY Inc, Okamoto Machine Tool Works Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical APPRECIA TECHNOLOGY Inc
Priority to JP2013160954A priority Critical patent/JP5827277B2/ja
Publication of JP2015032679A publication Critical patent/JP2015032679A/ja
Application granted granted Critical
Publication of JP5827277B2 publication Critical patent/JP5827277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 銅貫通電極のシリコン基板表面からの露出高さのばらつきが小さく、貫通電極周辺のシリコン領域に銅汚染のない貫通電極シリコン基板を製造する。
【解決手段】 銅貫通電極が形成された半導体シリコン基板の表面(回路形成面)を基板チャックに貼り付けた後、シリコン基板の裏面に対してカップホイール型研削砥石によりシリコンおよび銅を同時に除く研削加工を行って50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行い、前記シリコン基板のシリコン(Si)上面より突出した銅貫通電極柱頭面にのみ選択的にニッケル無電解メッキ層を形成させ、更に、無電解メッキ層の形成されていないSi面をアルカリエッチング、必要により更に化学的機械研磨加工して銅貫通電極の第二次頭出し加工を行う。その後、絶縁膜を堆積し、研磨加工またはエッチング加工して貫通電極上の絶縁膜を除去する。
【選択図】 図1

Description

本発明は、トランジスター、キャパシタ、メモリーカード、センサー、撮像素子、等として携帯電話、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、プリンター等に使用される半導体装置の製造方法に関する。
貫通電極を備える半導体装置の製造が実施されている。たとえば、特開2012−129260号公報(特許文献1)は、ダミー基板上に樹脂接着層を設け、この樹脂接着層上に少なくとも1つの電極パッドを有する複数の半導体素子と導電性を有する複数の導体柱を配置し、前記半導体素子と前記導体柱とが配置されている側の面に前記ダミー基板と前記半導体素子と前記導体柱とを覆うように封止して封止部を形成した後、前記導体柱の前記ダミー基板と反対側の端部が露出するまで、前記封止部の前記ダミー基板と反対側の面を研削および/または研磨加工し、次いで、前記半導体素子封止体から前記ダミー基板を剥離させて半導体素子封止体を製造する方法を開示する。また、厚さ方向に複数の貫通孔がエッチング法により形成されたシート材を用意し、各貫通孔に電極パッドおよび導体柱が対応するように、半導体素子封止体にシート材を貼り合わせるシート材貼り合わせ工程と、貫通孔に導電性を有する導体ポストを形成する導体ポスト(貫通電極)形成工程と、シート材の前記半導体素子封止体とは反対の面側に、導体ポストに電気的に接続する銅メッキ配線を形成する配線形成工程と、半導体素子封止体とは反対側の面に、配線の一部が露出するように、開口部を備える被覆部を形成する被覆部形成工程と、開口部で露出する前記銅メッキ配線に、バンプを電気的に接続するバンプ接続工程と、半導体素子毎に対応するように、半導体素子封止体を個片化することにより、複数の半導体パッケージを一括して得る個片化工程とを有する半導体パッケージの製造方法も提案する。
また、特開2005−136187号公報(特許文献2)は、半導体基板の一面に所定回路を複数整列配置形成し、回路に電気的に繋がる配線及び絶縁層を順次所定パターンに積層形成して多層配線部を形成し、多層配線部を形成する段階で半導体基板に表面が絶縁膜で覆われる充填電極を形成し、多層配線部の所定の配線上に銅メッキポスト電極を形成し、半導体基板の一面に第1の絶縁層を形成し、第1の絶縁層(ポリイミド、エポキシ樹脂等の絶縁樹脂層)の表面を所定厚さ除去してポスト電極を露出させ、半導体基板の他の一面を研削して充填電極を露出させて銅メッキ貫通電極を形成し、半導体基板の一面をエッチングして貫通電極を先端を突出させ、貫通電極の先端を露出させる状態で半導体基板の一面に第2の絶縁層を形成し、両電極に突起電極を形成し、半導体基板を分割して半導体装置を形成する。この方法で得た複数の半導体装置を突起電極で積層固定して積層型(3D)半導体装置を製造する方法を開示する。
また、特開2011−151138号公報(特許文献3)は、半導体基板上に形成された絶縁膜層(シリコン酸化膜、シリコン窒化膜、ポリシリコン膜など)に、その表面が露出するように銅パッド電極を形成する工程と、前記銅パッド電極にタンタル系バリア層を介して接触させて前記絶縁膜層上に導電性の接着剤層を形成する工程と、前記絶縁膜層と前記パッド電極が形成された側の面である第1面に、前記接着剤層を介して導電性の支持板を接合する工程と、前記第1面とは反対側の第2面から前記半導体基板を研磨して所定の厚さに薄化する工程と、前記第2面側から前記薄化した半導体基板および前記絶縁膜層を順次選択的にエッチングし、前記パッド電極に達する開孔を形成する工程と、前記支持板および前記接着剤層を介して前記パッド電極に所定の電位を与え、前記半導体基板の前記第2面側の表面上、および前記開孔の側壁に絶縁膜を形成する工程と、メッキ法により
前記開孔内に導電性材料を成長させて埋め込むことによって、少なくとも前記開孔の上端から前記パッド電極に達する貫通電極を形成する工程を含む半導体装置の製造方法を提案する。
さらに、特開2010−98318号公報(特許文献4)は、シリコン基板と、前記シリコン基板上に提供され、貫通して延長される第1及び第2開口を含む導電性パッドと、前記導電性パッド上に提供され、前記導電性パッド内の前記第1開口を貫通して前記基板内に延長される第1導電性ビア電極と、前記導電性パッド上に前記第1導電性ビア電極に隣接するように提供され、前記導電性パッド内の前記第2開口を貫通して前記基板内に延長される第2導電性ビア電極を有するマイクロ電子構造体を提案する。なお、上記導電層は、タンタル、チタン、窒化タンタル、窒化チタンから選ばれたバリアメタルおよび/または、銅、アルミニウム、タングステンより選ばれた配線金属を含んでもよい。また、シリコン配線基板の除去は、エッチング、化学機械研磨加工(CMP)のいずれか又は両方の手段により行われることも記載されている。
現在のシリコン基板に内蔵された銅電極柱のシリコン表面からの頭出し方法は、次の工程を経由することが世界的標準となっている。
(1).銅電極が露出しない程度(シリコン表面の銅汚染を防ぐため)までシリコン基板面を研削加工し、基板を薄化する。
(2).ドライエッチングでシリコンのみをエッチングし、絶縁膜(酸化物)で被覆された銅電極を頭出しする。
(3).頭出しされた銅電極頭を絶縁酸化膜、窒化珪素等の絶縁層で被覆する。
(4).化学機械研磨加工(CMP)により頭出しされた銅電極頭の上記絶縁層を除去し、銅電極をシリコン表面から頭出しする工程を終了する。
特開2012−129260号公報 特開2005−136187号公報 特開2011−151138号公報 特開2010−98318号公報
上記世界的標準銅電極柱頭出し方法は、多数の銅電極柱の径、面分布が均一な銅貫通電極柱の頭出しには適している。しかし、多数の銅電極柱の径が異なり、また、面分布が不均一な銅貫通電極シリコン基板の頭出しを行う場合には、上記第2工程のドライエッチングにおいてシリコン表面と頭出しされた貫通電極柱頂上の高さの差(ドライエッチング量)が貫通電極柱の分散位置によって大きく異なり、上記第4工程の実施により道電極が露出する場所と露出しない場所が生じ、チップ(半導体装置)合格品の歩留まりを大きく低下させている。また、頭出しの高い銅貫通電極柱の部分においては、CMP加工時のせん断応力により倒れたり、破壊されたりする欠点もある。
本願発明者らは、現在使用されている平面研削砥石を用いて、銅電極およびシリコンを同時研削加工(Cu/Si)し、Cu−Si段差を50nm以下、銅電極の頭出し高さ均一化を行ったところ、図6に示すように複数の貫通電極柱の周辺のシリコン面に銅汚染(銅残渣)を生じることが判明した。
本発明の目的は、銅電極の頭出し高さが均一で、しかも貫通電極柱の周辺のシリコン面での銅汚染が1.0x1011atoms/cm以下である半導体装置のシリコン基板
面からの銅貫通電極の頭出し方法を提供するものである。
請求項1の発明は、次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行うことを特徴とする半導体装置の製造方法を提供するものである。
(1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅(Cu)を充填した貫通電極柱を形成する工程。
(2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
(3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面をカップホイール型砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行う工程。
(4).前記シリコン基板の露出した銅貫通電極柱頭面にのみ、選択的にニッケル無電解メッキ層(キャップ)を形成させる工程。
(5).前記ニッケル無電解メッキ層(キャップ)の形成されていないシリコン(Si)面を、アルカリエッチングまたは化学的機械研磨(CMP)加工して銅貫通電極の第二次頭出し研削加工を行う工程。
(6).前記銅貫通電極の第二次頭出し加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜(insulator)を除去する工程。
請求項2の発明は、次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行うことを特徴とする半導体装置の製造方法を提供するものである。
(1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅(Cu)を充填した貫通電極柱を形成する工程。
(2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
(3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面をカップホイール型砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行った後、更に、化学機械研磨(CMP)加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行う工程。
(4).前記シリコン基板のシリコン上面より突出した銅貫通電極柱頭面にのみ選択的にニッケル(Ni)無電解メッキ層(キャップ)を形成させる工程。
(5).前記ニッケル無電解メッキ層(キャップ)の形成されていないシリコン(Si)面を、アルカリエッチング加工して銅貫通電極の第二次頭出し加工を行う工程。
(6).前記銅貫通電極の第二次頭出し加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜を除去する工程。
貫通電極柱の周辺でのシリコン面への銅汚染が1.0x1011atoms/cm未満である半導体装置が得られる。(図2および図3参照)。
図1は本発明の半導体装置のシリコン基板面からの銅貫通電極の頭出しを行う工程のフロー図である。 図2はアルカリエッチングによる第二次頭出し加工後における、貫通電極柱の周辺のシリコン領域の銅イオン濃度を示すToF-SIMS図である。 図3はカップホイール型研削砥石を用いてシリコン、銅を同時研削加工して得られた貫通電極柱周辺の平面図である。 図4は銅貫通電極の第一次頭出し加工を行っている状態を示す研削装置の正面図である。 図5は従来の平面研削砥石を用いてシリコン、銅を同時に除去する第一次頭出し加工後における貫通電極柱の周辺のシリコン領域の銅イオン濃度を示すToF-SIMS図である。 図6は従来の平面研削砥石を用いてシリコン、銅を同時に除去する第一次頭出し加工して得られた貫通電極柱周辺の平面図である。
以下、図1および図4を用いてシリコン基板表面からの銅貫通電極の頭出しを行う方法を詳細に説明する。
実施例1
シリコン基板面内に内蔵された銅貫通電極柱は、次の(1)から(5)の工程を経て半導体装置のシリコン基板面からの銅貫通電極(Cu−via)の頭出し加工を行う。
(1).半導体回路が形成されたシリコン基板表面側にエッチング加工またはレザー加工により多数の孔を穿孔し、この穿孔内面に絶縁膜を設けた後、タンタル(Ta)系またはチタン(Ti)系メタルシード層を設け、更にこのメタルシード層内面空間に電解銅メッキ方法または銅樹脂ペーストを充填して銅貫通電極柱(プラグ)を形成する工程。(図1a参照)
(2).接着剤シートまたは接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を研削装置の基板チャック2a上に貼付する。(図1b参照)
(3).上記基板チャック上の前記銅貫通電極が形成されたシリコン基板のBEOL反対面をカップホイール型砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行う工程。(図1c参照)
具体的には、図4に示す研削装置1を用い、銅貫通電極が形成されたシリコン基板wの表面をカップホイール型研削砥石3により表面平坦化加工を行う。
前記研削装置1は、基板チャック2aを回転軸2bに軸承させた基板吸着チャック機構2、砥石軸3bに軸承された高い砥番のカップホイール型研削砥石3aを備える砥石ヘッド3、該研削砥石の砥石刃先3aを高圧ジェット洗浄するノズル4aを備える洗浄液噴射装置4および貫通電極付きセラミック基板の貫通電極が形成されている面に研削液を供給する研削液供給ノズル5を備える。図中、6は脱気管、7は給水管、および、8は流体室である。
前記カップホイール型研削砥石3は、砥粒素材として砥番#300〜#1,200のダイヤモンド、cBN、SiCの砥粒を用いたビトリアイドボンド砥石、メタルボンド砥石、レジンボンド砥石などが利用できる。なかでも、ダイヤモンドビトリファイドボンドカップホイール型研削砥石が面平坦度仕上げおよび研削速度の面で優れる。
研削液供給ノズル5より供給される研削液としては、純水が一般であるが、セラミックおよび電極素材の金属によっては、純水以外のエタノールアミン水溶液、テトラメチルアンモニウムヒドロキシド水溶液、苛性カリ水溶液、酢酸、塩酸等の導電性水溶液、セリア水分散液、コロイダルシリカ水分散液、アルミナ水分散液なども利用してもよい。
洗浄液噴射装置4のノズル4aより供給される洗浄液としては、上述の研削液を用いてもよいが、排水処理の面から純水が一般的である。洗浄水の砥石刃3aへの噴射角度は5〜18度の扇形状である。
洗浄液噴射装置4としては、旭サナック株式会社の精密高圧ジェット水洗浄機械“HPMJ AFS5400S”(商品名)が利用できる。
上記研削装置1のカップホイール型研削砥石3gを用いて銅貫通電極が形成されたシリコン基板(ワーク)wの表面平坦化加工を行う銅貫通電極の第一次頭出し加工作業は、回転軸2bを100〜150min−1回転させることによりワークを回転させ、高粒度カップホイール型研削砥石3の砥石軸3bを1,200〜2,000min−1回転させながら30μm/分の下降速度で下降させて、そのカップホイール型研削砥石の砥石刃先3aを前記ワークw表面上で摺擦させて厚みを所望量(2〜50μm)減少させるワークの仕上げ研削加工をするとともに、この研削加工中に前記カップホイール型研削砥石のセラミック基板の表面研削加工に供されていないポーラスセラミックテーブル2a外領域部分の砥石刃先3aにこの砥石刃までの距離5〜20mm位置にあるノズル噴出口4aより圧力3〜20MPa、好ましくは、10〜12MPaの洗浄水を噴射させて砥石刃に付着した銅電極研削屑、絶縁層研削屑、樹脂研削屑等を洗い流す砥石刃洗浄工程(加圧水ドレッシング)を行う。上記研削加工中、ワークの表面には研削液供給ノズル5より研削液が10〜20リットル/分の割合で供給される。
(4).前記シリコン基板のシリコン上面より突出した銅貫通電極柱頭面にのみ選択的にニッケル(Ni)無電解メッキ層(キャップ)を形成させる工程。(図1d参照)
ニッケル無電解メッキ方法は、公知の技術を用いる。キャップ層を形成するニッケル無電解メッキ液は、ニッケル(Ni)の他に硼素(B)、燐(P)、または、コバルト(Co)を含有していてもよい。本願実施例では、ニッケル無電解メッキ液1リットルの組成は、クエン酸三ナトリウム 58.82g、硫酸ニッケル 26.28g、ジメチルアミノボラン 2.946g、残余 純水 の組成物を使用した。
(5).前記銅貫通電極柱頭に形成されたニッケル無電解メッキ層(キャップ層)の形成されていないSi面をアルカリエッチングまたは化学的機械研磨(CMP)加工して銅貫通電極の第二次頭出し加工を行う工程。(図1e参照)
アルカリエッチング液としては、水酸化カリウム、水酸化ナトリウム、水酸化リチウム、テトラメチルアンモニウム、トリメチルアンモニウムヒドロキシド、テトラメチルアンモニウムヒドロキシド(TMAH)、テトラエチルアンモニウムヒドロキシド(TEAH)、テトラプロピルアンモニウムヒドロキシド(TPAH)、テトラブチルアンモニウムヒドロキシド(TBAH)、トリメチルヒドロキシエチルアンモニウムヒドロキシド(コリン)、メチルトリ(ヒドロキシエチル)アンモニウムヒドロキシド、テトラ(ヒドロキシエチル)アンモニウムヒドロキシド、ベンジルトリメチルアンモニウムヒドロキシド(BTMAH)、エタノールアミン、ジエタノールアミン、トリエタノールアミン、第3ブチルジエタノールアミン、イソプロパノールアミン、ジエチレントリアミン、トリエチレンテトラミン等の塩基性化合物の1種単独又は2種以上を混合したpH10〜pH12のアルカリ剤の水溶液を利用できる。塩基性化合物の含有量は、0.1〜5質量%であることが好ましい。また、化学的機械研磨液としては、コロイダルシリカ、上記塩基性化合物等の単独または2種水溶液、水分散液が使用できる。実施例1では、pH12の水酸化カリウム、テトラメチルアンモニウムヒドロキシド(TMAH)混合水溶液を用いた。
(6).前記銅貫通電極の第二次頭出し加工を行ったシリコン基板の表面に絶縁膜(insulator)を堆積した後に、CMP組成物、研磨パフを用いて研磨加工し、銅貫通電極柱上の前記絶縁膜を除去した。実施例1ではCMP組成物としてコロイダルシリカを5容量%のシリカ濃度で塩基性化合物(KOH)の添加でpHが12に調整されたシリカ水分散液を使用し、絶縁膜として酸化シリコン膜を用いた。(図1f参照)。
第二次頭出し加工を行った銅貫通電極シリコン基板(w)のToF−SIMS図(測定距離幅は250μmで3つの銅電極柱頭が含まれる)を図2に、光学顕微鏡写真を図3に示す。
実施例2
実施例1において、工程(3)を次の工程(3)に変更し、工程(6)における研磨加工をアルカリエッチング加工に変える外は、同様な工程(1)乃至(6)の工程を実施して銅貫通電極シリコン基板を製造した。
(3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面をカップホイール型研削砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行った後、更に、CMP組成物、研磨パフを用いる化学機械研磨(CMP)加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行った。
上記CMP組成物としてコロイダルシリカを5容量%のシリカ濃度で塩基性化合物(KOH)の添加でpHが12に調整されたシリカ水分散液を使用した。
第二次頭出し加工を行った銅貫通電極シリコン基板(w)の貫通電極柱の周辺のシリコン面上に銅汚染(Smearing)は見受けられず、ToF−SIMS図(測定距離幅は250μm)により測定された貫通電極柱の周辺でのシリコン面への銅汚染量が1.0x1010atoms/cmから8.0x1010atoms/cmである半導体装置が得られた。
シリコン基板表面からの銅貫通電極の露出(頭出し)高さのばらつきが小さく、銅貫通電極柱周辺のシリコン領域に銅汚染のない貫通電極シリコン基板が得られる。
1 研削装置
w 銅貫通電極が形成されたシリコン基板
2 基板チャック機構
3 カップホイール型研削砥石
4 洗浄液噴射装置
4a 高圧ジェット洗浄するノズル
5 研削液供給ノズル
請求項1の発明は、次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行う半導体装置の製造方法であって、銅貫通電極の第一次頭出し研削加工を行う下記工程(3)において、研削加工中のカップホイール型砥石の基板の研削加工に供していないカップホイール型砥石の砥石刃先に圧力が3〜20MPaの洗浄水を噴射する加圧水ドレッシングを行って前記砥石刃先に付着した屑を洗い流すことを特徴とする半導体装置の製造方法を提供するものである。
(1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅(Cu)を充填した貫通電極柱を形成する工程。
(2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
(3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面をカップホイール型砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行った後、更に、化学機械研磨(CMP)加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し研削加工を行う工程。
(4).前記シリコン基板の露出した銅貫通電極柱頭面にのみ、選択的にニッケル(Ni)無電解メッキ層(キャップ)を形成させる工程。
(5).前記ニッケル無電解メッキ層(キャップ)の形成されていないシリコン(Si)面を、アルカリエッチングまたは化学的機械研磨(CMP)加工して銅貫通電極の第二次頭出し研削加工を行う工程。
(6).前記銅貫通電極の第二次頭出し研削加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜(insulator)を除去する工程。
請求項2の発明は、次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行う半導体装置の製造方法であって、銅貫通電極の第一次頭出し研削加工を行う下記工程(3)において、研削加工中のカップホイール型砥石の基板の研削加工に供していないカップホイール型砥石の砥石刃先に圧力が3〜20MPaの洗浄水を噴射する加圧水ドレッシングを行って前記砥石刃先に付着した屑を洗い流すことを特徴とする半導体装置の製造方法を提供するものである。
(1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅(Cu)を充填した貫通電極柱を形成する工程。
(2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
(3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面をカップホイール型砥石によりシリコン(Si)および銅(Cu)を同時に除く研削加工を行った後、更に、化学機械研磨加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し研削加工を行う工程。
(4).前記シリコン基板の露出した銅貫通電極柱頭面にのみ、選択的にニッケル無電解メッキ層(キャップ)を形成させる工程。
(5).前記ニッケル無電解メッキ層(キャップ)の形成されていないシリコン(Si)面を、アルカリエッチング加工して銅貫通電極の第二次頭出し加工を行う工程。
(6).前記銅貫通電極の第二次頭出し研削加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜を除去する工程。

Claims (3)

  1. 次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行うことを特徴とする半導体装置の製造方法。
    (1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅を充填した貫通電極柱を形成する工程。
    (2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
    (3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面を研削砥石によりシリコンおよび銅を同時に除く研削加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行う工程。
    (4).前記シリコン基板の露出した銅貫通電極柱頭面にのみ、選択的にニッケル無電解メッキ層を形成させる工程。
    (5).前記ニッケル無電解メッキ層の形成されていないシリコン面を、アルカリエッチングまたは化学的機械研磨加工して銅貫通電極の第二次頭出し加工を行う工程。
    (6).前記銅貫通電極の第二次頭出し加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜を除去する工程。
  2. 次の工程を経て半導体装置のシリコン基板面からの銅貫通電極の頭出しを行うことを特徴とする半導体装置の製造方法。
    (1).半導体回路を形成したシリコン基板の表面側に孔を多数穿孔し、この穿孔内面に絶縁膜とシード層を設け、更にこのシード層内面空間に銅を充填した貫通電極柱を形成する工程。
    (2).接着剤シート材または接着剤を用いて前記銅貫通電極が形成されたシリコン基板の表面を基板チャック上に貼付する工程。
    (3).基板チャック上の前記銅貫通電極が形成されたシリコン基板の裏面を研削砥石によりシリコンおよび銅を同時に除く研削加工を行った後、更に、化学機械研磨加工を行い、50nm以下のSi−Cu段差の平坦化表面を得る銅貫通電極の第一次頭出し加工を行う工程。
    (4).前記シリコン基板のシリコン上面より突出した銅貫通電極柱頭面にのみ選択的にニッケル無電解メッキ層を形成させる工程。
    (5).前記ニッケル無電解メッキ層の形成されていないシリコン面を、アルカリエッチング加工して銅貫通電極の第二次頭出し加工を行う工程。
    (6).前記銅貫通電極の第二次頭出し加工を行ったシリコン基板の表面に絶縁膜を堆積した後に、研磨加工またはエッチング加工により銅貫通電極柱上の前記絶縁膜を除去する工程。
  3. 銅貫通電極の第一次頭出し加工を行う工程(3)において、研削砥石としてカップホイール型研削砥石を用い、半導体回路を形成したシリコン基板の研削加工中のカップホイール型研削砥石の基板の研削加工に供していないカップホイール型研削砥石の砥石刃先に圧力が3〜20MPaの洗浄水を噴射する加圧水ドレッシングが行われることを特徴とする、請求項1または請求項2記載の半導体装置の製造方法。
JP2013160954A 2013-08-02 2013-08-02 半導体装置の製造方法 Active JP5827277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013160954A JP5827277B2 (ja) 2013-08-02 2013-08-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160954A JP5827277B2 (ja) 2013-08-02 2013-08-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015032679A true JP2015032679A (ja) 2015-02-16
JP5827277B2 JP5827277B2 (ja) 2015-12-02

Family

ID=52517767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160954A Active JP5827277B2 (ja) 2013-08-02 2013-08-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5827277B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103441A (ja) * 2015-12-01 2017-06-08 株式会社岡本工作機械製作所 バンプ付きデバイス基板の平坦化加工方法
JP2018049973A (ja) * 2016-09-23 2018-03-29 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置
JP2019140162A (ja) * 2018-02-07 2019-08-22 株式会社岡本工作機械製作所 半導体装置の製造方法
US11745299B2 (en) 2018-12-20 2023-09-05 Okamoto Machine Tool Works, Ltd. Grinding method of composite substrate including resin and grinding apparatus thereof

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63272053A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 多層配線の形成方法
JPS63288655A (ja) * 1987-05-19 1988-11-25 Nisshin Kogyo Kk セラミックスの研削方法及び装置
JPH0812361A (ja) * 1994-06-30 1996-01-16 Asahi Glass Co Ltd 砥石のドレッシング方法及びその装置
JPH1055988A (ja) * 1996-08-08 1998-02-24 Naoetsu Denshi Kogyo Kk シリコン半導体デスクリート用ウエハの製造方法
JP2000133623A (ja) * 1998-10-28 2000-05-12 Toshiba Corp 平坦化方法及び平坦化装置
JP2001110812A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005109427A (ja) * 2003-09-12 2005-04-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005136187A (ja) * 2003-10-30 2005-05-26 Japan Science & Technology Agency 半導体装置及びその製造方法
JP2006228947A (ja) * 2005-02-17 2006-08-31 Sharp Corp 半導体装置の製造方法、半導体装置
JP2006315127A (ja) * 2005-05-12 2006-11-24 Denso Corp 除去加工方法および研削方法
JP2008071892A (ja) * 2006-09-13 2008-03-27 Disco Abrasive Syst Ltd 積層用デバイスの製造方法
JP2009065019A (ja) * 2007-09-07 2009-03-26 Sony Corp 配線構造、記憶素子およびその製造方法並びに記憶装置
JP2011151138A (ja) * 2010-01-20 2011-08-04 Panasonic Corp 半導体装置の製造方法
JP2012054307A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63272053A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 多層配線の形成方法
JPS63288655A (ja) * 1987-05-19 1988-11-25 Nisshin Kogyo Kk セラミックスの研削方法及び装置
JPH0812361A (ja) * 1994-06-30 1996-01-16 Asahi Glass Co Ltd 砥石のドレッシング方法及びその装置
JPH1055988A (ja) * 1996-08-08 1998-02-24 Naoetsu Denshi Kogyo Kk シリコン半導体デスクリート用ウエハの製造方法
JP2000133623A (ja) * 1998-10-28 2000-05-12 Toshiba Corp 平坦化方法及び平坦化装置
JP2001110812A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005109427A (ja) * 2003-09-12 2005-04-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005136187A (ja) * 2003-10-30 2005-05-26 Japan Science & Technology Agency 半導体装置及びその製造方法
JP2006228947A (ja) * 2005-02-17 2006-08-31 Sharp Corp 半導体装置の製造方法、半導体装置
JP2006315127A (ja) * 2005-05-12 2006-11-24 Denso Corp 除去加工方法および研削方法
JP2008071892A (ja) * 2006-09-13 2008-03-27 Disco Abrasive Syst Ltd 積層用デバイスの製造方法
JP2009065019A (ja) * 2007-09-07 2009-03-26 Sony Corp 配線構造、記憶素子およびその製造方法並びに記憶装置
JP2011151138A (ja) * 2010-01-20 2011-08-04 Panasonic Corp 半導体装置の製造方法
JP2012054307A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103441A (ja) * 2015-12-01 2017-06-08 株式会社岡本工作機械製作所 バンプ付きデバイス基板の平坦化加工方法
JP2018049973A (ja) * 2016-09-23 2018-03-29 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置
KR20180033088A (ko) * 2016-09-23 2018-04-02 가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼 반도체 장치의 제조 방법 및 반도체 제조 장치
TWI746645B (zh) * 2016-09-23 2021-11-21 日商岡本工作機械製作所股份有限公司 半導體裝置的製造方法和半導體製造裝置
KR102466056B1 (ko) * 2016-09-23 2022-11-10 가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2019140162A (ja) * 2018-02-07 2019-08-22 株式会社岡本工作機械製作所 半導体装置の製造方法
JP7121499B2 (ja) 2018-02-07 2022-08-18 株式会社岡本工作機械製作所 半導体装置の製造方法
US11745299B2 (en) 2018-12-20 2023-09-05 Okamoto Machine Tool Works, Ltd. Grinding method of composite substrate including resin and grinding apparatus thereof

Also Published As

Publication number Publication date
JP5827277B2 (ja) 2015-12-02

Similar Documents

Publication Publication Date Title
US8263497B2 (en) High-yield method of exposing and contacting through-silicon vias
JP5827277B2 (ja) 半導体装置の製造方法
TWI525720B (zh) 半導體裝置及其形成方法
US9224796B2 (en) Process for producing a through-silicon via and a through-silicon capacitor in a substrate, and corresponding device
US7074703B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP6616174B2 (ja) バンプ付きデバイスシリコン基板の平坦化加工方法
US10074595B2 (en) Self-alignment for redistribution layer
US20120018893A1 (en) Methods of forming semiconductor elements using micro-abrasive particle stream
JP2017103441A5 (ja)
KR20130066561A (ko) 구리 웨이퍼 폴리싱의 화학적 평탄화
TW201205742A (en) Microelectronic elements with post-assembly planarization
JP6850099B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2004221348A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201724449A (zh) 半導體裝置及其製造方法
JP2006228947A (ja) 半導体装置の製造方法、半導体装置
EP3123499B1 (en) Through-body via formation techniques
JP2015216281A (ja) 半導体基板の平坦化加工方法
TW201724293A (zh) 半導體裝置的製造方法
US20140238725A1 (en) Method of flattening surface of conductive structure and conductive structure with flattened surface
JP2021190642A (ja) 電極形成方法
JP5130740B2 (ja) 半導体装置の製造方法及びその方法に使用する装置
CN111276397A (zh) 晶片的加工方法
Watanabe et al. Improvement of a TSV reveal process comprising direct Si/Cu grinding and residual metal removal
TWI606528B (zh) 半導體裝置的製作方法
CN104143525B (zh) 穿透硅通孔背面金属平坦化方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151015

R150 Certificate of patent or registration of utility model

Ref document number: 5827277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250