JP2015026901A - リコンフィギュラブル論理回路 - Google Patents
リコンフィギュラブル論理回路 Download PDFInfo
- Publication number
- JP2015026901A JP2015026901A JP2013153698A JP2013153698A JP2015026901A JP 2015026901 A JP2015026901 A JP 2015026901A JP 2013153698 A JP2013153698 A JP 2013153698A JP 2013153698 A JP2013153698 A JP 2013153698A JP 2015026901 A JP2015026901 A JP 2015026901A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory
- cell
- resistance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】消費電力を低減できるリコンフィギュラブル論理回路を提供する。【解決手段】本実施形態に関わるリコンフィギュラブル論理回路は、互いに直列接続された複数の単位セルUCを含む第1のセル群CSと第1のセル群CSの一端に接続された制御回路8と第1のセル群CSの他端に接続された出力端子NDRとを含むメモリ回路110と、出力端子NDRに接続され、メモリ回路110からの出力信号によって制御されるスイッチ回路9を含む。単位セルUCのそれぞれは、第1及び第2の端子と選択信号が入力される制御端子とを含む選択素子2と、第1の端子に接続された第3の端子T1と第2の端子に接続された第4の端子T2とを含むメモリ素子1と、を備える。【選択図】図1
Description
本発明の実施形態は、リコンフィギュラブル論理回路に関する。
FPGA(Field Programmable Gate Array)のようなリコンフィギュラブル論理回路は、チップの製造/出荷の後に、ユーザーが所望の回路に書き換えることができるため、LSIチップの開発期間を短縮できる。
FPGAは、例えば、ルックアップテーブル(LUT:Look Up Table)ベースの複数の論理素子(論理ゲート)と、論理素子間の接続を切り替えるスイッチとから形成される回路である。
FPGAは、論理素子とスイッチとの接続関係を制御するためのコンフィギュレーションメモリを含んでいる。コンフィギュレーションメモリ内に格納される情報を書き換えることによって、FPGAは、任意の回路を構築できる。
一般的なFPGAは、コンフィギュレーションメモリに揮発性のSRAMを用いたFPGAが主流である。SRAMを用いたFPGAは、消費電力が大きい等のいくつかの問題があるため、不揮発性メモリを用いたコンフィグレーションメモリの開発及び検討が行われている。
リコンフィギュラブル論理回路の消費電力を削減する。
実施形態のリコンフィギュラブル論理回路は、互いに直列接続された複数の第1の単位セルを含む第1のセル群と、前記第1のセル群の一端の前記第1の単位セルに接続される制御回路と、前記第1のセル群の他端の前記第1の単位セルに接続される出力端子とを含むメモリ回路と、前記出力端子に接続され、前記メモリ回路からの出力信号によって制御されるスイッチ回路と、を具備し、前記第1の単位セルのそれぞれは、第1及び第2の端子と制御信号が入力される制御端子とを含む選択素子と、前記第1の端子に接続される第3の端子と、前記第2の端子に接続される第4の端子とを含み、複数の抵抗状態と記憶すべきデータとが関連付けられるメモリ素子と、を備える。
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
[実施形態]
図1乃至図16を参照して、実施形態に係るリコンフィギュラブル論理回路について、説明する。
図1乃至図16を参照して、実施形態に係るリコンフィギュラブル論理回路について、説明する。
(1) 基本構成
図1及び図2を用いて、実施形態のリコンフィギュラブル論理回路の基本構成について、説明する。
図1及び図2を用いて、実施形態のリコンフィギュラブル論理回路の基本構成について、説明する。
図1は、実施形態のリコンフィギュラブル論理回路の基本構成を示す等価回路図である。
本実施形態のリコンフィギュラブル論理回路は、メモリ回路内に格納された情報に基づいて、信号処理のための論理の構成を再構築可能な半導体集積回路(論理回路)である。
図1に示されるように、実施形態のリコンフィギュラブル論理回路1000は、メモリ回路110を含み、メモリ回路110は、複数の単位セル(セル群)UCを含んでいる。1以上の単位セルUCを用いて、データを記憶する複数のメモリセルが形成される。
各単位セルUCは、1つのメモリ素子1と、1つの選択素子2とを含んでいる。
メモリ素子(不揮発性メモリ素子)1は、書き込まれたデータを、実質的に不揮発に記憶できる。メモリ素子1は、抵抗変化素子1であり、複数の抵抗状態(例えば、低抵抗状態及び高抵抗状態)を取りうる。
メモリ素子(不揮発性メモリ素子)1は、書き込まれたデータを、実質的に不揮発に記憶できる。メモリ素子1は、抵抗変化素子1であり、複数の抵抗状態(例えば、低抵抗状態及び高抵抗状態)を取りうる。
抵抗変化素子1をメモリ素子1に用いたメモリ回路110は、記憶すべきデータと抵抗変化素子1の抵抗状態とが関連付けられることによって、データを記憶する。
図2は、実施形態のリコンフィギュラブル論理回路内のメモリ回路の単位セルUCに用いられるメモリ素子の構成について、説明するための図である。
図2に示されるように、単位セルUCに用いられるメモリ素子1は、第1の端子T1と第2の端子T2とを有する抵抗変化素子1である。
図2に示されるように、単位セルUCに用いられるメモリ素子1は、第1の端子T1と第2の端子T2とを有する抵抗変化素子1である。
メモリ素子1としての抵抗変化素子1には、MTJ(Magnetic Tunnel Junction)素子、酸化還元型抵抗変化素子、イオン伝導型抵抗変化素子、相変化素子などのうち1つの素子が用いられる。MTJ素子は、トンネルバリア層(例えば、絶縁層)が2つの磁性層の間に挟まれた構造を有し、2つの磁性層の相対的な磁化配列の状態に応じて、抵抗状態(抵抗値)が変化する。酸化還元型抵抗変化素子は、遷移金属酸化物層が2つの電極(例えば、金属層)の間に挟まれた構造を有し、遷移金属酸化物の酸素欠損の移動(又は、発生、消失)によって、素子の抵抗状態が変化する。イオン伝導型抵抗変化素子は、例えば、半導体層が2つの電極の間に挟まれた構造を有し、半導体層の内部の金属等のイオンの移動によって、素子の抵抗状態が変化する。相変化素子は、相変化材料(例えば、カルコゲナイド系材料)から形成される相変化層を有し、電流によるジュール熱による相変化層の相(結晶状態/非晶質状態)の変化によって、素子の抵抗状態が変化する。
メモリ素子1としての抵抗変化素子1は、抵抗変化素子1の一端T1及び他端T2に印加されるしきい値以上の電位差によって、又は、電位差に起因するしきい値以上の電流によって、抵抗状態が変化する。抵抗変化素子1の種類(材料)に応じて、メモリ素子1としての抵抗変化素子1の抵抗状態は、電圧/電流の極性(供給方向)に応じて変化したり、電圧パルス/電流パルスのパルス形状(振幅及びパルス幅)に応じて変化したりする。抵抗変化素子1の抵抗状態は、抵抗変化素子1の抵抗状態を変化させるための電圧/電流が供給されるまで、実質的に不揮発に維持できる。
図2の(a)及び(b)は、抵抗変化素子1の抵抗状態が電圧/電流の極性に応じて変化する場合における抵抗変化素子1の端子T1,T2間の電圧の関係を示している。
抵抗変化素子1の抵抗状態の変化が電圧/電流の極性に依存する場合、抵抗変化素子1の抵抗状態の変化に必要なしきい値電圧Vth以上の電位差又はしきい値電流Ith以上の電流が抵抗変化素子1に供給されるように、抵抗変化素子1の各端子T1,T2の電圧VH,VLが、設定される。
例えば、抵抗変化素子1の抵抗状態が電圧/電流の極性に応じて変化する場合、図2の(a)に示されるように、低抵抗状態(“L(low)”状態)の抵抗変化素子1の端子T1に、高電圧VH(例えば、しきい値電圧Vth)が印加され、低抵抗状態の抵抗変化素子1の端子T2に、低電圧VL(例えば、0V)が印加される。抵抗変化素子1の電位差VH−VL(=Vth)に応じて、電流I1が、抵抗変化素子1の端子T1から端子T2へ向かう方向へ、抵抗変化素子1内を流れる。抵抗変化素子1の抵抗状態の変化が、電流I1に応じる場合、抵抗変化素子1の抵抗状態を変化に必要なしきい値電流Ith以上の電流I1が生じるように、各端子T1,T2に印加される電圧VH,VLの大きさが、適宜設定される。
このように、抵抗変化素子1の抵抗状態を変化させるとき、抵抗変化素子1の端子T1が高電位側、抵抗変化素子1の端子T2が低電位側に設定されることによって、抵抗変化素子1の抵抗状態は、低抵抗状態から高抵抗状態(“H(high)”状態)に変化する。
また、図2の(a)とは反対に、図2の(b)に示されるように、低電圧VLが高抵抗状態の抵抗変化素子1の端子T1に印加され、高電圧VHが高抗抵抗状態の抵抗変化素子1の端子T2に印加され、端子T1,T2間の電位差による電流I2が、抵抗変化素子の端子T2から端子T1へ向かう方向へ流れる。このとき、電圧VH,VLに起因するしきい値以上の電圧又は電流によって、抵抗変化素子1の抵抗状態は、高抵抗状態から低抵抗状態へ変化する。
図2に示されるように、抵抗変化素子1の抵抗状態が電圧/電流の極性に応じて変化する場合、抵抗変化素子1の端子間T1,T2に印加されるしきい値以上の電位差の正負の向き、抵抗変化素子1内におけるしきい値以上の電流I1の流れる方向に応じて、抵抗変化素子1の抵抗状態は、変化する。この場合、抵抗変化素子1は極性を有する。以下では、抵抗状態の変化に関して極性を有する抵抗変化素子1の2つの端子T1,T2のうち、一方の端子T1を第1の極性の端子T1とよび、他方の端子T2を第2の極性の端子T2とよぶ。
抵抗変化素子1の可変な抵抗状態と記憶すべきデータとが関連付けられることによって、抵抗変化素子1が、書込み及び消去が可能なメモリ素子に用いられる。以下では、抵抗変化素子1の低抵抗状態を、書込み状態とし、抵抗変化素子1の高抵抗状態を、消去状態とする。これとは反対に、抵抗変化素子1の高抵抗状態が書き込み状態、抵抗変化素子1の低抵抗状態が消去状態とされた場合においても、単位セルUC及び単位セルUCを用いたメモリ回路110の構成は、同じである。
以下では、抵抗変化素子を書き込み状態にする動作と抵抗変化素子を消去状態にする動作とを区別しない場合には、単に、データの書き込み及び書き込み動作(又はプログラム動作)とよぶ。尚、抵抗変化素子1の抵抗状態を高抵抗状態から低抵抗状態に変化させる動作は、セット動作とよばれ、抵抗変化素子1の抵抗状態を低抵抗状態から高抵抗状態へ変化させる動作は、リセット動作とよばれる場合もある。
このメモリ素子1としての抵抗変化素子1は、配線層内(層間絶縁膜)内に設けられてもよいし、半導体基板(例えば、シリコン基板)上又は基板内部に設けられてもよい。
単位セルUCの選択素子2は、例えば、電界効果トランジスタ(例えば、nチャネル型MOSトランジスタ)2である。以下では、単位セルUCの選択素子2としての電界効果トランジスタのことを、セレクトトランジスタ(又はセルトランジスタ)2とよぶ。
各単位セルUCにおいて、セレクトトランジスタ2の電流経路の一端(選択素子の端子)に、メモリ素子としての抵抗変化素子1の端子T1が接続され、セレクトトランジスタ2の電流経路の他端(選択素子の端子)に、抵抗変化素子1の端子T2が接続されている。抵抗変化素子1は、セレクトトランジスタ2の電流経路(チャネル領域)に対して並列に接続されている。
セレクトトランジスタ2のゲートは、選択信号線(図示せず)に接続され、セレクトトランジスタ2のゲートに、制御信号CNTが供給される。
セレクトトランジスタ2が、nチャネル型MOSトランジスタ(以下、n型トランジスタと表記する)である場合、“L”レベルの制御信号CNTによって、単位セルUCのメモリ素子1が選択状態(活性化状態)にされ、“H”レベルの制御信号CNTによって、単位セルUCのメモリ素子1が非選択状態(非活性化状態)にされる。
実施形態のリコンフィギュラブル論理回路1000のメモリ回路110において、複数の単位セルUCの電流経路が直列接続されている。より具体的には、本実施形態のリコンフィギュラブル論理回路1000のメモリ回路110内に含まれる複数の単位セルUCにおいて、複数のセレクトトランジスタ2の電流経路が直列接続されている。
以下では、直列接続された複数の単位セルUSから形成される回路構成CSのことを、セルストリングCSとよぶ。
例えば、メモリ回路110内のセルストリングCSの一端(セルストリングCSの一端側の単位セル)は、メモリ回路の動作に用いられる電源などを含む制御回路(駆動回路)8に接続され、セルストリングCSの他端NDR(セルストリングCSの他端側の単位セル)は、スイッチ回路9に接続されている。このスイッチ回路9は、トランジスタやインバータなど素子の制御端子(ゲート)の電圧の制御によって駆動されるスイッチ素子である。スイッチ回路9の電流経路には、論理素子(論理ゲート又は論理回路)LEが接続されている。
メモリセルに用いられる単位セルUCのデータ保持状態(抵抗変化素子1の抵抗状態)に応じたメモリ回路110の出力信号(データ)によって、このスイッチ回路9の動作が制御される。例えば、スイッチ回路9のオン及びオフによって、論理素子LEが電気的に接続される、又は、論理素子LEが互いに電気的に分離される。
尚、スイッチ回路9は、メモリ回路110の内部回路として扱われてもよい。
例えば、本実施形態において、図1のようなセルストリングCSを含むメモリ回路110は、リコンフィギュラブル論理回路1000としてのFPGA(Field Programmable Gate Array)における論理回路を形成するためのコンフィギュレーション情報を記憶するコンフィギュレーションメモリとして用いられる。
図1のように、実施形態のリコンフィギュラブル論理回路1000のメモリ回路110は、メモリ回路を構成する複数の単位セルUCが直列接続されることによって、メモリ回路110のリーク電流を低減できる。
これによって、実施形態のリコンフィギュラブル論理回路は、消費電力を削減できる。
(2) 第1の実施形態
図3乃至図12を参照して、第1の実施形態のリコンフィギュラブル論理回路について、説明する。
図3乃至図12を参照して、第1の実施形態のリコンフィギュラブル論理回路について、説明する。
(a) 回路
図3乃至図7を参照して、第1の実施形態の半導体集積回路の回路構成について、説明する。
図3乃至図7を参照して、第1の実施形態の半導体集積回路の回路構成について、説明する。
図3及び図4は、第1の実施形態のリコンフィギュラブル論理回路(再構築可能な論理回路)を説明するための図である。
図3に示される本実施形態のリコンフィギュラブル論理回路1000は、例えば、メモリ回路110(110A)を含むFPGA1000である。FPGA1000は、ロジックブロック(LB)101、スイッチブロック(SB)102及び入出力回路(I/O回路)103を含む。
ロジックブロック101は、ルックアップテーブルタイプ、マルチプレクサタイプ又はトランジスタアレイタイプなど、基本的な論理情報(論理回路)を実現するための論理素子(論理ゲート)を含む回路領域である。スイッチブロック102は、各ロジックブロック101を接続するためのスイッチを含む回路領域である。1つのロジックブロック101及び1つのスイッチブロック102によって、FPGA1000の基本タイル100が形成されている。複数の基本タイル100が、FPGA1000内に設けられている。
I/O回路103は、ロジックブロック101からの信号をFPGA1000の外部へ出力する、また、FPGA1000の外部からの信号をロジックブロック101に入力する。I/O回路103は、複数の基本タイル100が配列された領域(タイルアレイ)の周囲に、設けられている。
ユーザーから与えられたコンフィギュレーション情報に基づいて、ロジックブロック101とスイッチブロック102とによって、ユーザーの要求する所定の論理演算を実行する回路が、構築される。
本実施形態において、リコンフィギュラブル論理回路としてのFPGA1000は、メモリ回路110(110A)を含み、メモリ回路110Aは、FPGA1000のコンフィギュレーション情報を記憶する。
例えば、図3に示されるように、メモリ回路110は、各基本タイル100内に設けられている。尚、メモリ回路110Aは、ロジックブロック101内に設けられてもよいし、スイッチブロック102内に設けられてもよい。また、1つのメモリ回路110Aが、複数の基本タイル100に対応するように、FPGA1000内に設けられてもよい。
例えば、メモリ回路110は、マルチコンテキスト技術を用いたFPGA1000のコンフィギュレーションメモリ(以下では、マルチコンテキストメモリとよぶ)として用いられる。
図4は、本実施形態におけるFPGA1000のコンフィギュレーション情報を記憶するメモリ回路110(110A)が、マルチコンテキストメモリとして用いられた場合における構成例を示す模式図である。
図4の(a)、(b)及び(c)に示されるように、メモリ回路110(110A)は、複数のメモリセルMCを含んでいる。例えば、メモリセルMCは、1ビットのデータを記憶している。
図4の(a)に示されるように、メモリ回路110(110A)の複数のメモリセルMCが、スイッチブロック102内のスイッチ素子SWとしての1つの電界効果トランジスタSWのゲートに、接続される。メモリセルMCと電界効果トランジスタSWとの接続を切り替えることによって、1つのスイッチブロック120が、複数回にわたって使用される。
図4の(b)及び(c)に示されるように、メモリ回路110(110A)は、マルチプレクサ120に接続される。
図4の(b)に示される例では、マルチプレクサ120の複数の入力端子のそれぞれに、メモリ回路110の複数のメモリセルMCが、接続される。メモリセルMCとマルチプレクサ120の入力端子との接続が切り替えられることによって、各メモリセルMC内の情報が、マルチプレクサ120に対する入力信号として、マルチプレクサ120の入力端子に接続の切り替えのタイミングで順次供給される。
また、図4の(c)に示される例のように、マルチプレクサ120の複数の制御端子のそれぞれに、複数のメモリセルMCが、接続される。この場合、各メモリセルMC内の情報は、マルチプレクサ120の制御信号として、ある1つの制御端子に供給される。
メモリセルMCとマルチプレクサ120の制御端子との接続が切り替えられることによって、マルチプレクサ120の入力端子と出力端子との接続が、順次切り替えられる。
メモリセルMCとマルチプレクサ120の制御端子との接続が切り替えられることによって、マルチプレクサ120の入力端子と出力端子との接続が、順次切り替えられる。
このように、FPGA1000内のある1つの構成要素とメモリ回路内の複数のメモリセルとの接続が切り替えられることによってユーザーが要求する論理計算を実行するマルチコンテキスト技術が、本実施形態におけるメモリ回路を含むFPGA1000に適用され、FPGA1000の面積(チップサイズ)が削減される。
図5は、第1の実施形態のFPGA内に含まれるメモリ回路の回路構成の一例を示す等価回路図である。
図5に示されるように、本実施形態のFPGA内に含まれるメモリ回路110Aは、複数の単位セルUCA,UCBを含み、複数の単位セルUCA,UCBの電流経路は、直列接続されている。
電流経路が直列接続された複数の単位セルUCA,UCBからなるセルストリングCS1,CS2に、単位セルUCA,UCBの動作を制御するための制御回路8が接続されている。
図5のメモリ回路110Aにおいて、電流経路が直列接続された複数の単位セルUCA,UCBの一端及び他端の中間点に、単位セルUCA,UCBからの信号を出力するための出力端子(読み出しノード)NDRが、設けられている。その出力端子NDRに、例えば、電界効果トランジスタ(n型トランジスタ)4を介して、スイッチ回路9が接続されても良い。
本実施形態のFPGAのメモリ回路110Aにおいて、2つの単位セルUCA,UCBを用いて、1つのメモリセル(又はプログラマブルセルともよぶ)MC1,MC2,・・・,MCnが形成される。各メモリセルMC1,MC2,・・・,MCnは、2つのメモリ素子1A,1B及び2つのセレクトトランジスタ2A,2Bを含んでいる。
各メモリセルMC1,MC2,・・・,MCnに、制御信号(選択信号)CNT1,CNT2,・・・,CNTnが供給される。メモリセルMC1,MC2,・・・,MCn内の2つの単位セルUCA,UCBは、例えば、制御信号CNT1,CNT2,・・・,CNTnによって制御される。
以下では、説明の明確化のため、メモリセルMC1,MC2,・・・,MCnを区別しない場合には、メモリセルMCと表記する。また、制御信号CNT1,CNT2,・・・,CNTnを区別しない場合には、制御信号CNTと表記する。
本実施形態のFPGAに用いられるメモリ回路110Aは、各メモリセルMCを形成する2つの単位セルUCA,UCBに関して、複数の第1の単位セルUCAを含む第1のセルストリング(第1のセル群)CS1、及び、複数の第2の単位セルUCBを含む第2のセルストリング(第2のセル群)CS2を含む。
各メモリセルMCは、第1のセルストリングCS1に属する1つの単位セルUCAと第2のセルストリングCS2に属する1つの単位セルUCBとから形成される。第2のセルストリングCS2内の第2の単位セルUCBの個数は、第1のセルストリングCS1内の第1の単位セルUCAの個数と同じである。以下では、単位セルUCA,UCBを区別しない場合には、単位セルUCと表記する。また、メモリセルを形成する2つの単位セルUCA,UCB内の素子に関して、メモリ素子1A,1Bを区別しない場合には、メモリ素子1と表記し、セレクトトランジスタ2A,2Bを区別しない場合には、セレクトトランジスタ2と表記する。
以下では、複数のメモリセルMCを形成するための2つのセルストリングCS1,CS2を含む構成(メモリ領域)のことを、メモリブロックMBともよぶ。
メモリ回路110Aは、メモリブロックMB内のメモリセルMC及び単位セルUCA,UCBを駆動及び選択するための制御回路8を含む。
制御回路8は、駆動回路80A,80B及び選択回路85を含む。
第1のセルストリングCS1の一端に、第1の駆動回路80Aが接続され、第2のセルストリングCS2の一端に、第2の駆動回路80Bが接続される。第1及び第2の駆動回路80A,80Bは、メモリ回路110Aを駆動させるための電圧源(又は、電流源)を含んでいる。
第1の駆動回路80Aは、メモリセルMCにデータを書き込むため(抵抗変化素子1A,1Bの抵抗状態を変化させるため)の電圧(書き込み電圧/消去電圧)VWRが入力される電源端子VWRと、メモリセルMCのデータを読み出すための電圧(読み出し電圧、FPGA動作電圧)VOPが入力される電源端子VOPと、グランド電圧VGNDが入力されるグランド端子VGNDを有している。各端子VWR,VOP,VGNDからセルストリングCS1,CS2に、所定の電圧VWR,VOP,VGNDが供給される。
第1の駆動回路80Aの各電源端子VWR,VOPは、スイッチ素子としてのpチャネル型MOSトランジスタ(以下、p型トランジスタと表記する)800,801を介して、セルストリングCS1の一端に接続されている。グランド端子VGNDは、n型トランジスタ802を介して、セルストリングCS1の一端に接続されている。各トランジスタ800,801,802のオン/オフによって、電源/グランド端子VWR,VOP,VGNDとセルストリングCS1,CS2との接続が、制御される。
第2の駆動回路80Bは、メモリセルMCにデータを書き込むための電圧VWRを出力する電源端子VWRと、グランド端子VGNDとを有している。
第2の駆動回路80Bの電源端子VWRは、スイッチ素子としてのp型トランジスタ803を介して、セルストリングCS2の一端に接続されている。第2の駆動回路80Bのグランド端子VGNDは、n型トランジスタ804を介して、セルストリングCS2の一端に接続されている。各トランジスタ803,804のオン/オフによって、電源/グランド端子VWR,VOPとセルストリングCS2との接続が、制御される。
データの書き込み時及びデータの読み出し時、2つの駆動回路80A,80Bのうち、一方の駆動回路が高電位側(電流の供給側)の回路(ソース回路)として機能し、他方の駆動回路が低電位側(電流の吸収側)の回路(シンク回路)として機能する。
書き込み電圧VWRは、メモリ素子としての抵抗変化素子1A,1Bの抵抗状態を変化させるためのしきい値電圧Vth以上の電圧値、又は、メモリ素子としての抵抗変化素子1A,1Bの抵抗状態を変化させるためのしきい値電流Ith以上の電流を生成する電圧値を有している。
一方、読み出し電圧VOPは、データ読み出し時に抵抗変化素子1A,1Bの抵抗状態が変化しないように、しきい値電圧Vthより小さい電圧値、又は、しきい値電流Ithより小さい電流を生成する電圧値を有している。
尚、素子の抵抗状態が素子に供給される電圧/電流の極性に応じて変化する抵抗変化素子がメモリ素子に用いられた場合、抵抗変化素子1に対するプログラム電圧/プログラム電流の供給方向を変えることで、メモリ素子1としての抵抗変化素子1の抵抗状態を変化させることが、できる。このような抵抗変化素子がメモリ素子に用いられる場合、図5に示されるように、同じ電圧値及び極性(同じパルス形状)の電圧VWRを出力する電源端子VWRが、セルストリングCS1,CS2の一端側及び他端側の駆動回路80A,80Bの両方に、設けられることが好ましい。
また、抵抗変化素子1A,1Bの抵抗状態の変化のメカニズム(例えば、電圧値/電流値の大きさ、パルス幅)に応じて、データのプログラム(書き込み及び消去)のために、出力する電圧値(≧Vth)の異なる2以上の電源端子が、駆動回路80A,80B内に、設けられてもよい。例えば、ユニポーラ型の抵抗変化素子がメモリ素子1に用いられた場合、2つの駆動回路80A,80Bのうち少なくとも一方は、抵抗変化素子1の抵抗状態を消去状態にするために、電圧VWRと異なる大きさの電圧(消去電圧)VERを出力するための電源端子VER、及び、スイッチ素子(p型トランジスタ)809を、さらに含んでいてもよい。データの書き込み/消去時に抵抗変化素子1A,1Bに供給される電圧/電流パルスのパルス幅は、電圧供給の制御用のトランジスタ800,803がオンしている期間によって、制御できる。消去電圧VERを出力する電源端子VER及びスイッチ素子は、2つの駆動回路80A,80Bの両方に設けられてもよい。尚、駆動回路80A,80B内の書き込み電源及び消去電源は、メモリ素子に用いられる抵抗変化素子の種類及び特性に応じて、適宜、駆動回路80A,80B内に追加でき、また、駆動回路80A,80B内から削除できる。
以下では、メモリセルに対するデータの書き込みのための電圧VWR,VERを出力するための電源端子のことを、書き込み電源、又は、プログラム電源とよぶ。データの読み出しのための電圧を出力するための電源端子のことを、読み出し電源とよぶ。尚、説明の明確化のため、抵抗変化素子の抵抗状態を消去状態(高抵抗状態)にするための電圧を出力するための電源端子のことを、消去電源とよぶ場合もある。本実施形態では、駆動回路80A,80Bにおいて、書き込み電源VWRなどのデータの書き込みに用いられる素子からなる回路のことを、書き込み回路とよび、読み出し電源VOPなどのデータの読み出しに用いられる素子からなる回路のことを、読み出し回路とよぶ場合もある。
選択回路89は、メモリセルMCの選択/非選択を制御するための制御信号CNTを、メモリセルMCの単位セルUCA,UCB内のセレクトトランジスタ2A,2Bに、供給する。例えば、選択回路89は、制御信号CNTとして、メモリセルMC(単位セルUC)を選択状態にするための“L”レベルの選択信号SS、及び、メモリセルMC(単位セルUC)を非選択状態にするための“H”レベルの非選択信号uSSを出力する。
例えば、FPGA内のメモリ回路110Aの動作時、同じ信号レベルの制御信号CNTが、メモリセルMC内の第1の単位セルUCAのセレクトトランジスタ2Aのゲート及び第2の単位セルUCBのセレクトトランジスタ2Bのゲートに、供給される。
メモリセルMCの2つのセレクトトランジスタ2A,2Bのゲートは、共通な配線(図示せず)に接続され、所定の信号レベルの制御信号CNTが、その共通の配線から2つのセレクトトランジスタ2A,2Bのゲートに、供給されてもよい。また、メモリセルMCの2つのセレクトトランジスタ2A,2Bのゲートは、互いに分離された2つの配線(図示せず)にそれぞれ接続され、所定の信号レベルの制御信号CNTが、各配線から各セレクトトランジスタ2A,2Bに、それぞれ供給されてもよい。互いに分離された2つの配線からセレクトトランジスタ2A,2Bに制御信号CNTが供給される場合、同じメモリセル内の2つのセレクトトランジスタ2A,2Bに、それぞれ独立に制御信号CNTを供給でき、単位セルUCA,UCBの動作を、単位セル毎に制御できる。
選択回路89は、外部からの制御信号(例えば、クロック信号、アドレス信号)に基づいて、所定のメモリセルMCを選択するための1以上の選択信号生成回路890を有している。メモリセルMC内の2つの単位セルUCA,UCBが、共通の制御信号CNTで制御される場合には、1つの選択信号生成回路890が設けられる。また、メモリセルMC内の2つの単位セルUCA,UCBが、互いに独立に制御される場合、2つのセルストリングCS1,CS2に対応するように、2つの選択信号生成回路890が設けられる。例えば、選択信号生成回路890は、シフトレジスタ回路やデコーダ回路などを用いて、形成される。
以下では、データのプログラム(書き込み/消去)及び読み出しの対象のメモリセル又は単位セルのことを、選択セルとよび、選択セル以外のメモリセル又は単位セルのことを、非選択セルとよぶ。
第1のセルストリングCS1の他端が、第2のセルストリングCS2の他端に接続され、2つのセルストリングCS1,CS2の接続ノードNDRが、メモリ回路110Aの出力端子(読み出しノード)NDRとなっている。
メモリ回路110Aの出力端子NDRに、スイッチ回路9が接続される。例えば、スイッチ回路9は、スイッチアレイ2内のスイッチ素子(例えば、電界効果トランジスタ)である。
スイッチ回路9の入力端子(制御端子)に、メモリセルMCからのデータ(FPGAのコンフィギュレーション情報)が、メモリ回路110Aの出力信号として、供給され、供給されたデータ(例えば、“H”又は“L”レベルの信号)に基づいて、スイッチ回路9は、オン又はオフする。スイッチ回路9がオンすることによって、スイッチ回路9の電流経路(信号経路)の両端に接続された論理素子(論理ゲート)LEが、互いに接続される。スイッチ回路9がオフすることによって、スイッチ回路9の電流経路の両端に接続された論理素子LEが、互いに分離される
但し、スイッチ回路9の電流経路(出力ノード)は、図4のスイッチブロック102内に設けられたスイッチ素子(例えば、n型トランジスタ)のゲートに接続されてもよいし、マルチプレクサ120の入力端子/制御端子に接続されてもよい。また、メモリ回路110Aの出力端子が、トランジスタの電流経路を介して、マルチプレクサ120の入力端子/制御端子に接続されてもよい。
但し、スイッチ回路9の電流経路(出力ノード)は、図4のスイッチブロック102内に設けられたスイッチ素子(例えば、n型トランジスタ)のゲートに接続されてもよいし、マルチプレクサ120の入力端子/制御端子に接続されてもよい。また、メモリ回路110Aの出力端子が、トランジスタの電流経路を介して、マルチプレクサ120の入力端子/制御端子に接続されてもよい。
例えば、スイッチ回路9は、電界効果トランジスタ4の電流経路を経由して、セルストリングCS1,CS2に接続されている。例えば、電界効果トランジスタ4は、メモリ回路110Aに対する書き込み動作時において、セルストリングCS1,CS2とスイッチ回路9とを電気的に分離する。そして、メモリ回路110Aに対する読み出し動作時において、電界効果トランジスタ4は、セルストリングCS1,CS2とスイッチ回路9とを電気的に接続する。
例えば、第1のセルストリングCS1内のメモリ素子としての抵抗変化素子1Aの第1の極性の端子T1は、セルストリングCS1の一端側(第1の駆動回路側)に配置され、抵抗変化素子1Aの第2の極性の端子T2は、2つのセルストリングCS1,CS2の接続ノードNDR側に配置されている。第2のセルストリングCS2内のメモリ素子としての抵抗変化素子1Bの第1の極性の端子T1は、セルストリングCS2の一端側(第2の駆動回路側)に配置され、抵抗変化素子1Bの第2の極性の端子T2は、接続ノードNDR側に配置されている。このように、セルストリングCS1内の抵抗変化素子1Aの端子T1,T2の配置は、2つのセルストリングCS1,CS2内の接続ノードNDRを中心として、セルストリングCS2内の抵抗変化素子1Bの端子T1,T2の配置に対して反対になっている
1つのメモリセルMCは、ある論理(論理素子間の接続)を実現するために用いられるデータ(以下では、コンテキストとよぶ)を格納している。メモリ回路(メモリブロック)内のメモリセルMCの個数が、メモリ回路110Aが格納可能なコンテキストの個数に相当する。
1つのメモリセルMCは、ある論理(論理素子間の接続)を実現するために用いられるデータ(以下では、コンテキストとよぶ)を格納している。メモリ回路(メモリブロック)内のメモリセルMCの個数が、メモリ回路110Aが格納可能なコンテキストの個数に相当する。
本実施形態のFPGA内に含まれるメモリ回路110Aにおいて、メモリセルMCの2つのメモリ素子1A,1Bは、互いに相補なデータ保持状態(書き込み状態/消去状態)にされる。
すなわち、あるメモリセルMCの第1及び第2の単位セルUCA,UCBにおいて、第1の単位セルUCAのメモリ素子1Aとしての抵抗変化素子1Aの抵抗状態が、低抵抗状態(“L”状態、オン状態、書き込み状態)である場合、第2の単位セルUCBのメモリ素子1Bとしての抵抗変化素子1Bの抵抗状態は、高抵抗状態(“H”状態、オフ状態、消去状態)である。この一方で、メモリセルMCにおいて、抵抗変化素子1Aの抵抗状態が高抵抗状態である場合、抵抗変化素子1Bの抵抗状態が低抵抗状態である。
すなわち、あるメモリセルMCの第1及び第2の単位セルUCA,UCBにおいて、第1の単位セルUCAのメモリ素子1Aとしての抵抗変化素子1Aの抵抗状態が、低抵抗状態(“L”状態、オン状態、書き込み状態)である場合、第2の単位セルUCBのメモリ素子1Bとしての抵抗変化素子1Bの抵抗状態は、高抵抗状態(“H”状態、オフ状態、消去状態)である。この一方で、メモリセルMCにおいて、抵抗変化素子1Aの抵抗状態が高抵抗状態である場合、抵抗変化素子1Bの抵抗状態が低抵抗状態である。
尚、データ書き込み時の過渡的な状態において、1つのメモリセルMC内の2つのメモリ素子としての抵抗変化素子1A,1Bの抵抗状態は、同じになる場合があるが、コンフィギュレーション情報の保持状態において、データが正しく書き込まれたメモリセルMCの2つの抵抗変化素子1A,1Bは、互いに相補の関係の抵抗状態(異なる抵抗状態)になっている。
2つの単位セルUCA,UCBを含むメモリセルMCのデータを読み出す場合、選択回路89からの制御信号CNTによって、読み出し対象の選択セル内の単位セルUCA,UCBのセレクトトランジスタ2A,2Bは、オフ状態にされる。これによって、単位セルUCA,UCB内のメモリ素子1A,1Bが、単位セルUCA,UCB内における読み出しパルス(電圧/電流パルス)の電流経路となる。
メモリ素子としての抵抗変化素子1A,1Bの抵抗状態が互いに異なるように、メモリセルMC内の抵抗変化素子1A,1Bの抵抗状態が設定されているので、2つの抵抗変化素子1A,1Bの抵抗値の差が、メモリセルMCの記憶しているデータ(例えば、1ビットのデータ)として、実質的に扱われる。
例えば、データの読み出し時において、高電位側の単位セルの抵抗変化素子の抵抗状態が、高抵抗状態であり、低電位側の単位セルの抵抗変化素子の抵抗状態が、低抵抗状態である場合、セルストリングCS1,CS2のノードNDRの電位が、グランド電位になる。それゆえ、メモリ回路110Aからの出力信号は、“L”レベルとなる。これとは反対に、高電位側の単位セルの抵抗変化素子の抵抗状態が、低抵抗状態であり、低電位側の単位セルの抵抗変化素子の抵抗状態が、高抵抗状態である場合、セルストリングCS1,CS2のノードNDRの電位が、読み出し電圧VOP程度の大きさになる。それゆえ、メモリ回路110Aからの出力信号は、“H”レベルとなる。
2つの単位セルUCA,UCBから形成されるメモリセルMC内のメモリ素子1A,1Bに対するデータの書き込み動作及び読み出し動作の詳細については、後述する。尚、以下では、FPGAのコンフィギュレーション情報(コンテキスト)を出力するためのメモリ回路110A(メモリセルMC)のデータの読み出し動作のことを、FPGA動作ともよぶ。
以上のように、メモリ回路110Aが、マルチコンテキスト型のFPGAのコンフィギュレーションメモリとして、用いられる。
尚、図5のメモリ回路110Aのように、メモリセルMCが、互いに相補な関係の抵抗状態(書き込み状態/消去状態)の2つの抵抗変化素子1A,1Bをメモリ素子1A,1Bとして用いる場合、抵抗変化素子の低抵抗状態の抵抗値(オフ抵抗)と高抵抗状態の抵抗値(オフ抵抗)との比(オン・オフ比)が大きい抵抗変化素子が、メモリ素子1A,1Bに用いることが好ましい。
図6は、本実施形態のFPGA内に含まれるメモリ回路の変形例を示す図である。
図6に示されるように、FPGA内のメモリ回路110Aは、SRAM(フリップフロップ回路)を介して、スイッチ回路9に接続されてもよい。
メモリ回路110Aの出力端子としてのノードNDRは、SRAMのメモリセル(以下では、SRAMセルとよぶ)5に接続されている。SRAMセル5は、メモリ回路110Aから出力されたデータを、一時的に保持できる。
SRAMセル5は、データ記憶部としてのフリップフロップFFと、フリップフロップFFとメモリ回路(メモリセル)110Aの間のデータ転送を制御するための転送ゲート55とを、含んでいる。
フリップフロップFFは、フリップフロップ接続された2つのインバータINV1,INV2を含む。一方のインバータINV1のp型トランジスタ51とn型トランジスタ52とは、電源電圧VDDが印加される電源線58と、グランド電圧VSSが印加されるグランド線59との間に、トランジスタ51,52の電流経路が直列接続されている。他方のインバータINV2のp型トランジスタ53とn型トランジスタ54とは、電源線58とグランド線59との間に、トランジスタ53,54の電流経路が直列接続されている。インバータINV1の入力ノードが、インバータINV2の出力ノードに接続されている。インバータINV2の入力ノードが、インバータINV1の出力ノードに接続されている。
転送ゲート(例えば、n型トランジスタ)55の電流経路は、インバータINV2の入力ノード(インバータINV1の出力ノード)に接続されている。転送ゲート55の制御端子(ゲート)は、読み出し制御線56に接続されている。読み出し制御線56の信号レベルに応じて、転送ゲート55はオン又はオフする。
メモリ回路110Aの出力端子(読み出しノード)NDRが、SRAMセル5の転送ゲート55の電流経路を経由して、SRAMセル5の入力ノードに接続されている。SRAMセル5の出力ノードが、スイッチ回路9の制御端子に接続されている。
SRAMセル5の転送ゲート55がオンされることによって、SRAMセル5のフリップフロップFFが、メモリ回路110Aと導通する。これによって、メモリ回路110Aの読み出し動作(FPGA動作)時、メモリ回路110Aの出力信号が、SRAMセル5を介して、スイッチ回路9に転送される。
このように、FPGA内のメモリ回路1内に記憶されているデータが、SRAMセル5を経由して、スイッチ回路9に出力されることによって、メモリ回路110Aの出力信号が、SRAMセル5によって、増幅される。この結果として、スイッチ回路9のオン/オフに十分なレベルの信号を、SRAMセル5を経由して、メモリ回路110Aからスイッチ回路9へ供給できる。
また、図7に示されるように、スイッチ回路9の特性(しきい値電圧)に応じて、メモリ回路110Aの出力端子が、インバータ回路5Zを介して、スイッチ回路9に接続されてもよい。
図7におけるメモリ回路110Aの出力信号は、インバータ回路5Zを介して、スイッチ回路9に供給される。メモリ回路110Aの出力信号が、インバータ回路5Zによって増幅され、増幅された信号がスイッチ回路9に供給される。
これによって、メモリセルMCのメモリ素子としての抵抗変化素子1がある程度の大きさのオン・オフ比を有しているが、そのオン・オフ比に相関するメモリ回路110Aの出力信号の大きさがスイッチ回路9の動作に不十分なときに、インバータ回路5Zによって、メモリセルMCの出力信号を、スイッチ回路9を駆動させるために十分な大きさに、増幅できる。
尚、インバータ回路5Zの代わりに、バッファ回路が、メモリ回路110Aの出力端子とスイッチ回路9との間に、接続されてもよい。
以上のように、第1の実施形態のFPGA内のメモリ回路110Aは、メモリ素子としての抵抗変化素子1を含む複数の単位セルUCの電流経路が直列に接続される。これによって、本実施形態のFPGAは、メモリ回路110Aの単位セルUC及び単位セルUCから形成されるメモリセルのリーク電流を低減できる。
この結果として、第1の実施形態のリコンフィギュラブル論理回路は、消費電力を削減できる。
(b) 動作
図8乃至図10を参照して、第1の実施形態のリコンフィギュラブル論理回路の動作について、説明する。
図8乃至図10を参照して、第1の実施形態のリコンフィギュラブル論理回路の動作について、説明する。
<書き込み動作>
図8及び図9を用いて、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)内に含まれるメモリ回路におけるデータの書き込み動作(プログラム動作)について説明する。
図8及び図9を用いて、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)内に含まれるメモリ回路におけるデータの書き込み動作(プログラム動作)について説明する。
まず、単位セルUCのメモリ素子1に対するデータの書き込み及び消去の基本動作について、説明する。
図2及び図5を用いて説明したように、FPGAに用いられるメモリ回路110Aに対するデータの書き込み及び消去時、メモリ回路110A内の複数のメモリセルMCのうち、データの書き込み対象のメモリセル/単位セル(選択セル)に対して、選択線号SSが、制御信号CNTとして供給される。複数のメモリセルのうち、選択セル以外のメモリセル/単位セル(非選択セル)に、非選択信号uSSが制御信号CNTとして、供給される。
制御信号CNTとしての選択信号SSは、単位セルUCのセレクトトランジスタ2をオフさせる電圧値の信号(例えば、“L”レベルの信号)である。一方、制御信号CNTとしての非選択信号uSSは、セレクトトランジスタ2をオンさせる電圧値の信号(例えば、“H”レベルの信号)である。
非選択信号uSSが供給された非選択セル内のセレクトトランジスタ2は、十分にオンしている。チャネル(反転層)が形成されたセレクトトランジスタ2は、十分に低い抵抗になっている。
非選択信号uSSが供給された非選択セル内のセレクトトランジスタ2は、十分にオンしている。チャネル(反転層)が形成されたセレクトトランジスタ2は、十分に低い抵抗になっている。
それゆえ、オン状態のセレクトトランジスタ2のソース/ドレイン間の電位差は、ほとんどゼロとなる。セレクトトランジスタ2の電流経路(チャネル)に対して並列に接続されているメモリ素子1の端子T1,T2間の電位差も、実質的にゼロとなり、電流もメモリ素子1内にほとんど供給されない。このため、非選択セル内のメモリ素子1としての抵抗変化素子1に、データの書き込み又は消去は、生じない。
一方、選択信号SSが供給されている選択セル内のセレクトトランジスタ2は、十分にオフしている。つまり、セレクトトランジスタ2の電流経路内にチャネルが形成されず、セレクトトランジスタ2は、十分に高い抵抗として機能する。
そのため、セレクトトランジスタ2のソース/ドレイン間に、書き込み電源からの書き込み電圧VWR又は消去電源からの消去電圧VERに対応する電位差が、印加される。
これによって、セレクトトランジスタ2の電流経路に対して並列に接続されているメモリ素子1としての抵抗変化素子1の両端T1,T2に、書き込み電圧VWR又は消去電圧VERに対応する電位差が印加され、そのメモリ素子1としての抵抗変化素子1の抵抗状態が、変化する。
書き込み電圧VWRが印加された抵抗変化素子1の抵抗状態が高抵抗状態(消去状態)である場合、その抵抗変化素子1の抵抗状態は、高抵抗状態から低抵抗状態へ変化する。消去電圧VERが印加された抵抗変化素子1の抵抗状態が低抵抗状態(書き込み状態)である場合、その抵抗変化素子1の抵抗状態は、低抵抗状態から高抵抗状態へ変化する。
抵抗変化素子1の特性/種類に応じて、消去電圧VERのパルス形状(電圧値及びパルス幅の少なくとも一方)が書き込み電圧VWRのパルス形状と異なる、又は、書き込み電圧VWRの極性と消去電圧VERの極性とが互いに反対(すなわち、VER=−VWRの関係)になっている。
尚、抵抗変化素子1の2つの端子が互いに反対の極性を有し、互いに反対の極性の電圧/電流によって抵抗変化素子1の抵抗状態が変化する場合、メモリ素子としての抵抗変化素子1に対する電圧/電流(プログラムパルス)の供給方向、即ち、抵抗変化素子1に対する電圧/電流のソース側(高電位側)とシンク側(低電位側)との関係を切り替えることによって、同じ極性の電圧(例えば、正の電圧)を用いて、抵抗変化素子1の抵抗状態を変えることができる。この場合、消去電圧の極性を、書き込み電圧の極性と同じにできる。
このように、メモリセル/単位セルに対するプログラム動作によって、本実施形態のFPGAのメモリ回路110Aにおける単位セルUCのメモリ素子1としての抵抗変化素子1が、書き込み状態及び消去状態にされる。これによって、メモリセルMU及び単位セルUC内に、抵抗変化素子1の書き込み状態又は消去状態に対応するデータが、プログラムされる。
尚、メモリ素子1に用いられる抵抗変化素子1は、抵抗変化素子の種類に応じて、フォーミングとよばれる動作が、データの書き込み及び消去の前に、施される。フォーミングによって、抵抗変化素子1内の金属酸化物などの絶縁膜内に、フィラメントとよばれる微細な電流経路が形成され、低抵抗状態と高抵抗状態との間で抵抗状態が変化する抵抗変化素子が、実現される。フォーミング動作は、上述のメモリセル/単位セルに対するプログラム動作と実質的に同じ動作で実行できる。但し、フォーミングのために抵抗変化素子に供給される電圧及び電流の大きさは、書き込み電圧及び消去電圧の大きさと異なる場合がある。
本実施形態のFPGA内に含まれるメモリ回路のように、2つのメモリ素子1A,1Bの互いに相補な関係のデータ保持状態(2つの抵抗変化素子の互いに異なる抵抗状態)によって、2つのメモリ素子1A,1Bを含むメモリセルMCがコンテキスト(1ビットのデータ)を記憶する場合、以下のように、メモリセルMCに対するデータの書き込み動作が実行される。
図8及び図9は、図5のFPGA内のメモリ回路110Aの書き込み動作を説明するための模式図である。図8及び図9において、FPGA内に含まれるメモリ回路110Aに対するデータの書き込み及び消去に用いられる回路の主要部が、抽出されて示されている。
図8及び図9において、FPGAに用いられるメモリ回路110Aが、5つのメモリセルMC1,MC2,MC3,MC4,MC5を含む例が示されている。各メモリセルMC1,MC2,MC3,MC4,MC5は、2つの単位セルUCから形成され、2つのメモリ素子(抵抗変化素子)1と2つのセレクトトランジスタ2を含んでいる。ここでは、第4のメモリセルMC4が選択セル、第1、第2、第3及び第5のメモリセルMC1,MC2,MC3,MC5が非選択セルとして、メモリ回路の書き込み動作が説明される。
フォーミングを実行しなくともよい抵抗変化素子(例えば、MTJ素子、又は、バイポーラ型の抵抗変化素子)が、メモリ素子1に用いられた場合、図8に示されるFPGA内のメモリ回路の動作によって、2つのメモリ素子1A,1Bを含むメモリセルMCに対するデータの書き込みが実行される。
図8に示されるように、フォーミングを実行しなくともよい抵抗変化素子をメモリ素子1として含むFPGA内のメモリ回路110Aは、選択セル(ここでは、メモリセルMC4)内の2つのメモリ素子1A,1Bを、実質的に同時に、互いに相補の関係のデータ保持状態(異なる抵抗状態)にできる。
例えば、FPGA内のメモリ回路110Aのプログラム時、書き込み電源VWRがオン状態のスイッチ素子800を介して、セルストリングCS1に接続され、グランド端子VGNDが、オン状態のスイッチ素子804を介して、セルストリングCS2に接続される。
非選択セルMC1,MC2,MC3,MC5に対して、非選択信号uSSが2つの単位セルUCA,UCBの両方に供給され、“H”レベルの非選択信号uSSによって、非選択セル内のセレクトトランジスタ2がオンされる。
選択セルMC4の2つの単位セルUCA,UCBに対して、制御信号CNTとしての選択信号SSが、両方の単位セルUCA,UCBに供給される。“L”レベルの選択信号SSによって、選択セルMC4内の2つのセレクトトランジスタ2A,2Bが、オフする。
図8のメモリ回路110Aにおいて、各セルストリングCS1,CS2において、抵抗変化素子1A,1Bの第1の極性の端子T1が、駆動回路側に位置し、抵抗変化素子1A,1Bの第2の極性の端子T2が、読み出しノード(メモリ回路110Aの出力端子)NDR側に位置するように、セルストリングCS1,CS2が形成されている。セルストリングCS1内の抵抗変化素子1AとセルストリングCS2内の抵抗変化素子1Bとは、素子1A,1Bの端子T1,T2の極性の関係がノードNDRを中心に対称になるように、メモリブロック内に配置されている。
接続された書き込み電源VWRとグランド端子VGNDとによって、第1のセルストリングCS1側の駆動回路80Aが高電位側(ソース側)、第2のセルストリングCS2側の駆動回路80Bが低電位側(シンク側)である場合、第1のセルストリングCS1内の抵抗変化素子1Aにおいて、第1の極性の端子T1が、高電位側になり、第2の極性の端子T2が、低電位側になる。一方、第2のセルストリングCS2内の抵抗変化素子1Bにおいて、抵抗変化素子1Bの第2の極性の端子T2が、高電位側となり、抵抗変化素子1Bの第1の極性の端子T1が低電位側となる。
このように、抵抗変化素子1の端子T1,T2の向きが設定されることによって、電圧の供給側に関して、第2のセルストリングCS2内の抵抗変化素子1Bに印加される電圧の極性は、第1のセルストリングCS1内の抵抗変化素子1Aに印加される電圧の極性の反対になる。
したがって、第1のセルストリングCS1内の抵抗変化素子1Aにおいて、書き込み電圧又は書き込み電流としてのプログラムパルス(書き込みパルス)PLPRGが、抵抗変化素子1Aの第1の極性の端子T1から第2の極性の端子T2に向かって供給されるのに対して、第2のセルストリングCS2内の抵抗変化素子1Bにおいて、プログラムパルスPLPRGは、抵抗変化素子1Bの第2の極性の端子T2から第1の極性の端子T1に向かう方向に供給される。それゆえ、抵抗変化素子1Bには、消去電圧又は消去電流(消去パルス)としてのプログラムパルスPLPRGが、供給される。
このように、メモリ素子としての極性を有する抵抗変化素子1A,1Bに対して、書き込み電流の流れる方向が互いに反対になるので、供給された書き込みパルスPLPRGによって、メモリセルMC内の2つの単位セルUCA,UCBの抵抗変化素子1A,1Bの抵抗状態が、互いに異なる状態になる。
これによって、供給された書き込みパルスPLPRGによって、メモリセルMC内に、データが格納される。
これによって、供給された書き込みパルスPLPRGによって、メモリセルMC内に、データが格納される。
メモリセルMCに書き込まれるデータが、図8の動作で書き込まれるデータと反対のデータである場合、図8の高電位側/低電位側の関係とは反対に、第2のセルストリングCS2側が高電位側に設定され、第1のセルストリングCS1が低電位側に設定される。
すなわち、極性が互いに反対の電圧によって抵抗変化素子1の抵抗状態の変化が実行される場合、図8に示されるように、セルストリングCS1,CS2の一端側及び他端側の駆動回路80A,80B内のそれぞれに、同じ極性の電圧VWR(例えば、正の電圧)をセルストリングCS1,CS2に出力するための電源端子VWRが設けられることが好ましい。各電源端子VWRに対して、スイッチ素子800,803が、駆動回路80A,80B内に設けられている。また、駆動回路80A,80Bの両方に、グランド端子VGND及びスイッチ素子802,804が、設けられる。
上述のように、図8におけるセルストリングCS1内の抵抗変化素子1AとセルストリングCS2内の抵抗変化素子1Bとは、プログラムパルスPLPRGのソース側とシンク側との間においてプログラムパルスPLPRGのソース側に対する抵抗変化素子の端子T1,T2の極性の向きが互いに反対になるように、ノードNDRを中心として2つの駆動回路80A,80B間に接続されている。
それゆえ、セルストリングCS1側の駆動回路80Aが、ソース側(高電位側、電圧出力側)となり、セルストリングCS2側の駆動回路80Bが、シンク側(低電位側、グランド側)となる場合には、セルストリングCS1内の抵抗変化素子1Aに、書き込み電圧に相当する極性のパルスPLPRGが供給され、セルストリングCS2内の抵抗変化素子1Bに、消去電圧に相当する極性のパルスPLPRGが供給される。これによって、抵抗変化素子1Aの抵抗状態が書き込み状態(低抵抗状態)にされ、抵抗変化素子1Bの抵抗状態が消去状態(高抵抗状態)にされる。
一方、セルストリングCS1側の駆動回路80Aがシンク側となり、セルストリングCS2側の駆動回路80Bがソース側となる場合において、セルストリングCS1側がソース側となる場合と同じ極性の電圧VWRが、ソース側となる駆動回路80AからセルストリングCS2に供給されたとしても、セルストリングCS2内の抵抗変化素子1Bに、書き込み電圧に相当する極性のパルスPLPRGが供給され、セルストリングCS1内の抵抗変化素子1Aに、消去電圧に相当する極性のパルスPLPRGが供給される。これによって、抵抗変化素子1Aの抵抗状態が消去状態にされ、抵抗変化素子1Bの抵抗状態が書き込み状態にされる。
このように、FPGA内のメモリ回路110Aのプログラム時において、セルストリングCS1,CS2に対するプログラムパルスPLPRGのソース側及びシンク側を切り替えることで、同じ極性(パルス形状)の電圧パルス(又は電流パルス)を用いて、メモリセルMC内のメモリ素子としての抵抗変化素子1A,1Bの抵抗状態を、互いに異なる状態に変えることができる。
これに伴って、FPGA内のメモリ回路110Aにおいて、書き込み電圧及び消去電圧を生成するための回路(電圧生成回路)を簡素化でき、例えば、消去電圧としての負電圧を生成するための回路を、削減できる。この結果として、FPGAに用いられるメモリ回路110Aの駆動回路80A,80Bの回路設計を容易化でき、駆動回路80A,80Bの回路サイズを縮小できる。
例えば、図8の動作によって、メモリセルMC内のメモリ素子としての2つの抵抗変化素子1A,1Bのうち、第1のセルストリング内の抵抗変化素子1Aが書き込み状態(低抵抗状態)にされ、第2のセルストリングCS2側の抵抗変化素子1Bが消去状態(高抵抗状態)にされる場合、メモリセルMC内に、“0”データが書き込まれる。これとは反対に、第1のセルストリング内の抵抗変化素子1Aが消去状態にされ、第2のセルストリングCS2側の抵抗変化素子1Bが書き込み状態にされる場合、メモリセルMC内に、“1”データが書き込まれる。
図8に示されるように、フォーミング動作が実行されない抵抗変化素子がメモリ素子に用いられた場合、図5のメモリ回路110Aのように、2つの単位セルUCA,UCBから形成されるメモリセルMCにおいて、電圧/電流パルスの供給方向に対する抵抗変化素子1の極性を有する端子T1,T2の向きが互いに反対になるように、単位セルUCA,UCBが設計される。これによって、共通の電圧/電流パルスによって、2つの単位セルUCA,UCBの抵抗変化素子1A,1Bの抵抗状態を同時に変化でき、1回の書き込みパルスの供給で、メモリセルMCにデータをプログラムできる。
図8のように、1回の書き込みパルスの供給で、複数の単位セル内のメモリ素子1の抵抗状態を変化させることによって、FPGA内に含まれるメモリ回路の書き込み及び消去(プログラム)時の消費電力を削減できる。また、複数のメモリ素子1の抵抗状態を同時に変化させることによって、データの書き込み時間を短縮でき、FPGA内に含まれるメモリ回路の高速な書き込み及び消去動作(プログラム動作)を実現できる。
図8に示されるFPGA内のメモリ回路の動作例のように、メモリセル内の2つの単位セルの2つの抵抗変化素子の抵抗状態を同時に変化させることができる場合、1つのメモリセルMC内の2つの単位セルUCA,UCBに共通な配線から共通の制御信号CNT(SS,uSS)を供給してもよい。この場合、セレクトトランジスタ2A,2Bのゲートは共通の配線(制御信号線)に、接続されている。この場合、制御回路8内の選択回路は、メモリセル内の2つの単位セルUCA,UCBを共通に制御できるため、例えば、1つの選択信号生成回路890を含めばよい。
抵抗状態が変化する性質を素子に発現させるためにフォーミングが施される抵抗変化素子(例えば、ユニポーラ型の抵抗変化素子)が、メモリ回路110Aのメモリ素子1として用いられた場合、図9に示される動作によって、メモリセルMC内の1つの単位セルUC毎に、メモリ素子1に対するデータの書き込み又は消去が実行される。
ソース側となる駆動回路80A内の書き込み電源VWR又は消去電源VERのいずれか一方が、セルストリングCS1に接続される。シンク側となる駆動回路80B内のグランド端子VGNDが、セルストリングCS2に接続される。
非選択セルMC1,MC2,MC3,MC5に対して、非選択信号uSSが2つの単位セルUCA,UCBの両方に供給され、非選択信号uSSによって、非選択セル内のセレクトトランジスタ2がオンされる。
選択セルMC4の2つの単位セルUCA,UCBのうち、制御信号CNTとしての選択信号SSが、一方の単位セル(ここでは、単位セルUCA)に供給され、非選択信号uSSが、他方の単位セルUCBに供給される。
これによって、選択セルMC4内の2つのセレクトトランジスタ2A,2Bのうち一方のセレクトトランジスタ2Aのみがオフし、そのオフ状態のセレクトトランジスタ2Aの電流経路に並列に接続された抵抗変化素子1Aに、書き込み電圧VWR又は消去電圧VERに起因するプログラムパルスPLPRGが供給される。
選択セルMC4内の2つのセレクトトランジスタ2A,2Bのうち他方のセレクトトランジスタ2Bはオンするため、書き込みパルスPLPRGは、オン状態のセレクトトランジスタ2Bに並列に接続された抵抗変化素子1Bには、ほとんど供給されない。
選択セルMC4内の2つのセレクトトランジスタ2A,2Bのうち他方のセレクトトランジスタ2Bはオンするため、書き込みパルスPLPRGは、オン状態のセレクトトランジスタ2Bに並列に接続された抵抗変化素子1Bには、ほとんど供給されない。
これによって、選択セルMC4内の2つの単位セルUCA,UCBのうち、一方の単位セルUCA内のメモリ素子としての抵抗変化素子1Aの抵抗状態が、供給されたプログラムパルスのパルス形状(パルスの電圧値及びパルス幅の少なくとも一方)に応じて、書き込み状態又は消去状態に変化する。この時、他方の単位セルUCB内の抵抗変化素子1Bの抵抗状態は、維持される。
選択セルMC4内の2つの単位セルUCA,UCBに関して、一方の単位セルUCAの抵抗変化素子1Aの抵抗状態を変化させた後、一方の単位セルUCAが非選択状態にされ、他方の単位セルUCBが選択状態にされる。他方の単位セルUCBの抵抗変化素子1Bの抵抗状態が、抵抗変化素子1Aの抵抗状態に対して反対の状態になるように、書き込みパルスPLPRGが抵抗変化素子1Bに供給され、単位セルUCBの抵抗変化素子1Bに対するデータの書き込み又は消去が実行される。
単位セルUCAの抵抗変化素子の抵抗状態を変化させた後、単位セルUCBの抵抗変化素子1Bの抵抗状態を変化させることによって、2つの単位セルUCA,UCBを含むメモリセルMCに、データがプログラムされる。
このように、メモリセルMC内の2つの単位セルUCA,UCBのオン/オフを互いに独立に制御することによって、同じパルス形状のプログラムパルス(書き込みパルス及び消去パルス)PLPRGが、選択セル内の2つの抵抗変化素子1A,1Bに同時に供給されることを防止できる。
以上のように、図9に示されるように、フォーミング動作が実行される抵抗変化素子がメモリ素子に用いられた場合、図5のメモリ回路110Aのように、2つの単位セルUCA,UCBから形成されるメモリセルMCにおいて、単位セルUCA,UCB毎に、抵抗変化素子1A,Bの抵抗状態が順次変化されることによって、データが、メモリセルMCに書き込まれる。
図9に示される例のように、単位セル毎に抵抗変化素子の抵抗状態を変化させる場合、1つのメモリセルMC内の2つの単位セルUCA,UCBに互いに異なる配線から制御信号が供給されるように、セレクトトランジスタ2A,2Bのゲートは互いに独立に制御される配線(制御信号線)に、接続されている。例えば、制御回路8内の選択回路は、メモリセル内の2つの単位セルUCA,UCBを互いに独立に制御できるように、2つの選択信号生成回路890を含む。
尚、フォーミングが実行されない抵抗変化素子がメモリセル/単位セルMC,UCのメモリ素子1に用いられる場合、メモリ素子1としての抵抗変化素子1のオン抵抗/オフ抵抗の大きさに応じて、選択セル内の抵抗変化素子1によるプログラムパルスの電圧降下/電流の消費に起因した書き込み不良を防止するために、図9のFPGA内のメモリ回路の書き込み及び消去動作のように、単位セルUCA,UCB毎に、抵抗変化素子の抵抗状態を変化させて、2つの抵抗変化素子を含むメモリセルに対するデータのプログラムが実行されてもよい。また、メモリ素子に用いられる抵抗変化素子の種類及び特性に応じて、フォーミングが実行される抵抗変化素子に対して、図8のFPGA内のメモリ回路の書き込み及び消去動作が実行されてもよい。
データの書き込み/消去時、図5のFPGA内のメモリ回路のように、メモリ回路110Aの出力端子とスイッチ回路9との間のトランジスタ4によって、スイッチ回路9は、メモリ回路110Aから電気的に分離されている。それゆえ、データの書き込み/消去時における書き込み/消去電圧(又は電流)が、スイッチ回路9に供給されることは、ほとんど無い。
図8及び図9に示されるFPGA内のメモリ回路110Aの書き込み動作によって、メモリ回路110A内のメモリセル内の2つのメモリ素子(抵抗変化素子)が、互いに相補のデータ保持状態(互いに異なる抵抗状態)に設定されることによって、そのメモリセルMC内にデータ(コンテキスト、1ビットのデータ)を格納でき、所定の論理計算を実行できる論理回路を構築するためのコンフィギュレーション情報を、FPGA内のメモリ回路に格納できる。
<読み出し動作>
図10を用いて、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)内に含まれるメモリ回路の読み出し動作(FPGA動作)について、説明する。
図10を用いて、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)内に含まれるメモリ回路の読み出し動作(FPGA動作)について、説明する。
まず、単位セルUCのメモリ素子1に対するデータの読み出しの基本動作について、説明する。
FPGA内のメモリ回路110Aに対するデータの読み出し(FPGA動作)時、メモリ回路内の複数のメモリセル/単位セルMC,UCのうち、データの読み出し対象のメモリセル/単位セルに対して、選択線号SSが、制御信号として供給される。複数のメモリセル/単位セルのうち、非選択セルに、非選択信号uSSが制御信号として、供給される。
図8及び図9の書き込み動作と同様に、読み出し動作における選択信号SSは、単位セルUCのセレクトトランジスタ2をオフさせる電圧値の信号(“L”レベルの信号)である。読み出し動作における非選択信号uSSは、セレクトトランジスタ2をオンさせる電圧値の信号(“H”レベルの信号)である。
非選択信号uSSが供給された非選択セルにおいて、セレクトトランジスタ2は、オンする。したがって、読み出し電圧VOPによって生じる電流(以下では、読み出し電流)の大部分は、単位セルUC内のセレクトトランジスタ2A,2Bのチャネルを流れ、その電流はメモリ素子1としての抵抗変化素子1にはほとんど流れない。
一方、選択信号SSが供給された選択セルMCにおいて、セレクトトランジスタ2は、オフする。したがって、読み出し電圧VOPに起因する読み出し電流の大部分は、メモリ素子1としての抵抗変化素子1に、供給される。
メモリ素子1としての抵抗変化素子1が高抵抗状態であるか、又は、抵抗変化素子1が低抵抗状態であるかに応じて、選択セルからメモリ回路の読み出しノード(メモリ回路の出力端子)NDRに供給される電流(又は電位)の大きさが、異なる。
読み出しノードNDRにおける電流(電位)の大きさに応じて、メモリ回路の選択セルに記憶されているデータが、判別される。
また、読み出しノードNDRにおける電流/電位に応じて、スイッチ回路9がオン又はオフする。オン状態のスイッチ回路9によって、2つの論理素子LEが電気的に接続される。オフ状態のスイッチ回路9によって、2つの論理素子LEが電気的に分離される。
本実施形態のFPGA内の含まれるメモリ回路110Aのように、2つのメモリ素子1A,1Bの互いに相補な関係のデータ保持状態(2つの抵抗変化素子の互いに異なる抵抗状態)によって、2つのメモリ素子1A,1Bを含むメモリセルMCがコンテキスト情報(1ビットのデータ)を記憶する場合、以下のように、メモリセルMCからのデータの読み出し動作(FPGA動作)が実行される。
メモリセルMCの2つのメモリ素子1のうち、一方のメモリ素子1としての抵抗変化素子1の抵抗状態は、高抵抗状態であり、他方のメモリ素子1としての抵抗変化素子1の抵抗状態は、低抵抗状態である。
例えば、図10に示されるFPGA内のメモリ回路110Aの読み出し動作において、本実施形態のFPGA内のメモリ回路110Aにおける選択セル(ここでは、メモリセルMC4)からのデータ読み出し時、第1のセルストリングCS1側が高電位側に設定され、第2のセルストリングCS2側が低電位側に設定される場合について、述べる。図10において、メモリ回路110Aに対するデータの読み出しに用いられる回路の主要部が、抽出されて示されている。
メモリ回路110Aの読み出し動作(FPGA動作)時、読み出し電源VOP(<Vth)及びグランド電源VGNDが、オン状態のスイッチ素子(図示せず)を介して、セルストリングCS1,CS2に接続される。読み出し電源VOPに起因する読み出し電流Iread(<Ith)が、セルストリングCS1,CS2に供給される。読み出し動作時、選択セルMC4内の2つのセレクトトランジスタ2は、オフされ、非選択セルMC1,MC2,MC3,MC5内の2つのセレクトトランジスタ2は、オンされている。
上述のように、本実施形態のFPGAのメモリ回路110Aにおいて、メモリセルMC内の2つの抵抗変化素子1は、互いに異なる抵抗状態に設定されている。
本実施形態において、選択セルMC4の第1のセルストリングCS1側の抵抗変化素子1Aが高抵抗状態である場合、選択セルMC4の第2のセルストリングCS2側の抵抗変化素子1Bは、低抵抗状態になっている。
本実施形態において、選択セルMC4の第1のセルストリングCS1側の抵抗変化素子1Aが高抵抗状態である場合、選択セルMC4の第2のセルストリングCS2側の抵抗変化素子1Bは、低抵抗状態になっている。
この場合において、第1のセルストリングCS1側から供給される読み出し電圧VOPは、高抵抗状態の抵抗変化素子1Aによって、メモリ回路110Aの読み出しノードNDRから電気的に分離される、又は、高抵抗状態の抵抗変化素子1Aによる電圧降下によって、消費される。低抵抗状態の抵抗変化素子1Bによって、第2のセルストリングCS2側から供給されるグランド電圧VGNDが、読み出しノードNDRに転送される。
これによって、データの読み出し(FPGA動作)時、相補データを記憶するメモリセルMC内の2つのメモリ素子1としての抵抗変化素子1のうち、高電位側の抵抗変化素子が低抵抗状態である場合、メモリ回路110Aの読み出しノードNDAの電位は、低電位(“L”レベル)になる。
一方、選択セルMC4の第1のセルストリングCS1側の抵抗変化素子1Aが、低抵抗状態である場合、選択セルMC4の第2のセルストリングCS2側の抵抗変化素子1Bは、高抵抗状態になっている。
この場合、読み出しノードに対するNDRに対するグランド電圧VGNDの供給は、高抵抗状態の抵抗変化素子1Bによって、遮断され、第1のセルストリングCS1側からの読み出し電圧VOPが、低抵抗状態の抵抗変化素子1Aを経由して、読み出しノードNDRに転送される。
この場合、読み出しノードに対するNDRに対するグランド電圧VGNDの供給は、高抵抗状態の抵抗変化素子1Bによって、遮断され、第1のセルストリングCS1側からの読み出し電圧VOPが、低抵抗状態の抵抗変化素子1Aを経由して、読み出しノードNDRに転送される。
それゆえ、データの読み出し時、メモリセルMC内において相補データを記憶する2つのメモリ素子1としての抵抗変化素子1のうち、高電位側の抵抗変化素子1が低抵抗状態である場合、メモリ回路110Aの読み出しノードNDRの電位は、高電位(“H”レベル)になる。
メモリセルMCから読み出されたデータに基づいた読み出しノードNDRの電位によって、スイッチ回路9がオン又はオフする。スイッチ回路9のオン/オフに応じて、スイッチ回路9に接続された複数の論理素子LEが接続される、又は、分離される。
このように、互いに異なる抵抗状態(互いに相補のデータ保持状態)の2つの抵抗変化素子1をメモリ素子1に用いたメモリセルMCを含むメモリ回路110Aの読み出し動作(FPGA動作)において、各メモリセルMCからデータ(コンテキスト、コンフィギュレーション情報)を読み出すことができ、その読み出したデータに基づいて、所定の論理計算を実行できる論理回路を、構築できる。
尚、FPGA内に含まれるメモリ回路110Aの読み出し動作(FPGA動作)時、駆動回路80A,80B内の電源の構成に応じて、第2のセルストリングCS2側が、高電位側に設定され、第1のセルストリングCS1側が低電位側に設定されてもよい。
以上のように、第1の実施形態のFPGA内の含まれるメモリ回路に対するデータの書き込み/消去動作及び読み出し動作によって、本実施形態で述べられたメモリ回路110Aが、FPGA(例えば、マルチコンテキスト型FPGA)のコンフィギュレーションメモリとして、駆動される。
(c) メモリ回路の特性
図11及び図12を参照して、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)に用いられるメモリ回路の特性について、説明する。
図11及び図12を参照して、第1の実施形態のリコンフィギュラブル論理回路(例えば、FPGA)に用いられるメモリ回路の特性について、説明する。
第1の実施形態のFPGA内に含まれるメモリ回路110Aにおいて、メモリ素子としての抵抗変化素子1のオン抵抗(素子1の低抵抗状態時の抵抗値)は、メモリ回路110Aの動作遅延に関係し、抵抗変化素子1のオフ抵抗(素子1の高抵抗状態の抵抗値)は、メモリ回路110Aの消費電力に、関係する。
FPGA内のメモリ回路110Aの動作遅延に対して抵抗変化素子1のオン抵抗が関係するする理由は、その抵抗変化素子1が選択されたときに、どれだけ速やかに抵抗変化素子1内に電流を流すことができるかに影響するためである。
メモリ回路110A及びそのメモリ回路110Aを含むFPGAの消費電力における抵抗変化素子のオフ抵抗が関係する理由は、たとえ電流経路が直列に接続されている複数のセレクトトランジスタ2のオフ抵抗が大きくても、メモリ素子1としての抵抗変化素子1のオフ抵抗が低ければ、セレクトトランジスタ2側よりも抵抗変化素子1側に多くの電流が流れ、単位セルUC(メモリセルMC)内に、リーク電流が発生するためである。
また、メモリ回路110Aの特性に対して、単位セルUCのセレクトトランジスタ2のオン・オフ比も、影響する。もし、セレクトトランジスタ2のオン抵抗(オン状態のセレクトトランジスタ2のソース/ドレイン間の抵抗値)が高い、また、セレクトトランジスタ2のオフ抵抗(オフ状態のセレクトトランジスタ2のソース/ドレイン間の抵抗値)が低ければ、メモリ素子1の抵抗値のオン・オフ比が大きくても、メモリ回路110Aの動作が遅延したり、貫通電流が増大したりする。
以下では、FPGA内のメモリ回路110Aに用いられるメモリ素子1としての抵抗変化素子1のオン抵抗及びオフ抵抗の大きさとメモリ回路110Aの動作特性との関係について、述べる。
図11及び図12は、実施形態のFPGAに用いられるメモリ回路のシミュレーション結果を示している。
図11は、実施形態のFPGAのメモリ回路のメモリ素子としての抵抗変化素子のオフ抵抗とメモリ回路(FPGA)の消費電力との関係のシミュレーション結果を示すグラフである。図11のグラフの横軸は、抵抗変化素子のオフ抵抗(単位:Ω)をlogスケールで示し、図11のグラフの縦軸は、FPGA内に含まれるメモリ回路の消費電力(単位:%)を示している。図10において、1kΩのオン抵抗を有する抵抗変化素子、10kΩのオン抵抗を有する抵抗変化素子、100kΩのオン抵抗を有する抵抗変化素子を、それぞれメモリ素子に用いた本実施形態のFPGA内のメモリ回路に対するシミュレーション結果が示されている。
尚、図11において、比較例としてのFPGA内の並列型メモリ回路の消費電力を基準として100%で示した場合における本実施形態のFPGA内に含まれるメモリ回路の消費電力を示している。並列型メモリ回路とは、1つのメモリ素子と1つのセレクトトランジスタとを含む複数の単位セルが電源線とメモリ回路の出力端子(読み出しノード)との間で互いに並列に接続されるメモリ回路のことである。
図12は、本実施形態のFPGA内の含まれるメモリ回路のメモリ素子としての抵抗変化素子のオン/オフ比とメモリ回路の動作遅延との関係を示すシミュレーション結果を示すグラフである。
図12のグラフの横軸は、メモリ素子としての抵抗変化素子のオン抵抗(単位:Ω)を示し、図12のグラフの縦軸は、メモリ回路の出力信号の遅延比(単位:%)を示している。図12において、メモリ回路110Aのメモリ素子としての抵抗変化素子において、抵抗変化素子のオフ抵抗は1.0×108Ωに設定されている。尚、図12において、1kΩのオン抵抗を有する抵抗変化素子をメモリ素子に用いたメモリ回路の出力信号の遅延比を100%で示している
図11に示されるように、本実施形態のFPGA内に含まれるメモリ回路110Aのように、各オン抵抗の抵抗変化素子において、抵抗変化素子のオン抵抗がどのような値でも、大きいオフ抵抗を有する抵抗変化素子が、メモリ回路110Aに用いられた場合に、データの書き込み/読み出しが実行されない待機状態時における回路の消費電力を、削減できる。
図12のグラフの横軸は、メモリ素子としての抵抗変化素子のオン抵抗(単位:Ω)を示し、図12のグラフの縦軸は、メモリ回路の出力信号の遅延比(単位:%)を示している。図12において、メモリ回路110Aのメモリ素子としての抵抗変化素子において、抵抗変化素子のオフ抵抗は1.0×108Ωに設定されている。尚、図12において、1kΩのオン抵抗を有する抵抗変化素子をメモリ素子に用いたメモリ回路の出力信号の遅延比を100%で示している
図11に示されるように、本実施形態のFPGA内に含まれるメモリ回路110Aのように、各オン抵抗の抵抗変化素子において、抵抗変化素子のオン抵抗がどのような値でも、大きいオフ抵抗を有する抵抗変化素子が、メモリ回路110Aに用いられた場合に、データの書き込み/読み出しが実行されない待機状態時における回路の消費電力を、削減できる。
抵抗変化素子1のオフ抵抗が1.0×108Ω(100MΩ)以上であれば、抵抗変化素子1のオン抵抗の大きさが異なっていても、各抵抗変化素子を用いたメモリ回路の消費電力は、ほとんど変化しない。尚、抵抗変化素子1における1.0×108Ωのオフ抵抗は、回路シミュレーションで用いられたセレクトトランジスタ2のオフ抵抗の10分の1程度の大きさである。
図11において、低いオン抵抗の抵抗変化素子を用いたメモリ回路ほど、消費電力が低くなっている。これは、図12で示される回路の動作遅延による動作の長期化によって、余分な動作時が発生し、電力が消費されるためである。
1kΩのオン抵抗及び100MΩのオフ抵抗の抵抗変化素子をメモリ素子に用いた本実施形態のFPGA内のメモリ回路(直列型メモリ回路)は、比較例としてのFPGAに用いられる並列型メモリ回路に比べて、4割程度の消費電力を削減できる。
図12に示されるように、メモリ素子1としての抵抗変化素子1のオン抵抗が低いほど、メモリ回路110Aの出力の遅延が少ない。例えば、抵抗変化素子1における1kΩのオン抵抗は、回路シミュレーションにおけるセレクトトランジスタ2のオン抵抗と同じ値である。
図11及び図12に示されるシミュレーション結果により、実施形態のFPGAのメモリ回路110Aのメモリ素子に用いられる抵抗変化素子1の条件が、以下の関係式(1)〜(7)に示される。ここで、以下の関係式(1)〜(7)において、電源電圧(駆動電圧)が“Vdd”が示され、セレクトトランジスタ2のオン電流が“Idsat”で示され、セレクトトランジスタ2のオフ電流が“Ioff”で示されている。メモリ素子1としての抵抗変化素子1のオン抵抗(素子1の低抵抗状態の抵抗値)が“Ron”で示され、抵抗変化素子1のオフ抵抗(素子1の高抵抗状態の抵抗値)が“Roff”で示され、オフ抵抗とオン抵抗とのオン・オフ比(Roff/Ron)が“n”で示される。
オフ抵抗Roff及びオン抵抗Ronは、電源電圧Vdd及びセレクトトランジスタ2のオフ電流Ioff及びオン電流Ionによって、(式1)及び(式2)のように示される。
Roff≧Vdd/(10×Ioff) ・・・(式1)
Ron≦nVdd/Idsat ・・・(式2)
さらに、オン抵抗Ronの関係式を示す(式2)が、抵抗比nを用いて示される場合、以下の(式3)で示される。
Roff≦nVdd/Idsat ・・・(式3)
関係式(1)〜(3)に基づいて、オフ抵抗の抵抗値の範囲は、以下の関係式(式4)によって示される。
Ron≦nVdd/Idsat ・・・(式2)
さらに、オン抵抗Ronの関係式を示す(式2)が、抵抗比nを用いて示される場合、以下の(式3)で示される。
Roff≦nVdd/Idsat ・・・(式3)
関係式(1)〜(3)に基づいて、オフ抵抗の抵抗値の範囲は、以下の関係式(式4)によって示される。
Vdd/(10×Ioff)≦Roff≦nVdd/Idsat ・・・(式4)
以下の関係式(式5)の条件が成立する場合、メモリ素子としての抵抗変化素子が、オフ抵抗Roffを有する。
Vdd/(10×Ioff)≦nVdd/Idsat ・・・(式5)
関係式(1)〜(5)に基づいて、本実施形態のFPGAのメモリ回路に用いられるメモリ素子としての抵抗変化素子の条件は、抵抗変化素子のオフ抵抗Roffの条件を示す(式1)とともに、抵抗変化素子のオン・オフ比の条件を示す(式6)によって示される。
以下の関係式(式5)の条件が成立する場合、メモリ素子としての抵抗変化素子が、オフ抵抗Roffを有する。
Vdd/(10×Ioff)≦nVdd/Idsat ・・・(式5)
関係式(1)〜(5)に基づいて、本実施形態のFPGAのメモリ回路に用いられるメモリ素子としての抵抗変化素子の条件は、抵抗変化素子のオフ抵抗Roffの条件を示す(式1)とともに、抵抗変化素子のオン・オフ比の条件を示す(式6)によって示される。
n≧Idsat/(10×Ioff) ・・・(式6)
(式1)及び(式6)の条件を有する抵抗変化素子が、本実施形態のFPGAのメモリ回路110Aのメモリ素子1に用いられることによって、メモリ回路110Aの出力信号の遅延を低減でき、FPGAの消費電力を削減できる。
(式1)及び(式6)の条件を有する抵抗変化素子が、本実施形態のFPGAのメモリ回路110Aのメモリ素子1に用いられることによって、メモリ回路110Aの出力信号の遅延を低減でき、FPGAの消費電力を削減できる。
(d) まとめ
実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路)において、実施形態のリコンフィギュラブル論理回路(例えば、FPGA)のコンフィギュレーション情報が格納されるメモリ回路は、メモリ素子1としての抵抗変化素子1と選択素子2とをそれぞれ含む複数の単位セルUCを含み、単位セルUCの電流経路が直列に接続されている。各単位セルUC内において、抵抗変化素子1が、選択素子としてのセレクトトランジスタ2の電流経路に対して並列に接続されている。単位セルUCは、FPGA内のメモリ回路110AのメモリセルMCを形成するための基本ユニットとして用いられる。
実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路)において、実施形態のリコンフィギュラブル論理回路(例えば、FPGA)のコンフィギュレーション情報が格納されるメモリ回路は、メモリ素子1としての抵抗変化素子1と選択素子2とをそれぞれ含む複数の単位セルUCを含み、単位セルUCの電流経路が直列に接続されている。各単位セルUC内において、抵抗変化素子1が、選択素子としてのセレクトトランジスタ2の電流経路に対して並列に接続されている。単位セルUCは、FPGA内のメモリ回路110AのメモリセルMCを形成するための基本ユニットとして用いられる。
SRAMや並列型メモリ回路のように単位セル(メモリセル)毎にリーク電流が発生するメモリ回路がFPGAに用いられた場合に比較して、本実施形態のFPGAに用いられるメモリ回路110Aは、配線(電源線)間に複数の単位セルUCの電流経路(セレクトトランジスタ2の電流経路)が直列に接続されていることによって、隣接する単位セル間における電流の流れが抑制されるため、リーク電流を低減できる。
それゆえ、本実施形態で述べられたメモリ回路110Aを含むFPGAは、低消費電力化できる。
それゆえ、本実施形態で述べられたメモリ回路110Aを含むFPGAは、低消費電力化できる。
また、本実施形態のFPGAにおけるメモリ回路110Aのメモリ素子として用いられる抵抗変化素子1は、しきい値電圧/しきい値電流以上の書き込み電圧/電流が印加されるまで所定の抵抗状態を維持できるため、抵抗変化素子1をメモリ素子1に用いたメモリセル/単位セルMC,UCは、データを実質的に不揮発に保持できる。そして、抵抗変化素子1の抵抗状態を変化させるために用いられる電圧の大きさは、フラッシュメモリのメモリセル(浮遊ゲート型トランジスタ又はMONOS型トランジスタ)の書き込み電圧に比較して、小さい。このように、FPGA内のメモリ回路110Aのメモリ素子に用いられる抵抗変化素子1の特性も、本実施形態のFPGAの低消費電力化に寄与する。
実施形態のFPGA内に含まれるメモリ回路110Aは、メモリセルを形成するための単位セルUCが直列に接続されていることによって、隣接するセル間において単位セルUCの構成部材(例えば、トランジスタのソース/ドレイン)を共有化できる。また、メモリ素子としての抵抗変化素子1は、微細化が比較的容易である。それゆえ、SRAM及び並列型メモリ回路に比較して、本実施形態のFPGA内に含まれるメモリ回路110Aは、チップ(半導体基板)上における回路の占有面積を縮小できる。また、本実施形態で述べられたメモリ回路110Aは、マルチコンテキスト型のFPGAのコンフィギュレーションメモリに用いることができるため、FPGAのチップコストを低減できる。したがって、本実施形態によれば、本実施形態のFPGA及びそのFPGAを含むLSIのチップコストを、低減できる。
以上のように、実施形態のリコンフィギュラブル論理回路は、消費電力を低減できる。
(3) 第2の実施形態
図13及び図14を参照して、第2の実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)について、説明する。尚、本実施形態において、第1の実施形態と実質的に同じ構成要素及び機能について、重複する説明は、省略する。
図13及び図14を参照して、第2の実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)について、説明する。尚、本実施形態において、第1の実施形態と実質的に同じ構成要素及び機能について、重複する説明は、省略する。
図13は、第2の実施形態のFPGA内に含まれるメモリ回路の回路構成を説明するための等価回路図である。
第2の実施形態のFPGA内のメモリ回路110Bは、1つのメモリセルMCが、1つの単位セルUCを用いて形成されることが、第1の実施形態のFPGA内のメモリ回路と異なっている。
1つの単位セルUCのみで1ビットのデータを記憶するメモリセルMCが形成される場合、図13に示されるように、メモリセル(単位セル)からデータを読み出すための駆動回路(読み出し回路)6が、FPGAのメモリ回路110Bに設けられることが好ましい。
制御回路内の駆動回路(読み出し回路)6は、判定回路(第2の回路)61とプリチャージ回路(第1の回路)62とを有している。
判定回路61は、例えば、メモリ回路110B内のセルストリングCSの一端に接続されている。判定回路61は、例えば、n型トランジスタから形成される。n型トランジスタ61の電流経路の一端は、グランド端子VGNDに接続され、n型トランジスタ61の電流経路の他端は、セルストリングCSの単位セルUC内のセレクトトランジスタ2の電流経路の一端に接続されている。
プリチャージ回路62は、例えば、メモリ回路110B内のセルストリングCSの他端(読み出しノード側)に接続されている。プリチャージ回路62は、例えば、p型トランジスタ62から形成される。p型トランジスタ62の電流経路の一端は、電源端子VOPに接続され、p型トランジスタ62の電流経路の他端は、セルストリングCSの終端(読み出しノード側)の単位セルUCnのセレクトトランジスタ2の電流経路の他端に接続されている。
制御信号PCが、判定回路61としてのn型トランジスタ61のゲート、及び、プリチャージ回路62としてのp型トランジスタ62のゲートに、供給される。
図13に示されるように、メモリセルMCとしての各単位セルUCに書き込み電圧/書き込み電流を供給するための駆動回路(書き込み回路)80A,80Bが、セルストリングCSの一端及び他端に接続されてもよい。また、メモリセルMCとしての各単位セルUCを選択状態/非選択状態にするための選択回路89が、各単位セルUCに接続されてもよい。
本実施形態のFPGA内に含まれるメモリ回路110Bからのデータの読み出し動作(FPGA動作)は、以下のように、実行される。
FPGA内のメモリ回路110Bのデータ読み出し時、制御信号PCが“L”レベルに設定され、プリチャージ回路62としてのp型トランジスタ62はオンされ、判定回路61としてのn型トランジスタ61はオフされる。電源電圧(読み出し電圧)VOPが、オン状態のp型トランジスタ62を経由して、メモリ回路110BのセルストリングCSに供給される。これによって、セルストリングCS内の読み出しノードNDRが充電される。
セルストリングCSのプリチャージ時、“L”レベルの制御信号CNTによって、セルストリングCS内の全てのセレクトトランジスタ2がオフされ、読み出しノードNDRのみが充電されてもよい。また、“H”レベルの制御信号CNTによって、セルストリングCS内の全てのセレクトトランジスタ2がオンされ、セルストリングCSの全てのセレクトトランジスタ2のチャネル領域が充電されてもよい。尚、セルストリングCSのプリチャージ時に、プリチャージ用の電源電圧VOPの供給によって、抵抗変化素子の抵抗状態の変化が生じないように、電源電圧VOPのパルス形状が制御されている。
メモリ回路110Bの読み出しノードNDRのプリチャージの後、制御信号PCが“H”レベルに設定され、p型トランジスタ62はオフされ、n型トランジスタ61はオンされる。また、選択された単位セル(メモリセル)UCのセレクトトランジスタ2のゲートに、“L”レベルの選択信号が供給され、非選択の単位セルUCのセレクトトランジスタ2のゲートに、“H”レベルの選択信号が、供給される。
このとき、選択信号(“L”レベルの信号)が供給された選択セル内のセレクトトランジスタ2に並列に接続される抵抗変化素子1の抵抗状態が高抵抗状態(消去状態)であれば、図13のメモリ回路の読み出しノードNDRの電位は、電源電圧VOPの状態に維持される。この結果として、判定回路62によるノードの充電/放電の判定時に、読み出しノードNDRの電位は、“H”レベルとなり、メモリ回路110Bの出力信号は、“H”レベルとなる。
このとき、選択信号(“L”レベルの信号)が供給された選択セル内のセレクトトランジスタ2に並列に接続される抵抗変化素子1の抵抗状態が高抵抗状態(消去状態)であれば、図13のメモリ回路の読み出しノードNDRの電位は、電源電圧VOPの状態に維持される。この結果として、判定回路62によるノードの充電/放電の判定時に、読み出しノードNDRの電位は、“H”レベルとなり、メモリ回路110Bの出力信号は、“H”レベルとなる。
この一方、選択セル内の抵抗変化素子1の抵抗状態が低抵抗状態(書き込み状態)であれば、低抵抗の抵抗変化素子1内に電流が流れ、セルストリングCSの読み出しノードNDRが充電状態から放電状態になり、その読み出しノードNDRの電位は、“L”レベルとなり、メモリ回路110Bの出力信号は、“L”レベルとなる。
このように、メモリ回路110Bの出力端子としてのノードNDRはプリチャージされ、選択セルのメモリ素子としての抵抗変化素子1の抵抗状態に応じて、ノードNDRの電位が、変化する。この結果として、メモリセルMCに格納されたデータが、ノードNDRの電位の変化として読み出され、そのデータに基づいて、スイッチ回路9のオン及びオフを制御できる。
本実施形態のFPGA内に含まれるメモリ回路110Bに対するデータの書き込み時、メモリ素子としての抵抗変化素子1の抵抗状態を変化させる動作は、抵抗変化素子1の特性に応じて、第1の実施形態と実質的に同様の動作(例えば、図8及び図9で述べた動作)を適用できるため、ここでの説明は、省略する。
尚、メモリ回路110BのノードNDR(セルストリングの他端)とノードNDRをグランド端子VGNDとの接続を制御する回路(例えば、n型トランジスタ61)が、セルストリングCSの他端に接続され、ノードNDRの反対側のメモリ回路110Bの端部(セルストリングの一端)と電源端子VOPとの接続を制御する回路(p型トランジスタ62)がセルストリングCSの一端に接続されてもよい。
この場合、メモリ回路110B内に格納されたデータによるスイッチ回路の動作の制御は、以下のように、実行される。メモリ回路110Bの読み出しノードNDRが、n型トランジスタ61(第2の回路)によって、グランド端子VGNDに接続され、読み出しノードNDRが放電状態にされる。読み出しノードNDRが放電状態にされた後、n型トランジスタ61がオフされる。この後、選択セルのセレクトトランジスタ2がオフされ、セルストリングCSの一端が、オン状態のp型トランジスタ(第1の回路)62によって、電源端子VOPに接続される。読み出しノードNDRが、複数のメモリセル(単位セル)を経由して、電源端子VOPに接続される。電源電圧VOPが、記憶するデータに応じた抵抗状態のメモリ素子1を経由して、読み出しノードNDRに供給される。選択セルに供給された電源電圧VOPがメモリ素子1の抵抗状態に応じて降圧され、電源電圧VOPに起因する読み出しノードNDRの電位が、変化する。これによって、選択セル内のメモリ素子1に格納されたデータに応じて、スイッチ回路9のオン/オフが制御される。
図14は、第2の実施形態のFPGA内のメモリ回路の変形例の主要部を示す等価回路図である。
図14に示されるように、図6の第1の実施形態のFPGAに用いられるメモリ回路110Aと実質的に同様に、本実施形態のFPGAに用いられるメモリ回路110Bの出力端子が、メモリ回路11Bから出力されたデータを一時的に保持するためのSRAMセル(フリップフロップ)5を介して、スイッチ回路9に接続されてもよい。また、図7のメモリ回路110Aと実質的に同様に、本実施形態におけるメモリ回路110Bの出力端子は、インバータ回路やバッファ回路を介して、スイッチ回路9に接続されてもよい。
尚、本実施形態のFPGA内に含まれるメモリ回路110Bは、メモリ素子としての抵抗変化素子1のオン・オフ比は、小さくともよい。
第2の実施形態のリコンフィギュラブル論理回路内のメモリ回路110Bにおいても、メモリセルMCを形成するための複数の単位セルUCが直列接続されている。それゆえ、第2の実施形態のリコンフィギュラブル論理回路内のメモリ回路110Bは、単位セルUC及びメモリセルMCのリーク電流を低減できる。
したがって、第2の実施形態のリコンフィギュラブル論理回路は、消費電力を削減できる。
(4) 第3の実施形態
図15を参照して、第3の実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)について、説明する。
尚、本実施形態において、第1及び第2の実施形態と実質的に同じ構成要素及び機能について、重複する説明は、省略する。
図15を参照して、第3の実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)について、説明する。
尚、本実施形態において、第1及び第2の実施形態と実質的に同じ構成要素及び機能について、重複する説明は、省略する。
図15は、第3の実施形態のFPGA内のメモリ回路の回路構成を説明するための等価回路図である。
上述のように、FPGAのメモリ回路に用いられるメモリ素子は、抵抗変化素子の高抵抗状態の抵抗値と低抵抗状態の抵抗値との差が大きい、すなわち、抵抗変化素子のオン抵抗Ronとオフ抵抗Roffとの比が大きいことが好ましい。
但し、オン・オフ比が小さい抵抗変化素子がメモリ回路のメモリ素子に用いられる場合、図15のような回路構成を有するメモリ回路110Cが、形成されてもよい。
図15に示されるように、第3の実施形態のメモリ回路110Cは、センスアンプ回路70を含む読み出し回路(駆動回路)7を含む。
図15に示されるように、第3の実施形態のメモリ回路110Cは、センスアンプ回路70を含む読み出し回路(駆動回路)7を含む。
セルストリングCSの一端は、スイッチ素子としてのn型トランジスタ79を介して、グランド端子VGNDに接続される。
セルストリングCSの他端(読み出しノード)NDRは、バイアス回路71Aを介して、センスアンプ回路70の第1の入力端子(例えば、反転入力端子)ITAに、接続されている。
参照抵抗素子73は、センスアンプ回路70の第2の入力端子(例えば、非反転入力端子)ITBに、バイアス回路71Bを介して、接続されている。
参照抵抗素子73の抵抗値は、例えば、抵抗変化素子1の低抵抗状態の抵抗値と高抵抗状態の抵抗値との中間値を有している。参照抵抗素子73は、メモリ素子としての抵抗変化素子1と同じ材料を用いた素子から形成されてもよい。参照抵抗素子73は、ポリシリコンやシリサイドを用いて形成されてもよい。複数の抵抗変化素子1が直列/並列に接続されることによって、所定の抵抗値の参照抵抗素子73が、形成されてもよい。
センスアンプ回路70の出力端子OTは、スイッチ回路9に接続されている。
このように、本実施形態のFPGAのメモリ回路110Cにおいて、複数の単位セルUCが直列接続されたセルストリングCSは、センスアンプ回路70を介して、スイッチ回路9に接続されている。
第3の実施形態のFPGAのメモリ回路110Cにおけるデータ読み出し(FPGA動作)は、以下のように、実行される。
FPGA内に含まれるメモリ回路110Cのデータの読み出し時、判定電圧(又は電流)が、第1の入力端子ITA側のバイアス回路71AからセルストリングCSに、オン状態のトランジスタ4を介して、供給される。参照電圧(又は電流)が第2の入力端子ITB側のバイアス回路71Bから参照抵抗素子73に、供給される。
選択セルUC内のセレクトトランジスタ2に、“L”レベルの制御信号(選択信号)CNTが供給され、選択セルUC内のセレクトトランジスタ2はオフする。これによって、選択セルUC内において、低抵抗状態又は高抵抗状態の抵抗変化素子1に、バイアス回路71Aからの電流が、供給される。非選択セルUC内のセレクトトランジスタ2は、“H”レベルの制御信号(非選択信号)CNTによって、オンする。非選択セルUCにおいて、バイアス回路71Aからの電流は、オン状態のセレクトトランジスタ2のチャネルを流れる。
参照抵抗素子73に流れる電流の大きさに対して選択セルUC内の抵抗変化素子1にどの程度の大きさの電流が流れているか、センスアンプ回路70によって、検知及び比較され、参照抵抗素子73を流れる電流とセルストリングCS(抵抗変化素子)を流れる電流との電流差が、増幅される。
尚、低抵抗状態の抵抗変化素子1を流れる電流は、高抵抗状態の抵抗変化素子1を流れる電流より大きい。参照抵抗素子73を流れる電流の大きさは、低抵抗状態の抵抗変化素子1を流れる電流より小さく、高抵抗状態の抵抗変化素子1を流れる電流より大きくなるように、参照抵抗素子73の抵抗値及びバイアス回路71Bの出力が調整されることによって、制御されている。
センスアンプ回路70によって増幅された信号が、メモリ回路110Cの出力信号として、センスアンプ回路70の出力端子OTからスイッチ回路9に出力される。
このように、センスアンプ回路70によって、セルストリングCSの出力信号が検知/増幅されることによって、メモリ素子としての抵抗変化素子1のオン・オフ比が小さい(数倍程度)場合であっても、抵抗変化素子1の抵抗状態を判別でき、メモリセル(単位セル)MCのデータを、読み出すことができる。
尚、本実施形態のFPGA内に含まれるメモリ回路110Cに対するデータの書き込み時、メモリ素子としての抵抗変化素子1の抵抗状態を変化させる動作は、抵抗変化素子の特性に応じて、第1の実施形態と実質的に同様の動作(例えば、図8及び図9で述べた動作)を適用できるため、ここでの説明は、省略する。
以上のように、第3の実施形態のリコンフィギュラブル論理回路100Cによれば、メモリセルを形成するための単位セルがメモリ回路内において直列に接続されることによって、第1及び第2の実施形態のリコンフィギュラブル論理回路と同様に、消費電力を削減できる。
(5) 変形例
図16を参照して、実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)の変形例について、説明する。
図16を参照して、実施形態のリコンフィギュラブル論理回路(再構築可能な半導体集積回路、例えば、FPGA)の変形例について、説明する。
図16は、本変形例のリコンフィギュラブル論理回路の回路構成を説明するための模式図である。
上述の実施形態において、メモリ回路の出力端子が、SRAMセルを介して、スイッチ回路に接続されている例が示されている。
上述の実施形態において、メモリ回路の出力端子が、SRAMセルを介して、スイッチ回路に接続されている例が示されている。
図16に示されるように、FPGA内の複数のメモリ回路において、2つのメモリ回路(メモリブロック)が、1つのSRAMセルに接続されてもよい。
2つのメモリ回路1101,1102に対して、転送ゲート55A,55Bがそれぞれ設けられている。転送ゲート55A,55Bのゲートは、互いに異なる読み出し制御線56A,56Bに接続され、互いに異なるタイミングで、オン又はオフされる。
共通のSRAMセル5に接続される2つのメモリ回路1101,1102のうち、一方のメモリ回路1101の出力端子NDRは、転送ゲート55Aを介して、SRAMセル5内のインバータINV2の入力ノードに接続されている。他方のメモリ回路1102の出力端子NDRは、転送ゲート55Bを介して、SRAMセル5内のインバータINV1の入力ノードに接続されている。
2つのメモリ回路1101,1102に対して、スイッチ回路9A,9Bがそれぞれ設けられている。メモリ回路1101は、インバータINV2の出力ノードを介して、スイッチ回路9Aに接続されている。メモリ回路1102は、インバータINV1の出力ノードを介して、スイッチ回路9Bに接続されている。
SRAMセル5は、メモリ回路1101,1102を含むFPGAの動作に応じて、2つのメモリ回路1101,1102のうちいずれか一方のメモリ回路からのデータを、保持する。
尚、第2の実施形態のリコンフィギュラブル論理回路内に含まれる複数のメモリ回路110Bにおいて、その2つのメモリ回路110Bが、図16の2つのメモリ回路1101,1102と1つのSRAMセルとの接続関係と同様に、1つのSRAMセルに接続されてもよい。
本変形例の半導体集積回路(例えば、FPGA)ように、2つのメモリ回路1101,1102によって1つのSRAMセルが共有されることによって、メモリ回路ごとに1つのSRAMセルが設けられる場合に比較して、メモリ回路を含むリコンフィギュラブル論理回路(FPGA)及びLSIのチップサイズを縮小でき、LSIのチップコストを低減できる。
[その他]
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1000:リコンフィギュラブル論理回路、110,110A,110B,110C:メモリ回路、UC:単位セル、MC:メモリセル、1:メモリ素子、2選択素子、5:SRAMセル、5Z:インバータ回路、70:センスアンプ回路、8:制御回路、80A,80B:駆動回路、89:選択回路、9:スイッチ回路。
Claims (7)
- 互いに直列接続された複数の第1の単位セルを含む第1のセル群と、前記第1のセル群の一端の前記第1の単位セルに接続される制御回路と、前記第1のセル群の他端の前記第1の単位セルに接続される出力端子とを含むメモリ回路と、
前記出力端子に接続され、前記メモリ回路からの出力信号によって制御されるスイッチ回路と、
を具備し、
前記第1の単位セルのそれぞれは、
第1及び第2の端子と制御信号が入力される制御端子とを含む選択素子と、
前記第1の端子に接続される第3の端子と、前記第2の端子に接続される第4の端子とを含み、複数の抵抗状態と記憶すべきデータとが関連付けられるメモリ素子と、
を備える、
ことを特徴とするリコンフィギュラブル論理回路。 - 互いに直列接続された複数の第1の単位セルを含む第1のセル群と、互いに直列接続された複数の第2の単位セルを含む第2のセル群と、1つの前記第1の単位セルと1つの前記第2の単位セルとをそれぞれ含む複数のメモリセルと、前記第1のセル群の一端の前記第1の単位セルに接続される第1の制御回路と、前記第2のセル群の一端の前記第2の単位セルに接続される第2の制御回路と、前記第1のセル群の他端の前記第1の単位セル及び前記第2のセル群の他端の前記第2の単位セルに接続される出力端子と、を含むメモリ回路と、
前記出力端子に接続され、前記メモリ回路からの出力信号によって制御されるスイッチ回路と、
を具備し、
前記第1及び第2の単位セルのそれぞれは、
第1及び第2の端子と制御信号が入力される制御端子とを含む選択素子と、
前記第1の端子に接続される第3の端子と、前記第2の端子に接続される第4の端子とを含み、複数の抵抗状態と記憶すべきデータとが関連付けられるメモリ素子と、
を備え、
前記第1及び第2の制御回路は、前記メモリセルに対するデータ書き込み時、選択された前記メモリセル内の前記第1及び第2の単位セルがそれぞれ含む前記メモリ素子の抵抗状態を互いに異なる抵抗状態に変化させる、
ことを特徴とするリコンフィギュラブル論理回路。 - 前記出力端子と前記スイッチ回路との間に接続されるフリップフロップ回路を、さらに具備することを特徴とする請求項1又は2に記載のリコンフィギュラブル論理回路。
- 前記出力端子と前記スイッチ回路との間に接続されるインバータ回路を、さらに具備することを特徴とする請求項1又は2に記載のリコンフィギュラブル論理回路。
- 前記制御回路は、第1の電圧が入力される第1の電源端子と、前記第1の電圧より小さい第2の電圧が入力される第2の電源端子と、前記第1のセル群の一端及び他端の前記第1の単位セルうちいずれか一方と前記第1の電源端子との間の接続を制御する第1の回路と、前記第1のセル群の一端及び他端の前記第1の単位セルのうち前記第1の回路が接続された側の反対側と前記第2の電源端子との間の接続を制御する第2の回路とを、含むことを特徴とする請求項1に記載のリコンフィギュラブル論理回路。
- 参照信号を生成するための参照抵抗素子と、
前記出力端子に接続される第1の入力端子と、前記参照抵抗素子に接続される第2の入力端子とを含み、前記第1及び前記第2の入力端子にそれぞれ入力された前記メモリ回路からの出力信号に基づいた第1の信号と前記参照信号とを前記スイッチ回路に出力するセンスアンプ回路とを、
さらに具備することを特徴とする請求項1に記載のリコンフィギュラブル論理回路。 - 前記メモリ回路は、信号処理を実行する論理回路のコンフィギュレーション情報が格納されるコンフィギュレーションメモリであり、
前記スイッチ回路は、前記メモリ回路からの出力信号としての前記コンフィギュレーション情報に基づいて、前記スイッチ回路の電流経路に接続された複数の論理素子間の接続を制御する、
ことを特徴とする請求項1乃至6のいずれか1項に記載のリコンフィギュラブル論理回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153698A JP2015026901A (ja) | 2013-07-24 | 2013-07-24 | リコンフィギュラブル論理回路 |
PCT/JP2014/069432 WO2015012305A1 (ja) | 2013-07-24 | 2014-07-23 | リコンフィギュラブル論理回路 |
US14/927,125 US9543957B2 (en) | 2013-07-24 | 2015-10-29 | Reconfigurable logic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153698A JP2015026901A (ja) | 2013-07-24 | 2013-07-24 | リコンフィギュラブル論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015026901A true JP2015026901A (ja) | 2015-02-05 |
Family
ID=52393338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013153698A Pending JP2015026901A (ja) | 2013-07-24 | 2013-07-24 | リコンフィギュラブル論理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9543957B2 (ja) |
JP (1) | JP2015026901A (ja) |
WO (1) | WO2015012305A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431104B2 (en) | 2013-07-11 | 2016-08-30 | Kabushiki Kaisha Toshiba | Reconfigurable circuit and method of programming the same |
JP2016167808A (ja) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 電子機器 |
WO2017038095A1 (ja) * | 2015-09-02 | 2017-03-09 | 日本電気株式会社 | プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法 |
WO2023286462A1 (ja) * | 2021-07-15 | 2023-01-19 | Phcホールディングス株式会社 | Ledモジュールおよび培養装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102245385B1 (ko) * | 2017-03-28 | 2021-04-27 | 에스케이하이닉스 주식회사 | 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법 |
US10290327B2 (en) * | 2017-10-13 | 2019-05-14 | Nantero, Inc. | Devices and methods for accessing resistive change elements in resistive change element arrays |
US10528111B2 (en) | 2017-12-11 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods for indicating an operation type associated with a power management event |
US10825516B2 (en) | 2018-02-27 | 2020-11-03 | Nantero, Inc. | Resistive change element cells sharing selection devices |
US10515697B1 (en) * | 2018-06-29 | 2019-12-24 | Intel Corporation | Apparatuses and methods to control operations performed on resistive memory cells |
KR102575476B1 (ko) | 2018-07-11 | 2023-09-07 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 저장 방법, 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치 |
US11295810B2 (en) | 2019-06-07 | 2022-04-05 | Nantero, Inc. | Combinational resistive change elements |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITMI20030276A1 (it) | 2003-02-14 | 2004-08-15 | St Microelectronics Srl | Architettura ottimizzata per un blocco di connessione in gate |
JP4356542B2 (ja) * | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
JPWO2006095389A1 (ja) * | 2005-03-04 | 2008-08-14 | 富士通株式会社 | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
US7230869B1 (en) | 2005-03-15 | 2007-06-12 | Jason Redgrave | Method and apparatus for accessing contents of memory cells |
JP2006313999A (ja) * | 2005-05-09 | 2006-11-16 | Renesas Technology Corp | 半導体装置 |
JP2007115956A (ja) * | 2005-10-21 | 2007-05-10 | Toshiba Corp | 半導体記憶装置 |
JP2008042114A (ja) | 2006-08-10 | 2008-02-21 | Seiko Epson Corp | 強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置 |
JP5212378B2 (ja) * | 2007-11-21 | 2013-06-19 | 日本電気株式会社 | 半導体装置のコンフィギュレーション方法 |
JP4596070B2 (ja) * | 2008-02-01 | 2010-12-08 | ソニー株式会社 | メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法 |
US7830693B2 (en) * | 2008-11-12 | 2010-11-09 | Seagate Technology Llc | NAND based resistive sense memory cell architecture |
JP2010182787A (ja) | 2009-02-04 | 2010-08-19 | Toshiba Corp | 不揮発性半導体メモリ |
JP2012204404A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 抵抗変化型不揮発性半導体記憶装置 |
JP2013070256A (ja) | 2011-09-22 | 2013-04-18 | Toshiba Corp | 不揮発性プログラマブルロジックスイッチ |
-
2013
- 2013-07-24 JP JP2013153698A patent/JP2015026901A/ja active Pending
-
2014
- 2014-07-23 WO PCT/JP2014/069432 patent/WO2015012305A1/ja active Application Filing
-
2015
- 2015-10-29 US US14/927,125 patent/US9543957B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431104B2 (en) | 2013-07-11 | 2016-08-30 | Kabushiki Kaisha Toshiba | Reconfigurable circuit and method of programming the same |
JP2016167808A (ja) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 電子機器 |
WO2017038095A1 (ja) * | 2015-09-02 | 2017-03-09 | 日本電気株式会社 | プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法 |
JPWO2017038095A1 (ja) * | 2015-09-02 | 2018-06-28 | 日本電気株式会社 | プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法 |
US10305485B2 (en) | 2015-09-02 | 2019-05-28 | Nec Corporation | Programmable logic integrated circuit, semiconductor device, and characterization method |
WO2023286462A1 (ja) * | 2021-07-15 | 2023-01-19 | Phcホールディングス株式会社 | Ledモジュールおよび培養装置 |
Also Published As
Publication number | Publication date |
---|---|
US9543957B2 (en) | 2017-01-10 |
US20160065218A1 (en) | 2016-03-03 |
WO2015012305A1 (ja) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543957B2 (en) | Reconfigurable logic circuit device | |
JP5092001B2 (ja) | 半導体集積回路 | |
US11651820B2 (en) | Fast read speed memory device | |
JP5267623B2 (ja) | 不揮発性メモリセルおよび不揮発性メモリ | |
US9318158B2 (en) | Non-volatile memory using bi-directional resistive elements | |
WO2015012406A1 (ja) | マルチコンテキストコンフィグレーションメモリ | |
KR20070021920A (ko) | 불휘발성 메모리 셀 및 기억장치와 불휘발성 논리 회로 | |
US20150179252A1 (en) | Resistance change memory | |
JP5665789B2 (ja) | コンフィギュレーションメモリ | |
JP6102418B2 (ja) | 不揮発性メモリ素子、不揮発性メモリセルおよび不揮発性メモリ | |
JP5938887B2 (ja) | 不揮発性メモリセルおよび不揮発性メモリ | |
JP6107472B2 (ja) | 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ | |
US9530502B2 (en) | Configuration memory storing data by injecting carriers in gate insulating layer of MISFET | |
US9508434B2 (en) | Programmable-resistance non-volatile memory | |
US8680887B2 (en) | Nonvolatile configuration memory | |
JP2014229326A (ja) | 不揮発性メモリ、その書き込み方法および読み出し方法 | |
US11984163B2 (en) | Processing unit with fast read speed memory device | |
JP6146178B2 (ja) | 不揮発性メモリ |