JP2015026678A - 固体撮像装置 - Google Patents

Abstract

【課題】オフセットゲート部内における電荷転送を高速かつ良好にするとともに、製造誤差に伴う、転送ゲート部とオフセットゲート部との間の電荷の転送特性の劣化を抑制することができる固体撮像装置を提供する。【解決手段】オフセットゲート部１４は、第２の転送ゲート部１５ｂ（１５ｃ）と電荷検出部との間に設けられ、所定の定電圧が印加され、オフセットゲート部１４は、半導体基板の表面に設けられたオフセットゲート層２６、およびオフセットゲート層２６を含む半導体基板の表面上に設けられたオフセットゲート電極２７、を有し、オフセットゲート層２６は、第２の転送ゲート部１５ｂ（１５ｃ）に近接する位置に複数の突起部２６ｂを有し、オフセットゲート電極２７は、オフセットゲート層２６上に設けられる。【選択図】図４

Description

本発明の実施形態は、固体撮像装置に関する。

従来の固体撮像装置として、受光光に応じて電荷を発生させる各画素部と、各画素部において発生した電荷が転送され、転送された電荷量に応じて信号電圧を発生させる電荷検出部と、の間にそれぞれ、解像度の切替えを可能にするために、電荷蓄積部が設けられた固体撮像装置が知られている。この固体撮像装置において、電荷蓄積部と電荷検出部との間には、電荷検出部において発生する信号電圧の検出精度を向上させるために、オフセットゲート部が設けられている。

オフセットゲート部は、半導体基板表面のＰ型のウェル層の表面に設けられたＮ型のオフセットゲート層、およびオフセットゲート層上に設けられたオフセットゲート電極、からなる。

このようなオフセットゲート部には、複数個の画素部がそれぞれ電荷蓄積部を介して接続されるため、オフセットゲート層は、ウェル層の表面に、広範囲にわたって不純物を注入することにより設けられる。

しかし、オフセットゲート層を広範囲にわたって設けると、この層の中央部分に電位ポテンシャルの最深部が設けられる。すなわち、オフセットゲート層を広範囲にわたって設けると、この層の中央部分の電位ポテンシャルにディップが発生する。従って、オフセットゲート部内における電荷の転送特性が悪い、という問題がある。

さらに、オフセットゲート層の位置とオフセットゲート電極の位置とが相対的にずれると、オフセットゲート部と、オフセットゲート部と電荷蓄積層との間に設けられる転送ゲート部と、の間の電位ポテンシャルにディップまたは障壁が生じ、これらの間における電荷の転送特性を劣化させる、という問題がある。

特開２００５−５０９５１号公報

実施形態は、オフセットゲート部内における電荷転送を高速かつ良好にするとともに、製造誤差に伴う、転送ゲート部とオフセットゲート部との間の電荷の転送特性の劣化を抑制することができる固体撮像装置を提供することを目的とする。

実施形態に係る固体撮像装置は、画素部、電荷蓄積部、第１の転送ゲート部、電荷検出部、第２の転送ゲート部、およびオフセットゲート部、を具備する。前記画素部は、入射光の受光量に応じて電荷を発生させる。前記電荷蓄積部は、前記画素部において発生した前記電荷を蓄積する。前記第１の転送ゲート部は、前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する。前記電荷検出部は、前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる。前記第２の転送ゲート部は、前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する。前記オフセットゲート部は、前記第２の転送ゲート部と前記電荷検出部との間に設けられ、所定の定電圧が印加される。このオフセットゲート部は、オフセットゲート層およびオフセットゲート電極、を有する。前記オフセットゲート層は、半導体基板の表面に設けられており、前記第２の転送ゲート部に近接する位置に複数の突起部を有する。前記オフセットゲート電極は、前記オフセットゲート層を含む前記半導体基板の表面上に設けられる。

また、実施形態に係る固体撮像装置は、画素部、電荷検出部、転送ゲート部、およびオフセットゲート部、を具備する。前記画素部は、入射光の受光量に応じて電荷を発生させる。前記電荷検出部は、前記画素部において発生された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる。前記転送ゲート部は、前記画素部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する。前記オフセットゲート部は、前記転送ゲート部と前記電荷検出部との間に設けられ、所定の定電圧が印加される。このオフセットゲート部は、オフセットゲート層およびオフセットゲート電極、を有する。前記オフセットゲート層は、半導体基板の表面に設けられており、前記転送ゲート部に近接する位置に複数の突起部を有する。前記オフセットゲート電極は、前記オフセットゲート層を含む前記半導体基板の表面上に設けられる。

第１の実施形態に係る固体撮像装置の要部を模式的に示す平面図である。 図１の一点鎖線Ａ−Ａ´に沿った固体撮像装置の断面図である。 第２の画素部の変形例を示す断面図である。 第１の実施形態に係る固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。 第１の実施形態に係る固体撮像装置に形成される電位ポテンシャルを説明するための図であって、同図（ａ）は、図２と同様の固体撮像装置の断面図、同図（ｂ）は、同図（ａ）に示す断面における電位ポテンシャルを示す図である。 従来の固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。 第１の実施形態に係る固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。 従来の固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 従来の固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 従来の固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 第１の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 第１の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 第１の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 従来の固体撮像装置および第１の実施形態に係る固体撮像装置における、オフセットゲート層とオフセットゲート電極との相対的な位置ずれ量と、この位置ずれ量に対する電位ポテンシャルの変動量と、の関係を示す図である。 第２の実施形態に係る固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。 第２の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 第２の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 第２の実施形態に係る固体撮像装置において、オフセットゲート電極が設けられる位置と、オフセットゲート電極と第２の転送ゲート部の第２の転送電極との間の電位ポテンシャルと、の関係を説明するための図であって、同図（ａ）は、オフセットゲート部の要部を拡大して示す模式的な平面図、同図（ｂ）は、同図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、同図（ｃ）は、同図（ｂ）の断面における電位ポテンシャルを示す。 従来の固体撮像装置、および第１、第２の実施形態に係る固体撮像装置における、オフセットゲート層とオフセットゲート電極との相対的な位置ずれ量と、この位置ずれ量に対する電位ポテンシャルの変動量と、の関係を示す図である。 第３の実施形態に係る固体撮像装置の要部を模式的に示す平面図である。 図２０の一点鎖線Ｃ−Ｃ´に沿った固体撮像装置の断面図である。 第３の実施形態に係る固体撮像装置のオフセットゲート部およびその周辺を模式的に示す平面図である。 第３の実施形態に係る固体撮像装置のオフセットゲート部の変形例を示す平面図である。 第１の実施形態に係る固体撮像装置を適用したラインセンサを示す斜視図である。 図２４に示すラインセンサに適用される一つの固体撮像装置の回路ブロック図である。

以下に、実施形態に係る固体撮像装置について説明する。

（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１０の要部を模式的に示す平面図である。なお、第１の実施形態の固体撮像装置１０は、４画素を１セルとする複数のセルが一列に配列されたものであるが、実施形態は４画素１セルタイプの固体撮像装置に限定されず、１セル中に含まれる画素数は、４画素以上、例えば８画素であってもよい。

図１に示す固体撮像装置１０において、４個の画素部（ＰＤ）１１ａ、１１ｂ、１１ｃ、１１ｄは、一列に配列されている。以下の説明において、４個の画素部１１ａ、１１ｂ、１１ｃ、１１ｄを、図面左側から順に、第１の画素部１１ａ、第２の画素部１１ｂ、第３の画素部１１ｃ、第４の画素部１１ｄ、と称する。また、画素部１１ａ、１１ｂ、１１ｃ、１１ｄの列に対して平行な方向をＸ方向と称し、画素部１１ａから画素部１１ｄに向かう方向をＸ（＋）方向と称する。そして、Ｘ方向に対して垂直な方向をＹ方向と称し、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄから離れる方向をＹ（＋）方向と称する。すなわち、４個の画素部１１ａ、１１ｂ、１１ｃ、１１ｄは、Ｘ（＋）方向に向かってこの順で、Ｘ方向に沿って配列されている。なお、それぞれの画素部１１ａ、１１ｂ、１１ｃ、１１ｄは、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向がＸ方向に向くように設けられているとする。

各画素部１１ａ、１１ｂ、１１ｃ、１１ｄはそれぞれ、この領域に照射される光（入射光）を受光し、受光量に応じた量の電荷を発生させる。

なお、実際の各画素部１１ａ、１１ｂ、１１ｃ、１１ｄはそれぞれ、Ｘ方向を長手方向とする多角形状であるが、Ｘ方向を長手方向とする長方形に近似した多角形状である。従って、上述の図１および以下に説明する各図において、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄは長方形状であるものとして示している。そして、以下、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄは長方形状であるものとして説明する。

第１の画素部１１ａに対してＹ（＋）方向に離間した位置には、第１の電荷蓄積部（ＳＴ）１２ａが設けられている。同様に、第２の画素部１１ｂに対してＹ（＋）方向に離間した位置には、第２の電荷蓄積部（ＳＴ）１２ｂが設けられており、第３の画素部１１ｃに対してＹ（＋）方向に離間した位置には、第３の電荷蓄積部（ＳＴ）１２ｃが設けられており、第４の画素部１１ｄに対してＹ（＋）方向に離間した位置には、第４の電荷蓄積部（ＳＴ）１２ｄが設けられている。これらの電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄは、画素部１１ａ、１１ｂ、１１ｃ、１１ｄの配列方向（Ｘ方向）に沿って一列に設けられている。

各電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２はそれぞれ、対応する画素部１１ａ、１１ｂ、１１ｃ、１１ｄにおいて発生した電荷が転送され、転送された電荷を一時的に蓄積する。このような領域を設けることにより、解像度の切替えが可能となる。

互いに対応する画素部１１ａ、１１ｂ、１１ｃ、１１ｄと電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄとの間にはそれぞれ、第１の転送ゲート部（ＰＤＳＨ）１３ａ、１３ｂ、１３ｃ、１３ｄが設けられている。

第１の転送ゲート部１３ａ、１３ｂ、１３ｃ、１３ｄはそれぞれ、画素部１１ａ、１１ｂ、１１ｃ、１１ｄにおいて発生した電荷を読み出し、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄに対応する電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄに転送する。

第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃに対してＹ（＋）方向に離間した位置には、Ｘ方向を長手方向とする形状のオフセットゲート部（ＯＧ）１４が設けられている。

オフセットゲート部１４には、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。このように定電圧が印加されることにより、オフセットゲート部１４は、後述する電荷検出部１６における信号電圧の読み出し精度を向上させる。

なお、実際のオフセットゲート部１４は、Ｘ方向を長手方向とする多角形状であるが、長方形に近似した多角形状である。従って、上述の図１および以下に説明する各図において、オフセットゲート部１４は長方形状であるものとして示している。そして、以下、オフセットゲート部１４は長方形状であるものとして説明する。

オフセットゲート部１４の形状を構成する一方の長辺と第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃとの間にはそれぞれ、第２の転送ゲート部（ＳＨ）１５ｂ、１５ｃが設けられている。また、オフセットゲート部１４の形状を構成する一方の短辺と第１の電荷蓄積部１２ａとの間には、第２の転送ゲート部（ＳＨ）１５ａが設けられており、オフセットゲート部１４の一方の短辺に対向する他方の短辺と第４の電荷蓄積部１２ｄとの間には、第２の転送ゲート部（ＳＨ）１５ｄが設けられている。

すなわち、第２の電荷蓄積部１２ｂおよび第３の電荷蓄積部１２ｃは、オフセットゲート部１４の長辺に、第２の転送ゲート部１５ｂ、１５ｃを介して接続されており、第１の電荷蓄積部１２ａおよび第３の電荷蓄積部１２ａは、オフセットゲート部１４の短辺に、第２の転送ゲート部１５ａ、１５ｄを介して接続されている。

第２の転送ゲート部１５ａ、１５ｂ、１５ｃ、１５ｄはそれぞれ、電荷蓄積部１２ａ、１２ｂ、１２ｃ、１２ｄに蓄積された電荷を読み出し、オフセットゲート部１４を介して後述する電荷検出部１６に転送する。

オフセットゲート部１４の形状を構成する一方の長辺に対向する他方の長辺に隣接する位置には、フローティングジャンクションである電荷検出部（ＦＪ）１６が設けられている。

電荷検出部１６は、この領域に転送された電荷の電荷量に応じて電圧降下を発生させ、発生した電圧降下分を信号電圧として読み出す領域である。

図２は、図１の一点鎖線Ａ−Ａ´に沿った固体撮像装置１０の断面図である。なお、図２においては、本実施形態に係る固体撮像装置１０の断面図の一例として、第２の画素部１１ｂおよび第２の電荷蓄積部１２ｂを通る断面を示している。

図２に示すように、第２の画素部（ＰＤ）１１ｂ、第１の転送ゲート部（ＰＤＳＨ）１３ｂ、第２の電荷蓄積部（ＳＴ）１２ｂ、第２の転送ゲート部（ＳＨ）１５ｂ、オフセットゲート部（ＯＧ）１４、電荷検出部（ＦＪ）１６、はそれぞれ、例えばＮ型の半導体基板１７に設けられたＰ型のウェル層１８に設けられている。

第２の画素部１１ｂにおいて、ウェル層１８の表面には、受光層１９が設けられている。受光層１９は、例えばＮ＋型の不純物層である。

この受光層１９の表面には、受光層１９をシールドするシールド層２０が設けられている。シールド層２０は、例えばＰ＋型の不純物層である。

なお、図３に、第２の画素部の変形例を示すように、第２の画素部１１ｂ´において、受光層１９の一部には、例えばＮ＋＋型の不純物層である第２の受光層１９´を、第１の転送ゲート部１３ｂから離間するように設けてもよい。

図２を参照する。第２の電荷蓄積部１２ｂにおいて、ウェル層１８の表面には、平面状に第１の電荷蓄積層２１が設けられている。また、第１の電荷蓄積層２１の表面の一部には、第２の電荷蓄積層２２が設けられている。第１の電荷蓄積層２１は、例えばＮ＋型の受光層１９より高濃度のＮ＋型の不純物層であり、第２の電荷蓄積層２２は、例えば第１の電荷蓄積層２１より高濃度のＮ＋＋型の不純物層である。

この第２の電荷蓄積層２２の表面には、一部が第１の電荷蓄積層２１にはみ出すように、少なくとも第２の電荷蓄積層２２をシールドするシールド層２３が設けられている。シールド層２３は、例えばＰ＋型の不純物層である。なお、このシールド層２３および上述の第２の画素部１１ｂのシールド層２０は、図示するように設けられていることが好ましいが、必ずしも設けられている必要はない。

なお、シールド層２３の濃度を下げることで、第２の電荷蓄積部１２ｂの電位ポテンシャルを調整することも可能である。

このような第２の電荷蓄積部１２ｂにおいて、第１の電荷蓄積層２１は、第２の転送ゲート部１５ｂに接するように設けられており、第２の電荷蓄積層２２は、第２の転送ゲート部１５ｂと離間するように設けられている。第２の電荷蓄積層２２は、必ずしも必要な不純物層ではなく、設けられなくてもよい。

第２の画素部１１ｂと第２の電荷蓄積部１２ｂとの間の第１の転送ゲート部１３ｂにおいて、ウェル層１８の表面には、第１の転送用不純物層２４が設けられている。第１の転送用不純物層２４は、ウェル層１８の表面において、受光層１９から離間し、かつ第２の電荷蓄積層２２に接するように設けられている。第１の転送用不純物層２４は、例えば第１の電荷蓄積層２１より低濃度のＮ型の不純物層である。この第１の転送用不純物層２４は、第１の転送ゲート部１３ｂにおいて、電荷を良好に転送させるための不純物層である。従って、第２の電荷蓄積層２２と同様に、第１の転送用不純物層２４も、必ずしも必要な不純物層ではなく、設けられなくてもよい。

なお、第１の転送用不純物層２４を設ける場合には、第２の電荷蓄積層２２を設ける際に、Ｎ型の不純物層の一部を、第１の転送ゲート部１３ｂにはみ出すように設けることにより、第２の電荷蓄積層２２と一括して設けることができる。

この第１の転送用不純物層２４の表面上を含むウェル層１８の表面上には、第１の転送電極２５が設けられている。第１の転送電極２５は、この電極２５に所定の電圧Ｖ１を印加することにより、第１の転送電極２５の直下の電位ポテンシャルの深さを制御する。

次に、オフセットゲート部１４において、ウェル層１８の表面には、オフセットゲート層２６が設けられている。オフセットゲート層２６は、例えばＮ＋型の不純物層であって、オフセットゲート部１４および電荷検出部１６を含む広範囲に設けられている。

このオフセットゲート層２６の表面上の一部には、オフセットゲート電極２７が設けられている。オフセットゲート電極２７には、オフセットゲート部１４の電位ポテンシャルが、少なくとも第２の電荷蓄積部１２ｂより深いポテンシャルにおいて固定されるように、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。このように定電圧を印加しておくことにより、第２の転送ゲート部１５ｂの電位ポテンシャルの変動による電荷検出部１６の電位ポテンシャルの変動が抑制され、電荷検出部１６による電圧の読み出し精度が向上する。

図４は、オフセットゲート部１４およびその周辺を模式的に示す平面図である。なお、図４において、オフセットゲート電極２７および後述の第２の転送電極２９は、点線で示されている。以下、図４を参照して、オフセットゲート部１４の構造をさらに詳細に説明する。

図４に示すように、オフセットゲート層２６は、凸型の形状であって、凸部２６ａが電荷検出部１６に向くように設けられている。このオフセットゲート層２６において、凸部２６ａに対向する長辺部分（第２の転送ゲート部１５ｂ、１５ｃに隣接する領域）は、櫛状になっている。すなわち、オフセットゲート層２６のうち、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向（Ｘ方向）に平行な一辺には、互いに長さが等しい複数個の突起部２６ｂが、互いに離間するように設けられている。複数個の突起部２６ｂは、第２の転送ゲート部１５ｂ、１５ｃ毎に設けられている。

複数個の突起部２６ｂは、オフセットゲート部１４内における電荷転送を高速かつ良好にするとともに、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化を抑制するために設けられるが、突起部２６ｂの数、突起部２６ｂ間の距離、突起部２６ｂの長さおよび幅は、シミュレーション等によって製品毎に最適化すればよい。なお、このように複数個の突起部２６ｂを設けることにより、上述のような効果が得られる理由については、後述する。

なお、図１および図４に示すように、オフセットゲート層２６の長辺部分と第２の転送ゲート部１５ｂ、１５ｃとの間の幅は、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向における長さに実質的に等しくなっており、広いため、これらの間の電位ポテンシャルにディップまたは障壁が発生しやすい。従って、上述のように複数個の突起部２６ｂを設けている。

これに対して、オフセットゲート層２６の短辺部分（オフセットゲート層２６のうち、各画素部１１ａ、１１ｂ、１１ｃ、１１ｄの長手方向（Ｘ方向）に垂直な一辺）と第２の転送ゲート部１５ａ、１５ｄとの間の幅は狭い。従って、これらの間の電位ポテンシャルは狭チャネル効果により浅くなるため、これらの間の電荷転送はスムーズに行われる。従って、オフセットゲート層２６の短辺部分には、上述のような複数の突起部２６ｂを設ける必要がない。

このようなオフセットゲート層２６を有するオフセットゲート部１４において、オフセットゲート層２６を含むウェル層１８の表面上には、オフセットゲート電極２７が設けられている。オフセットゲート電極２７は、例えば図示するように、この電極２７の一辺である長辺Ｅが、突起部２６ｂに重なるように設けられる。

なお、オフセットゲート電極２７の位置は、必ずしもこの位置に設けられる必要はなく、複数の突起部２６ｂを含むオフセットゲート層２６上に設けられれば良い。オフセットゲート層２６に対するオフセットゲート電極２７の位置は、シミュレーション等によって製品毎に最適化すればよい。

再び図２を参照する。第２の転送ゲート部１５ｂにおいて、ウェル層１８の表面には、第２の転送用不純物層２８が設けられている。第２の転送用不純物層２８は、ウェル層１８の表面において、第１の電荷蓄積層２１およびオフセットゲート層２６から離間するように設けられている。第２の転送用不純物層２８は、例えば第１の転送用不純物層２４と同程度の不純物濃度のＮ型の不純物層である。この第２の転送用不純物層２８は、第１の転送用不純物層２４と同様に、第２の転送ゲート部１５ｂにおいて、電荷を良好に転送させるための不純物層である。従って、第２の電荷蓄積層２２および第１の転送用不純物層２４と同様に、第２の転送用不純物層２８も、必ずしも必要な不純物層ではなく、設けられなくてもよい。

この第２の転送用不純物層２８の表面上を含むウェル層１８の表面上には、第２の転送電極２９が設けられている。第２の転送電極２９は、この電極２９に所定の電圧Ｖ２を印加することにより、第２の転送電極２９の直下の電位ポテンシャルの深さを制御する。

次に、電荷検出部１６において、電荷検出部１６に設けられたオフセットゲート層２６、すなわちオフセットゲート層２６の凸部２６ａの先端部の表面には、電荷検出層３０が設けられている。電荷検出層３０は、例えばオフセットゲート層２６より高濃度のＮ＋＋型の不純物層である。

また、この電荷検出層３０の表面上の一部には、電荷検出層３０に発生する電圧を信号電圧として読み出すための読み出し電極３１が設けられている。

電荷検出層３０に電荷が蓄積されると、電荷検出部１６の電位は、電荷の蓄積量に応じた所定電圧となるが、この電圧が信号電圧として読み出し電極３１によって読み出される。

以上に、本実施形態に係る固体撮像装置１０の断面構造について説明したが、第３の画素部１１ｃおよび第３の電荷蓄積部１２ｃを通る断面構造も、図２に示す構造と同様である。

また、第１の画素部１１ａおよび第１の電荷蓄積部１２ａを通る断面構造、第４の画素部１１ｄおよび第４の電荷蓄積部１２ｄを通る断面構造も、オフセットゲート部１４のオフセットゲート層２６の形状を除いて、基本的には図２に示す構造と同様である。

次に、上述のように設けられた固体撮像装置１０の図２に示す断面における電位ポテンシャルについて説明する。図５は、固体撮像装置１０に形成される電位ポテンシャルを説明するための図であって、同図（ａ）は、図２に示す固体撮像装置１０の断面図、同図（ｂ）は、同図（ａ）に示す断面における電位ポテンシャルを示す図である。なお、図５（ｂ）において、図面下方ほど、電位ポテンシャルが深いことを示している。

図５（ａ）に示すように、第２の画素部１１ｂには受光層１９が設けられており、第２の電荷蓄積部１２ｂには第１の電荷蓄積層２１および第２の電荷蓄積層２２が設けられている。そして、受光層１９と第１の電荷蓄積層２１および第２の電荷蓄積層２２とは、互いに離間している。従って、図５（ｂ）に示すように、第２の画素部１１ｂおよび第２の電荷蓄積部１２ｂの電位ポテンシャルは、これらの間の第１の転送ゲート部１３ｂの電位ポテンシャルより深くなる。

なお、シールド層２３の濃度を調整（下げる）ことで、第２の電荷蓄積部１２ｂの電位ポテンシャルを調整（上げる）することも可能である。

第２の電荷蓄積部１２ｂにおいて、第１の電荷蓄積層２１および第２の電荷蓄積層２２は、第２の画素部１１ｂの受光層１９より高濃度に設けられている。従って、図５（ｂ）に示すように、第２の電荷蓄積部１２ｂの電位ポテンシャルは、第２の画素部１１ｂの電位ポテンシャルより深くなる。

さらに、第２の電荷蓄積部１２ｂにおいて、第１の電荷蓄積層２１より高濃度の第２の電荷蓄積層２２は、第１の電荷蓄積層２１の表面において、第２の転送ゲート部１５ｂから離間するように設けられている。

なお、第１の転送ゲート部１３ｂには、第１の転送用不純物層２４が設けられている。この不純物層２４を設けることにより、図５（ｂ）に示すように、第１の転送ゲート部１３ｂの電位ポテンシャルは、第２の画素部１１ｂから第２の電荷蓄積部１２ｂに向かって階段状に深くなる。このような電位ポテンシャルにより、第１の転送ゲート部１３ｂにおける電荷転送を良好にしている。

また、図５（ａ）に示すように、第２の電荷蓄積部１２ｂには第１の電荷蓄積層２１および第２の電荷蓄積層２２が設けられており、オフセットゲート部１４および電荷検出部１６にはオフセットゲート層２６が設けられている。そして、第１の電荷蓄積層２１とオフセットゲート層２６とは、互いに離間している。従って、第２の電荷蓄積部１２ｂおよびオフセットゲート部１４の電位ポテンシャルは、これらの間の第２の転送ゲート部１５ｂの電位ポテンシャルより深くなっている。

オフセットゲート部１４において、オフセットゲート層２６の表面上の一部にはオフセットゲート電極２７が設けられており、この電極２７には、オフセットゲート部１４の電位ポテンシャルが第２の電荷蓄積部１２ｂより深い位置において固定されるように、所定の定電圧Ｖ０（例えばＶ０＝０Ｖ）が印加されている。また、図５（ｂ）に示すように、オフセットゲート部１４の電位ポテンシャルは、第２の電荷蓄積部１２ｂの電位ポテンシャルより深くなるように、オフセットゲート層２６の濃度を調整している。

なお、第２の転送ゲート部１５ｂには、第２の転送用不純物層２８が設けられている。この不純物層２８を設けることにより、図５（ｂ）に示すように、第２の転送ゲート部１５ｂの電位ポテンシャルは、第２の電荷蓄積部１２ｂからオフセットゲート部１４に向かって階段状に深くなる。このような電位ポテンシャルにより、第２の転送ゲート部１５ｂにおける電荷転送を良好にしている。

また、電荷検出部１６において、オフセットゲート層２６の表面には、オフセットゲート層２６より高濃度の電荷検出層３０が設けられている。従って、電荷検出部１６の電位ポテンシャルは、オフセットゲート部１４より深くなっている。これにより、オフセットゲート部１４に転送された電荷は、電荷蓄積部１５に集まる。

以下に、図５を参照して、固体撮像装置１０の動作について説明する。

第２の画素部１１ｂに光が入射されると、光電変換によって受光層１９において電荷が発生する。発生した電荷は、第１の転送ゲート部１３ｂの電位ポテンシャルが障壁となり、第２の画素部１１ｂに蓄積される。

第１の転送ゲート部１３ｂの第１の転送電極２５に所定電圧Ｖ１を印加し、第１の転送ゲート部１３ｂの電位ポテンシャルを、第２の画素部１１ｂの電位ポテンシャルより深くすると、第２の画素部１１ｂにおいて発生した電荷は第１の転送ゲート部１３ｂに転送され、第２の電荷蓄積部１２ｂに到達する。転送された電荷は、第２の転送ゲート部１５ｂの電位ポテンシャルが障壁となり、第２の電荷蓄積部１２ｂに蓄積される。

第２の転送ゲート部１５ｂの第２の転送電極２９に所定電圧Ｖ２を印加し、第２の転送ゲート部１５ｂの電位ポテンシャルを、第２の電荷蓄積部１２ｂの電位ポテンシャルより深くすると、第２の電荷蓄積部１２ｂにおいて蓄積された電荷は第２の転送ゲート部１５ｂに転送され、オフセットゲート部１４に到達し、最終的に電荷検出部１６に集まる。

電荷が電荷検出部１６に集まると、電荷検出部１６には、この部分に蓄積された電荷の電荷量に応じた電圧降下が発生する。この電圧降下分が信号電圧として、読み出し電極３１によって読み出される。固体撮像装置１０は、このようにして、画像を形成するための読み出された信号電圧を形成する。

なお、上述のように、第２の転送ゲート部１５ｂの電位ポテンシャルは、電荷を転送するために変動する。従って、仮に電荷検出部１６が第２の転送ゲート部１５ｂに直接接続されると、第２の転送ゲート部１５ｂの電位ポテンシャルの変動に応じて、電荷検出部１６の電位ポテンシャルも変動する。電荷検出部１６の電位ポテンシャルが変動すると、信号電圧の読み出し精度が低下する。

これに対して、本実施形態のように、第２の転送ゲート部１５ｂと電荷検出部１６との間に、電位ポテンシャルが固定されたオフセットゲート部１４を設けた場合、第２の転送ゲート部１５ｂの電位ポテンシャルが変動しても、オフセットゲート部１４の電位ポテンシャルが固定されているため、電荷検出部１６の電位ポテンシャルの変動は抑制される。この結果、信号電圧の読み出し精度が向上する。このような理由により、オフセットゲート部１４には、定電圧が印加されている。

このように動作する固体撮像装置１０において、オフセットゲート部１４のオフセットゲート層２６に複数個の突起部２６ｂを設けることにより、オフセットゲート部１４内における電荷転送は高速かつ良好になるとともに、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化は抑制される。以下に、この理由について説明する。

まず、複数個の突起部２６ｂを設けることにより、オフセットゲート部１４内における電荷転送が高速かつ良好になる理由について、このような突起部２６ｂが設けられない従来の固体撮像装置の構造と比較しながら説明する。図６は、従来の固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。なお、図６において、オフセットゲート電極および第２の転送電極は、点線で示されている。また、図６において、本実施形態に係る固体撮像装置と同一の構造については、本実施形態に係る固体撮像装置と同一符号を付している。

図６に示すように、従来の固体撮像装置のオフセットゲート部１１４に設けられるオフセットゲート層１２６も凸型の形状であって、本実施形態に係る固体撮像装置１０のオフセットゲート層２６の凸部２６と同様の第１の凸部１２６ａが、電荷検出部に向くように設けられている。

しかし、このオフセットゲート層１２６において、第１の凸部１２６ａに対向する長辺部分（本実施形態に係る固体撮像装置１０のオフセットゲート層２６の複数の突起部２６ｂに対応する部分）には、Ｘ方向における幅がＷｘｌの第２の凸部１２６ｂが、第２の転送ゲート部毎に設けられている。これにより、第２の凸部１２６ｂを含むオフセットゲート層１２６のＹ方向における幅は、Ｗｙ１となっている。

このようにオフセットゲート層１２６が設けられた場合、第２の転送ゲート部１５ａと第２の転送ゲート部１５ｂとの間に設けられるオフセットゲート層１２６の面積は広いため、この領域のオフセットゲート部１１４の電位ポテンシャルは、この領域の中央である図中Ｒで示される領域において最も深くなる。すなわち、第２の転送ゲート部１５ａと第２の転送ゲート部１５ｂとの間のオフセットゲート部１１４の電位ポテンシャルは、図中Ｒで示される領域においてディップを有する。

このようにディップが生じた場合、第２の転送ゲート部１５ａ、１５ｂから転送される電荷はそれぞれ、オフセットゲート部１１４の領域Ｒにおいてトラップされ、電荷が電荷検出層に転送されない。または、図中の矢印で示されるように、領域Ｒを迂回するように電荷転送の軌道が曲げられ、転送速度が低下する。

図７は、本実施形態に係る固体撮像装置１０におけるオフセットゲート部１４およびその周辺を模式的に示す平面図である。なお、図７において、オフセットゲート電極２７および第２の転送電極２９は、点線で示されている。

図７に示すように、本実施形態に係る固体撮像装置１０のオフセットゲート層２６において、凸部２６ａに対向する長辺部分、すなわち、従来のオフセットゲート層１２６の第２の凸部１２６ｂに対応する位置には、各々のＸ方向における幅がＷｘ２（＜Ｗｘ１）である複数の突起部２６ｂが、第２の転送ゲート部毎に設けられている。これにより、複数の突起部２６ｂを除くオフセットゲート層２６のＹ方向における幅は、Ｗｙ２（＜Ｗｙ１）となっている。

このようにオフセットゲート層２６が設けられた場合、複数の突起部２６ｂの幅Ｗｘ２は、従来のオフセットゲート層１２６の第２の凸部１２６ｂの幅Ｗｘ１より狭いため、各突起部２６ｂの電位ポテンシャルは、狭チャネル効果の影響により、浅くなる。この結果、複数の突起部２６ｂを含む、従来のオフセットゲート層１２６の第２の凸部１２６ｂに対応する領域の電位ポテンシャルは、第２の凸部１２６ｂの電位ポテンシャルより浅くなる。

さらに、複数の突起部２６ｂを設けることにより、第２の転送ゲート部１５ａと第２の転送ゲート部１５ｂとの間に設けられるオフセットゲート層２６のＹ方向における幅Ｗｙ２は、従来のオフセットゲート層１２６の幅Ｗｙ１より狭くなる。従って、第２の転送ゲート部１５ａと第２の転送ゲート部１５ｂとの間に設けられるオフセットゲート層２６の面積は、従来のオフセットゲート層１２６より狭くなる。

これらの結果、第２の転送ゲート部１５ａと第２の転送ゲート部１５ｂとの間のオフセットゲート部１４の電位ポテンシャルにおいて、ディップが発生することは抑制される。

このようにディップの発生が抑制された場合、第２の転送ゲート部１５ａ、１５ｂから転送される電荷はそれぞれ、オフセットゲート部１４内においてトラップされることなく、良好に転送される。さらに、図中の矢印で電荷転送の軌道を示すように、電荷は最短距離で転送されるため、転送速度が向上する。

次に、複数個の突起部２６ｂを設けることにより、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化が抑制される理由について、従来の固体撮像装置の構造と比較しながら説明する。

図８、図９、および図１０はそれぞれ、従来の固体撮像装置において、オフセットゲート電極２７が設けられる位置と、オフセットゲート電極２７と第２の転送ゲート部１５ｂの第２の転送電極２９との間の電位ポテンシャルと、の関係を説明するための図である。各図（ａ）は、オフセットゲート部１１４の要部を拡大して示す模式的な平面図、各図（ｂ）は、各図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、各図（ｃ）は、各図（ｂ）の断面における電位ポテンシャルを示す。なお、各図（ｃ）において、図面下方ほど、電位ポテンシャルが深いことを示している。

図８（ａ）、（ｂ）に示すように、オフセットゲート層１２６の第２の凸部１２６ｂの先端の位置と、オフセットゲート電極２７の長辺Ｅの位置と、が一致するように両者が設けられた場合を考える。この場合におけるオフセットゲート層１２６およびオフセットゲート電極２７の位置を、設計された位置とする。オフセットゲート層１２６およびオフセットゲート電極２７は、理想的にはこのように、設計された位置に設けられることが好ましい。

このように設計された位置に設けられた場合、図８（ｃ）に示すように、第２の転送電極２９とオフセットゲート電極２７との間（以下、この間をゲート間ギャップと称する。）の電位ポテンシャルは、電位ポテンシャルが浅い第２の転送ゲート部１５ｂから電位ポテンシャルが深いオフセットゲート部１４に向かって、すなわち、電荷の転送方向（Ｙ（＋）方向）に向かって、深くなるように傾斜する。従って、この間の電荷転送は良好に行われる。

しかし、図９（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層１２６が、オフセットゲート電極２７の位置に対して、第２の転送電極２９に近づく方向（Ｙ（−）方向、すなわち、図中のＹ（＋）方向に対して反対方向）に、例えばｈ１だけずれた位置に設けられた場合、ゲート間ギャップ内に、オフセットゲート層１２６が、入り込む。

このようにオフセットゲート層１２６が設けられた場合、図８（ａ）、（ｂ）に示される場合と比較して、ゲート間ギャップ内のオフセットゲート層１２６の面積が、Ｓｎ´（＝Ｗｘ１×ｈ１）だけ増す。従って、ゲート間ギャップ内の電位ポテンシャルは、図８（ｃ）に示される電位ポテンシャル（図９（ｃ）において点線で示される電位ポテンシャル）より深くなり、図９（ｃ）に示すように、ディップＤ´が発生する。このディップＤ´は、転送されるべき電荷をトラップする。従って、このようにディップＤ´が発生すると、ゲート間ギャップ内における電荷の転送特性が劣化する。

また、図１０（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層１２６が、オフセットゲート電極２７の位置に対して、第２の転送電極２９から離れる方向（図中のＹ（＋）方向）に、例えばｈ２だけずれた位置に設けられた場合、オフセットゲート電極２７の直下に、ウェル層１８が入り込む。

このようにオフセットゲート層１２６が設けられた場合、図８（ａ）、（ｂ）に示される場合と比較して、オフセットゲート電極２７直下のウェル層１８の面積が、Ｓｐ´（＝Ｗｘ１×ｈ２）だけ増す。従って、オフセットゲート電極２７の直下の電位ポテンシャルは、図８（ｃ）に示される電位ポテンシャル（図１０（ｃ）において点線で示される電位ポテンシャル）より浅くなり、図１０（ｃ）に示すように、障壁Ｂ´が発生する。この障壁Ｂ´は、電荷のＹ方向への転送を阻害する。従って、このように障壁Ｂ´が発生すると、ゲート間ギャップ内における電荷の転送特性が劣化する。

以上に説明したように、従来の固体撮像装置においては、オフセットゲート層１２６およびオフセットゲート電極２７の相対的な位置が、製造誤差によって、理想的な位置からずれた場合、電位ポテンシャルにディップＤ´または障壁Ｂ´が発生し、これが、第２の転送ゲート部１５ｂ（１５ｃ）とオフセットゲート部１１４との間の電荷の転送特性を劣化させていた。

図１１、図１２、および図１３はそれぞれ、本実施形態に係る固体撮像装置１０において、オフセットゲート電極２７が設けられる位置と、オフセットゲート電極２７と第２の転送ゲート部１５ｂの第２の転送電極２９との間の電位ポテンシャルと、の関係を説明するための図である。各図（ａ）は、オフセットゲート部１４の要部を拡大して示す模式的な平面図、各図（ｂ）は、各図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、各図（ｃ）は、各図（ｂ）の断面における電位ポテンシャルを示す。なお、各図（ｃ）において、図面下方ほど、電位ポテンシャルが深いことを示している。

図１１（ａ）、（ｂ）に示すように、オフセットゲート層２６の突起部２６ｂの先端の位置が、オフセットゲート電極２７の長辺Ｅの位置からＹ（−）方向にＨ０だけ離れた位置に配置されるように、両者が設けられた場合を考える。この場合におけるオフセットゲート層２６およびオフセットゲート電極２７の位置を、設計された位置とする。オフセットゲート層２６およびオフセットゲート電極２７は、理想的にはこのように、設計された位置に設けられることが好ましい。

このように設計された位置に設けられた場合、図１１（ｃ）に示すように、ゲート間ギャップの電位ポテンシャルは、電位ポテンシャルが浅い第２の転送ゲート部１５ｂから電位ポテンシャルが深いオフセットゲート部１４に向かって、すなわち、電荷の転送方向（Ｙ（＋）方向）に向かって、深くなるように傾斜する。従って、この間の電荷転送は良好に行われる。

しかし、図１２（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層２６が、オフセットゲート電極２７の位置に対して、Ｙ（−）方向に、例えばｈ１だけずれた位置に設けられた場合、突起部２６ｂの先端が、オフセットゲート電極２７の長辺Ｅの位置からＹ（−）方向にＨ１（＝Ｈ０＋ｈ１）だけ離れた位置に配置されるようにオフセットゲート層２６が設けられる。すなわち、ゲート間ギャップ内に、オフセットゲート層２６の突起部２６ｂがさらに入り込む。

このようにオフセットゲート層２６が設けられた場合、図１１（ａ）、（ｂ）に示される場合と比較して、ゲート間ギャップ内のオフセットゲート層２６の面積が、Ｓｎ１（＝（Ｗｘ２×５）×ｈ１）だけ増す。従って、ゲート間ギャップ内の電位ポテンシャルは、図１１（ｃ）に示される電位ポテンシャル（図１２（ｃ）において点線で示される電位ポテンシャル）より深くなり、図１２（ｃ）に示すように、ディップＤが発生する。

ただし、ゲート間ギャップ内におけるオフセットゲート層２６の面積の増加量Ｓｎ１は、従来の固体撮像装置において同量だけ位置ずれが生じた場合におけるオフセットゲート層１２６の面積の増加量Ｓｎ´より小さい。従って、本実施形態に係る固体撮像装置において発生するディップＤの深さは、従来の固体撮像装置において発生するディップＤ´の深さより浅い。従って、従来の固体撮像装置と比較して、ゲート間ギャップ内における電荷の転送特性の劣化は抑制される。

また、図１３（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層２６が、オフセットゲート電極２７の位置に対して、Ｙ（＋）方向に、例えばｈ２だけずれた位置に設けられた場合、突起部２６ｂの先端の位置と、オフセットゲート電極２７の長辺Ｅの位置と、が一致するようにオフセットゲート層２６が設けられる。すなわち、オフセットゲート電極２７の直下に、ウェル層１８がさらに入り込む。

このようにオフセットゲート層２６が設けられた場合、図１１（ａ）、（ｂ）に示される場合と比較して、オフセットゲート電極２７直下のウェル層１８の面積が、Ｓｐ１（＝（Ｗｘ２×５）×ｈ２）だけ増す。従って、オフセットゲート電極２７の直下の電位ポテンシャルは、図１１（ｃ）に示される電位ポテンシャル（図１３（ｃ）において点線で示される電位ポテンシャル）より浅くなり、図１３（ｃ）に示すように、障壁Ｂが発生する。

ただし、オフセットゲート電極２７の直下のウェル層１８の面積の増加量Ｓｐ１は、従来の固体撮像装置において同量だけ位置ずれが生じた場合におけるウェル層１８の面積の増加量Ｓｐ´より小さい。従って、本実施形態に係る固体撮像装置において発生する障壁Ｂの高さは、従来の固体撮像装置において発生する障壁Ｂ´の高さより低い。従って、従来の固体撮像装置と比較して、ゲート間ギャップ内における電荷の転送特性の劣化は抑制される。

なお、互いに同じ長さの複数の突起部２６ｂを設けた場合、オフセットゲート層２６を設ける際に注入される不純物が熱拡散により横方向（Ｙ方向に沿った方向）に拡散する。従って、複数の突起部２６ｂが設けられるようにオフセットゲート層２６を設けても、結果的に複数の突起部２６ｂが互いにつながり、従来の固体撮像装置のオフセットゲート層１２６の第２の凸部２６ｂに近い形状になる場合がある。この場合、ゲートギャップ間におけるオフセットゲート層２６の面積の増加量、およびオフセットゲート電極２７の直下のウェル層１８の面積の増加量は、従来の固体撮像装置の場合とほとんど変わらなくなる。しかしながら、ゲートギャップ間、およびオフセットゲート電極２７の直下における不純物量の増加量は抑制される。従って、複数の突起部２６ｂが熱拡散によって互いにつながってしまった場合であっても、従来の固体撮像装置と比較して、ディップの深さ、および障壁の高さは抑制され、ゲート間ギャップ内における電荷の転送特性の劣化は抑制される。

図１４は、従来の固体撮像装置および本実施形態に係る固体撮像装置１０における、オフセットゲート層とオフセットゲート電極との相対的な位置ずれ量と、この位置ずれ量に対する電位ポテンシャルの変動量と、の関係を示す図である。図中において、横軸はＹ（＋）方向およびＹ（−）方向における位置ずれ量を示し、縦軸は電位ポテンシャルの変動量を示す。

図１４に示すように、従来の固体撮像装置においては、点線で示すように、オフセットゲート層１２６とオフセットゲート電極２７との相対的な位置ずれ量が増すほど、急激に電位ポテンシャルの変動量が大きくなる。すなわち、オフセットゲート電極２７の位置に対して、オフセットゲート層１２６の位置がＹ（−）方向に大きくなるほど、急激にディップの深さが深くなる。また、オフセットゲート電極２７の位置に対して、オフセットゲート層１２６の位置がＹ（＋）方向に大きくなるほど、急激に障壁の高さが高くなる。

これに対して本実施形態に係る固体撮像装置１０においては、実線で示すように、オフセットゲート層２６とオフセットゲート電極２７との相対的な位置ずれ量が増すほど、電位ポテンシャルの変動量は大きくなるが、従来の固体撮像装置と比較して、位置ずれ量に対する電位ポテンシャルの変動量は、小さくなる。このため、製造誤差に伴う、第２の転送ゲート部１５ｂ（１５ｃ）とオフセットゲート部１４との間の電荷の転送特性の劣化は、抑制される。

以上に説明したように、本実施形態に係る固体撮像装置１０によれば、オフセットゲート層２６に、複数の突起部２６ｂが、第２の転送ゲート部１２ｂ、１２ｃ毎に設けられている。従って、オフセットゲート部１４内における電荷転送を高速かつ良好にすることができる。さらに、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化を抑制することができ、歩留まりを向上させることができる。

（第２の実施形態）
次に、第２の実施形態に係る固体撮像装置について説明する。なお、第２の実施形態に係る固体撮像装置の全体構造は図１、図２に示される構造と同様であり、動作についても、図５を参照して説明した動作と同様である。従って、これらについての説明は省略し、以下に、第１の固体撮像装置１０と比較して異なる部分について説明する。

図１５は、第２の実施形態に係る固体撮像装置におけるオフセットゲート部およびその周辺を模式的に示す平面図である。図１５に示すように、第２の実施形態に係る固体撮像装置においては、第１の実施形態に係る固体撮像装置１０と比較して、オフセットゲート部３４のオフセットゲート層３６の構造が異なる。

図１５に示すように、オフセットゲート層３６は、凸型の形状であって、凸部３６ａが電荷検出部１６に向くように設けられている。このオフセットゲート層３６において、凸部３６ａに対向する長辺部分（第２の転送ゲート部１５ｂ、１５ｃに隣接する領域）は、櫛状になっている。すなわち、オフセットゲート層３６の長辺部分には、複数個の突起部３６ｂが、互いに離間するように設けられている。複数個の突起部３６ｂは、第２の転送ゲート部１５ｂ、１５ｃ毎に設けられている。これらの形状については、第１の実施形態に係る固体撮像装置１０と同様である。

しかしながら、本実施形態に係る固体撮像装置において、複数の突起部３６ｂの形状が異なっている。すなわち、本実施形態において、複数の突起部３６ｂの長さは互いに異なっている。

第２の転送ゲート部１５ｂ、１５ｃ毎の複数の突起部３６ｂは、中央部の突起部３６ｂ−１、端部の突起部２６ｂ−２、中央部と端部との間の中間部の突起部２６ｂ−３、からなり、これの長さは互いに異なっている。中央部の突起部３６ｂ−１は最も長く、端部の突起部３６ｂ−２は最も短く、そして、中間部の突起部３６ｂ−３は、中央部の突起部３６ｂ−１と端部の突起部３６ｂ−２との間の長さとなっている。従って、複数の突起部３６ｂは、複数の突起部３６ｂの先端を結ぶ線Ｍが、中央部の突起部３６ｂ−１の先端を頂点とする山形形状となるように設けられている。

このようなオフセットゲート層３６を有するオフセットゲート部３４において、オフセットゲート層３６を含むウェル層１８の表面上には、オフセットゲート電極２７が設けられている。

このようなオフセットゲート部３４において、上述のように複数の突起部３６ｂを設けることにより、第２の転送ゲート部１５ｂ（１５ｃ）とオフセットゲート部３４との間の電荷の転送特性の劣化は、より抑制される。以下に、この理由について説明する。

図１６、図１７、および図１８はそれぞれ、第２の実施形態に係る固体撮像装置において、オフセットゲート電極２７が設けられる位置と、オフセットゲート電極２７と第２の転送ゲート部１５ｂの第２の転送電極２９との間の電位ポテンシャルと、の関係を説明するための図である。各図（ａ）は、オフセットゲート部３４の要部を拡大して示す模式的な平面図、各図（ｂ）は、各図（ａ）の一点鎖線Ｂ−Ｂ´に沿った断面図、各図（ｃ）は、各図（ｂ）の断面における電位ポテンシャルを示す。なお、各図（ｃ）において、図面下方ほど、電位ポテンシャルが深いことを示している。

図１６（ａ）、（ｂ）に示すように、中央部の突起部３６ｂ−１の先端の位置が、オフセットゲート電極２７の長辺Ｅの位置からＹ（−）方向にＨ２だけ離れ、端部の突起部３６ｂ−２の先端の位置とオフセットゲート電極２７の長辺Ｅの位置とが重なるように、両者が設けられた場合を考える。この場合におけるオフセットゲート層３６およびオフセットゲート電極２７の位置を、設計された位置とする。オフセットゲート層３６およびオフセットゲート電極２７は、理想的にはこのように、設計された位置に設けられることが好ましい。

このように設計された位置に設けられた場合、図１６（ｃ）に示すように、ゲート間ギャップの電位ポテンシャルは、電位ポテンシャルが浅い第２の転送ゲート部１５ｂから電位ポテンシャルが深いオフセットゲート部３４に向かって、すなわち、電荷の転送方向（Ｙ（＋）方向）に向かって、深くなるように傾斜する。従って、この間の電荷転送は良好に行われる。

しかし、図１７（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層３６が、オフセットゲート電極２７の位置に対して、Ｙ（−）方向に、例えばｈ１だけずれた位置に設けられた場合、中央部の突起部３６ｂ−１の先端が、オフセットゲート電極２７の長辺Ｅの位置からＹ（−）方向にＨ３（＝Ｈ２＋ｈ１）だけ離れるとともに、端部の突起部３６ｂ−２の先端が、オフセットゲート電極２７の長辺Ｅの位置からＹ（−）方向にｈ１だけ離れるように、オフセットゲート層３６が設けられる。すなわち、ゲート間ギャップ内に、オフセットゲート層３６の全ての突起部３６ｂが入り込む。

このようにオフセットゲート層３６が設けられた場合、図１６（ａ）、（ｂ）に示される場合と比較して、ゲート間ギャップ内のオフセットゲート層３６の面積が、Ｓｎ２（＝（Ｗｘ２×５）×ｈ１）（＝Ｓｎ１）だけ増す。従って、ゲート間ギャップ内の電位ポテンシャルは、図１６（ｃ）に示される電位ポテンシャル（図１７（ｃ）において点線で示される電位ポテンシャル）より深くなる。

ここで、第１の実施形態に係る固体撮像装置１０においては、全ての突起部２６ｂの長さが等しいため、これらの突起部２６ｂを形成する不純物の熱拡散により、互いにつながる。この場合、複数の突起部２６ｂの各々の狭チャネル効果は弱くなり、電位ポテンシャルを浅くする効果はあまり得られない。従って、図１２に示すように、従来のディップＤ´より浅いディップＤが発生していた。

これに対して本実施形態に係る固体撮像装置によれば、各々の突起部３６ｂの長さが異なるため、これらの突起部３６ｂを形成する不純物が熱拡散しても、互いにつながることが抑制される。従って、複数の突起部３６ｂの各々の狭チャネル効果は、第１の実施形態に係る固体撮像装置と比べて強くなり、複数の突起部３６ｂを含む領域全体の電位ポテンシャルを浅くする効果は、第１の実施形態に係る固体撮像装置１０と比べて強くなる。その結果、図１７（ｃ）に示すように、ゲート間ギャップ内におけるディップの発生を、さらに抑制することができ、第１の実施形態に係る固体撮像装置１０と比較して、ゲート間ギャップ内における電荷の転送特性の劣化は、さらに抑制される。

また、図１８（ａ）、（ｂ）に示すように、製造誤差によって、オフセットゲート層３６が、オフセットゲート電極２７の位置に対して、Ｙ（＋）方向に、例えばｈ２だけずれた位置に設けられた場合、中央部の突起部３６ｂの先端の位置と、オフセットゲート電極２７の長辺Ｅの位置と、が一致するようにオフセットゲート層３６が設けられる。すなわち、オフセットゲート電極２７の直下に、ウェル層１８の全てが入り込む。

このようにオフセットゲート層３６が設けられた場合、図１６（ａ）、（ｂ）に示される場合と比較して、オフセットゲート電極２７直下のウェル層１８の面積が、Ｓｐ２（＝（Ｗｘ２×４）×ｈ２）だけ増す。従って、オフセットゲート電極２７の直下の電位ポテンシャルは、図１６（ｃ）に示される電位ポテンシャル（図１８（ｃ）において点線で示される電位ポテンシャル）より浅くなる。

このように複数の突起部３６ｂを設けることにより、オフセットゲート電極２７直下のウェル層１８の面積の増加量Ｓｐ２を、第１の固体撮像装置１０における面積の増加量Ｓｐ１（＝（Ｗｘ２×５）×ｈ２）より減少させることができる。言い換えれば、オフセットゲート電極２７の直下における不純物量の増加量は、第１の固体撮像装置１０における不純物量の増加量より減少する。従って、図１８（ｃ）に示すように、オフセットゲート電極２７の直下における障壁の発生を、さらに抑制することができ、第１の実施形態に係る固体撮像装置１０と比較して、ゲート間ギャップ内における電荷の転送特性の劣化は、さらに抑制される。

図１９は、従来の固体撮像装置、および第１、第２の実施形態に係る固体撮像装置における、オフセットゲート層とオフセットゲート電極との相対的な位置ずれ量と、この位置ずれ量に対する電位ポテンシャルの変動量と、の関係を示す図である。図中において、横軸はＹ（＋）方向およびＹ（−）方向における位置ずれ量を示し、縦軸は電位ポテンシャルの変動量を示す。

図１９に示すように、第２の実施形態に係る固体撮像装置においても、第１の実施形態に係る固体撮像装置と同様に、オフセットゲート層３６とオフセットゲート電極２７との相対的な位置ずれ量が増すほど、電位ポテンシャルの変動量が大きくなる。しかしながら、実線で示すように、第１の実施形態に係る固体撮像装置１０と比較して、位置ずれ量に対する電位ポテンシャルの変動量は、小さくなる。このため、製造誤差に伴う、第２の転送ゲート部１５ｂ（１５ｃ）とオフセットゲート部１４との間の電荷の転送特性の劣化は、さらに抑制される。

以上に説明した第２の実施形態に係る固体撮像装置においても、第１の実施形態に係る固体撮像装置１０と同様に、オフセットゲート層３６に、複数の突起部３６ｂが、第２の転送ゲート部１２ｂ、１２ｃ毎に設けられている。従って、オフセットゲート部１４内における電荷転送を高速かつ良好にすることができる。さらに、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化を抑制することができ、歩留まりを向上させることができる。

また、第２の実施形態に係る固体撮像装置によれば、複数の突起部３６ｂの先端を結ぶ線Ｍが中央部の突起部３６ｂ−１の先端を頂点とする山形形状となるように、複数の突起部３６ｂが設けられている。従って、第１の実施形態に係る固体撮像装置１０と比較して、製造誤差に伴う、第２の転送ゲート部１５ｂ、１５ｃとオフセットゲート部１４との間の電荷の転送特性の劣化を、さらに抑制することができ、さらに歩留まりを向上させることができる。

以上に説明した第１、第２の実施形態に係る固体撮像装置は、ＣＣＤイメージセンサに関するものであったが、本願発明は、ＣＭＯＳイメージセンサに対しても適用可能である。

（第３の実施形態）
図２０は、第３の実施形態に係る固体撮像装置の要部を模式的に示す平面図である。なお、図２０に示す固体撮像装置は、ＣＭＯＳイメージセンサの一部である。実際のＣＭＯＳイメージセンサは、図２０に示す構造が、格子状に複数個配列形成されたものである。

図２０に示すように、この固体撮像装置４０は、画素部（ＰＤ）４１と電荷検出部（ＦＪ）４２との間に、転送ゲート部（ＳＨ）４３およびオフセットゲート部４４が形成されたものである。画素部４１および電荷検出部４２についてはそれぞれ、第１、第２の実施形態に係る固体撮像装置の各画素部１１ａ〜１１ｄおよび電荷検出部１６と同様に動作する。これに対して、転送ゲート部（ＳＨ）４３は、画素部４１において発生した電荷を読み出し、読み出した電荷を、オフセットゲート部４４を介して電荷検出部４２に転送する。

図２１は、図２０の一点鎖線Ｃ−Ｃ´に沿った固体撮像装置４０の断面図である。図２１に示すように、画素部（ＰＤ）４１、転送ゲート部（ＳＨ）４３、オフセットゲート部（ＯＧ）４４、および電荷検出部（ＦＪ）４２はそれぞれ、例えばＮ型の半導体基板４５に設けられたＰ型のウェル層４６に設けられている。

画素部４１において、ウェル層４６の表面には、例えばＮ＋型の不純物層である受光層４７が設けられている。また、この受光層４７の表面には、例えばＰ＋型の不純物層であり、受光層４７をシールドする受光層用シールド層４８が設けられている。また、半導体基板４５はＰ型で、ウェル層４６をＮ型層とすることも可能である。

電荷検出部４２およびオフセットゲート部４４において、ウェル層４６の表面には、例えばＮ＋型の不純物層であるオフセットゲート層４９が設けられている。

オフセットゲート部４４において、オフセットゲート層４９の表面上の一部には、オフセットゲート電極５０が設けられている。また、電荷検出部４２において、オフセットゲート層４９の表面には、オフセットゲート層４９より高濃度の不純物層（例えばＮ＋＋型の不純物層）である電荷検出層５１が設けられている。そして、電荷検出層５１の表面上には、読み出し電極５２が設けられている。

図２２は、オフセットゲート部４４およびその周辺を模式的に示す平面図である。なお、図２２において、オフセットゲート電極５０および後述の転送電極５３は、点線で示されている。以下、図２２を参照して、オフセットゲート部４４の構造をさらに詳細に説明する。

図２２に示すように、オフセットゲート層４９は、凸型の形状であって、凸部４９ａが電荷検出部４２に向くように設けられている。このオフセットゲート層４９において、凸部４９ａに対向する長辺部分（転送ゲート部４３に隣接する領域）は、第１の実施形態に係る固体撮像装置１０のオフセットゲート層２６（図４）と同様に、櫛状になっている。すなわち、オフセットゲート層４９のうち、転送ゲート部４３に隣接する一辺には、互いに長さが等しい複数個の突起部４９ｂが、互いに離間するように設けられている。

第１の実施形態に係る固体撮像装置１０のオフセットゲート層２６に複数の突起部２６ｂを設けることと同様に、複数個の突起部４９ｂも、オフセットゲート部４４内における電荷転送を高速かつ良好にするとともに、製造誤差に伴う、転送ゲート部４３とオフセットゲート部４４との間の電荷の転送特性の劣化を抑制するために設けられる。突起部４９ｂの数、突起部４９ｂ間の距離、突起部４９ｂの長さおよび幅は、シミュレーション等によって製品毎に最適化すればよい。

このようなオフセットゲート層４９を含むウェル層４６の表面上には、オフセットゲート電極５０が設けられる。オフセットゲート電極５０は、例えば図示するように、この電極５０の一辺である長辺Ｅ´が、突起部４９ｂに重なるように設けられる。しかし、オフセットゲート電極５０の位置は、必ずしもこの位置に設けられる必要はなく、複数の突起部４９ｂを含むオフセットゲート層４９上に設けられれば良い。オフセットゲート層４９に対するオフセットゲート電極５０の位置は、シミュレーション等によって製品毎に最適化すればよい。

なお、図２３に、オフセットゲート部の変形例を示す。変形例に係るオフセットゲート部５４において、オフセットゲート層５９の凸部５９ａに対向する長辺部分に設けられる複数の突起部５９ｂは、第２の実施形態に係る固体撮像装置のオフセットゲート層３６（図１５）と同様に、複数の突起部５９ｂの先端を結ぶ線Ｍ´が、中央部の突起部５９ｂ−１の先端を頂点とする山形形状となるように設けられてもよい。

図２１を参照する。このようなオフセットゲート部４４と画素部４１との間の転送ゲート部４３において、ウェル層４６の表面上には、転送用不純物層５４が設けられており、この不純物層５４を含むウェル層４６の表面上には、転送電極５３が設けられている。

このような固体撮像装置４０においても、基本的には第１、第２の実施形態に係る固体撮像装置と同様に動作する。すなわち、転送電極５３に所定の電圧を印加し、転送ゲート部５３の電位ポテンシャルを画素部４１の電位ポテンシャルより深くすることにより、画素部４１において発生した電荷は、オフセットゲート部４４を介して電荷検出部４２に転送される。転送された電荷は、電荷検出部４２の電位を降下させる。この電圧降下分が信号電圧として、読み出し電極５２によって読み出される。固体撮像装置４０は、このようにして、画像を形成するための信号電圧を形成する。

このような第３の実施形態に係る固体撮像装置４０においても、第１の実施形態に係る固体撮像装置１０と同様に、オフセットゲート層４９には、図２２に示すような複数の突起部４９ｂが設けられている。従って、オフセットゲート部４４内における電荷転送を高速かつ良好にすることができる。さらに、製造誤差に伴う、転送ゲート部４３とオフセットゲート部４４との間の電荷の転送特性の劣化を抑制することができ、歩留まりを向上させることができる。

さらに、図２３に示すように、複数の突起部５９ｂを、これらの先端を結ぶ直線Ｍ´が、中央部の突起部５９ｂ−１の先端を頂点とする山形形状となるように設けることにより、製造誤差に伴う、転送ゲート部４３とオフセットゲート部５４との間の電荷の転送特性の劣化をさらに抑制することができ、歩留まりをさらに向上させることができる。

以上に説明した第１〜第３の実施形態に係る固体撮像装置は、例えばラインセンサに適用される。以下に、応用例として、例えば第１の実施形態に係る固体撮像装置１０を適用したラインセンサを説明する。

（応用例）
図２４は、第１の固体撮像装置１０を適用したラインセンサを示す斜視図である。ラインセンサ８０は、回路基板８１、複数の固体撮像装置１０、セルフォック（登録商標）レンズアレー８２、および導光体８３を有する。図示は省略するが、これらは、筺体内に配置される。

複数の固体撮像装置１０は、互いに隣接して、一直線状に回路基板８１上に配置される。各固体撮像装置１０は、その受光面がセルフォック（登録商標）レンズアレー８２の出力面に対して対向するように、回路基板８１上に配置され、回路基板８１に設けられた配線と電気的に接続される。

なお、図示は省略するが、回路基板８１は、各固体撮像装置１０から出力される信号電圧に基づいて画像を形成する画像処理回路を有する。

セルフォック（登録商標）レンズアレー８２、および導光体８３は、回路基板８１の上方にそれぞれ配置され、筺体（図示せず）により支持される。導光体８３は、この端部に配置されたＬＥＤ等の光源（図示せず）から出射された光を、原稿に向けて出射するための出射面８３ａを有する。

セルフォック（登録商標）レンズアレー８２は、回路基板８１の上方にて、原稿にて反射された光を固体撮像装置１０において結像するように配置されている。従って、導光体８３の出射面８３ａから出射された光は、原稿にて反射された後、セルフォック（登録商標）レンズアレー８２に入射され、固体撮像装置１０で結像する。

図２５は、このようなラインセンサ８０に適用される一つの固体撮像装置１０の回路ブロック図を示している。なお、図２５に示す回路ブロック図は、固体撮像装置１０に設けられた一セル分の回路ブロック図であって、実際の固体撮像装置においては、図２５に示される回路ブロック図が配列されている。

図２５に示すように、各第１の転送ゲート部１３ａ〜１３ｄおよび各第２の転送ゲート部１５ａ〜１５ｄは、シフトレジスタ９１に接続されている。各第１の転送ゲート部１３ａ〜１３ｄには、シフトレジスタ９１から出力されるゲートパルスＶ１が所望のタイミングで入力され、各第２の転送ゲート部１５ａ〜１５ｄには、シフトレジスタ９１から出力されるゲートパルスＶ２が所望のタイミングで入力される。

例えば４つの第１の転送ゲート部１３ａ〜１３ｄに同一タイミングでゲートパルスＶ１を入力し、４つの第２の転送ゲート部１５ａ〜１５ｄに同一タイミングでゲートパルスＶ２を入力すると、各画素部１１ａ〜１１ｄにおいて発生する電荷は全て、電荷検出部１６に転送され、蓄積される。これにより、４つの画素部１１ａ〜１１ｄを一つの画素とみなせるため、セルの感度は高感度化される。

他方、４つの第１の転送ゲート部１３ａ〜１３ｄに異なるタイミングでゲートパルスＶ１を入力し、４つの第２の転送ゲート部１５ａ〜１５ｄに異なるタイミングでゲートパルスＶ２を入力すると、画素１１ａ〜１１ｄ毎の電荷がそれぞれ異なるタイミングで、電荷検出部１６に転送され、蓄積される。これにより、４つの画素部１１ａ〜１１ｄはそれぞれ異なる画素部であるとみなせるため、セルの解像度は高められる。

すなわち、この固体撮像装置は、ゲートパルスＶ１およびゲートパルスＶ２の印加タイミングを制御することにより、セルの感度および解像度を切り替えることができるものである。

また、電荷検出部１６には、増幅器９２を介してトランジスタ９３が接続されている。このトランジスタ９３は、固体撮像装置１０に配列される複数のセルの中から一つのセルを選択するための選択トランジスタである。選択トランジスタ９３のゲートは、シフトレジスタ９１に接続されており、この選択トランジスタ９３のゲートには、シフトレジスタ９１から出力される選択パルスＳＬが所望のタイミングで入力される。

さらに、電荷検出部１６には、リセットゲート部９４および定電圧ＶＤが印加されたドレイン９５がこの順に接続されている。リセットゲート部９４は、電荷検出部１６に蓄積された不要電荷をドレイン９５に転送して、電荷検出部１６をリセットするためのゲートである。リセットゲート部９４は、シフトレジスタ９１に接続されており、このリセットゲート部９４には、シフトレジスタ９１から出力されるリセットパルスＲＳが所望のタイミングで入力される。

このような固体撮像装置において、電荷検出部１６に電荷が蓄積されると、電荷検出部１６において検出される信号電圧は、選択トランジスタ９３に入力される。ここで、シフトレジスタ９１から選択トランジスタ９３のゲートに選択パルスＳＬが入力されると、選択トランジスタ９３に入力される信号電圧は、選択トランジスタ９３を介して増幅器９６に入力され、その電力が増幅され、出力される。

他方、電荷検出部１６において信号電圧を検出した後に電荷検出部１６に蓄積される不要電荷は、シフトレジスタ９１からリセットゲート部９４にリセットパルスＲＳが入力し、リセットゲート部９４をオンすることにより、ドレイン９５に転送される。これにより、電荷検出部１６はリセットされる。

図２４に示すラインセンサ８０に設けられる各固体撮像装置１０は、この装置内に設けられる各セルに、図２５を参照して説明したような動作をさせことにより、信号電圧を生成する。生成された信号電圧は、回路基板８１に送られ、回路基板８１上に設けられる画像処理回路において、画像が形成される。ラインセンサ８０は、このようにして、画像を形成する。

以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上述の各実施形態に係る固体撮像装置は、Ｎ型の半導体基板１７、４５に設けられたＰ型のウェル層１８、４６に設けられているが、必ずしもウェル層１８、４６に設けられる必要はなく、Ｐ型の半導体基板に設けられていてもよい。

１０、４０・・・固体撮像装置
１１ａ・・・（第１の）画素部
１１ｂ、１１ｂ´・・・（第２の）画素部
１１ｃ・・・（第３の）画素部
１１ｄ・・・（第４の）画素部
１２ａ・・・第１の電荷蓄積部
１２ｂ・・・第２の電荷蓄積部
１２ｃ・・・第３の電荷蓄積部
１２ｄ・・・第４の電荷蓄積部
１３ａ、１３ｂ、１３ｃ、１３ｄ・・・第１の転送ゲート部
１４、３４、４４、５４、１１４・・・オフセットゲート部
１５ａ、１５ｂ、１５ｃ、１５ｄ・・・第２の転送ゲート部
１６、４２・・・電荷検出部
１７、４５・・・半導体基板
１８、４６・・・ウェル層
１９、４７・・・受光層
１９´・・・第２の受光層
２０、４８・・・シールド層
２１・・・第１の電荷蓄積層
２２・・・第２の電荷蓄積層
２３・・・シールド層
２４・・・第１の転送用不純物層
２５・・・第１の転送電極
２６、３６、４９、５９、１２６・・・オフセットゲート層
２６ａ、３６ａ、４９ａ、５９ａ・・・凸部
２６ｂ、３６ｂ、４９ｂ、５９ｂ・・・突起部
３６ｂ−１、５９ｂ−１・・・中央部の突起部
３６ｂ−２・・・端部の突起部
３６ｂ−３・・・中間部の突起部
２７、５０・・・オフセットゲート電極
２８・・・第２の転送用不純物層
２９・・・第２の転送電極
３０、５１・・・電荷検出層
３１、５２・・・読み出し電極
４１・・・画素部
４３・・・転送ゲート部
５３・・・転送電極
５４・・・転送用不純物層
８０・・・ラインセンサ
８１・・・回路基板
８２・・・セルフォック（登録商標）レンズアレー
８３・・・導光体
８３ａ・・・出射面
９１・・・シフトレジスタ
９２、９６・・・増幅器
９３・・・（選択）トランジスタ
９４・・・リセットゲート部
９５・・・ドレイン
１２６ａ・・・第１の凸部
１２６ｂ・・・第２の凸部

Claims (5)

1. 入射光の受光量に応じて電荷を発生する画素部と、
   この画素部において発生した前記電荷を蓄積する電荷蓄積部と、
   前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する第１の転送ゲート部と、
   前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
   前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する第２の転送ゲート部と、
   この第２の転送ゲート部と前記電荷検出部との間に設けられ、所定の定電圧が印加されるオフセットゲート部と、
   を具備し、
   前記オフセットゲート部は、半導体基板の表面に設けられ、前記第２の転送ゲート部に近接する位置に複数の突起部を有するオフセットゲート層と、
   このオフセットゲート層を含む前記半導体基板の表面上に設けられたオフセットゲート電極と、
   を具備し、
   前記複数の突起部は、前記オフセットゲート層のうち、前記画素部の長手方向に平行な一辺に、これらの突起部の先端を結ぶ線が山状になるように設けられたことを特徴とする固体撮像装置。
2. 入射光の受光量に応じて電荷を発生する画素部と、
   この画素部において発生した前記電荷を蓄積する電荷蓄積部と、
   前記画素部から前記電荷を読み出し、前記電荷蓄積部に転送する第１の転送ゲート部と、
   前記電荷蓄積部において蓄積された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
   前記電荷蓄積部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する第２の転送ゲート部と、
   この第２の転送ゲート部と前記電荷検出部との間に設けられ、所定の定電圧が印加されるオフセットゲート部と、
   を具備し、
   前記オフセットゲート部は、半導体基板の表面に設けられ、前記第２の転送ゲート部に近接する位置に複数の突起部を有するオフセットゲート層と、
   このオフセットゲート層を含む前記半導体基板の表面上に設けられたオフセットゲート電極と、
   を具備することを特徴とする固体撮像装置。
3. 前記複数の突起部は、これらの突起部の先端を結ぶ線が山状になるように設けられたことを特徴とする請求項２に記載の固体撮像装置。
4. 前記複数の突起部は、前記オフセットゲート層のうち、前記画素部の長手方向に平行な一辺に設けられたことを特徴とする請求項２または３に記載の固体撮像装置。
5. 入射光の受光量に応じて電荷を発生する画素部と、
   この画素部において発生された前記電荷が転送され、転送された前記電荷の電荷量に応じた電圧降下を発生させる電荷検出部と、
   前記画素部に蓄積された前記電荷を読み出し、前記電荷検出部に転送する転送ゲート部と、
   この転送ゲート部と前記電荷検出部との間に設けられ、所定の定電圧が印加されるオフセットゲート部と、
   を具備し、
   前記オフセットゲート部は、半導体基板の表面に設けられ、前記転送ゲート部に近接する位置に複数の突起部を有するオフセットゲート層と、
   このオフセットゲート層を含む前記半導体基板の表面上に設けられたオフセットゲート電極と、
   を具備することを特徴とする固体撮像装置。

Images