JP2015021881A - 電流検出センサ - Google Patents
電流検出センサ Download PDFInfo
- Publication number
- JP2015021881A JP2015021881A JP2013151320A JP2013151320A JP2015021881A JP 2015021881 A JP2015021881 A JP 2015021881A JP 2013151320 A JP2013151320 A JP 2013151320A JP 2013151320 A JP2013151320 A JP 2013151320A JP 2015021881 A JP2015021881 A JP 2015021881A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- midpoint
- magnetic field
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】環境温度や外部磁界が変化した場合であっても、磁気抵抗素子の抵抗値のバラツキが原因となって現れるオフセット電圧を良好にキャンセルできるようにする。
【解決手段】電流検出センサ1は、導体2の近傍に配置された複数の磁気抵抗素子がブリッジ接続されたブリッジ回路3と、ブリッジ回路3の2つの中点A,Bに発生する電位差ΔVに基づいて導体2に流れる電流を検出する検出回路4と、複数の磁気抵抗素子と環境温度及び外部磁界に対する抵抗変動係数が等しい第2磁気抵抗素子20と、第2磁気抵抗素子20に基準電流Idを流し、該基準電流Idに基づいて複数の磁気抵抗素子の抵抗値のバラツキを補償するための補償電流Icを生成し、該補償電流Icを、ブリッジ回路3の2つの中点A,Bのうちのいずれか一方に注入、又は、いずれか一方から引き込むことにより、オフセット電圧を補償するオフセットキャンセル回路5とを備える。
【選択図】図1
【解決手段】電流検出センサ1は、導体2の近傍に配置された複数の磁気抵抗素子がブリッジ接続されたブリッジ回路3と、ブリッジ回路3の2つの中点A,Bに発生する電位差ΔVに基づいて導体2に流れる電流を検出する検出回路4と、複数の磁気抵抗素子と環境温度及び外部磁界に対する抵抗変動係数が等しい第2磁気抵抗素子20と、第2磁気抵抗素子20に基準電流Idを流し、該基準電流Idに基づいて複数の磁気抵抗素子の抵抗値のバラツキを補償するための補償電流Icを生成し、該補償電流Icを、ブリッジ回路3の2つの中点A,Bのうちのいずれか一方に注入、又は、いずれか一方から引き込むことにより、オフセット電圧を補償するオフセットキャンセル回路5とを備える。
【選択図】図1
Description
本発明は、バスバーなどの電気伝導性を有する導体に流れる電流を検出する電流検出センサに関する。
従来、導体に流れる電流によって発生する磁界を検知することにより該電流を検出するようにした種々の電流検出センサが知られている。例えば特許文献1には、ホール素子を用いて磁界を検知するようにした磁気比例方式の電流検出センサが提案されている。
電流検出センサでは、磁界を検知する素子として、ホール素子以外に磁気抵抗素子が用いられることもある。例えば図7は、4つの磁気抵抗素子101〜104をブリッジ接続したブリッジ回路を構成し、バスバー100に流れる電流を検知するようにした電流検出センサの一例を示す図である。U字状のバスバー100に電流Iが流れると、磁気抵抗素子101,102には同一方向の磁界H1が作用し、磁気抵抗素子103,104には磁界H1と逆方向の磁界H2が作用する。そのため、磁気抵抗素子101,102の抵抗値Rが増加すると、磁気抵抗素子103,104の抵抗値Rが減少し、ブリッジ回路の2つの中点A,Bの電位Va,Vbには、バスバー100に流れる電流Iに応じた電位差ΔVが現れる。したがって、この電位差ΔVによりバスバー100に流れる電流Iを検出することが可能である。
ところが、4つの磁気抵抗素子101〜104には抵抗値Rのバラツキがあるため、バスバー100に電流Iが流れていないときでも、ブリッジ回路の2つの中点A,Bの電位Va,Vbは互いに等しくならず、抵抗値Rのバラツキに応じたオフセット電圧が発生する。そこで、このオフセット電圧をキャンセルするために、例えば図7に示すようにブリッジ回路の1つの中点Aに対して電流源105を接続し、電流源105がブリッジ回路の中点Aに対してオフセット電圧をキャンセルする一定の電流Ioを注入する方法が考えられる。
しかし、磁気抵抗素子の抵抗値Rは環境温度や外部磁界に応じて変化するのに対し、電流源105がブリッジ回路の中点Aに注入する電流Ioは環境温度や外部磁界に応じて変化しない。そのため、環境温度や外部磁界がある一定の状態のときにオフセット電圧をキャンセルすることができたとしても、その状態から環境温度や外部磁界が変化すると、電流Ioによりオフセット電圧をキャンセルすることができなくなるという問題がある。より具体的には、磁気抵抗素子の環境温度に基づく温度変動係数をKt、外部磁界に基づく磁界変動係数をKfとすると、電流Ioによりキャンセルされるオフセット電圧に相当する電位差Vcは、Vc=Io・R・Kt・Kfとなり、電位差Vcに温度変動係数Ktと磁界変動係数Kfとが含まれる。そのため、抵抗値Rのバラツキは一定であるにもかかわらず、環境温度や外部磁界の変化によって電位差Vcが変動してしまうという問題がある。
本発明は、上記問題点を解決するためになされたものであり、環境温度や外部磁界が変化した場合であっても、磁気抵抗素子の抵抗値のバラツキが原因となって現れるオフセット電圧を良好にキャンセルできるようにした電流検出センサを提供することを目的とする。
上記目的を達成するため、第1に、本発明は、導体に流れる電流を検出する電流検出センサであって、導体の近傍に配置された複数の第1磁気抵抗素子がブリッジ接続されたブリッジ回路と、導体に流れる電流によって発生する磁界によりブリッジ回路の2つの中点に発生する電位差に基づいて前記導体に流れる電流を検出する検出回路と、複数の第1磁気抵抗素子のそれぞれと環境温度及び外部磁界に対する抵抗変動係数が等しい第2磁気抵抗素子と、第2磁気抵抗素子に対して環境温度及び外部磁界に応じた基準電流を流し、該基準電流に基づいて複数の第1磁気抵抗素子の抵抗値のバラツキを補償するための補償電流を生成し、該補償電流を、ブリッジ回路の2つの中点のうちのいずれか一方に注入することにより、又は、2つの中点のうちのいずれか一方から引き込むことにより、ブリッジ回路の2つの中点に現れるオフセット電圧を補償するオフセットキャンセル回路と、を備えることを特徴とする構成である。
第2に、本発明は、上記第1の構成において、オフセットキャンセル回路は、基準電流をそれぞれ異なる倍率でミラーリングする複数のカレントミラー回路を有し、複数のカレントミラー回路のうちから選択した少なくとも1つのカレントミラー回路のミラー電流により補償電流を生成することを特徴とする構成である。
第3に、本発明は、上記第1又は第2の構成において、オフセットキャンセル回路は、ブリッジ回路の2つの中点のうち、第1の中点に接続され、第1の中点に対して補償電流の注入又は引き込みを行う第1オフセットキャンセル回路と、ブリッジ回路の2つの中点のうち、第1の中点とは異なる第2の中点に接続され、第2の中点に対して補償電流の注入又は引き込みを行う第2オフセットキャンセル回路と、を有し、第1オフセットキャンセル回路と第2オフセットキャンセル回路とのいずれか一方を動作させることを特徴とする構成である。
第4に、本発明は、上記第1又は第2の構成において、オフセットキャンセル回路は、ブリッジ回路の2つの中点のうち、第1の中点に接続され、第1の中点に対して補償電流を注入する第1オフセットキャンセル回路と、第1の中点に接続され、第1の中点から補償電流を引き込む第2オフセットキャンセル回路と、を有し、第1オフセットキャンセル回路と第2オフセットキャンセル回路とのいずれか一方を動作させることを特徴とする構成である。
第5に、本発明は、上記第1乃至第4のいずれかの構成において、検出回路は、複数の第1磁気抵抗素子のそれぞれの近傍位置に配置された複数のコイルを有し、複数のコイルに対して電位差を打ち消すコイル電流を出力し、該コイル電流に応じた信号を導体に流れる電流に応じた信号として出力することを特徴とする構成である。
本発明によれば、環境温度や外部磁界が変化した場合であっても、ブリッジ回路を構成する複数の磁気抵抗素子の抵抗値のバラツキが原因となってブリッジ回路の2つの中点に現れるオフセット電圧を良好にキャンセルすることができ、導体に流れる電流を正確に検出することができる。
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
図1は、本発明の一実施形態における電流検出センサ1の一構成例を示す図である。この電流検出センサ1は、バスバー2に流れる電流Iによって発生する磁界を検知し、その磁界を打ち消すような逆方向の磁界を発生させることによりバスバー2に流れる電流Iを検出する磁気平衡方式のセンサである。バスバー2は、電気伝導性を有する導体の一種であり、本実施形態では電気伝導性を有する金属で略U字状に形成されたものを例示する。
電流検出センサ1は、4つの磁気抵抗素子(第1磁気抵抗素子)10a,10b,10c,10dがブリッジ接続されたブリッジ回路3と、ブリッジ回路3の第1及び第2の2つの中点A,Bに現れる電位差ΔVに基づきバスバー2に流れる電流Iに応じた信号Voutを出力する検出回路4と、4つの磁気抵抗素子10a,10b,10c,10dのそれぞれの抵抗バラツキによってブリッジ回路3の第1及び第2の中点A,Bに発生するオフセット電圧をキャンセルするためのオフセットキャンセル回路5とを備えている。
磁気抵抗素子10a,10b,10c,10dは、磁気抵抗効果によって電気抵抗が変化する素子である。例えば本実施形態では、そのような素子の中でも特に大きな磁気抵抗効果を示す巨大磁気抵抗効果素子(GMR素子)が用いられる。また各磁気抵抗素子10a,10b,10c,10dの抵抗値Ra,Rb,Rc,Rdはそれぞれ所定温度及び所定磁場の環境下において所定の抵抗値Rとなるように形成される。また各磁気抵抗素子10a,10b,10c,10dは、環境温度及び外部磁場の変化に応じてそれらの抵抗値Ra,Rb,Rc,Rdを変化させる等しい特性を有している。そこで、環境温度に基づく温度変動係数をKt、外部磁界に基づく磁界変動係数をKfとすると、各磁気抵抗素子10a,10b,10c,10dの抵抗値Ra,Rb,Rc,Rdは、それぞれR・Kt・Kfと表すことができる。ただし、抵抗値Ra,Rb,Rc,Rdにはバラツキが生じるため、必ずしもR・Kt・Kfの値には一致しない。
それら4つの磁気抵抗素子10a,10b,10c,10dは、着磁方向を同一方向に揃えた状態でU字状に構成されたバスバー2の内側に配置される。すなわち、2つの磁気抵抗素子10a,10bは、U字形状において互いに平行に延びる一対のバスバー2a,2bのうち第1のバスバー2aの近傍位置に設けられ、別の2つの磁気抵抗素子10c,10dは、第2のバスバー2bの近傍位置に設けられる。そして4つの磁気抵抗素子10a,10b,10c,10dがブリッジ接続されたブリッジ回路3は、一端が第1の電源電圧Vddに接続され、他端が第2の電源電圧Vssに接続される。尚、第1の電源電圧Vddと第2の電源電圧Vssとの関係は、Vdd>Vssである。またブリッジ回路3は、磁気抵抗素子10a,10dを互いに接続すると共に、磁気抵抗素子10c,10bを互いに接続したクロス配線によって構成される。
ここで各磁気抵抗素子10a,10b,10c,10dの抵抗値Ra,Rb,Rc,Rdにバラツキがなく、所定温度及び所定磁場の環境下において、いずれも所定の抵抗値Rで一致していると仮定する。この場合においてバスバー2に電流Iが流れていないときには、ブリッジ回路3の第1及び第2の中点A,Bの電位は互いに等しくなり、電位差は生じない。これに対し、バスバー2に電流Iが流れると、そのバスバー2の周囲には右回り方向の磁界が発生する。このとき、第1のバスバー2aの近傍位置にある磁気抵抗素子10a,10bには、例えば図1に示すように右向き方向の磁界H1が作用し、第2のバスバー2bの近傍位置にある磁気抵抗素子10c,10dには、その磁界H1と大きさが等しく、且つ、逆向きの磁界H2が作用する。そして第1のバスバー2aの近傍位置にある磁気抵抗素子10a,10bの抵抗値が磁界H1によってΔRだけ増加すると、第2のバスバー2bの近傍位置にある磁気抵抗素子10c,10dの抵抗値は磁界H2によってΔRだけ減少し、ブリッジ回路3の第1及び第2の中点A,Bのうち、第1の中点Aの電位が下がり、第2の中点Bの電位が上昇する。したがって、第1及び第2の中点A,Bにはバスバー2に流れる電流Iに応じた電位差ΔVが現れる。
また4つの磁気抵抗素子10a,10b,10c,10dには、バスバー2から発生する磁界H1,H2だけではなく、外部環境から一定の磁界が作用する。ところが、そのような外部磁界は、4つの磁気抵抗素子10a,10b,10c,10dのそれぞれに対して同一方向で且つ均一に作用するため、各磁気抵抗素子10a,10b,10c,10dの抵抗値は、外部磁界に対して等しい割合で増減し、ブリッジ回路3の第1及び第2の中点A,Bには外部磁界による電位差は発生しない。それ故、本実施形態の電流検出センサ1は、電流Iが流れる略U字状のバスバー2から発生する磁界H1,H2に対して感度を有し、外部磁界に対しては感度を有さないセンサとして実現される。
検出回路4は、差動アンプ11と、出力抵抗12と、4つのコイル13a,13b,13c,13dとを備えており、ブリッジ回路3の第1及び第2の中点A,Bに現れる電位差ΔVに基づきバスバー2に流れる電流Iに応じた信号Voutを出力する回路である。4つのコイル13a,13b,13c,13dは、各磁気抵抗素子10a,10b,10c,10dの近傍位置に1対1で設けられている。そして差動アンプ11は、電位差ΔVに応じたコイル電流Icoilをそれら4つのコイル13a,13b,13c,13dに出力することにより各コイル13a,13b,13c,13dから各磁気抵抗素子10a,10b,10c,10dに作用している磁界H1又はH2を打ち消す磁界を発生させる。したがって、差動アンプ11が電位差ΔVに応じたコイル電流Icoilを出力することにより、バスバー2に電流Iが流れることによって各磁気抵抗素子10a,10b,10c,10dに作用する磁界H1,H2が相殺され、ブリッジ回路3の第1及び第2の中点A,Bに現れる電位差ΔVが0となって安定する。出力抵抗12は、差動アンプ11から出力されるコイル電流Icoilを電圧に変換して信号Voutを生成するための抵抗である。検出回路4は、この信号Voutをバスバー2に流れる電流Iに応じた信号として出力する。
ところが、実際には抵抗値Ra,Rb,Rc,Rdは必ずしも所定の抵抗値Rには一致しないため、ブリッジ回路3の第1及び第2の中点A,Bに現れる電位差ΔVには抵抗バラツキによるオフセット電圧が含まれることになる。オフセットキャンセル回路5は、そのようなオフセット電圧をキャンセルする回路である。図1に示すオフセットキャンセル回路5は、例えば磁気抵抗素子10aの抵抗値Raが所定温度及び所定磁場の環境下において(R+r)であり、他の磁気抵抗素子10b,10c,10dの抵抗値Rb,Rc,Rdが所定の抵抗値Rである場合のオフセット電圧をキャンセルする回路例を示している。つまり、磁気抵抗素子10aの抵抗値が他の磁気抵抗素子10b,10c,10dの抵抗値よりも大きい場合、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも低くなってオフセット電圧が現れるため、図1のオフセットキャンセル回路5は、第1の中点Aの電位を引き上げるための補償電流Icを生成して第1の中点Aに注入するように構成される。
このオフセットキャンセル回路5は、4つの磁気抵抗素子10a,10b,10c,10dのうちの1つの磁気抵抗素子の近傍位置に配置される第2磁気抵抗素子20と、差動アンプ21と、MOSトランジスタ22と、補償電流生成回路23とを備えて構成される。
第2磁気抵抗素子20は、各磁気抵抗素子10a,10b,10c,10dのそれぞれと特性が等しくなるように構成され、例えば磁気抵抗素子10dの近傍位置において、着磁方向がその磁気抵抗素子10dと同一方向となり、且つ、磁気抵抗素子10dに作用する磁界と同じ磁界が作用するように配置される。すなわち、第2磁気抵抗素子20には、磁気抵抗素子10dに作用する外部磁界と同じ外部磁界がかかる。またバスバー2に電流Iが流れることによって磁気抵抗素子10dに磁界H2が作用するときには、第2磁気抵抗素子20にもそれと同じ磁界H2がかかり、更にはコイル13dから発生する磁界が磁気抵抗素子10dに作用するときには、第2磁気抵抗素子20にもそれと同じ磁界がかかるように配置される。そのため、第2磁気抵抗素子20は、磁気抵抗素子10dと同じ磁界及び温度の環境下で動作するようになる。そして第2磁気抵抗素子20の一端は、差動アンプ21の非反転入力端子と、MOSトランジスタ22とに接続され、他端は第2の電源電圧Vssに接続される。
差動アンプ21は、反転入力端子に基準電圧Vrefが接続されており、非反転入力端子に第2磁気抵抗素子20の一端側のC点が接続される。差動アンプ21の出力端子は、MOSトランジスタ22のゲート端子に接続されており、その出力信号によりMOSトランジスタ22を駆動する。差動アンプ21及びMOSトランジスタ22は、第2磁気抵抗素子20の一端側のC点の電位を基準電圧Vrefで保持する。そしてMOSトランジスタ22は、第2磁気抵抗素子20に対して基準電流Idを出力する。
第2磁気抵抗素子20の抵抗値Reは、所定の抵抗値Rから環境温度や外部から作用する磁界に応じて変化する。そこで環境温度に基づく温度変動係数をKt、外部磁界に基づく磁界変動係数をKfとすると、抵抗値Reは、Re=R・Kt・Kfと表すことができる。よって、MOSトランジスタ22によって第2磁気抵抗素子20に流れる基準電流Idは、次式1によって表される。
上記式1によれば、第2磁気抵抗素子20に流れる基準電流Idは、環境温度や外部磁界に応じた電流となり、第2磁気抵抗素子20の周辺温度や第2磁気抵抗素子20に作用する磁界が変化するとそれに応じて電流値も変化するようになる。
補償電流生成回路23は、MOSトランジスタ22から出力される基準電流Idを任意の倍率でミラーリングしてブリッジ回路3の第1の中点Aに注入する補償電流Icを生成する回路である。図2は、補償電流生成回路23の詳細な回路構成の一例を示す図である。図2に示すように補償電流生成回路23は、基準電流Idをそれぞれ異なる倍率でミラーリングする複数のカレントミラー回路26,27,28,29を備えている。例えば、第1のカレントミラー回路26は、MOSトランジスタ22の1/16のサイズで構成されたMOSトランジスタ31を備えており、基準電流Idの1/16の電流I1を出力する。また第2のカレントミラー回路27は、MOSトランジスタ22の1/8のサイズで構成されたMOSトランジスタ32を備えており、基準電流Idの1/8の電流I2を出力する。また第3のカレントミラー回路28は、MOSトランジスタ22の1/4のサイズで構成されたMOSトランジスタ33を備えており、基準電流Idの1/4の電流I3を出力する。更に第4のカレントミラー回路29は、MOSトランジスタ22の1/2のサイズで構成されたMOSトランジスタ34を備えており、基準電流Idの1/2の電流I4を出力する。そのため、これら複数のカレントミラー回路26〜29から一又は複数の任意のカレントミラー回路を選択することにより、基準電流Idに対して1/16倍〜15/16倍の任意の補償電流Icを生成することができる。尚、本実施形態では4つのカレントミラー回路26,27,28,29を設けた場合を例示しているが、これに限られるものではなく、MOSトランジスタ22に対してサイズ比の異なるMOSトランジスタを更に多く配置してカレントミラー回路の数を増やせば、基準電流Idに対して任意の倍率の補償電流Icを生成することが可能である。
また各カレントミラー回路26,27,28,29には、デコーダー39からの出力信号に応じて個別にオン状態となるMOSトランジスタ35,36,37,38が接続されている。デコーダー39は、不揮発性メモリ40に接続されており、不揮発性メモリ40に書き込まれるオンオフ情報に基づいて各MOSトランジスタ35,36,37,38を個別にオン状態に駆動する。したがって、不揮発性メモリ40に予め複数のカレントミラー回路26,27,28,29から出力される電流I1〜I4を選択する情報を書き込んでおくことにより、補償電流生成回路23は、基準電流Idのα倍の補償電流Icを生成し、その補償電流Icをブリッジ回路3の第1の中点Aに注入することができる。すなわち、オフセットキャンセル回路5によって第1の中点Aに注入される補償電流Icは、次式2によって表される。
すなわち、補償電流Icは、環境温度や外部磁界に応じて変化するようになり、しかも第2磁気抵抗素子20の感度に応じた変化を示す。このような補償電流Icは、ブリッジ回路3を構成する磁気抵抗素子10dに流れる。そのため、磁気抵抗素子10dにおいて補償電流Icに応じた電圧降下が発生し、ブリッジ回路3の第1の中点Aの電位が引き上げられる。ここで、磁気抵抗素子10dの抵抗値Rdは上述のように所定温度及び所定磁場の環境下において所定の抵抗値Rとなるように生成されるが、その抵抗値Rdは第2磁気抵抗素子20と同様に環境温度や外部から作用する磁界に応じて変化する。そして磁気抵抗素子10dの温度変動係数Kt、及び、外部磁界に基づく磁界変動係数Kfは、第2磁気抵抗素子20と等しい。したがって、磁気抵抗素子10dの抵抗値RdをRd=R・Kt・Kfと表すことができるので、補償電流Icによって磁気抵抗素子10dで発生する電位差、すなわち補償電流Icによってキャンセルされるオフセット電圧に相当する電位差Vcは、次式3で表される。
上記のように補償電流Icが第1の中点Aに注入されることによってキャンセルされるオフセット電圧に相当する電位差Vcは、温度変動係数Kt及び磁界変動係数Kfを含まない。そのため、電流検出センサ1の出荷時において、バスバー2に電流を流さない状態で、補償電流Icの値が、磁気抵抗素子10aにおける抵抗値Raのバラツキ(抵抗値r)によって生じるオフセット電圧を打ち消す値となるように予め不揮発性メモリ40に情報を書き込んでおくことにより、出荷後、環境温度や外部磁界が変化した場合であっても、常に抵抗値Raのバラツキによって生じるオフセット電圧を良好にキャンセルすることができるようになる。
ところで、上記においては説明を簡単にするため、ブリッジ回路3を構成する一の磁気抵抗素子10aが他の磁気抵抗素子10b,10c,10dと異なる抵抗値となっている場合を例示した。しかし、実際には4つの磁気抵抗素子10a,10b,10c,10dがそれぞれバラツキを含んでいる。そのため、上述したようにブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも低くなってオフセット電圧が発生するケースとは逆に、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも高くなってオフセット電圧が発生するケースもあり、いずれのケースであってもオフセット電圧をキャンセルできるように構成することが必要である。以下、そのような構成について幾つかの具体例を説明する。
図3は、オフセットキャンセル回路5の具体的な第1構成例を示す図である。尚、図3では、ブリッジ回路3の第1及び第2の中点A,Bに現れる電位差ΔVに基づいてバスバー2に流れる電流Iに応じた出力信号Voutを出力する検出回路4の図示を省略している。
図3に示すオフセットキャンセル回路5は、ブリッジ回路3の2つの中点A,Bのうち、第1の中点Aに接続され、その第1の中点Aに対して補償電流Icを注入する第1オフセットキャンセル回路5aと、第2の中点Bに接続され、その第2の中点Bに対して補償電流Icを注入する第2オフセットキャンセル回路5bとを備えている。
第1オフセットキャンセル回路5aは、ブリッジ回路3を構成する一の磁気抵抗素子10dの近傍位置に配置される第2磁気抵抗素子20aと、差動アンプ21aと、MOSトランジスタ22aと、補償電流生成回路23aと備えており、上述したように環境温度や外部磁界に応じた基準電流Idを第2磁気抵抗素子20aに流し、その基準電流Idのα倍の補償電流Icをブリッジ回路3の第1の中点Aに注入する構成を有している。尚、補償電流生成回路23aの詳細は図2に示したものと同様である。
また第1オフセットキャンセル回路5aは、オンオフ状態を切り替え可能なMOSトランジスタ41a,42aを備えている。これらMOSトランジスタ41a,42aは、例えば補償電流生成回路23aのデコーダー39から出力されるオンオフ信号Saをゲート端子に入力する。そしてMOSトランジスタ41a,42aにオン信号(Lo信号)が入力されるときには、第1オフセットキャンセル回路5aが動作状態となり、第2磁気抵抗素子20aに流れる基準電流Idのα倍の補償電流Icを第1の中点Aに注入し、第1の中点Aの電位を引き上げるように動作する。これに対し、MOSトランジスタ41a,42aにオフ信号(Hi信号)が入力するときには、第1オフセットキャンセル回路5aが非動作状態となり、補償電流Icの注入は行われない。
一方、第2オフセットキャンセル回路5bは、ブリッジ回路3を構成する一の磁気抵抗素子10bの近傍位置に配置される第2磁気抵抗素子20bと、差動アンプ21bと、MOSトランジスタ22bと、補償電流生成回路23bと備えており、上述したように環境温度や外部磁界に応じた基準電流Idを第2磁気抵抗素子20bに流し、その基準電流Idのα倍の補償電流Icをブリッジ回路3の第2の中点Bに注入する構成を有している。尚、補償電流生成回路23bの詳細は図2に示したものと同様である。
また第2オフセットキャンセル回路5bは、オンオフ状態を切り替え可能なMOSトランジスタ41b,42bを備えている。これらMOSトランジスタ41b,42bは、例えば補償電流生成回路23bのデコーダー39から出力されるオンオフ信号Sbをゲート端子に入力する。そしてMOSトランジスタ41b,42bにオン信号(Lo信号)が入力するときには、第2オフセットキャンセル回路5bが動作状態となり、第2磁気抵抗素子20bに流れる基準電流Idのα倍の補償電流Icを第2の中点Bに注入し、第2の中点Bの電位を引き上げるように動作する。これに対し、MOSトランジスタ41b,42bにオフ信号(Hi信号)が入力されるときには、第2オフセットキャンセル回路5bが非動作状態となり、補償電流Icの注入は行われない。
したがって、4つの磁気抵抗素子10a,10b,10c,10dの抵抗値バラツキにより、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも低いオフセット電圧が生じているときには、第1オフセットキャンセル回路5aを動作状態にしてそのオフセット電圧を打ち消すような補償電流Icを第1の中点Aに注入し、第2オフセットキャンセル回路5bを非動作状態とすることにより、そのようなオフセット電圧を良好にキャンセルすることができる。これに対し、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも高いオフセット電圧が生じているときには、第2オフセットキャンセル回路5bを動作状態にしてそのオフセット電圧を打ち消すような補償電流Icを第2の中点Bに注入し、第1オフセットキャンセル回路5aを非動作状態とすることにより、そのようなオフセット電圧を良好にキャンセルすることができる。
次に図4は、オフセットキャンセル回路5の具体的な第2構成例を示す図である。尚、図4でも、ブリッジ回路3の2つの中点A,Bに現れる電位差ΔVに基づいてバスバー2に流れる電流Iに応じた出力信号Voutを出力する検出回路4の図示を省略している。
図4に示すオフセットキャンセル回路5は、ブリッジ回路3を構成する一の磁気抵抗素子10dの近傍位置に配置された第2磁気抵抗素子20に対して環境温度や外部磁界に応じた基準電流Idを流すための差動アンプ21及びMOSトランジスタ22を有し、その基準電流IdをミラーリングするMOSトランジスタ51a,51bを備えている。またオフセットキャンセル回路5は、ブリッジ回路3の2つの中点A,Bのうち、第1の中点Aに接続され、その第1の中点Aに対して補償電流Icを注入する第1オフセットキャンセル回路5cと、その第1の中点Aから補償電流Icを引き込む第2オフセットキャンセル回路5dとを備えている。
第1オフセットキャンセル回路5cは、MOSトランジスタ51aによって生成される基準電流Idのα倍の補償電流Icを生成して第1の中点Aに注入する補償電流生成回路23cを有している。尚、補償電流生成回路23cの詳細は図2に示したものと同様である。また第1オフセットキャンセル回路5cは、オンオフ状態を切り替え可能なMOSトランジスタ52aを備えており、このMOSトランジスタ52aのゲート端子には例えば補償電流生成回路23cのデコーダー39から出力されるオンオフ信号Scが入力する。そしてMOSトランジスタ52aにオン信号(Lo信号)が入力されるときには、第1オフセットキャンセル回路5cが動作状態となり、第2磁気抵抗素子20に流れる基準電流Idのα倍の補償電流Icを第1の中点Aに注入して第1の中点Aの電位を引き上げるように動作する。これに対し、MOSトランジスタ52aにオフ信号(Hi信号)が入力されるときには、第1オフセットキャンセル回路5cが非動作状態となり、第1の中点Aへの補償電流Icの注入は行われない。
一方、第2オフセットキャンセル回路5dは、MOSトランジスタ51bによって生成される基準電流Idのα倍の補償電流Icを生成し、ブリッジ回路3の第1の中点Aからその補償電流Icを引き込む補償電流生成回路23dを有している。図5は、補償電流生成回路23dの詳細な回路構成の一例を示す図である。図5に示すように補償電流生成回路23dは、基準電流Idをそれぞれ異なる倍率でミラーリングする複数のカレントミラー回路26,27,28,29を備えている。例えば、第1のカレントミラー回路26は、MOSトランジスタ51bの1/16のサイズで構成されたMOSトランジスタ61を備えており、基準電流Idの1/16の電流I1を出力する。第2のカレントミラー回路27は、MOSトランジスタ51bの1/8のサイズで構成されたMOSトランジスタ62を備えており、基準電流Idの1/8の電流I2を出力する。第3のカレントミラー回路28は、MOSトランジスタ51bの1/4のサイズで構成されたMOSトランジスタ63を備えており、基準電流Idの1/4の電流I3を出力する。第4のカレントミラー回路29は、MOSトランジスタ51bの1/2のサイズで構成されたMOSトランジスタ64を備えており、基準電流Idの1/2の電流I4を出力する。そのため、これら複数のカレントミラー回路26〜29から一又は複数の任意のカレントミラー回路を選択することにより、基準電流Idに対して1/16倍〜15/16倍の任意の補償電流Icを生成することができる。
また図5に示すように、各カレントミラー回路26,27,28,29には、デコーダー39からの出力信号に応じて個別にオン状態となるMOSトランジスタ65,66,67,68が接続されている。デコーダー39は、不揮発性メモリ40に接続されており、不揮発性メモリ40に書き込まれるオンオフ情報に基づいて各MOSトランジスタ65,66,67,68を個別にオン状態に駆動する。したがって、不揮発性メモリ40に予め複数のカレントミラー回路26,27,28,29から出力される電流I1〜I4を選択する情報を書き込んでおくことにより、補償電流生成回路23dは、基準電流Idのα倍の補償電流Icを生成し、その補償電流Icをブリッジ回路3の第1の中点Aから引き込むことができる。
図4に戻り、第2オフセットキャンセル回路5dは、オンオフ状態を切り替え可能なMOSトランジスタ52bを備えており、このMOSトランジスタ52bのゲート端子には例えば補償電流生成回路23dのデコーダー39から出力されるオンオフ信号Sdが入力される。そしてMOSトランジスタ52bにオン信号(Hi信号)が入力されるときには、第2オフセットキャンセル回路5dが動作状態となり、第2磁気抵抗素子20に流れる基準電流Idのα倍の補償電流Icを第1の中点Aから引き込んで第1の中点Aの電位を引き下げるように動作する。これに対し、MOSトランジスタ52bにオフ信号(Lo信号)が入力されるときには、第2オフセットキャンセル回路5dが非動作状態となり、第1の中点Aから補償電流Icの引き込み動作は行われない。
したがって、4つの磁気抵抗素子10a,10b,10c,10dの抵抗値バラツキにより、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも低いオフセット電圧が生じているときには、第1オフセットキャンセル回路5cを動作状態にしてそのオフセット電圧を打ち消すような補償電流Icを第1の中点Aに注入し、第2オフセットキャンセル回路5dを非動作状態とすることにより、そのようなオフセット電圧を良好にキャンセルすることができる。これに対し、ブリッジ回路3の第1の中点Aの電位が第2の中点Bの電位よりも高いオフセット電圧が生じているときには、第2オフセットキャンセル回路5dを動作状態にしてそのオフセット電圧を打ち消すような補償電流Icを第1の中点Aから引き込み、第1オフセットキャンセル回路5cを非動作状態とすることにより、そのようなオフセット電圧を良好にキャンセルすることができる。
以上のように図3又は図4に示したオフセットキャンセル回路5によれば、ブリッジ回路3を構成する4つの磁気抵抗素子10a,10b,10c,10dの抵抗値のバラツキによってブリッジ回路3の第1及び第2の中点A,Bにどのようなオフセット電圧が生じる場合であっても、そのようなオフセット電圧を良好にキャンセルすることができるようになる。尚、上記図3の構成例では、第1オフセットキャンセル回路5aが第1の中点Aに対して補償電流Icを注入し、第2オフセットキャンセル回路5bが第2の中点Bに対して補償電流Icを注入する場合を例示したが、これに限られるものではなく、例えば図4に示したような構成を採用し、第1オフセットキャンセル回路5aが第1の中点Aから補償電流Icを引き込み、第2オフセットキャンセル回路5bが第2の中点Bから補償電流Icを引き込むようにしても良い。
そして本実施形態の電流検出センサ1は、上記のようなオフセットキャンセル回路5を備えることにより、環境温度や外部磁界が変化しても常にオフセット電圧を良好にキャンセルすることができ、バスバー2に流れる電流Iを常に正確に検出することができるようになる。
また本実施形態の電流検出センサ1は、バスバー2から発生する磁界H1,H2に応じてブリッジ回路3の第1及び第2の2つの中点A,Bに現れる電位差ΔVを検知し、各コイル13a,13b,13c,13dに対してそれら磁界H1,H2を打ち消すような磁界を発生させるコイル電流Icoilを出力することによりバスバー2に流れる電流Iを検出する磁気平衡行方式を採用している。磁気平衡方式は、従来の磁気比例方式とは異なり、ブリッジ回路3を構成する磁気抵抗素子10a,10b,10c,10dのそれぞれには大きな磁界が作用しないので、磁界変化に対して抵抗値が比例して変化するリニアリティの優れた動作領域で各磁気抵抗素子10a,10b,10c,10dを使用することができる。
図6は磁気抵抗素子10a,10b,10c,10dの磁界変化に対する抵抗値変化の特性曲線TCの一例を示す図である。図6に示すように、磁気抵抗素子10a,10b,10c,10dの抵抗値は、一般に外部磁界が作用していないとき所定の抵抗値Rとなり、外部磁界が作用するとその外部磁界に応じて抵抗値が増減し、外部磁界の強度が大きくなると抵抗値変化のリニアリティが低下する。本実施形態のように磁気平衡方式を採用した場合には、バスバー2から発生する磁界H1,H2を打ち消すことができるため、各磁気抵抗素子10a,10b,10c,10dには、周辺環境から作用する外部磁界だけが作用することになる。それ故、各磁気抵抗素子10a,10b,10c,10dを図中斜線で示す動作領域Xだけで動作させることができ、この動作領域Xでは磁界変化に対する抵抗値変化のリニアリティ特性が優れているので、電流検出センサ1の出力信号Voutに対してリニアリティ補正などを行う必要がなくなるという利点もある。
以上、本発明の一実施形態について説明したが、本発明は上述したものに限定されるものではなく、種々の変形例が適用可能である。例えば、上記実施形態では、検出対象である電流Iが流れるバスバー2が略U字状に形成されたものを例示したが、バスバー2は必ずしもU字状であるものに限られない。例えばバスバー2は、直線状に形成されたものであっても構わない。その場合、ブリッジ回路3を構成する4つの磁気抵抗素子10a,10b,10c,10dを直線状のバスバー2の周囲に配置するようにし、そのうちの2つの磁気抵抗素子10a,10bには直線状のバスバー2から発生する一定方向の磁界H1が作用し、他の2つの磁気抵抗素子10c,10dには磁界H1とは逆方向の磁界H2が作用するように配置すれば良い。また検出対象である電流Iが流れる導体は、バスバーに限定されるものでもない。
また上記実施形態では、電流検出センサ1が磁気平衡方式として構成された場合を例示したが、磁気比例方式で電流検出センサ1を構成してもよい。ただし、磁気比例方式を採用する場合は、バスバー2から発生する磁界強度が大きくなると抵抗値変化のリニアリティ特性が低下するため、電流検出センサ1の出力信号に対してリニアリティ補正などを行うことが必要となる。
また上述した電流検出センサ1の構成において、バスバー2を除く、ブリッジ回路3、検出回路4及びオフセットキャンセル回路5のそれぞれは、ひとつの半導体集積回路に形成されるものであっても良いし、製造工程や機能毎に複数の半導体集積回路に分割して形成されるものであっても良い。
1…電流検出センサ、2…バスバー(導体)、3…ブリッジ回路、4…検出回路、5(5a,5b,5c,5d)…オフセットキャンセル回路、10a,10b,10c,10d…磁気抵抗素子(第1磁気抵抗素子)、20(20a,20b)…第2磁気抵抗素子、13a,13b,13c,13d…コイル。
Claims (5)
- 導体に流れる電流を検出する電流検出センサであって、
前記導体の近傍に配置された複数の第1磁気抵抗素子がブリッジ接続されたブリッジ回路と、
前記導体に流れる電流によって発生する磁界により前記ブリッジ回路の2つの中点に発生する電位差に基づいて前記導体に流れる電流を検出する検出回路と、
前記複数の第1磁気抵抗素子のそれぞれと環境温度及び外部磁界に対する抵抗変動係数が等しい第2磁気抵抗素子と、
前記第2磁気抵抗素子に対して環境温度及び外部磁界に応じた基準電流を流し、該基準電流に基づいて前記複数の第1磁気抵抗素子の抵抗値のバラツキを補償するための補償電流を生成し、該補償電流を、前記ブリッジ回路の2つの中点のうちのいずれか一方に注入することにより、又は、2つの中点のうちのいずれか一方から引き込むことにより、前記ブリッジ回路の2つの中点に現れるオフセット電圧を補償するオフセットキャンセル回路と、
を備えることを特徴とする電流検出センサ。 - 前記オフセットキャンセル回路は、前記基準電流をそれぞれ異なる倍率でミラーリングする複数のカレントミラー回路を有し、前記複数のカレントミラー回路のうちから選択した少なくとも1つのカレントミラー回路のミラー電流により前記補償電流を生成することを特徴とする請求項1に記載の電流検出センサ。
- 前記オフセットキャンセル回路は、
前記ブリッジ回路の2つの中点のうち、第1の中点に接続され、前記第1の中点に対して前記補償電流の注入又は引き込みを行う第1オフセットキャンセル回路と、
前記ブリッジ回路の2つの中点のうち、前記第1の中点とは異なる第2の中点に接続され、前記第2の中点に対して前記補償電流の注入又は引き込みを行う第2オフセットキャンセル回路と、
を有し、
前記第1オフセットキャンセル回路と前記第2オフセットキャンセル回路とのいずれか一方を動作させることを特徴とする請求項1又は2に記載の電流検出センサ。 - 前記オフセットキャンセル回路は、
前記ブリッジ回路の2つの中点のうち、第1の中点に接続され、前記第1の中点に対して前記補償電流を注入する第1オフセットキャンセル回路と、
前記第1の中点に接続され、前記第1の中点から前記補償電流を引き込む第2オフセットキャンセル回路と、
を有し、
前記第1オフセットキャンセル回路と前記第2オフセットキャンセル回路とのいずれか一方を動作させることを特徴とする請求項1又は2に記載の電流検出センサ。 - 前記検出回路は、前記複数の第1磁気抵抗素子のそれぞれの近傍位置に配置された複数のコイルを有し、前記複数のコイルに対して前記電位差を打ち消すコイル電流を出力し、該コイル電流に応じた信号を前記導体に流れる電流に応じた信号として出力することを特徴とする請求項1乃至4のいずれかに記載の電流検出センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151320A JP2015021881A (ja) | 2013-07-22 | 2013-07-22 | 電流検出センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151320A JP2015021881A (ja) | 2013-07-22 | 2013-07-22 | 電流検出センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015021881A true JP2015021881A (ja) | 2015-02-02 |
Family
ID=52486447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151320A Pending JP2015021881A (ja) | 2013-07-22 | 2013-07-22 | 電流検出センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015021881A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101827284B1 (ko) | 2017-01-13 | 2018-02-08 | 국방과학연구소 | 이미터 전류의 불균일도를 개선할 수 있는 적외선 영상 투사기용 신호입력회로 |
KR20210037388A (ko) * | 2019-09-27 | 2021-04-06 | 국방과학연구소 | 이중 전류 복사 구조를 통해 픽셀간 전류 불균일도를 개선한 신호 입력 회로 |
-
2013
- 2013-07-22 JP JP2013151320A patent/JP2015021881A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101827284B1 (ko) | 2017-01-13 | 2018-02-08 | 국방과학연구소 | 이미터 전류의 불균일도를 개선할 수 있는 적외선 영상 투사기용 신호입력회로 |
KR20210037388A (ko) * | 2019-09-27 | 2021-04-06 | 국방과학연구소 | 이중 전류 복사 구조를 통해 픽셀간 전류 불균일도를 개선한 신호 입력 회로 |
KR102277423B1 (ko) | 2019-09-27 | 2021-07-14 | 국방과학연구소 | 이중 전류 복사 구조를 통해 픽셀간 전류 불균일도를 개선한 신호 입력 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9202543B2 (en) | System and methods using a multiplexed reference for sense amplifiers | |
JP5060871B2 (ja) | 可変分圧回路及び磁気センサ回路 | |
US8957676B2 (en) | Magnetic field sensor having a control node to receive a control signal to adjust a threshold | |
JP6180752B2 (ja) | センサ装置 | |
US10571296B2 (en) | Circuit, method and sensor for obtaining information on a physical quantity | |
JP2021014986A (ja) | 電流センサ及び電流センサの製造方法 | |
JP6070460B2 (ja) | 電流検知回路及びそれを備えた磁気検出装置 | |
US20170213584A1 (en) | Sense amplifier | |
JP2015021881A (ja) | 電流検出センサ | |
US20200300943A1 (en) | Magnetic field sensing device | |
TWI668964B (zh) | 比較電路以及感測裝置 | |
TWI633319B (zh) | 磁場感測裝置及感測方法 | |
JP2012109948A (ja) | ヒシテリシス装置 | |
JP5891516B2 (ja) | 電流センサ | |
KR100676212B1 (ko) | 홀 센서 구동회로 및 그 구동회로에 의한 포인팅 장치 | |
US10436857B2 (en) | Magnetic field sensing apparatus and sensing method thereof | |
JP2015177205A (ja) | オフセットキャンセル回路 | |
JP2016142652A (ja) | 電力センサー | |
JP2016115240A (ja) | 乗算回路及びそれを備えた電力センサー | |
JP2017078896A (ja) | 電流源回路及び検出回路 | |
JP4762720B2 (ja) | 磁気半導体記憶装置の読出し回路 | |
JP6171526B2 (ja) | 磁界検出装置および電流センサ | |
JP5417968B2 (ja) | 被検出体の検出方法 | |
JP6346045B2 (ja) | 磁場センサ | |
JP2015212643A (ja) | コイル駆動回路 |