JP2015019362A

JP2015019362A - 周期信号発生装置

Info

Publication number: JP2015019362A
Application number: JP2014137750A
Authority: JP
Inventors: ホアンホアンチョン; Huanhuan Chon; シャチヌジュ; Shating Ju
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2013-07-08
Filing date: 2014-07-03
Publication date: 2015-01-29
Also published as: CN104282328A

Abstract

【課題】微小振幅発振基準電圧発生ユニット、コンパレータユニット、整波遅延ユニットを含む微小振幅発振信号の出力に用いる周期信号発生装置を提供する。
【解決手段】微小振幅発振基準電圧発生ユニットは微小振幅発振下限基準電圧及び微小振幅発振上限基準電圧を出力し、微小振幅発振下限基準電圧及び微小振幅発振上限基準電圧が同時に論理低レベルまたは同時に論理高レベルになるように、その間の電圧差の絶対値を十分に小さくし、コンパレータユニットの一方の入力端子は微小振幅発振基準電圧発生ユニットの出力端子と接続し、他方の入力端子は微小振幅発振信号と接続し、整波遅延ユニットの入力端子はコンパレータユニットの出力端子と接続して、微小振幅発振信号を出力し、その中で、微小振幅発振信号は微小振幅発振下限基準電圧と微小振幅発振上限基準電圧間で周期的に発振する。
【選択図】図４

Description

本発明は微小振幅発振信号の出力に用いる周期信号発生装置に関するもので、特に遅延時間を調節できる遅延装置に応用する周期信号発生装置に関するものである。

例を挙げると、図1に示すように、従来技術では、六個のピンを有するチップの中のDOUTピンの電圧ジャンプに遅延時間を調節できる遅延を行う必要がある場合、伝統的なやり方はピンを一つ増やすことで遅延コンデンサをチップに接続していた。これは従来技術の遅延装置の発振信号が低レベルと高レベルの間で周期的に変化する周期信号であるからであり、即ち発振信号は遅延が来る前に低レベルまたは高レベルを維持することができず（本発明の低レベルと高レベルはデジタル論理回路での低レベルと高レベルを指し、さらに低レベルは0〜0.25Vとし、高レベルは3.5〜5Vとする）、そのため図2に示すように、遅延信号はDOUTピンの電圧ジャンプを制御できない。そのため、二つの異なる信号がそれぞれDOUTピンの電圧ジャンプを制御し、DOUTピンの電圧ジャンプに遅延時間を調節できる遅延を行う必要がある。ピンを一つ増やす必要があるため、6ピンチップパッケージを8ピンチップパッケージに変更してこのような新しい7ピン回路に適応する必要があり、同時にチップ内部回路を改造して新しい8ピンチップに適応する必要がある。そのために、調節できる遅延時間は実現できるが、パッケージコストが増加することになる。

本発明は従来技術の中で、目標信号に遅延時間を調節できる遅延を行う必要がある場合、既存回路にピンを一つ多くして遅延器に接続する必要があり、多くしたこのピンのためにさらに値段が高いピンに交換しなければならないのを解決することを目的とする。また、既存回路の回路構造も相応の修正をして接続する遅延器に合わせる必要がある。これは時間を消耗するだけでなく、コストを大幅に上昇させることになる。

本発明は微小振幅発振基準電圧発生ユニット、コンパレータユニット、整波遅延ユニットを含む微小振幅発振信号の出力に用いる周期信号発生装置を提供している。微小振幅発振基準電圧発生ユニットは微小振幅発振下限基準電圧と微小振幅発振上限基準電圧を出力し、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧の電圧差の絶対値が十分に小さいことにより、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧が同時に論理低レベルまたは同時に論理高レベルになり、コンパレータユニットの一方の入力端子は微小振幅発振基準電圧発生ユニットの出力端子と接続し、コンパレータユニットの他方の入力端子は微小振幅発振信号と接続し、整波遅延ユニットの入力端子はコンパレータユニットの出力端子と接続し、整波遅延ユニットの出力端子は周期信号発生装置の出力端子として、微小振幅発振信号の出力に用い、その中で、微小振幅発振信号は微小振幅発振下限基準電圧と微小振幅発振上限基準電圧間で周期的に発振する。

微小振幅発振基準電圧発生ユニットは、微小振幅発振下限基準電圧を発生するのに用いる微小振幅発振下限基準電圧源、そして微小振幅発振上限基準電圧を発生するのに用いる微小振幅発振上限基準電圧源を含み、さらにコンパレータユニットがコンパレータとなり、コンパレータのソース端子は微小振幅発振上限基準電圧源と接続し、コンパレータユニットは微小振幅発振下限基準電圧と微小振幅発振信号の電圧の電圧比較結果を出力する。その中で、微小振幅発振上限基準電圧源が周期信号発生装置に電力を供給する電源となり、微小振幅発振上限基準電圧が電源の電圧となる。

整波遅延ユニットは、入力端子が整波遅延ユニットの入力端子としてコンパレータの出力端子と接続し、固定遅延の発生に用いる固定遅延分岐回路、入力端子が固定遅延分岐回路の出力端子と接続し、固定遅延分岐回路が出力する信号を整波し、整波後の信号を出力するのに用いる整波分岐回路、そして、入力端子が整波分岐回路の出力端子と接続し、出力端子が整波遅延ユニットの出力端子として、可変遅延を発生し、かつ微小振幅発振信号を出力するのに用いる可変遅延分岐回路を含む。

固定遅延分岐回路は、入力端子が固定遅延分岐回路の入力端子としてコンパレータの出力端子と接続し、出力端子が固定遅延分岐回路の出力端子として、第一反転結果を出力するのに用いる第一インバータ、第一電流源を経由して、第一インバータのソース端子が微小振幅発振上限基準電圧源と接続する第一電流源、そして一方の端子が第一コンパレータの出力端子と接続し、他方の端子を接地する固定遅延コンデンサを含む。その中で、第一インバータはN個のインバータが直列接続して形成し、かつＮは1以上の奇数とする。

整波分岐回路は、入力端子が整波分岐回路の入力端子として固定遅延分岐回路の出力端子と接続し、第二反転結果を出力するのに用いる第二インバータ、そして入力端子が第二インバータの出力端子と接続し、第三反転結果を出力し、出力端子が整波分岐回路の出力端子とする第三インバータを含む。その中で、第二インバータと第三インバータはそれぞれP、Q個のインバータが直列接続して形成し、かつP、Qはそれぞれ1以上の奇数とする。

可変遅延分岐回路は、第二電流源、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が微小振幅発振上限基準電圧源と接続し、ドレイン電極が微小振幅発振信号と接続する第一遅延スイッチ、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が第二電流源を経由して接地面と接続し、ドレイン電極が微小振幅発振信号と接続する第二遅延スイッチ、そして一方の端子が微小振幅発振上限基準電圧源と接続し、他方の端子が微小振幅発振信号と接続する可変遅延コンデンサを含む。その中で、可変遅延コンデンサが微小振幅発振上限基準電圧源と微小振幅発振信号の間に着脱可能に接続される。

本発明は以下のステップを実行する周期信号発生装置を提供する。

微小振幅発振信号の電圧が微小振幅発振下限基準電圧を下回るまで下降した時に開始し、コンパレータが第一インバータまで高レベルを出力し、第一インバータの出力が低レベルにジャンプし、それから第一電流源が固定遅延コンデンサを充電し、第一インバータの出力は低レベルから徐々に上昇し、このとき第二インバータは高レベルを出力し、第三インバータは低レベルを出力し、かつ第一遅延スイッチの通電、第二遅延スイッチの切断を制御し、微小振幅発振信号の電圧は第一遅延スイッチが通電しているとき微小振幅発振上限基準電圧に突然変化し、かつ微小振幅発振上限基準電圧で維持され、固定遅延コンデンサの電圧は第一電流源が充電して徐々に上昇し、第二コンパレータのしきい値電圧まで達したときに終了する固定遅延発生ステップ、
固定遅延発生ステップの終了と同時に開始し、このとき、第二インバータは低レベルを出力し、第三インバータは高レベルを出力し、かつ第一遅延スイッチの切断、第二遅延スイッチの通電を制御し、可変遅延コンデンサは第二遅延スイッチと第二電流源を経由して緩やかに放電し、微小振幅発振信号の電圧は微小振幅発振上限基準電圧から緩やかに下降し、微小振幅発振信号の電圧が微小振幅発振下限基準電圧を下回るまで緩やかに下降したときに終了する第一可変遅延発生ステップ、及び
第一可変遅延発生ステップの終了と同時に、固定遅延発生ステップが開始し、それから固定遅延発生ステップと第一可変遅延発生ステップを反復循環し、微小振幅発振信号を発生するステップである。

その中で、第一遅延スイッチはPチャンネル型MOSトランジスタであり、第二遅延スイッチはNチャンネル型MOSトランジスタである。

本発明は周期信号発生装置を提供し、該周期信号発生装置では、微小振幅発振基準電圧発生ユニットはデュアル・スレッショルド基準電圧源であり、デュアル・スレッショルド基準電圧源の入力端子から入力する信号に基づいて微小振幅発振下限基準電圧または微小振幅発振上限基準電圧の出力を制御するのに用いる。コンパレータユニットが、出力端子がデュアル・スレッショルド基準電圧源の入力端子と接続する第一インバータ、そして入力オフセット電圧が調整可能で、出力端子がコンパレータユニットの出力端子として第一コンバータの入力端子と接続し、一つの入力端子がコンパレータユニットの一つの入力端子としてデュアル・スレッショルド基準電圧源の出力端子と接続し、もう一つの入力端子がコンパレータユニットのもう一つの入力端子として微小振幅発振信号と接続するコンパレータ分岐回路を含む。その中で、第一インバータはM個のインバータが直列接続して形成し、かつMは1以上の奇数とする。

整波遅延ユニットは、入力端子がコンパレータユニットの出力端子と接続し、コンパレータユニットが出力する信号を整波し、整波後の信号を出力するのに用いる整波分岐回路、そして入力端子が整波分岐回路の出力端子と接続し、出力端子が整波遅延ユニットの出力端子として、可変遅延を発生し、かつ微小振幅発振信号を出力するのに用いる可変遅延分岐回路を含む。

コンパレータ分岐回路は、「＋」入力端子がコンパレータ分岐回路の一つの入力端子としてデュアル・スレッショルド基準電圧源の出力端子と接続し、出力端子がコンパレータ分岐回路の出力端子とするコンパレータ、固定端子が微小振幅発振信号と接続し、一つの可動端子がコンパレータの「−」端子と接続する単極双投スイッチ、一方の端子がコンパレータの「−」端子と接続し、他方の端子が単極双投スイッチのもう一つの可動端子と接続する入力オフセット電圧分岐回路、一方の端子がコンパレータの出力端子と接続する第四抵抗、一方の端子が第四抵抗の他方の端子と接続し、他方の端子を接地する第一コンデンサ、入力端子が第四抵抗と第一コンデンサの接続点と接続する第二インバータ、そして入力端子が第二インバータの出力端子と接続し、出力端子が単極双投スイッチの制御端子と接続し、単極双投スイッチは第三インバータの出力に基づいて単極双投スイッチの一方の可動端子または単極双投スイッチの他方の可動端子に接続されるように制御する第三インバータを含む。その中で、第二インバータと第三インバータはそれぞれS、R個のインバータが直列接続して形成し、かつS、Rはそれぞれ1以上の奇数とする。

整波分岐回路は、入力端子を整波分岐回路の入力端子とし、出力端子を整波分岐回路の出力端子とする第四インバータを含む。その中で、第四インバータはW個のインバータが直列接続して形成し、かつWは1以上の奇数とする。

可変遅延分岐回路は、第二電流源、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が電源と接続し、ドレイン電極が微小振幅発振信号と接続する第一遅延スイッチ、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が第二電流源を経由して接地面と接続し、ドレイン電極が微小振幅発振信号と接続する第二遅延スイッチ、そして一方の端子が電源と接続し、他方の端子が微小振幅発振信号と接続する可変遅延コンデンサを含む。その中で、可変遅延コンデンサが電源と微小振幅発振信号の間に着脱可能に接続される。

本発明が提供する周期信号発生装置は第二可変遅延発生ステップを実行する。第二可変遅延発生ステップは第一遅延サブステップと第二遅延サブステップを含む。

微小振幅発振信号の電圧が微小振幅発振下限基準電圧を下回るまで下降した時、第一遅延サブステップが開始し、このとき、単極双投スイッチの一つの可動端子はコンパレータの「−」端子に接続され、コンパレータは高レベルを出力し、このとき、一つの面では、第一コンバータがデュアル・スレッショルド基準電圧源まで低レベルを出力し、それによってデュアル・スレッショルド基準電圧源が微小振幅発振上限基準電圧の出力を制御し、一つの面では第一コンデンサは第四抵抗を経由して充電し、第四抵抗と第一コンデンサの接続点の電圧を上昇させ、第四抵抗と第一コンデンサの接続点の電圧が第二インバータのしきい値電圧よりも高くなる前、第二インバータは高レベルを出力し、第三インバータは低レベルを出力し、それによって単極双投スイッチの一つの可動端子がコンパレータの「−」端子に接続されるように制御し、第一コンデンサが、第四抵抗と第一コンデンサの接続点の電圧が第二インバータのしきい値電圧よりも高くなるまで充電した後、第二インバータは低レベルを出力し、第三インバータは高レベルを出力し、それによって単極双投スイッチのもう一つの可動端子が入力オフセット電圧分岐回路を経由してコンパレータの「−」端子に接続されるように制御し、また入力オフセット電圧分岐回路のスイッチが入る前に、デュアル・スレッショルド基準電圧源が微小振幅発振上限基準電圧の出力を終え、別の面では、第四インバータは低レベルを出力し、それによって前記第一遅延スイッチの通電、前記第二遅延スイッチの切断を制御し、微小振幅発振信号の電圧を上昇させる。

微小振幅発振信号の電圧が微小振幅発振上限基準電圧まで上昇した後、第一遅延サブステップが終了し、第二遅延サブステップが開始し、コンパレータは低レベルを出力する。このとき、一つの面では、コンパレータがデュアル・スレッショルド基準源まで高レベルを出力し、それによってデュアル・スレッショルド基準電圧源が微小振幅発振下限基準電圧の出力を制御し、一つの面では、第一コンデンサが第四抵抗を経由して放電し、第四抵抗と前記第一コンデンサの接続点の電圧を下降させ、第四抵抗と第一コンデンサの接続点の電圧が第二インバータのしきい値電圧よりも低くなる前、第二インバータは低レベルを出力し、第三インバータは高レベルを出力し、それによって単極双投スイッチのもう一つの可動端子が入力オフセット電圧分岐回路を経由してコンパレータの「−」端子に接続されるように制御し、第四抵抗と第一コンデンサの接続点の電圧が第二インバータのしきい値電圧よりも低くなった後、第二インバータは高レベルを出力し、第三インバータは低レベルを出力し、それによって単極双投スイッチの一つの可動端子が前記コンパレータの「−」端子に接続されるように制御し、また入力オフセット電圧分岐回路が切断される前に、デュアル・スレッショルド基準電圧源が微小振幅発振下限基準電圧の出力を終え、別の面では、第四インバータは高レベルを出力し、それによって第一遅延スイッチの切断、第二遅延スイッチの通電を制御し、可変遅延コンデンサが第二遅延スイッチと第二電流源を経由して放電し、微小振幅発振信号の電圧が下降し始め、微小振幅発振信号の電圧が微小振幅発振下限基準電圧を下回るまで下降したとき、第二遅延サブステップが終了し、第一遅延サブステップが再度開始する。

それから、第一遅延サブステップと第二遅延サブステップを交互に実行し、それによって微小振幅発振信号を発生する。

その中で、第一遅延スイッチはPチャンネル型MOSトランジスタであり、かつ第二遅延スイッチはNチャンネル型MOSトランジスタである。

デュアル・スレッショルド基準電圧源は、第一抵抗、第二抵抗、第一電界効果トランジスタ、第三抵抗、デュアル・スレッショルド基準電圧源スイッチ、増幅器及び直流電圧源を含み、第一抵抗と第二抵抗が直列回路を構成し、直列回路の第一抵抗に近い一方の端子が周期信号発生装置に電力を供給する電源と接続し、直列回路の第二抵抗に近い他方の端子が第一電界効果トランジスタのドレイン電極と接続し、第一電界効果トランジスタのソース電極が第三抵抗の一方の端子と接続し、第三抵抗の他方の端子を接地し、第一電界効果トランジスタのゲート電極が増幅器の出力端子と接続し、増幅器の「＋」入力端子が直流電圧源の正極と接続し、直流電圧源の負極を接地し、増幅器の「−」を接地し、デュアル・スレッショルド基準電圧源スイッチのゲート電極が第一インバータの出力端子と接続し、デュアル・スレッショルド基準電圧源スイッチのソース電極が電源と接続し、デュアル・スレッショルド基準電圧源スイッチのドレイン電極が第一抵抗と第二抵抗の接続点と接続し、第二抵抗と第一電界効果トランジスタのドレイン電極の接続点がデュアル・スレッショルド基準電圧源の出力端子としてコンパレータ分岐回路の一つの入力端子と接続する。

その中で、第一電界効果トランジスタはNチャンネル型MOSトランジスタであり、かつデュアル・スレッショルド基準電圧源スイッチはPチャンネル型MOSトランジスタである。

デュアル・スレッショルド基準電圧源は、入力端子が第一インバータの出力端子と接続する第五インバータ、第一外部割り込み入力端子が第一インバータの出力端子と接続し、第二外部割り込み入力端子が第五インバータの出力端子と接続し、メモリユニット内に2進法のデジタル形式で微小振幅発振下限基準電圧と微小振幅発振上限基準電圧の値を記憶するマイクロコンピュータ、そして入力端子がマイクロコンピュータの出力端子と接続し、出力端子がデュアル・スレッショルド基準電圧源の出力端子とするデジタルアナログコンバータを含む。その中で、マイクロコンピュータが第一外部割り込み入力端子の割り込みに応答するとき、マイクロコンピュータは微小振幅発振下限基準電圧の値の2進法データをデジタルアナログコンバータに出力し、デジタルアナログコンバータは微小振幅発振下限基準電圧の値の2進法データを微小振幅発振下限基準電圧の値に変換して前記コンパレータユニットに出力し、マイクロコンピュータが前記第二外部割り込み入力端子の割り込みに応答するとき、マイクロコンピュータは微小振幅発振上限基準電圧の値の2進法データをデジタルアナログコンバータに出力し、デジタルアナログコンバータは微小振幅発振上限基準電圧の値の2進法データを微小振幅発振上限基準電圧の値に変換してコンパレータユニットに出力する。

本発明が提供する周期信号発生装置が発生する周期信号は、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧の間で周期的に発振し、本発明内の微小振幅発振下限基準電圧と微小振幅発振上限基準電圧の間の差がとても小さいため、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧はいずれも低レベルまたは高レベルになる。即ち本発明が提供する周期信号発生装置が発生する周期信号は発振中終始高レベルまたは低レベルを保持している。本発明の周期信号発生装置を使用した遅延装置は予定外のピンを増やす必要がなく、既存回路に本発明の周期信号発生装置を使用した遅延装置を加え、直接遅延コンデンサを目標信号に接続することで、DOUTピンの電圧ジャンプを制御する制御信号を遅延信号と複合して一つの複合信号とする。それによって、外部接続遅延コンデンサを交換することで目標信号の電圧ジャンプに遅延時間を調整できる遅延を行うことができるだけでなく、精確な遅延時間を実現できる。

従来技術の可変遅延コンデンサを接続後のチップピンの略図である。従来技術の各信号の整合の略図である。本発明の可変遅延コンデンサを接続後のチップピンの略図である。本発明の周期信号発生装置の例示ブロック図である。本発明の第一実施例の例示ブロック図である。本発明の第一実施例の回路図である。本発明の第一実施例の出力するDOUT信号のオシログラフである。本発明の第一実施例のDOUT電圧、微小振幅発振下限基準電圧、電圧コンパレータ出力電圧、第一インバータ出力電圧、第二インバータ出力電圧、第三インバータ出力電圧の時間とともに変化するシミュレーション波形である。本発明の第二実施例の例示ブロック図である。本発明の第二実施例の回路図である。本発明の第二実施例の出力するDOUT信号のオシログラフである。本発明の第二実施例の出力するDOUT信号のオシログラフの局部を拡大したオシログラフである。本発明の第三実施例の回路図である。本発明の変形例の例示ブロック図である本発明の変形例の回路図である。本発明の変形例のDOUT信号と論理信号Xのオシログラフである。

以下、図面を参考にして本発明を実施するための形態を詳しく説明していく。

図3は本発明の可変遅延コンデンサを接続後のチップピンの略図である。図3に示すように、可変遅延コンデンサC2がDOUTと電源VDDの間に接続され、それによって図1に示すCTTピンを省く。

図4は本発明の周期信号発生装置の例示ブロック図である。図4に示すように、本発明の周期信号発生装置は、微小振幅発振基準電圧発生ユニット、コンパレータユニット、整波遅延ユニットを含む。微小振幅発振基準電圧発生ユニットは微小振幅発振下限基準電圧と微小振幅発振上限基準電圧を出力し、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧の電圧差の絶対値が十分に小さいことにより、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧が同時に論理低レベルまたは同時に論理高レベルになり、コンパレータユニットの一方の入力端子は微小振幅発振基準電圧発生ユニットの出力端子と接続し、コンパレータユニットの他方の入力端子は微小振幅発振信号と接続し、整波遅延ユニットの入力端子はコンパレータユニットの出力端子と接続し、整波遅延ユニットの出力端子は周期信号発生装置の出力端子として、微小振幅発振信号の出力に用い、その中で、微小振幅発振信号は微小振幅発振下限基準電圧と微小振幅発振上限基準電圧間で周期的に発振する。

＜第一実施例＞
図5、図6、図7と図8はそれぞれ本発明の第一実施例の例示ブロック図、回路図、出力するDOUT信号のオシログラフ、DOUT電圧、微小振幅発振下限基準電圧、電圧コンパレータ出力電圧、第一インバータ出力電圧、第二インバータ出力電圧、第三インバータ出力電圧の時間とともに変化するシミュレーション波形である。以下、図5、図6、図7と図8を参考に本発明の第一実施例を詳しく説明する。

図5に示すように、本発明の第一実施例では、周期信号発生装置では、微小振幅発振基準電圧発生ユニットは、微小振幅発振下限基準電圧を発生するのに用いる微小振幅発振下限基準電圧源、そして微小振幅発振上限基準電圧を発生するのに用いる微小振幅発振上限基準電圧源を含む。本実施例では、微小振幅発振上限基準電圧は電源電圧VDDである。さらにコンパレータユニットが折り畳み式コンパレータであり、該折り畳み式コンパレータのソース端子は微小振幅発振上限基準電圧源と接続し、該折り畳み式コンパレータは微小振幅発振下限基準電圧と微小振幅発振信号の電圧の電圧比較結果を出力する。その中で、微小振幅発振上限基準電圧源が周期信号発生装置に電力を供給する電源となり、微小振幅発振上限基準電圧が電源の電圧となる。整波遅延ユニットは、入力端子が整波遅延ユニットの入力端子としてコンパレータの出力端子と接続し、固定遅延の発生に用いる固定遅延分岐回路、入力端子が固定遅延分岐回路の出力端子と接続し、固定遅延分岐回路が出力する信号を整波し、整波後の信号を出力するのに用いる整波分岐回路、そして、入力端子が整波分岐回路の出力端子と接続し、出力端子が整波遅延ユニットの出力端子として、可変遅延を発生し、かつ微小振幅発振信号を出力するのに用いる可変遅延分岐回路を含む。本発明の第一実施例では、遅延起動及び停止回路が起動/停止信号を微小振幅発振基準電圧発生ユニット、折り畳み式コンパレータとフィードバックカウンタに出力する。遅延開始時、遅延起動及び停止回路は高レベルを起動/停止信号として出力する。それから、周期信号発生装置は微小振幅発振信号を発生し始める。同時に折り畳み式コンパレータはフィードバック回数カウンタに出力し、フィードバック回数カウンタのカウントに1をプラスする。本発明の既定のカウント回数は300回である。フィードバック回数カウンタのカウントに1をプラス後まだ300回に達しない場合、遅延起動及び停止回路はフィードバック回数カウンタの出力を受信して高レベルを起動/停止信号として出力し、フィードバック停止回路はフィードバック回数カウンタの出力を受信して切断状態を保つ。それから、周期信号発生装置は単位微小振幅発振を再度発生し、フィードバック回数カウンタのカウントに1をプラスする。以上の過程をフィードバック回数カウンタのカウントに1をプラス後300回に達するまで繰り返し行う。このとき、フィードバック停止回路はフィードバック回数カウンタの出力を受信して通電し、フィードバック停止回路が出力した信号は微小振幅発振信号と複合し、それによって微小振幅発振信号のレベルをジャンプさせる。

図6の示すように、本発明第一実施例の回路図である。本発明実施例の遅延装置では、固定遅延分岐回路は、入力端子が固定遅延分岐回路の入力端子としてコンパレータの出力端子と接続し、出力端子が固定遅延分岐回路の出力端子として、第一反転結果を出力するのに用いる第一インバータ、第一電流源を経由して、第一インバータのソース端子が該遅延装置に電力を供給する電源と接続する第一電流源、一方の端子が第一コンパレータの出力端子と接続し、他方の端子を接地する固定遅延コンデンサを含む。その中で、第一インバータはN個のインバータが直列接続して形成し、かつＮは1以上の奇数とする。整波分岐回路は、入力端子が整波分岐回路の入力端子として固定遅延分岐回路の出力端子と接続し、第二反転結果を出力するのに用いる第二インバータ、入力端子が第二インバータの出力端子と接続し、第三反転結果を出力し、出力端子が整波分岐回路の出力端子とする第三インバータを含む。その中で、第二インバータと第三インバータはそれぞれP、Q個のインバータが直列接続して形成し、かつP、Qはそれぞれ1以上の奇数とする。可変遅延分岐回路は、第二電流源、Pチャンネル型MOSトランジスタであり、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が微小振幅発振上限基準電圧源と接続し、ドレイン電極が微小振幅発振信号と接続する第一遅延スイッチP1、Nチャンネル型MOSトランジスタであり、ゲート電極が整波分岐回路の出力端子と接続し、ソース電極が第二電流源を経由して接地面と接続し、ドレイン電極が微小振幅発振信号と接続する第二遅延スイッチN1、そして一方の端子が微小振幅発振上限基準電圧源と接続し、他方の端子が微小振幅発振信号と接続する可変遅延コンデンサC2を含む。その中で、可変遅延コンデンサC2が微小振幅発振上限基準電圧源と微小振幅発振信号の間に着脱可能に接続される。

以下、図6、7、8を参考に、本発明第一実施例の遅延装置の動作原理を詳しく説明する。

DOUTが高レベルから低レベルに変化する必要のあるとき、遅延起動及び停止回路はリチウム電池保護回路の制御を受けて高レベルを出力し、それから、微小振幅発振基準電圧発生ユニット、折り畳み式コンパレータとフィードバック回数カウンタは動作を始める。発明では、電源VDDの電圧値VDD≒3.6Vとする。本実施例では、微小振幅発振上限基準電圧は電源電圧VDDとし、微小振幅発振下限基準電圧VREFはVDD-60mV≒3.54Vとする。

このとき、DOUTの電圧はVDDであり、基準電圧VREFよりも高く、そのため、電圧コンパレータCMPは第一インバータとカウンタにまで低レベルを出力し、またフィードバック回数カウンタはまだ発動しない。それから第一インバータが第二インバータに高レベルを出力し、第二インバータが第三インバータに低レベルを出力し、第三インバータがそれぞれ第一遅延スイッチP1と第二遅延スイッチN1のゲート電極に高レベルを出力する。そのため、第一遅延スイッチP1は切断し、第二遅延スイッチN1は通電する。それから可変遅延コンデンサC2は第二遅延スイッチN1と第二電流源IS2を経由して緩やかに放電するため、DOUTの電圧はVDDからゆっくりと下降する。

DOUTの電圧がVDDから基準電圧VREFを下回るまで下降したとき、固定遅延t1が開始し、即ち固定遅延発生ステップが始まり、折り畳み式コンパレータは第一インバータとフィードバック回数カウンタにまで高レベルを出力し、第一インバータの出力は低レベルにジャンプし、またフィードバック回数カウンタが一回発動し、カウントがNからN+1に変わる。カウンタのカウントN+1が既定回数300回に達していない場合、フィードバック回数カウンタはフィードバック停止回路スイッチにまで低レベルを出力し、該フィードバック停止回路スイッチは切断状態を保持する。それから、第一電流源IS1は前記固定遅延コンデンサC1を受電し、第一インバータの出力は低レベルから徐々に上昇し、このとき、第二インバータが第三インバータにまで高レベルを出力し、第三インバータはそれぞれ第一遅延スイッチP1と第二遅延スイッチN1のゲート電極に低レベルを出力する。そのため、第一遅延スイッチP1は通電し、第二遅延スイッチN1は切断する。DOUTの電圧は第一遅延スイッチP1が通電しているとき、VDDに突然変化し、VDDで維持する。

固定遅延コンデンサC1は第一電流源IS1が充電し、第二インバータNMOSトランジスタのしきい値電圧VthNにまで上昇したとき、固定遅延t1は終了し、第一可変遅延t2が開始する。即ち固定遅延発生ステップが終了し、かつ第一可変遅延ステップが開始する。また固定遅延t1=C1×VthN/IS1である。本発明では、遅延時間の設定は300msである。フォードバック回数カウンタの既定回数は300回であるため、単位遅延時間は1msとする。C1=2pF、IS1≒10nA、VthN≒1Vであるため、固定遅延t1=C1×VthN/IS1≒200usである。第二インバータは第三インバータまで低レベルを出力し、第三インバータはそれぞれ第一遅延スイッチP1と第二遅延スイッチN1のゲート電極に高レベルを出力する。そのため、第一遅延スイッチP1は切断し、第二遅延スイッチN1は通電する。可変遅延コンデンサC2は第二遅延スイッチN1と第二電流源IS2を経由して緩やかに放電するため、DOUTはVDDからゆっくりと下降する。

DOUTがVDDから基準電圧VREFを下回るまでゆっくり下降したとき、第一可変遅延t2は終了し、固定遅延t1が開始する。即ち第一可変遅延発生ステップは終了し、かつ固定遅延発生ステップが開始する。本実施例では、c2=0.2uF、IS2≒6uAであるため、可変遅延t2=C2×（VDD-VREF）/IS2≒1msである。単位遅延時間tunit=t1+t2≒1msとする。それから、固定遅延発生ステップと第一可変遅延発生ステップをフィードバック回数カウンタのカウントN+1が既定値300回に達するまで交互に繰り返し循環し、フィードバック回数カウンタはフィードバック停止回路スイッチにまで高レベルを出力し、フィードバック停止回路スイッチN2は通電し、それから、DOUTは高レベルから低レベルにジャンプし、それによってDOUT電圧ジャンプの遅延tdelay=tunit×300=（t1+t2）×300≒300msを達成する。以上により、図7、図8に示す波形を形成する。

本発明の遅延装置は、可変遅延コンデンサC2を任意の電圧ジャンプへの遅延実行を期待する信号から該信号電圧ジャンプの遅延を実現する。さらに、可変遅延コンデンサC2の電気容量を変えることで、遅延時間の変更を実現できる。さらに、C1に引き入れることで、折り畳み式コンパレータの動作速度が、DOUTがVDDにまで突然急激に上昇するときの速度よりも遅いことによる制御不能な遅延時間を回避でき、t1を制御可能な遅延時間に変え、それによって調整可能で正確な遅延時間を実現する。

＜第二実施例＞
以下、図9、10、11、12を参考に本発明の第二実施例を説明する。

図9は本発明の第二実施例の例示ブロック図である。図10は本発明の第二実施例の回路図である。図9と10に示すように、本発明の第二実施例では、周期信号発生装置では、微小振幅発振基準電圧発生ユニットはデュアル・スレッショルド基準電圧源とし、デュアル・スレッショルド基準電圧源の入力端子から入力する信号に基づいて微小振幅発振下限基準電圧VLOWERまたは微小振幅発振上限基準電圧VUPPERの出力を制御するのに用いる。該デュアル・スレッショルド基準電圧源は、抵抗R1、抵抗R2、電界効果トランジスタN3、抵抗R3、デュアル・スレッショルド基準電圧源スイッチP2、増幅器及び直流電圧源LDOを含む。

本発明の第二実施例では、遅延起動及び停止回路は微小振幅発振基準電圧発生ユニット、コンパレータ分岐回路、フィードバックカウンタにまで起動/停止信号を出力する。遅延が開始するとき、遅延起動及び停止回路は起動/停止信号として高レベルを出力する。それから、周期信号発生装置は微小振幅発振信号の発生を開始し、DOUTの電圧は初めて下降し始める。その後、コンパレータが低レベルから高レベルにジャンプするたびに、フィードバック回数カウンタのカウントを1プラスする。フィードバック回数カウンタのカウントを1プラスした後も300回に達しない場合、遅延起動及び停止回路はフィードバック回数カウンタの出力を受信して起動/停止信号として高レベルを出力し、フィードバック停止回路はフィードバック回数カウンタの出力を受信して切断状態を保持する。それから、周期信号発生装置は単位微小振幅発振を発生する。以上過程をフィードバック回数カウンタのカウントに1をプラスして300回に達するまで繰り返し行う。このとき、フィードバック停止回路はフィードバック回数カウンタの出力を受信して通電し、フィードバック停止回路が出力するレベルジャンプ信号は微小振幅発振信号DOUTと複合し、それによって微小振幅発振信号DOUTのレベルをジャンプさせる。

以下、図10．11、12を参考に、本発明第二実施例の遅延装置の動作原理を詳しく説明する。本実施例では、微小振幅発振上限基準電圧VUPPER=VDD-20mV≒3.58V、微小振幅発振下限基準電圧VLOWER=VDD-80mV≒3.52Vとする。電圧基準Vref_lodとN3トランジスタを用いてLDO構造を構成し、かつVref_lod=0.6V、R1=1.38Mohm、R2=803Kohm、R3=13Mohmで、R1が回路に接続していないときはVREF=3.58V、R1が回路に接続しているときはVREF=3.52Vを保証している。またR4=803Kohm、C3=1.5pFである。第四インバータは3つのインバータが順番に直列連結したものである。DOUTが高レベルから低レベルに変え、該レベルジャンプを遅延する必要のあるとき、遅延起動及び停止回路はリチウム電池保護回路が発生する制御信号の制御を受けてデュアル・スレッショルド基準電圧源、コンパレータ、フィードバック回数カウンタに高レベルを出力し、それによってデュアル・スレッショルド基準電圧源、コンパレータ、フィードバック回数カウンタは作動を始める。このとき、コンパレータの「＋」入力端子VREF=3.52Vで、単極双投スイッチの可動端子bがコンパレータの「-」入力端子に接続され、DOUTの電圧が下降し始める。

DOUTの電圧が3.52Vを下回るまで下降したとき、コンパレータの出力は低レベルから高レベルにジャンプし、第二可変遅延発生ステップの第一遅延サブステップが開始する。このとき、一つの面では、第一インバータが低レベルを出力し、P2トランジスタが通電し、抵抗R1が短絡され、N3トランジスタを流れる電流が大きくなり、Vrefが高くなり、演算増幅器のマイナス入力端子がR4上端のマイナスフィードバック信号を受信し、演算増幅器の出力端子がN3トランジスタのゲート電極の電圧を調整し、それによってN3トランジスタを流れる電流が再び小さくなり、Vrefがもとの大きさに戻る。デュアル・スレッショルド基準電圧源を調節してコンパレータの「＋」入力端子に3.58Vを出力する。一つの面では、コンデンサC3が抵抗R4を経由して充電し、抵抗R4とコンデンサC3の接続点の電圧が0Vから上昇し、該接続点の電圧が第二インバータのしきい値電圧にまで上昇する前、第二インバータの出力は高レベルにし、第三インバータは単極双投スイッチまで低レベルselを出力し、該接続点の電圧が第二インバータのしきい値電圧にまで上昇した後、第二インバータの出力は低レベルにし、第三インバータは単極双投スイッチまで高レベルselを出力する。即ち、抵抗R4とコンデンサC3が信号selに遅延を発生し、単極双投スイッチが一定期間遅延後、可動端子bがcに切り換わる。これは単極双投スイッチが切り換わる前に、デュアル・スレッショルド基準電圧源のP2トランジスタ、増幅器と出力した電圧VREFの切換が終わり、安定する、即ち3.58Vの出力の完了を確保するためである。別の面では、第四インバータが低レベルを出力し、P1トランジスタが通電し、N1トランジスタが切断し、DOUT信号はP1トランジスタを経由して電源VDDと接続し、そのためDOUTの電圧は上昇する。単極双投スイッチの可動端子がbからcに切り換わるため、DOUT信号は入力オフセット電圧分岐回路を経由してコンパレータの「−」端子と接続する。入力オフセット電圧分岐回路の働きにより、DOUTの電圧が最高3.58Vにまで上昇するとき、すぐに反転する。

DOUTの電圧が3.58Vよりも高く上昇するとき、コンパレータの出力は高レベルから低レベルにジャンプする。このとき、一つの面では、第一インバータが高レベルを出力し、P2トランジスタが切断し、抵抗R1が回路に接続され、N3に流れる電流が小さくなり、Vrefが低くなり、演算増幅器のマイナス入力端子がR4上端のマイナスフィードバック信号を受信し、演算増幅器の出力端子がN3トランジスタのゲート電極の電圧を調整し、それによってN3トランジスタを流れる電流が再び大きくなり、Vrefがもとの大きさに戻る。デュアル・スレッショルド基準電圧源がコンパレータの「＋」入力端子に3.52Vを出力する。一つの面では、コンデンサC3が抵抗R4を経由して放電し、抵抗R4とコンデンサC3の接続点の電圧が下降しはじめ、該接続点の電圧が第二インバータのしきい値電圧を下回るまで下降する前、第二インバータの出力は低レベルにし、第三インバータは単極双投スイッチまで高レベルselを出力し、該接続点の電圧が第二インバータのしきい値電圧まで下降した後、第二インバータの出力は高レベルにし、第三インバータは単極双投スイッチまで低レベルselを出力する。即ち抵抗R4とコンデンサC3が信号selに遅延を発生し、単極双投スイッチが一定期間遅延後、可動端子cがbに切り換わる。これは単極双投スイッチが切り換わる前に、デュアル・スレッショルド基準電圧源のP2トランジスタ、増幅器と出力した電圧VREFの切換が終わり、安定する、即ち3.52Vの出力の完了を確保するためである。別の面では、第四インバータが高レベルを出力し、P1トランジスタが切断し、N1トランジスタが通電し、可変遅延コンデンサC2はN1トランジスタと第二電流源IS2を経由して放電し、DOUTの電圧は下降し始め、第二可変遅延発生ステップの第二遅延サブステップが終了し、第一遅延サブステップが開始する。

それから、第一遅延サブステップと第二遅延サブステップがカウンタのカウントが300回に達するまで交互で繰り返し循環し、望む微小振幅発振信号DOUTを発生する。

本実施例では、希望する遅延tdelay=tunit×300=t2×300=C2×(VUPPER-VLOWER)/IS2×300≒300msである。以上により、図11と図12に示す波形を形成する。

＜第三実施例＞
図13は本発明の第三実施例の回路図である。本発明の第三実施例と第二実施例の違いはデュアル・スレッショルド基準電圧源のみであるため、ここでは本発明の第三実施例のその他部分と動作原理についての説明は省略する。

以下、図13を参考に本発明の第三実施例のデュアル・スレッショルド基準電圧源を詳しく説明する。本実施例では、8051マイクロコンピュータMCUを使用する。予め微小振幅発振上限基準電圧の値3.58Vと微小振幅発振下限基準電圧の値3.52Vを2進法のデジタル形式でMCUのメモリユニットに記憶する。図13に示すように、MCUは外部割り込みINT0とINT1を有する。INT0とINT1はレベルトリガー形式にもジャンプトリガー形式にも設定できる。本実施例では、ジャンプトリガー形式を例にする。

コンパレータの出力が高レベルから低レベルにジャンプするとき、第一インバータの出力が低レベルから高レベルにジャンプし、第五インバータの出力が高レベルから低レベルにジャンプするため、MCUはINT1の割り込みに応答し、MCUは3.52Vの2進法の値をデジタルアナログコンバータDACに出力し、DACは2進法の値をアナログ数値に変換し、変換した3.52Vをコンパレータの「＋」入力端子に出力する。

コンパレータの出力が低レベルから高レベルにジャンプするとき、第一インバータの出力が高レベルから低レベルにジャンプし、第五インバータの出力が低レベルから高レベルにジャンプするため、MCUはINT0の割り込みに応答し、MCUは3.58Vの2進法の値をデジタルアナログコンバータDACに出力し、DACは2進法の値をアナログ数値に変換し、変換した3.58Vをコンパレータの「＋」入力端子に出力する。

＜変形例＞
図14、15、16はそれぞれ本発明の変形例の例示ブロック図、回路図、DOUT信号と論理信号Xのオシログラフである。本発明の変形例と第一実施例の差は駆動回路と論理信号X発生回路のみであるため、ここでは本発明の変形例のその他部分と動作原理についての説明は省略する。

図15に示すように、本変形例では、カウンタのカウントが300回になるまで、カウンタはずっと低レベルを出力し、駆動回路スイッチN2は切断状態にあり、N2と駆動回路抵抗R1の接続点は高レベルであり、論理ANDゲートの二つの入力端子がどちらも高レベルであるため、ANDゲートは高レベルを出力し、論理信号Xはずっと高レベルにある。カウンタのカウントが300回に達すると、カウンタは高レベルを出力し、駆動回路スイッチN2が通電し、N2と駆動回路抵抗R1の接続点は低レベルに変わり、論理ANDゲートの二つの入力端子がそれぞれ高レベルと低レベルであるため、ANDゲートは低レベルを出力し、論理信号Xは低レベルにジャンプする。本変形例と第一実施例の違いは、本変形例は第一実施例の中で望まれる微小振幅発振とカウンタのカウントが300回に達したときにジャンプを起こす特性を兼ね備えるDOUT信号が微小振幅発振特性を備えるDOUT信号とカウンタのカウントが300回に達したときにジャンプを起こす特性を有する論理信号Xに分解することにある。それにより図16に示すDOUT信号と論理信号Xのオシログラフを生み出す。

本発明は上記具体的に掲げた実施例に限るものではなく、例えば、低レベル微小振幅発振信号の発生にも適用できる。当業者は本発明の精神と範囲内を逸脱しない限り、修正と修飾を行うことができる。

Claims

微小振幅発振基準電圧発生ユニット、コンパレータユニット、整波遅延ユニットを含む、微小振幅発振信号の出力に用いる周期信号発生装置であって、
前記微小振幅発振基準電圧発生ユニットは、微小振幅発振下限基準電圧と微小振幅発振上限基準電圧を出力し、前記微小振幅発振下限基準電圧と前記微小振幅発振上限基準電圧が同時に論理低レベルまたは同時に論理高レベルになるように、前記微小振幅発振下限基準電圧と前記微小振幅発振上限基準電圧の電圧差の絶対値を十分に小さくし、
前記コンパレータユニットの一方の入力端子は前記微小振幅発振基準電圧発生ユニットの出力端子と接続し、前記コンパレータユニットの他方の入力端子は前記微小振幅発振信号と接続し、
前記整波遅延ユニットの入力端子は前記コンパレータユニットの出力端子と接続し、前記整波遅延ユニットの出力端子は前記周期信号発生装置の出力端子として、微小振幅発振信号の出力に用い、
前記微小振幅発振信号は前記微小振幅発振下限基準電圧と前記微小振幅発振上限基準電圧間で周期的に発振する、ことを特徴とする微小振幅発振信号の出力に用いる周期信号発生装置。
前記微小振幅発振基準電圧発生ユニットは、
前記微小振幅発振下限基準電圧を発生する微小振幅発振下限基準電圧源、及び
前記微小振幅発振上限基準電圧を発生する微小振幅発振上限基準電圧源を含み、
前記コンパレータユニットはコンパレータとなり、前記コンパレータのソース端子は前記微小振幅発振上限基準電圧源と接続し、前記コンパレータユニットは前記微小振幅発振下限基準電圧と前記微小振幅発振信号の電圧の電圧比較結果を出力し、
前記微小振幅発振上限基準電圧源は前記周期信号発生装置に電力を供給する電源となり、前記微小振幅発振上限基準電圧は前記電源の電圧となる、ことを特徴とする請求項1に記載の周期信号発生装置。
前記整波遅延ユニットは、
入力端子が前記整波遅延ユニットの入力端子としてコンパレータの出力端子と接続し、固定遅延を発生する固定遅延分岐回路、
入力端子が前記固定遅延分岐回路の出力端子と接続し、前記固定遅延分岐回路が出力する信号を整波し、整波後の信号を出力する整波分岐回路、及び
入力端子が前記整波分岐回路の出力端子と接続し、出力端子が前記整波遅延ユニットの出力端子として、可変遅延を発生し、かつ前記微小振幅発振信号を出力する可変遅延分岐回路を含む、ことを特徴とする請求項1または2に記載の周期信号発生装置。
前記固定遅延分岐回路は、
入力端子が前記固定遅延分岐回路の入力端子として前記コンパレータの出力端子と接続し、出力端子が前記固定遅延分岐回路の出力端子として、第一反転結果を出力する第一インバータ、
第一電流源を経由して、前記第一インバータのソース端子が前記微小振幅発振上限基準電圧源と接続する第一電流源、及び
一方の端子が前記第一コンパレータの出力端子と接続し、他方の端子を接地する固定遅延コンデンサを含み、
前記第一インバータはN個のインバータが直列接続して形成し、かつＮは1以上の奇数とする、ことを特徴とする請求項3に記載の周期信号発生装置。
前記整波分岐回路は、
入力端子が前記整波分岐回路の入力端子として前記固定遅延分岐回路の出力端子と接続し、第二反転結果を出力するのに用いる第二インバータ、及び
入力端子が前記第二インバータの出力端子と接続し、第三反転結果を出力し、出力端子が整波分岐回路の出力端子となる第三インバータを含み、
前記第二インバータと前記第三インバータはそれぞれP、Q個のインバータが直列接続して形成し、かつP、Qはそれぞれ1以上の奇数とする、ことを特徴とする請求項3に記載の周期信号発生装置。
前記可変遅延分岐回路は、
第二電流源、
ゲート電極が前記整波分岐回路の出力端子と接続し、ソース電極が前記微小振幅発振上限基準電圧源と接続し、ドレイン電極が前記微小振幅発振信号と接続する第一遅延スイッチ、
ゲート電極が前記整波分岐回路の出力端子と接続し、ソース電極が前記第二電流源を経由して接地面と接続し、ドレイン電極が前記微小振幅発振信号と接続する第二遅延スイッチ、及び
一方の端子が前記微小振幅発振上限基準電圧源と接続し、他方の端子が前記微小振幅発振信号と接続する可変遅延コンデンサを含み、
前記可変遅延コンデンサは、前記微小振幅発振上限基準電圧源と前記微小振幅発振信号の間に着脱可能に接続される、ことを特徴とする請求項3に記載の周期信号発生装置。
前記周期信号発生装置は、固定遅延発生ステップと、第一可変遅延発生ステップとを実行し、
前記固定遅延発生ステップは、前記微小振幅発振信号の電圧が前記微小振幅発振下限基準電圧を下回るまで下降した時に開始し、前記コンパレータが前記第一インバータへ高レベルを出力し、前記第一インバータの出力が低レベルにジャンプし、それから前記第一電流源が前記固定遅延コンデンサを充電し、前記第一インバータの出力は低レベルから徐々に上昇し、このとき、前記第二インバータは高レベルを出力し、前記第三インバータは低レベルを出力し、かつ前記第一遅延スイッチの通電、前記第二遅延スイッチの切断を制御し、前記微小振幅発振信号の電圧は前記第一遅延スイッチが通電しているとき前記微小振幅発振上限基準電圧に突然変化し、かつ前記微小振幅発振上限基準電圧で維持され、前記固定遅延発生ステップは、前記固定遅延コンデンサの電圧が前記第一電流源で充電され徐々に上昇し、前記第二コンパレータのしきい値電圧に達すると、終了し、
前記第一可変遅延発生ステップは、前記固定遅延発生ステップの終了と同時に開始し、このとき、前記第二インバータは低レベルを出力し、前記第三インバータは高レベルを出力し、かつ前記第一遅延スイッチの切断、前記第二遅延スイッチの通電を制御し、前記可変遅延コンデンサは前記第二遅延スイッチと前記第二電流源を経由して緩やかに放電し、前記微小振幅発振信号の電圧は前記微小振幅発振上限基準電圧から緩やかに下降し、前記第一可変遅延発生ステップは、前記微小振幅発振信号の電圧が緩やかに下降して前記微小振幅発振下限基準電圧を下回ると、終了し、
前記第一可変遅延発生ステップの終了と同時に、前記固定遅延発生ステップが開始し、前記固定遅延発生ステップと前記第一可変遅延発生ステップを繰り返すことで、前記微小振幅発振信号を発生する、ことを特徴とする請求項4〜6のいずれかに記載の周期信号発生装置。
前記第一遅延スイッチはPチャンネル型MOSトランジスタであり、かつ
前記第二遅延スイッチはNチャンネル型MOSトランジスタである、ことを特徴とする請求項7に記載の周期信号発生装置。
前記微小振幅発振基準電圧発生ユニットは、デュアル・スレッショルド基準電圧源であり、前記デュアル・スレッショルド基準電圧源の入力端子から入力する信号に基づいて前記微小振幅発振下限基準電圧または前記微小振幅発振上限基準電圧の出力を制御し、
前記コンパレータユニットは、
出力端子が前記デュアル・スレッショルド基準電圧源の入力端子と接続する第一インバータ、及び
入力オフセット電圧が調整可能で、出力端子が前記コンパレータユニットの出力端子として前記第一コンバータの入力端子と接続し、一つの入力端子が前記コンパレータユニットの一つの入力端子として前記デュアル・スレッショルド基準電圧源の出力端子と接続し、もう一つの入力端子が前記コンパレータユニットのもう一つの入力端子として前記微小振幅発振信号と接続するコンパレータ分岐回路を含み、
前記第一インバータはM個のインバータが直列接続してなり、かつMは1以上の奇数とする、ことを特徴とする請求項１に記載の周期信号発生装置。
前記整波遅延ユニットは、
入力端子が前記コンパレータユニットの出力端子と接続し、前記コンパレータユニットが出力する信号を整波し、整波後の信号を出力する整波分岐回路、及び
入力端子が前記整波分岐回路の出力端子と接続し、出力端子が整波遅延ユニットの出力端子として、可変遅延を発生し、かつ前記微小振幅発振信号を出力する可変遅延分岐回路を含む、ことを特徴とする請求項１に記載の周期信号発生装置。
前記コンパレータ分岐回路は、
「＋」入力端子が前記コンパレータ分岐回路の一つの入力端子として前記デュアル・スレッショルド基準電圧源の出力端子と接続し、出力端子が前記コンパレータ分岐回路の出力端子とするコンパレータ、
固定端子が前記微小振幅発振信号と接続し、一つの可動端子が前記コンパレータの「−」端子と接続する単極双投スイッチ、
一方の端子が前記コンパレータの「−」端子と接続し、他方の端子が前記単極双投スイッチのもう一つの可動端子と接続する入力オフセット電圧分岐回路、
一方の端子が前記コンパレータの出力端子と接続する第四抵抗、
一方の端子が前記第四抵抗の他方の端子と接続し、他方の端子を接地する第一コンデンサ、
入力端子が前記第四抵抗と前記第一コンデンサの接続点と接続する第二インバータ、及び
入力端子が前記第二インバータの出力端子と接続し、出力端子が前記単極双投スイッチの制御端子と接続し、前記単極双投スイッチは前記第三インバータの出力に基づいて前記単極双投スイッチの一つの可動端子または前記単極双投スイッチのもう一つの可動端子に接続されるように制御する第三インバータを含み、
前記第二インバータと前記第三インバータはそれぞれS、R個のインバータが直列接続して形成し、かつS、Rはそれぞれ1以上の奇数とする、ことを特徴とする請求項9に記載の周期信号発生装置。
前記整波分岐回路は、入力端子を前記整波分岐回路の入力端子とし、出力端子を前記整波分岐回路の出力端子とする第四インバータを含み、
前記第四インバータはW個のインバータが直列接続して形成し、かつWは1以上の奇数とする、ことを特徴とする請求項10に記載の周期信号発生装置。
前記可変遅延分岐回路は、
第二電流源、
ゲート電極が前記整波分岐回路の出力端子と接続し、ソース電極が前記電源と接続し、ドレイン電極が前記微小振幅発振信号と接続する第一遅延スイッチ、
ゲート電極が前記整波分岐回路の出力端子と接続し、ソース電極が前記第二電流源を経由して接地面と接続し、ドレイン電極が前記微小振幅発振信号と接続する第二遅延スイッチ、及び
一方の端子が前記電源と接続し、他方の端子が前記微小振幅発振信号と接続する可変遅延コンデンサを含み、
前記可変遅延コンデンサが前記電源と前記微小振幅発振信号の間に着脱可能に接続される、ことを特徴とする請求項10に記載の周期信号発生装置。
前記周期信号発生装置は、第二可変遅延発生ステップを実行し、
第二可変遅延発生ステップは、第一遅延サブステップと第二遅延サブステップを含み、
前記微小振幅発振信号の電圧が前記微小振幅発振下限基準電圧を下回るまで下降した時に、前記第一遅延サブステップは開始し、このとき、前記単極双投スイッチの一つの可動端子は前記コンパレータの「−」端子に接続され、前記コンパレータは高レベルを出力し、このときに、
一つの面では、前記第一コンバータが前記デュアル・スレッショルド基準電圧源まで低レベルを出力し、それによって前記デュアル・スレッショルド基準電圧源が前記微小振幅発振上限基準電圧の出力を制御し、
一つの面では、前記第一コンデンサが前記第四抵抗を経由して充電し、前記第四抵抗と前記第一コンデンサの接続点の電圧を上昇させ、
前記第四抵抗と前記第一コンデンサの接続点の電圧が前記第二インバータのしきい値電圧よりも高くなる前に、前記第二インバータは高レベルを出力し、前記第三インバータは低レベルを出力し、それによって前記単極双投スイッチの前記一つの可動端子が前記コンパレータの「−」端子に接続されるように制御し、
前記第一コンデンサが、前記第四抵抗と前記第一コンデンサの接続点の電圧が前記第二インバータのしきい値電圧よりも高くなるまで充電した後、前記第二インバータは低レベルを出力し、前記第三インバータは高レベルを出力し、それによって前記単極双投スイッチのもう一つの可動端子が前記入力オフセット電圧分岐回路を経由して前記コンパレータの「−」端子に接続されるように制御し、また前記入力オフセット電圧分岐回路のスイッチが入る前に、前記デュアル・スレッショルド基準電圧源が前記微小振幅発振上限基準電圧の出力を終え、
別の面では、前記第四インバータは低レベルを出力し、それによって前記第一遅延スイッチの通電、前記第二遅延スイッチの切断を制御し、前記微小振幅発振信号の電圧を上昇させ、
前記微小振幅発振信号の電圧が前記微小振幅発振上限基準電圧まで上昇した後、前記第一遅延サブステップが終了し、前記第二遅延サブステップが開始し、前記コンパレータは低レベルを出力し、このときに、
一つの面では、前記コンパレータがデュアル・スレッショルド基準源まで高レベルを出力し、それによって前記デュアル・スレッショルド基準電圧源が前記微小振幅発振下限基準電圧の出力を制御し、
一つの面では、前記第一コンデンサが前記第四抵抗を経由して放電し、前記第四抵抗と前記第一コンデンサの接続点の電圧を下降させ、
前記第四抵抗と前記第一コンデンサの接続点の電圧が前記第二インバータのしきい値電圧よりも低くなる前に、前記第二インバータは低レベルを出力し、前記第三インバータは高レベルを出力し、それによって前記単極双投スイッチのもう一つの可動端子が前記入力オフセット電圧分岐回路を経由して前記コンパレータの「−」端子に接続されるように制御し、
前記第四抵抗と前記第一コンデンサの接続点の電圧が前記第二インバータのしきい値電圧よりも低くなった後に、前記第二インバータは高レベルを出力し、前記第三インバータは低レベルを出力し、それによって前記単極双投スイッチの一つの可動端子が前記コンパレータの「−」端子に接続されるように制御し、また前記入力オフセット電圧分岐回路が切断される前に、前記デュアル・スレッショルド基準電圧源が前記微小振幅発振下限基準電圧の出力を終え、
別の面では、前記第四インバータは高レベルを出力し、それによって前記第一遅延スイッチの切断、前記第二遅延スイッチの通電を制御し、前記可変遅延コンデンサが前記第二遅延スイッチと前記第二電流源を経由して放電し、前記微小振幅発振信号の電圧が下降し始め、前記微小振幅発振信号の電圧が前記微小振幅発振下限基準電圧を下回るまで下降したとき、前記第二遅延サブステップが終了し、前記第一遅延サブステップが再度開始し、
それから、前記第一遅延サブステップと第二遅延サブステップを交互に実行し、それによって前記微小振幅発振信号を発生する、ことを特徴とする請求項11〜13のいずれかに記載の周期信号発生装置。
前記第一遅延スイッチはPチャンネル型MOSトランジスタであり、かつ
前記第二遅延スイッチはNチャンネル型MOSトランジスタである、ことを特徴とする請求項14に記載の周期信号発生装置。
前記デュアル・スレッショルド基準電圧源は、第一抵抗、第二抵抗、第一電界効果トランジスタ、第三抵抗、デュアル・スレッショルド基準電圧源スイッチ、増幅器及び直流電圧源を含み、前記第一抵抗と前記第二抵抗は直列回路を構成し、前記直列回路の前記第一抵抗に近い一方の端子は前期周期信号発生装置に電力を供給する電源と接続し、前記直列回路の前記第二抵抗に近い他方の端子は前記第一電界効果トランジスタのドレイン電極と接続し、前記第一電界効果トランジスタのソース電極は前記第三抵抗の一方の端子と接続し、前記第三抵抗の他方の端子は接地し、前記第一電界効果トランジスタのゲート電極は前記増幅器の出力端子と接続し、前記増幅器の「＋」入力端子は前記直流電圧源の正極と接続し、前記直流電圧源の負極は接地し、前記増幅器の「−」は接地し、前記デュアル・スレッショルド基準電圧源スイッチのゲート電極は前記第一インバータの出力端子と接続し、前記デュアル・スレッショルド基準電圧源スイッチのソース電極は前記電源と接続し、前記デュアル・スレッショルド基準電圧源スイッチのドレイン電極は前記第一抵抗と前記第二抵抗の接続点と接続し、前記第二抵抗と前記第一電界効果トランジスタのドレイン電極の接続点は前記デュアル・スレッショルド基準電圧源の出力端子として前記コンパレータ分岐回路の一つの入力端子と接続する、ことを特徴とする請求項9に記載の周期信号発生装置。
前記第一電界効果トランジスタはNチャンネル型MOSトランジスタであり、かつ
前記デュアル・スレッショルド基準電圧源スイッチはPチャンネル型MOSトランジスタである、ことを特徴とする請求項16に記載の周期信号発生装置。
前記デュアル・スレッショルド基準電圧源は、
入力端子が前記第一インバータの出力端子と接続する第五インバータ、
第一外部割り込み入力端子が前記第一インバータの出力端子と接続し、第二外部割り込み入力端子が前記第五インバータの出力端子と接続し、メモリユニット内に2進法のデジタル形式で前記微小振幅発振下限基準電圧と前記微小振幅発振上限基準電圧の値を記憶するマイクロコンピュータ、及び
入力端子が前記マイクロコンピュータの出力端子と接続し、出力端子が前記デュアル・スレッショルド基準電圧源の出力端子とするデジタルアナログコンバータを含み、
前記マイクロコンピュータが前記第一外部割り込み入力端子の割り込みに応答するとき、前記マイクロコンピュータは前記微小振幅発振下限基準電圧の値の2進法データを前記デジタルアナログコンバータに出力し、前記デジタルアナログコンバータは前記微小振幅発振下限基準電圧の値の2進法データを前記微小振幅発振下限基準電圧の値に変換して前記コンパレータユニットに出力し、
前記マイクロコンピュータが前記第二外部割り込み入力端子の割り込みに応答するとき、前記マイクロコンピュータは前記微小振幅発振上限基準電圧の値の2進法データを前記デジタルアナログコンバータに出力し、前記デジタルアナログコンバータは前記微小振幅発振上限基準電圧の値の2進法データを前記微小振幅発振上限基準電圧の値に変換して前記コンパレータユニットに出力する、ことを特徴とする請求項9に記載の周期信号発生装置。