JP2015019001A - 半導体チップの実装方法、半導体装置、及び実装治具 - Google Patents

半導体チップの実装方法、半導体装置、及び実装治具 Download PDF

Info

Publication number
JP2015019001A
JP2015019001A JP2013146506A JP2013146506A JP2015019001A JP 2015019001 A JP2015019001 A JP 2015019001A JP 2013146506 A JP2013146506 A JP 2013146506A JP 2013146506 A JP2013146506 A JP 2013146506A JP 2015019001 A JP2015019001 A JP 2015019001A
Authority
JP
Japan
Prior art keywords
solder
terminal
semiconductor chip
flat
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013146506A
Other languages
English (en)
Other versions
JP6063835B2 (ja
Inventor
泰弘 大▲槌▼
Yasuhiro Otsuchi
泰弘 大▲槌▼
教人 高柳
Norihito Takayanagi
教人 高柳
利武 大西
Toshitake Onishi
利武 大西
仁志 西尾
Hitoshi Nishio
仁志 西尾
前田　康宏
Yasuhiro Maeda
康宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2013146506A priority Critical patent/JP6063835B2/ja
Publication of JP2015019001A publication Critical patent/JP2015019001A/ja
Application granted granted Critical
Publication of JP6063835B2 publication Critical patent/JP6063835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】平板端子と半導体チップ間の隙間のばらつきがある場合であっても、複数の平板端子を備えるビームリードを複数の半導体チップに安定して半田接合することができる半導体チップの実装方法、半導体装置、及び実装治具を提供する。【解決手段】半導体チップ１１上に平板端子２１を重ね合わせた後、略円錐状の半田収容孔３２と略円筒状の半田挿入孔３３とを有する実装治具３０を更に載置し、半田挿入孔３３に棒状半田３５を挿入した状態でリフロー半田して、実装治具３０を平板端子２１から取り外して半導体装置１０を形成する。【選択図】図１

Description

本発明は、半導体チップとビームリードとを半田接合する半導体チップの実装方法、半導体装置、及び実装治具に関する。
従来、リードフレーム端子の露出部に、半田を介して半導体チップを乗せ、その上面側にある各電極に半田を介して他のリードフレーム端子を対向させて固定治具で固定し、リフロー装置にて半田を溶融させて接合して一体化した後、樹脂で封止するようにした半導体装置の製造方法及び半導体装置が開示されている（例えば、特許文献１参照。）。
特開２００７−３１１５１８号公報
ところで、リードフレームが複数の平板端子を備え、複数の半導体チップを複数の平板端子と半田接合する場合、プレスにより折り曲げ形成されるリードフレームは、平面度のばらつきが大きいため、半田接合に必要となる半田容量は、平板端子と半導体チップとの間の隙間によって変動する。このため、該隙間が大きいと半田不足となる一方、隙間が小さいと半田が平板端子と半導体チップとの間からはみ出してしまい、半導体チップを近接配置することが困難となり、また、極端な場合には短絡の原因となる虞がある。特許文献１では、シート半田によってリードフレーム端子と半導体チップとを半田接合するものであるため、平板端子と半導体チップ間の隙間のばらつきに十分に対応できないという課題があった。
本発明は、前述した課題に鑑みてなされたものであり、その目的は、平板端子と半導体チップ間の隙間のばらつきがある場合であっても、複数の平板端子を備えるビームリードを複数の半導体チップに安定して半田接合することができる半導体チップの実装方法、半導体装置、及び実装治具を提供することにある。
上記目的を達成するために、請求項１に係る発明は、
複数の平板端子（例えば、後述の実施形態における平板端子２１）を備えるビームリード（例えば、後述の実施形態におけるビームリード２０）と、複数の半導体チップ（例えば、後述の実施形態における半導体チップ１１）とを半田接合する半導体チップの実装方法であって、
前記半導体チップ上に前記平板端子を重ね合わせて配置した後、下部から上部に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔（例えば、後述の実施形態における半田収容孔３２）と、該半田収容孔の上部に連続形成された略円筒状の半田挿入孔（例えば、後述の実施形態における半田挿入孔３３）と、を有する実装治具（例えば、後述の実施形態における実装治具３０）を前記平板端子上に載置する工程と、
前記実装治具の前記半田挿入孔に棒状半田（例えば、後述の実施形態における棒状半田３５）を挿入する工程と、
前記半田挿入孔に前記棒状半田を挿入した状態でリフロー半田する工程と、
前記実装治具を前記平板端子から取り外す工程と、
を備えることを特徴とする。
請求項２に係る発明は、
ビームリード（例えば、後述の実施形態におけるビームリード２０）の複数の平板端子（例えば、後述の実施形態における平板端子２１）が、複数の半導体チップ（例えば、後述の実施形態における半導体チップ１１）に半田接合されてなる半導体装置（例えば、後述の実施形態における半導体装置１０）であって、
前記平板端子は、前記平板端子を厚さ方向に貫通して溶融半田（例えば、後述の実施形態における溶融半田３５）が流動可能な切欠き部（例えば、後述の実施形態における長孔２２）を有し、
前記平板端子と前記半導体チップとの間に設けられる第１半田層（例えば、後述の実施形態における第１半田層３６）と、
少なくとも前記切欠き部の一部を覆うように、前記平板端子の上面側に設けられる略円錐状の第２半田層（例えば、後述の実施形態における第２半田層３７）と、
を備えることを特徴とする。
請求項３に係る発明は、請求項２の構成に加えて、
前記半導体チップには、前記平板端子の先端部（例えば、後述の実施形態における先端部２４）から延出する位置に信号端子（例えば、後述の実施形態における信号端子１３）が設けられ、
前記切欠き部は、前記平板端子の先端部側が閉鎖された孔（例えば、後述の実施形態における長孔２２）であり、
前記切欠き部を覆って前記平板端子の上面に設けられた前記第２半田層の中心（例えば、後述の実施形態における第２半田層の中心Ｃ）は、前記平板端子の長手方向中心（例えば、後述の実施形態における平板端子の長手方向中心ＣＬ）より前記先端部から遠い側に配置されることを特徴とする。
請求項４に係る発明は、
複数の平板端子（例えば、後述の実施形態における平板端子２１）を備えるビームリード（例えば、後述の実施形態におけるビームリード２０）を、複数の半導体チップ（例えば、後述の実施形態における半導体チップ１１）に半田接合するための実装治具（例えば、後述の実施形態における実装治具３０）であって、
下部から上部に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔（例えば、後述の実施形態における半田収容孔３２）と、該半田収容孔の上部に連続形成された略円筒状の半田挿入孔（例えば、後述の実施形態における半田挿入孔３３）と、を有し、
前記平板端子と前記半導体チップとを半田接合する際に発生する余剰の前記半田（例えば、後述の実施形態における半田３５）を前記半田収容孔内に収容することを特徴とする。
請求項５に係る発明は、請求項４の構成に加えて、
前記略円錐状の半田収容孔の容積は、前記半導体チップと前記平板端子との間の隙間のばらつきにより形成されるチップ端子間容量の最大容量と最小容量との差より大きいことを特徴とする。
請求項１の発明によれば、平板端子と半導体チップ間の隙間のばらつきがある場合であっても、複数の平板端子を備えるビームリードを複数の半導体チップに安定して半田接合することができる。
請求項２の発明によれば、第１半田層で平板端子と半導体チップとを半田接合し、余剰の半田は、略円錐状の第２半田層として平板端子の上面側に形成される。これにより、余剰の半田が平板端子と半導体チップとの間からはみ出すことがなく、短絡が防止される。
請求項３の発明によれば、第２半田層が、半導体チップの信号端子から離間した位置に形成されるので、ワイヤボンディングツールと第２半田層との干渉を防止して、効率的にワイヤボンディング作業を行うことができる。
請求項４の発明によれば、平板端子と半導体チップとの間から余剰の半田がはみ出すことを防止すると共に、半田の酸化被膜を半田収容孔の上部に集中させることができ、これにより、実装治具を容易に取り外すことができる。
請求項５の発明によれば、半導体チップと平板端子とを半田接合した余剰の半田の全量を半田収容孔に収容することができる。
本発明に係る半導体チップの実装方法により作成される半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 本発明に係る半導体チップの実装方法の手順を示すフローチャートである。 棒状半田によりビームリードが半導体チップにリフロー半田付けされる状態を示す斜視図である。 本発明に係る実装治具を示す、図４のＶ−Ｖ線に沿った縦断面図である。 ワイヤボンディングツールの作動領域を示す図２のＶＩ−ＶＩ線断面図である。
以下、本発明の実施の形態を、添付図面に基づいて説明する。なお、図面は符号の向きに見るものとする。
図１及び図２に示すように、本実施形態の半導体装置１０は、絶縁基板１２上に配置された複数の半導体チップ１１と、複数の半導体チップ１１に半田接合されたビームリード２０とを備える。図に示す半導体装置１０は、半導体チップ１１として、１列に整列配置された３個のＩＧＢＴ（Insulated Gate Bipolor Transistor、絶縁ゲート型バイポーラトランジスタ）１１ａと、ＩＧＢＴに隣接配置された１個のＦＷＤ（Free Wheeling Diode、還流ダイオード）１１ｂとを備えている。
ＩＧＢＴ１１ａ及びＦＷＤ１１ｂは、一方の表面にエミッタ電極が形成され、他方の表面にコレクタ電極が形成されている。ＩＧＢＴ１１ａは、ＦＷＤ１１ｂと反対側の端部に、信号を入力及び出力するための複数の信号端子１３を備える。信号端子１３は、アルミニウムなどの不図示のワイヤを用いて、不図示の制御端子とワイヤボンディングにより接続される。
ビームリード２０は、エミッタ電極に半田接合される、銅からなる板状のエミッタ電極板であり、エミッタ電極と略同じ大きさに形成された略矩形の複数の平板端子２１を有する。図に示す実施形態の平板端子２１は、ＩＧＢＴ１１ａに対応して１列に整列配置された３個のＩＧＢＴ用の平板端子２１ａと、ＦＷＤ１１ｂに対応する１個のＦＷＤ用の平板端子２１ｂとを備える。
ビームリード２０は、銅板をプレスにより折り曲げ加工することで形成され、ＩＧＢＴ用の平板端子２１ａとＦＷＤ用の平板端子２１ｂとは、上に凸となるようにコの字に折り曲げ形成された接続部２３によって端部同士が接続されて一体に形成されている。
各平板端子２１には、幅方向中央に切欠き部である長孔２２が形成されている。なお、少なくともＩＧＢＴ用の平板端子２１ａは、ＩＧＢＴ１１ａに半田接合されたとき信号端子１３側となる平板端子２１ａの先端部２４側が閉鎖されている。これにより、後述するビームリード２０を半導体チップ１１に半田接合する際、溶融半田３５の信号端子１３側への流動が阻止されて、先端部２４から溶融半田３５の漏れ出しがなく、エミッタとコレクタとの短絡が防止される。
また、平板端子２１は、下面側（半導体チップ１１側）に突出する凸部（図示せず）を設けることで、半導体チップ１１上に載置したとき、平板端子２１と半導体チップ１１との間に半田接合用の隙間を確保している。
このように、銅板をプレスにより折り曲げ加工して形成されるビームリード２０の各平板端子２１は、製作誤差により平面度が必ずしも良好ではないことが多い。従って、半導体チップ１１上に平板端子２１を載置したとき、それぞれの平板端子２１と半導体チップ１１との間の隙間にばらつきが生じる可能性が高い。
ビームリード２０の各平板端子２１ａ，２１ｂは、図４及び図５に示す実装治具３０を用いて、ＩＧＢＴ１１ａ及びＦＷＤ１１ｂのエミッタ電極にそれぞれ半田接合される。実装治具３０は、半導体チップ１１上に平板端子２１を重ね合わせて配置し、更に平板端子２１上に実装治具３０を載置することで、実装治具３０の重量による押圧力を平板端子２１に作用させて平板端子２１を半導体チップ１１に接触させており、半田３５によってビームリード２０（平板端子２１）が半導体チップ１１から浮き上がったり、平板端子２１の位置ずれを防止する。
また、実装治具３０は、実装治具３０の下面３０ａから上方に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔３２と、該半田収容孔３２の上部から連続形成されて実装治具３０の上面３０ｂに開口する略円筒状の半田挿入孔３３と、を有する。
半田収容孔３２の容積は、半導体チップ１１と平板端子２１との間の隙間のばらつきにより形成されるチップ・端子間容量の最大容量と最小容量との差より大きい容量に設定されている。これにより、平板端子２１と半導体チップ１１とを半田接合する際に発生する余剰の半田３５を半田収容孔３２内に収容し、平板端子２１と半導体チップ１１との間の隙間のばらつきを吸収して、余剰の半田３５の外部への漏れ出しを防止すると共に、固化後の半田３５の形状を略円錐状に規制する。
以下に、複数の半導体チップ１１に、複数の平板端子２１ａを半田接合する場合を例にとり、図３〜図５を参照して説明する。
ＩＧＢＴ１１ａに平板端子２１ａを半田接合する実装治具３０は、ＩＧＢＴ１１ａ上に載置したとき、半田収容孔３２及び半田挿入孔３３が、平板端子２１ａの長手方向中心ＣＬより先端部２４から遠い側、換言すれば、信号端子１３から遠い側、且つ平板端子２１の長孔２２に対応する位置に載置される。
また、信号端子１３を有していないＦＷＤ１１ｂとＦＷＤ用の平板端子２１ｂとの半田接合では、半田収容孔３２及び半田挿入孔３３の位置は、特に限定されず、図２に示す実施形態では、略中央に配置されている。
先ず、図３に示すように、ステップＳ１で各半導体チップ１１上にビームリード２０の平板端子２１を位置決めして載せた後、実装治具３０を平板端子２１上に載せる（ステップＳ２）。ここで、ＩＧＢＴ１１ａでは、半田収容孔３２及び半田挿入孔３３が、平板端子２１の長手方向中心ＣＬより信号端子１３から遠い側（図２参照）、且つビームリード２０の長孔（切欠き部）２２に対応するように位置させて、実装治具３０をＩＧＢＴ用の平板端子２１ａ上に載せる。
次いで、図４に示すように、半田挿入孔３３に棒状半田３５を挿入すると、棒状半田３５の先端は、平板端子２１の長孔２２から突出して、エミッタ電極に接触した状態となる（ステップＳ３）。この棒状半田３５が接触する部分は、半田３５の供給エリアとして作用する。
この状態で、不図示のリフロー炉に搬入して加熱すると、棒状半田３５が溶融して平板端子２１と半導体チップ１１との間の隙間に流れ込み、全面に濡れ広がって第１半田層３６を形成する。これにより、平板端子２１と半導体チップ１１とは、第１半田層３６で半田接合される（ステップＳ４）。
このとき、プレス加工で製作されるビームリード２０の製作誤差などに起因して、平板端子２１と半導体チップ１１との間の隙間にばらつきが生じることは避けられず、従って、第１半田層３６の容量も隙間の大きさに従って変動する。一方、半田挿入孔３３に挿入する棒状半田３５の量（体積）は、隙間の大きさに係わらず、平板端子２１と半導体チップ１１とを確実に半田接合できるように、上記の隙間が最大隙間のときに要する半田量よりも多少多めの量の半田３５が挿入される。
従って、最大隙間より小さい隙間の接合部では、第１半田層３６を形成した後に余った半田３５が発生する。この余剰の半田３５は、略円錐状の半田収容孔３２内に残って固化し、略円錐状の第２半田層３７を形成する。
詳述すると、平板端子２１、半導体チップ１１間の隙間が大きな場合には余剰の半田３５が少ないので、第２半田層３７の高さは低く、半田収容孔３２の下部に形成される。一方、平板端子２１、半導体チップ１１間の隙間が小さい場合には、余剰の半田３５が多いので、第２半田層３７は、半田収容孔３２上部の半田挿入孔３３近くにまで形成される。
このように、余剰の半田３５は、略円錐状の半田収容孔３２によって、形状が略円錐状に規制されると共に、ＩＧＢＴ１１ａでは、余剰の半田３５は、平板端子２１の長手方向中心ＣＬより信号端子１３から遠い位置に形成される。
また、溶融半田３５が空気と接触する部分は酸化して酸化皮膜が形成される。酸化皮膜は、実装治具３０の取り外しを阻害する要因となるが、本実施形態の実装治具３０によると、酸化皮膜が形成される部分は、略円錐状の第２半田層３７の上方部分となり、従来の治具と比較して、容易に実装治具３０を取り外すことができる。そして、ビームリード２０の平板端子２１から実装治具３０を取り外すことで、半導体装置１０が完成する（ステップＳ５）。
図６に示すように、ビームリード２０が半田接合された半導体チップ１１は、作動領域Ａ内を移動する不図示のワイヤボンディングツールにより、信号端子１３と不図示の制御端子とが接続される。このとき、第２半田層３７が作動領域Ａ内に入り込んでいると、ワイヤボンディングツールが第２半田層３７と干渉する虞がある。
しかし、本実施形態の半導体装置１０は、第２半田層３７の形状が略円錐状に限定され、且つ、平板端子２１の長手方向中心ＣＬより信号端子１３から遠い位置、即ち、作動領域Ａ外に形成されるので、ワイヤボンディングツールと半導体装置１０（第２半田層３７）との干渉が防止され、効率よくワイヤボンディング作業を行うことができる。
以上説明したように、本実施形態に係る半導体チップ１１の実装方法によれば、複数の半導体チップ１１上に複数の平板端子２１を重ね合わせた後、更に略円錐状の半田収容孔３２と、半田収容孔３２の上部に連続形成された略円筒状の半田挿入孔３３と、を有する実装治具３０を平板端子２１上に載置し、半田挿入孔３３に棒状半田３５を挿入した状態でリフロー半田した後、実装治具３０を平板端子２１から取り外すようにしたので、平板端子２１と半導体チップ１１間の隙間のばらつきがある場合であっても、複数の平板端子２１を備えるビームリード２０を複数の半導体チップ１１に安定して半田接合することができる。
また、半田接合する、半導体チップ１１と平板端子２１の個数が多くなるほど、半導体チップ１１と平板端子２１間の隙間のばらつきの範囲が大きくなる傾向があるが、本実施形態では、半導体チップ１１と平板端子２１の個数に関わらず、半導体チップ１１と平板端子２１とを、該隙間のばらつきに依らず、確実に半田接合することができる。
また、本実施形態に係る半導体装置１０によれば、平板端子２１を厚さ方向に貫通して溶融半田３５が流動可能な長孔（切欠き部）２２を有し、平板端子２１と半導体チップ１１との間に設けられる第１半田層３６と、少なくとも長孔２２の一部を覆うように平板端子２１の上面側に設けられる略円錐状の第２半田層３７と、を有するので、第１半田層３６で平板端子２１と半導体チップ１１とを半田接合し、余剰の半田３５は、略円錐状の第２半田層３７として平板端子２１の上面側に形成される。これにより、余剰の半田３５が平板端子２１と半導体チップ１１との間からはみ出すことがなく、短絡が防止される。
更に、半導体チップ１１は、平板端子２１の先端部２４から延出する位置に信号端子１３を有し、平板端子２１の長孔２２は、先端部２４側が閉鎖された孔であり、平板端子２１の上面に設けられる第２半田層３７の中心Ｃは、平板端子２１の長手方向中心ＣＬより先端部２４から遠い側に配置されるので、第２半田層３７が、半導体チップ１１の信号端子１３から離間した位置に形成され、これにより、ワイヤボンディングツールと第２半田層３７との干渉を防止して、効率的にワイヤボンディング作業を行うことができる。
また、本実施形態に係る実装治具３０によれば、下部から上部に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔３２と、該半田収容孔３２の上部に連続形成された半田挿入孔３３と、を有し、半導体チップ１１と平板端子２１を半田接合する際に発生する余剰の半田３５は、半田収容孔３２内に収容されるので、平板端子２１と半導体チップ１１との間から余剰の半田３５がはみ出すことを防止すると共に、半田３５の酸化被膜を半田収容孔３２の上部に集中させることができ、これにより、実装治具３０を容易に取り外すことができる。
また、円錐状の半田収容孔３２の容積は、半導体チップ１１と平板端子２１との間の隙間のばらつきにより形成されるチップ端子間容量の最大容量と最小容量との差より大きいので、半導体チップ１１と平板端子２１とを半田接合した余剰の半田３５の全量を半田収容孔３２内に収容することができる。
尚、本発明は、前述した各実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。例えば、上記実施形態では、ハイブリッド自動車などのインバータに使用されるＩＧＢＴとビームリードとの半田接合を例に説明したが、本発明はこれに限定されるものでなく、ビームリードと半田接合される任意の半導体チップにも同様に適用可能である。また、ビームリードを４個の半導体チップに半田接合する例について説明したが、半田接合する半導体チップの数量は任意に設定可能である。
また、実装治具は、それぞれ独立した実装治具を各半導体チップ上に１つずつ載せてもよく、また、３個のＩＧＢＴに対応する位置に３つの半田収容孔及び半田挿入孔が設けられた専用実装治具を用いて、３個同時にセットするようにしてもよい。
１０ 半導体装置
１１ 半導体チップ
１１ａ ＩＧＢＴ（半導体チップ）
１１ｂ ＦＷＤ（半導体チップ）
１３ 信号端子
２０ ビームリード
２１，２１ａ，２１ｂ 平板端子
２２ 長孔（切欠き部、孔）
２４ 平板端子の先端部
３０ 実装治具
３２ 半田収容孔
３３ 半田挿入孔
３５ 半田
３６ 第１半田層
３７ 第２半田層
Ｃ 第２半田層の中心
ＣＬ 平板端子の長手方向中心

Claims (5)

  1. 複数の平板端子を備えるビームリードと、複数の半導体チップとを半田接合する半導体チップの実装方法であって、
    前記半導体チップ上に前記平板端子を重ね合わせて配置した後、下部から上部に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔と、該半田収容孔の上部に連続形成された略円筒状の半田挿入孔と、を有する実装治具を前記平板端子上に載置する工程と、
    前記実装治具の前記半田挿入孔に棒状半田を挿入する工程と、
    前記半田挿入孔に前記棒状半田を挿入した状態でリフロー半田する工程と、
    前記実装治具を前記平板端子から取り外す工程と、
    を備えることを特徴とする半導体チップの実装方法。
  2. ビームリードの複数の平板端子が、複数の半導体チップに半田接合されてなる半導体装置であって、
    前記平板端子は、前記平板端子を厚さ方向に貫通して溶融半田が流動可能な切欠き部を有し、
    前記平板端子と前記半導体チップとの間に設けられる第１半田層と、
    少なくとも前記切欠き部の一部を覆うように、前記平板端子の上面側に設けられる略円錐状の第２半田層と、
    を備えることを特徴とする半導体装置。
  3. 前記半導体チップには、前記平板端子の先端部から延出する位置に信号端子が設けられ、
    前記切欠き部は、前記平板端子の先端部側が閉鎖された孔であり、
    前記切欠き部を覆って前記平板端子の上面に設けられた前記第２半田層の中心は、前記平板端子の長手方向中心より前記先端部から遠い側に配置されることを特徴とする請求項２に記載の半導体装置。
  4. 複数の平板端子を備えるビームリードを、複数の半導体チップに半田接合するための実装治具であって、
    下部から上部に向かうに従って次第に横断面積が小さくなる略円錐状の半田収容孔と、該半田収容孔の上部に連続形成された略円筒状の半田挿入孔と、を有し、
    前記平板端子と前記半導体チップとを半田接合する際に発生する余剰の前記半田を前記半田収容孔内に収容することを特徴とする実装治具。
  5. 前記略円錐状の半田収容孔の容積は、前記半導体チップと前記平板端子との間の隙間のばらつきにより形成されるチップ端子間容量の最大容量と最小容量との差より大きいことを特徴とする請求項４に記載の実装治具。
JP2013146506A 2013-07-12 2013-07-12 半導体チップの実装方法、半導体装置、及び実装治具 Active JP6063835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013146506A JP6063835B2 (ja) 2013-07-12 2013-07-12 半導体チップの実装方法、半導体装置、及び実装治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013146506A JP6063835B2 (ja) 2013-07-12 2013-07-12 半導体チップの実装方法、半導体装置、及び実装治具

Publications (2)

Publication Number Publication Date
JP2015019001A true JP2015019001A (ja) 2015-01-29
JP6063835B2 JP6063835B2 (ja) 2017-01-18

Family

ID=52439732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013146506A Active JP6063835B2 (ja) 2013-07-12 2013-07-12 半導体チップの実装方法、半導体装置、及び実装治具

Country Status (1)

Country Link
JP (1) JP6063835B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875269A (zh) * 2018-08-31 2020-03-10 唐虞企业股份有限公司 芯片封装结构半成品、模块及芯片封装结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JP2007149784A (ja) * 2005-11-24 2007-06-14 Canon Machinery Inc 半田供給装置
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315490A (ja) * 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
JP2007149784A (ja) * 2005-11-24 2007-06-14 Canon Machinery Inc 半田供給装置
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875269A (zh) * 2018-08-31 2020-03-10 唐虞企业股份有限公司 芯片封装结构半成品、模块及芯片封装结构的制造方法

Also Published As

Publication number Publication date
JP6063835B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
JP6488940B2 (ja) 半導体装置
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
JP5176507B2 (ja) 半導体装置
WO2012137685A1 (ja) 半導体装置およびその製造方法
JP5083226B2 (ja) 半導体装置およびその製造方法
EP2738808B1 (en) Semiconductor device including a case in which a nut glove can be inserted
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP5935374B2 (ja) 半導体モジュールの製造方法
US9922906B2 (en) Electronic device and manufacturing method of electronic device
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
US20190057951A1 (en) Semiconductor device manufacturing method and soldering support jig
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
US8981542B2 (en) Semiconductor power module and method of manufacturing the same
US10772194B2 (en) Circuit board, circuit assembly, and circuit board manufacturing method
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP5533983B2 (ja) 半導体装置
JP4946959B2 (ja) 半導体装置の製造方法
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2009038126A (ja) 半導体装置およびその製造方法
JP2011210990A (ja) 半導体装置および半導体装置の製造方法
JP6160935B2 (ja) 半導体パワーモジュール
JP6717103B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6063835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250