JP2015012772A - 充電回路及び閃光放電ランプ点灯装置 - Google Patents

Abstract

【課題】直列接続された複数の蓄電素子を充電する充電回路において、各蓄電素子を均等に充電することができる低損失、小型かつ低コストな構成を提供する。
【解決手段】充電回路２２０は、直列接続された蓄電素子１１−１及び１１−２と、蓄電素子１１−１及び１１−２の電圧をそれぞれ検出電圧Ｖ１及びＶ２として特定するために使用される電圧検出回路１２と、蓄電素子１１−１に並列接続された、抵抗素子３４−１とスイッチ素子３６−１の直列回路、及び蓄電素子１１−２に並列接続された、抵抗素子３４−２とスイッチ素子３６−２の直列回路を有するバランス放電回路３０と、蓄電素子１１−１及び１１−２の充電時に、検出電圧Ｖ１と検出電圧Ｖ２の間の検出電圧差が所定値Ｖａ以下となるように検出電圧差に基づいてスイッチ素子３６−１及び３６−２の一方の動作状態を制御する制御回路４０を備える。
【選択図】 図２

Description

本発明は充電回路及びそれを用いた閃光放電ランプ点灯装置に関する。

太陽電池の光電変換特性などの各種太陽エネルギー利用機器の性能測定のために、自然太陽光のスペクトル分布を再現する擬似太陽光を被照射体に照射する擬似太陽光照射装置が知られている。このような装置では、例えば、発光長が１０００ｍｍ以上のキセノンランプ（以下、「ランプ」という）に直流のランプ電流が通電され、そのランプ電流値は点灯装置によって制御される。一般的には、点灯時のランプ電流は数十アンペア（例えば７０Ａ）、ランプ電圧は数百ボルト（例えば５００Ｖ）程度であり、このランプ電流／電圧が、１回の点灯あたり数十ミリ秒から数百ミリ秒にわたって通電／印加される。この出力状態が定電流又は定電力で制御され、点灯期間中に被照射体の性能が測定される。

上記の場合、ランプ電力が約３５ｋＷとなり、瞬時（例えば１００ミリ秒）とはいえ、この電力を商用電源から直接供給すると、同じ商用電源の系統の周辺機器に障害を及ぼすことや、商用電源と照射装置の間に容量の大きい接点及び配線が必要となることが問題となる。そこで一般には、照射装置内に点灯装置を設け、点灯装置において電力をコンデンサ等の蓄積素子に蓄積し、点灯指令に応じてその蓄積された電力をランプに供給する構成が採用される。このような閃光ランプ点灯装置において、必要な蓄電素子の電圧および容量はランプ電圧やランプ電流、ランプ点灯時間等によって異なる。そのため、蓄電素子は複数直列、複数並列又はその組み合わせによって構成され、充電回路はその蓄電素子の構成、及び必要とされる充電完了までの時間に応じて設計される。

ここで、複数の蓄電素子が直列接続される構成では、各蓄電素子の充電電圧を均等化することが望ましい。これは、蓄電素子ごとに充電電圧がばらつくと、充電電圧の高い蓄電素子において定格電圧を超えてしまう可能性があることによる。例えば、定格電圧が５００Ｖの２つの蓄電素子が直列接続される構成において、充電電圧設定値が９８０Ｖである場合に、一方の蓄電素子の充電電圧が４８０Ｖ以下となると、他方の蓄電素子の充電電圧が５００Ｖ以上となり、定格電圧を超えてしまう。また、充電電圧のばらつきに起因して、充電電圧の高い蓄電素子が他の蓄電素子よりも先に寿命に達してしまい、蓄電回路全体が短寿命化してしまうという問題もある。

特許文献１は、直列接続された複数の蓄電素子（１１）と、各蓄電素子に並列接続された電圧検出回路（１９）と、各蓄電素子に並列接続されたバランス回路（２１）と、各バランス回路の抵抗器（２３）の温度を検出する温度センサ（２６）と、制御回路（２７）を備えた蓄電装置を開示する。制御回路は、電圧検出回路による検出電圧と温度センサによる検出温度に基づいて各蓄電素子における充電エネルギーを演算し、その演算結果に応じて各バランス回路のスイッチ（２５）の動作状態を制御して充電電圧ばらつきを低減する。

特許文献２は、複数の大容量コンデンサ（２１１、２１２）と、当該大容量コンデンサの接続構成を切り替える制御回路（２００）を備えた発光素子駆動回路を開示する。制御回路は、充電時には複数の大容量コンデンサを並列接続状態とし、負荷駆動時にはこれらの大容量コンデンサを直列接続するよう、接続状態を切り替える。

特開２０１１−１５５７５１号公報 特開２０１０−１７５５９６号公報

しかし、特許文献１の蓄電装置によると、各蓄電素子に対して温度センサが設けられるため装置が大型化及び高コスト化してしまう。また、この蓄電装置では、各抵抗器の温度を検出する構成が採用されるため、各スイッチを導通状態として各抵抗器に電流を流すことが制御の前提となる。しかし、各抵抗器が通電された状態が前提となる構成によると、仮に各蓄電素子の充電電圧のばらつきが非常に小さい場合であっても（又はばらつきがない場合であっても）常に抵抗器に電流が流れて不要な損失が発生することになり、好ましくない。また、同装置は検出電圧及び検出温度に基づいて各蓄電素子における充電エネルギーを演算するため、演算における処理負荷が高く、これが制御回路の設計上の制約となってしまう。

また、特許文献２の構成によると、接続切替え用のスイッチ素子が各蓄電素子間に挿入されているため、蓄電素子の直列接続時（放電時）には、導通状態のスイッチ素子に全放電電流が流れることになる。即ち、スイッチ素子に電流容量の大きく、かつ場合によっては高耐圧の素子を用いる必要があり、充電回路が大型化及び高コスト化してしまう。特に、閃光放電ランプ点灯装置に用いる充電回路においては、充電合計電圧が１０００Ｖを超え、放電電流が数１０〜１００Ａ程度となる。従って、電流容量が大きくかつ高耐圧のスイッチ素子が蓄電素子数に応じて放電経路に挿入される構成は閃光放電ランプ点灯装置においては現実的ではない。

そこで、本発明は、直列接続された複数の蓄電素子を充電する充電回路において、各蓄電素子を均等に充電することができる低損失、小型かつ低コストな構成を提供することを課題とする。また、本発明は、閃光放電ランプに高圧を印加して大電流を流すことができる小型かつ安価な閃光放電ランプ点灯装置を提供することを課題とする。

本発明の充電回路は、直列接続された第１の蓄電素子及び第２の蓄電素子と、第１の蓄電素子及び第２の蓄電素子の電圧をそれぞれ第１の検出電圧及び第２の検出電圧として特定するために使用される電圧検出回路と、第１の蓄電素子に並列接続された、第１の抵抗素子と第１のスイッチ素子の直列回路、及び第２の蓄電素子に並列接続された、第２の抵抗素子と第２のスイッチ素子の直列回路を有するバランス放電回路と、第１及び第２の蓄電素子の充電時に、第１の検出電圧と第２の検出電圧の間の検出電圧差が第１の所定値以下となるように、検出電圧差に基づいて第１のスイッチ素子及び第２のスイッチ素子の一方の動作状態を制御する制御回路とを備える。

上記構成によると、検出電圧差が所定値以下となるように、その検出電圧差に基づいて第１及び第２のスイッチ素子の一方の動作状態が制御される。従って、各蓄電素子を均等に充電することが可能となるとともに、少なくとも一方のスイッチ素子は開放状態に維持されるので、バランス放電回路の抵抗素子における損失が最小限に抑えられ、低損失な構成の充電回路が提供される。これにより、小型かつ低コストな構成の充電回路が提供される。

ここで、制御回路は、第１の検出電圧から第２の検出電圧を減算した第１の検出電圧差が第１の所定値を超えた場合に第１のスイッチ素子を導通状態とし、又は第２の検出電圧から第１の検出電圧を減算した第２の検出電圧差が第１の所定値を超えた場合に第２のスイッチ素子を導通状態とするように構成される。これにより、簡素な演算構成の制御回路が実現される。

本発明の他の充電回路は、直列接続された複数の蓄電素子と、複数の蓄電素子のそれぞれの電圧を検出電圧として特定するために使用される電圧検出回路と、複数の蓄電素子のそれぞれに並列接続され、各々が抵抗素子とスイッチ素子の直列回路からなる複数の放電回路を有するバランス放電回路と、検出電圧のうちの最小値を与える第１の蓄電素子を特定し、複数の蓄電素子の充電時に、第１の蓄電素子以外の他の蓄電素子の検出電圧から第１の蓄電素子の検出電圧を減算した検出電圧差が第１の所定値以下となるように、当該他の蓄電素子に並列接続された放電回路のスイッチ素子の動作状態を制御する制御回路とを備える。

上記構成によると、３個以上の多数の蓄電素子が直列接続される構成の充電回路においても、接続させることが必要な抵抗素子に対応するスイッチ素子だけを導通させることができるので、バランス放電回路の抵抗素子における損失が最小限に抑えられる。従って、この構成においても、各蓄電素子を均等に充電することができる低損失、小型かつ低コストな構成の充電回路が実現される。

本発明の他の充電回路は、直列接続された第１の蓄電素子及び第１の蓄電素子よりも充電速度が高い第２の蓄電素子と、第１の蓄電素子及び第２の蓄電素子の電圧をそれぞれ第１の検出電圧及び第２の検出電圧として特定するために使用される電圧検出回路と、第２の蓄電素子に並列接続され、抵抗素子とスイッチ素子の直列回路からなるバランス放電回路と、第１及び第２の蓄電素子の充電時に、第２の検出電圧から第１の検出電圧を減算した検出電圧差が第１の所定値以下となるようにスイッチ素子の動作状態を制御する制御回路を備える。

上記構成によると、放電回路が１つで済むので、充電回路の更なる小型化及び低コスト化が実現される。ここで、第１の蓄電素子が高電位側に、第２の蓄電素子が低電位側に接続されることが好ましい。これにより、制御回路への高電位配線が不要となるので制御回路が低耐圧部品のみで構成され、制御回路がさらに簡素化及び低コスト化される。

また、上記の各充電回路において、第１の所定値を超えた検出電圧差が、第１の所定値よりも小さい第２の所定値未満となった場合に、制御回路は導通状態となっているスイッチ素子を開放するように構成される。これにより、スイッチ素子の導通時間が最小限に抑えられ、損失が低減される。

また、上記の各充電回路において、制御回路が、動作状態の制御対象となるスイッチ素子を検出電圧差に応じたオンデューティ比でＰＷＭ制御するように構成してもよい。これにより、充電電圧の差が所定範囲内に収束し易くなり、充電電圧のさらに高精度な均等化が実現される。

上記の各充電回路において、制御回路が、充電電圧を放電させる指令を示す信号を受信した場合に全てのスイッチ素子を導通させるように構成されることが好ましい。これにより、バランス放電回路が、充電時のための回路だけでなく放電時のための回路を兼ねることができ、多機能で有用な構成が実現される。

本発明の閃光放電ランプ点灯装置は、上記の各充電回路と、充電回路に充電用の入力電力を供給する電力供給手段と、充電回路の充電電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、充電回路、電力供給手段及び電流制御回路を統括制御する中央制御部を備える。これにより、上記各充電回路の有利な効果を享受しつつ、閃光放電ランプに高圧を印加して大電流を流すことができる小型かつ安価な閃光放電ランプ点灯装置が提供される。

本発明の閃光放電ランプ点灯装置を示す回路構成図である。 本発明の第１の実施形態による充電回路を示す図である。 本発明の第１の実施形態による充電回路の動作を示す図である。 本発明の第１の実施形態による昇圧充電回路の動作を示すフローチャートである。 本発明の第２の実施形態による充電回路の動作を示す図である。 本発明の第３の実施形態による充電回路を示す図である。 本発明の第３の実施形態による昇圧充電回路の動作を示すフローチャートである。 本発明の第４の実施形態による充電回路を示す図である。 本発明の第４の実施形態による充電回路の動作を示す図である。 本発明の第４の実施形態による昇圧充電回路の動作を示すフローチャートである。

＜基本構成＞
図１に本発明の閃光放電ランプ点灯装置（以下、「点灯装置」という）の回路構成図を示す。点灯装置１００は整流入力回路１５０と、昇圧充電回路２００と、電流制御回路３００と、昇圧充電回路２００及び電流制御回路３００を統括制御する中央制御部４００を備える。なお、上記及び以降の説明において、各回路素子が上記のどの回路に属するかは便宜的なものであり、本発明を拘束するものではない。

また、上記の点灯装置１００、点灯装置１００に接続された閃光放電ランプ５００（以下、「ランプ５００」という）、ランプ５００を内包する筐体（不図示）、点灯装置１００への入力手段等を備えることにより閃光照射装置を構成することができる。閃光照射装置が擬似太陽光照射装置である場合、ランプ５００はキセノンランプからなる。

整流入力回路１５０は整流器１及び平滑コンデンサ２を備え、交流電源ＡＣは整流器１によって全波整流されるとともに平滑コンデンサ２によって平滑化される。なお、本実施形態では、整流入力回路１５０にコンデンサインプット型のものが採用されているが、力率改善回路等が採用されてもよい。また、交流電源の代わりに直流電源が入力電源となる場合は、整流入力回路１５０は不要である。

昇圧充電回路２００は昇圧回路２１０及び充電回路２２０を含む。後述するように、昇圧回路２１０、又は整流入力回路１５０及び昇圧回路２１０は、充電回路２２０への充電用の入力電力を供給する電力供給手段として機能する。

昇圧回路２１０は、トランジスタ３〜６からなるフルブリッジ回路、ＰＷＭ制御回路７、昇圧トランス８、整流器９及び電流制限用コイル１０を備える。フルブリッジ回路はＰＷＭ制御回路７によってスイッチング制御され、トランジスタ３及び６とトランジスタ４及び５が交互にオン・オフされるとともにその導通時間が制御される。昇圧トランス８の一次巻線にはフルブリッジ回路の出力が接続され、二次側には巻数比に応じた電圧が発生する。昇圧トランスの二次巻線に発生した電圧は、整流器９によって整流され、電流制限用コイル１０を介して出力される。

充電回路２２０は、高電位側の蓄電素子１１−１、低電位側の蓄電素子１１−２、電圧検出回路１２、電流検出抵抗１３、誤差増幅器１４、基準電源１５、バランス放電回路３０及び制御回路４０を備え、昇圧回路２１０の整流器９の出力が蓄電素子１１−１及び１１−２に充電される。なお、以降の説明において、蓄電素子１１−１〜１１−ｎについて、これらを総称して又はこれらの一部を代表して蓄電素子１１というものとする。本実施形態においては、蓄電素子１１を電解コンデンサとしているが、蓄電素子１１は電気二重層コンデンサ、バッテリ等であってもよい。なお、図１においては、充電回路２２０内の配線は簡略化して示してある。

昇圧充電回路２００のＰＷＭ制御回路７は、中央制御部４００からの充電開始信号を受けると、フルブリッジ回路を数十ｋＨｚ（例えば、５０ｋＨｚ程度）で駆動させて充電を開始する。充電動作中は、電流検出抵抗１３によって検出される電流値（電流検出抵抗１３に発生する電圧）が目標値（基準電源１５の電圧）に等しくなるように誤差増幅器１４及びＰＷＭ制御回路７が動作し、所定の充電電流で充電が行われる。なお、充電方法は定電流制御に限られない。電圧検出回路１２によって検出される充電電圧がランプ電圧よりも充分に高い設定電圧（例えば、１０００Ｖ）に達すると、ＰＷＭ制御回路７はフルブリッジ回路の動作を一旦停止（又は充電電圧を保持）し、スタンバイ状態に移行する。ここで、ＰＷＭ制御回路７又は制御回路４０は充電完了信号を中央制御部４００に出力する。電圧検出回路１２、バランス放電回路３０及び制御回路４０については後述する。

なお、本開示においては、昇圧充電回路２００としてフルブリッジ及び昇圧トランスで構成される回路が例示されるが、昇圧動作と充電動作が可能であれば他の昇圧コンバータ方式の回路が採用されてもよい。またさらに、昇圧充電回路２００が高圧電源から給電される場合には昇圧機能は不要である。

電流制御回路３００はＩＧＢＴ等の半導体スイッチ１６、ダイオード１７、チョークコイル１８、コンデンサ１９、電流検出抵抗２０、ＰＷＭ制御回路２１及び誤差増幅器２２を含み、降圧チョッパ回路を構成する。電流制御回路３００はまた、イグナイタ回路３５０を含む。イグナイタ回路３５０は始動回路２３及びパルストランス２４及びを含み、パルストランス２４の２次巻線はチョークコイル１８に直列接続される。

電流制御回路３００は、蓄電素子１１−１及び１１−２の合計電圧を電源として、中央制御部４００からの点灯信号を受けて動作を開始する。電流制御回路３００のＰＷＭ制御回路２１が点灯信号に応じて動作を開始すると、動作開始時点でランプ５００の両端に、蓄電素子１１−１及び１１−２の合計電圧とほぼ等しい直流電圧が印加される。一方、イグナイタ回路３５０の始動回路２３は点灯信号に応じて起動してパルストランス２４の１次巻線にパルス電圧を発生させ、２次巻線にはパルストランス２４の１次／２次巻数比に応じた高圧パルスが発生する。これにより、上記の蓄電素子１１−１及び１１−２の合計電圧に高圧パルスが重畳された電圧がランプ５００に印加され、ランプ５００の絶縁破壊が起こる。

ランプ５００が絶縁破壊されると、蓄電素子１１−１及び１１−２の合計電圧を電源として電流制御回路３００からの制限された電流がランプ５００に投入される。半導体スイッチ１６はＰＷＭ制御回路２１によって導通時間が制御されてスイッチングされる。半導体スイッチ１６がオンの期間には蓄電素子１１→半導体スイッチ１６→チョークコイル１８→パルストランス２４の２次巻線→ランプ５００→蓄電素子１１の経路に電流が流れる。一方、半導体スイッチ１６がオフの期間にはチョークコイル１８に蓄えられた電力を元に、チョークコイル１８→パルストランス２４の２次巻線→ランプ５００→ダイオード１７→チョークコイル１８の経路に電流が流れる。コンデンサ１９はランプ５００への出力を平滑化し、ランプ電流のリップル成分を抑制又は除去する。電流検出抵抗２０によってランプ電流が検出され、検出ランプ電流に比例する電圧信号（検出電圧）が誤差増幅器２２の正入力端子に入力される。ランプ電流の設定値に比例する電圧信号が中央制御部４００から誤差増幅器２２の負入力端子に入力される。そして、誤差増幅器２２の両入力が等しくなるようにＰＷＭ制御回路２１によって半導体スイッチ１６の導通時間がＰＷＭ制御される。これにより、蓄電素子１１を電源とするランプ５００の定電流直流点灯が行われる。

実施形態１．
図２に、本発明の第１の実施形態による充電回路２２０の詳細を示す。以降の説明において、蓄電素子１１−１の高電位側ノードをノードＮ１、蓄電素子１１−１と蓄電素子１１−２の接続点をノードＮ２、蓄電素子１１−２の低電位側ノードをノードＮ３とする。

電圧検出回路１２は、ノードＮ１−Ｎ３間の電圧Ｖ_{ｔｏｔａｌ}を検出する分圧抵抗からなる電圧検出回路１２−１、及びノードＮ２−Ｎ３間の電圧Ｖ２を検出する分圧抵抗からなる電圧検出回路１２−２を含む。電圧検出回路１２は、後述の制御回路４０と協働して蓄電素子１１−１及び１１−２の電圧をそれぞれ検出電圧Ｖ１及びＶ２として特定するために設けられる。蓄電素子１１−２の検出電圧Ｖ２は電圧検出回路１２−２によって直接求められ、蓄電素子１１−１の検出電圧Ｖ１は電圧検出回路１２−１の検出値Ｖ_{ｔｏｔａｌ}から電圧検出回路１２−２の検出値Ｖ２を減算することによって求められる。なお、各蓄電素子１１の実際の充電電圧は電圧検出回路１２を構成する分圧抵抗の分圧比から求められるが、本明細書の以降の説明においては検出電圧を用いて各制御構成を説明する。

バランス放電回路３０は蓄電素子１１−１に並列接続された高電位側の放電回路３２−１、及び蓄電素子１１−２に並列接続された低電位側の放電回路３２−２を含む。放電回路３２−１は抵抗素子３４−１とスイッチ素子３６−１の直列回路からなり、放電回路３２−２は抵抗素子３４−２とスイッチ素子３６−２の直列回路からなる。本実施形態では、スイッチ素子３６−１及び３６−２はＭＯＳＦＥＴからなる。スイッチ素子３６−１のドレイン端子が抵抗素子３４−１を介してノードＮ１に接続され、ソース端子がノードＮ２に接続される。同様に、スイッチ素子３６−２のドレイン端子が抵抗素子３４−２を介してノードＮ２に接続され、ソース端子がノードＮ３に接続される。スイッチ素子３６−１及び３６−２はそれぞれ制御回路４０からのゲート信号により個別に動作状態（すなわち、ＯＮ又はＯＦＦ）が決定される。なお、以降の説明において、放電回路３２−１〜３２−ｎ、抵抗素子３４−１〜３４−ｎ、及びスイッチ素子３６−１〜３６−ｎについて、これらを総称して又はこれらの一部を代表して、それぞれ放電回路３２、抵抗素子３４、及びスイッチ素子３６というものとする。

各放電回路３２において、スイッチ素子３６がＯＦＦの状態においては、蓄電素子１１への充電電力は全て蓄電素子１１に投入される。一方、スイッチ素子３６がＯＮの状態においては、蓄電素子１１への充電電力が蓄電素子１１及び抵抗素子３４に投入される。従って、スイッチ素子３６がＯＮの場合の充電速度はスイッチ素子３６がＯＦＦの場合の充電速度に比べて遅くなる。なお、各抵抗素子３４の抵抗値は、蓄電素子１１間の充電速度のばらつきを考慮して、抵抗素子３４の接続の有無によって蓄電素子１１間の充電速度が確実に逆転するように選定されるものとする。もちろん、蓄電素子１１−１及び１１−２の間の充電速度のばらつきが小さい場合には、両スイッチ素子３６−１及び３６−２ともＯＦＦ状態に維持され、この状態で両蓄電素子は均等に充電される。

制御回路４０はＣＰＵ４２、メモリ４４及び入出力インターフェイス４６を含み、これらはバス４８によって相互に接続される。ＣＰＵ４２は各部間の信号のやりとりを制御するプロセッサであり、メモリ４６はプログラム及びデータを記憶するメモリである。なお、説明の便宜上、制御回路４０をＰＷＭ制御回路７とは個別の制御回路として示しているが、制御回路４０はＰＷＭ制御回路７に含まれていてもよい。

制御回路４０は、蓄電素子１１−１及び１１−２の充電時において、検出電圧Ｖ１と検出電圧Ｖ２の間の検出電圧差が所定値Ｖａ以下となるように、検出電圧差に基づいてスイッチ素子３６−１及び３６−２の一方の動作状態を制御する。具体的には、制御回路４０は、検出電圧差Ｖ１−Ｖ２が所定値Ｖａを超えた場合にスイッチ素子３６−１を導通させ、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた場合にスイッチ素子３６−２を導通させる。

制御回路４０はまた、スイッチ素子３６のいずれかがＯＮ状態とされた後、検出電圧差が所定値Ｖｂ未満となった場合には、動作制御対象となっているスイッチ素子３６をＯＦＦ状態に戻す。すなわち、検出電圧差Ｖ１−Ｖ２が所定値Ｖａを超えた後に所定値Ｖｂ未満となった場合にスイッチ素子３６−１を開放し、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた後に所定値Ｖｂ未満となった場合にスイッチ素子３６−２を開放する。ここで、スイッチ素子３６のＯＮ−ＯＦＦの切替えにヒステリシスを持たせるために所定値Ｖａ＞所定値Ｖｂとすることが好ましい。

また、制御回路４０は、中央制御部４００から、充電電圧を放電させる指令を示す充電電圧放電信号を受信すると、全てのスイッチ素子３６−１及び３６−２をＯＮする。この充電電圧放電信号は、蓄電素子１１の電圧を安全電圧まで低下させる指令を示す信号であってもよいし、充電回路２２０（すなわち、点灯装置１００）の使用終了を示す信号であってもよい。全スイッチ素子３６の導通により、蓄電素子１１−１及び１１−２の残存電荷が抵抗素子３４−１及び３４−２によって放電され、点灯装置１００の使用後に蓄電素子１１が高電圧状態で保持されることが防止される。

図３を参照して、充電回路２２０の動作を説明する。図３の上段のグラフは蓄電素子１１−１及び１１−２の合計電圧（Ｖ_{ｔｏｔａｌ}＝Ｖ１＋Ｖ２）及び各々の電圧（Ｖ１、Ｖ２）を示し、中段及び下段のグラフはそれぞれスイッチ素子３６−１及び３６−２の動作状態（ＯＮで導通、ＯＦＦで開放）を示す。なお、各グラフの横軸は充電開始からの経過時間である。

時刻ｔ０において充電が開始される。この時点で、スイッチ素子３６−１及び３６−２はともにＯＦＦ状態とされている。本例では、蓄電素子１１−２の方が蓄電素子１１−１よりも充電速度が速いことが分かる。

時刻ｔ１において、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたことに応じて、制御回路４０がスイッチ素子３６−２をＯＮする。スイッチ素子３６−２が導通したことによって蓄電素子１１−２に抵抗素子３４−２が並列接続され、蓄電素子１１−２の充電速度が低下する。

時刻ｔ２において、検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となったことに応じて、制御回路４０がスイッチ素子３６−２をＯＦＦする。もちろん、所定値Ｖｂの値をより小さくすることによって充電電圧の差をさらに縮めることができるが、所定値Ｖｂを小さくするほど抵抗素子３４−２における電力損失が増すことになる。従って、充電電圧の差を解消しつつも抵抗素子３４−２における損失を最小限にするように所定値Ｖｂの値は適宜設定される。

時刻ｔ３において、再び検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたことに応じて、制御回路４０がスイッチ素子３６−２をＯＮし、時刻ｔ４において検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となったことに応じて、制御回路４０がスイッチ素子３６−２をＯＦＦする。なお、蓄電素子１１−１の方が蓄電素子１１−２よりも充電速度が速い場合においては、検出電圧差Ｖ１−Ｖ２が所定値Ｖａを超えるとスイッチ素子３６−１がＯＮされ、検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ未満となるとスイッチ素子３６−１がＯＦＦされる。

そして、時刻ｔ５において合計検出電圧Ｖ_{ｔｏｔａｌ}＝Ｖ１＋Ｖ２が設定値Ｖ_ｓｅｔに到達すると、ＰＷＭ制御回路７がフルブリッジ回路を停止させ、充電が完了する。

図４は、本実施形態による昇圧充電回路２００の動作を示すフローチャートである。
ステップＳ１において、まず全てのスイッチ素子３６−１及び３６−２がＯＦＦ状態とされる。
ステップＳ２において、ＰＷＭ制御回路７がフルブリッジ回路の駆動を開始し、充電が開始される。なお、検出電圧Ｖ１及びＶ２は、電圧検出回路１２による検出値に基づく制御回路４０の演算によって逐次取得されるものとする。

ステップＳ１０において、制御回路４０（ＣＰＵ４２）は、検出電圧差Ｖ１−Ｖ２が所定値Ｖａを超えたか否かを判定する。検出電圧差Ｖ１−Ｖ２が所定値Ｖａを超えた場合（ステップＳ１０、Ｙｅｓ）、ステップＳ１１において、制御回路４０がスイッチ素子３６−１をＯＮし、処理はステップＳ１２に進む。検出電圧差Ｖ１−Ｖ２が所定値Ｖａ以下である場合（ステップＳ１０、Ｎｏ）、処理はステップＳ２０に進む。

ステップＳ１２において、制御回路４０は合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達した場合（ステップＳ１２、Ｙｅｓ）、処理はステップＳ５１に進む。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達していない場合（ステップＳ１２、Ｎｏ）、処理はステップＳ１３に進む。

ステップＳ１３において、制御回路４０は検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ未満となったか否かを判定する。検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ以上である場合（ステップＳ１３、Ｎｏ）、処理はステップＳ１２に戻る。検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ未満となった場合（ステップＳ１３、Ｙｅｓ）、ステップＳ１４において、制御回路４０がスイッチ素子３６−１をＯＦＦする。その後、処理はステップＳ２０に進む。

ステップＳ２０において、制御回路４０は、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたか否かを判定する。検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた場合（ステップＳ２０、Ｙｅｓ）、ステップＳ２１において、制御回路４０がスイッチ素子３６−２をＯＮし、処理はステップＳ２２に進む。検出電圧差Ｖ１−Ｖ２が所定値Ｖａ以下である場合（ステップＳ２０、Ｎｏ）、処理はステップＳ５０に進む。

ステップＳ２２において、制御回路４０は合計検出電圧Ｖ_{ｔｏｔａｌ}＝Ｖ１＋Ｖ２が設定値Ｖ_ｓｅｔに達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達した場合（ステップＳ２２、Ｙｅｓ）、処理はステップＳ５１に進む。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達していない場合（ステップＳ２２、Ｎｏ）、処理はステップＳ２３に進む。

ステップＳ２３において、制御回路４０は検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ未満となったか否かを判定する。検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ以上である場合（ステップＳ２３、Ｎｏ）、処理はステップＳ２２に戻る。検出電圧差Ｖ１−Ｖ２が所定値Ｖｂ未満となった場合（ステップＳ２３、Ｙｅｓ）、ステップＳ２４において、制御回路４０がスイッチ素子３６−２をＯＦＦする。その後、処理はステップＳ５０に進む。

ステップＳ５０において、制御回路４０は、合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達していない場合、（ステップＳ５０、Ｎｏ）、処理はステップＳ１０に戻る。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達した場合（ステップＳ５０、Ｙｅｓ）、ステップＳ５１において、ＰＷＭ制御回路７がフルブリッジ回路を停止させ、充電処理を終了させる。

その後、ステップＳ６０において、制御回路４０は中央制御部４００からの充電電圧放電信号の受信の有無を判別する。充電電圧放電信号が受信されると（ステップＳ６０、Ｙｅｓ）、ステップＳ６１において、制御回路４０は全てのスイッチ素子３６−１及び３６−２をＯＮし、抵抗素子３４−１及び３４−２が蓄電素子１１−１及び１１−２にそれぞれ並列接続されるようにする。これにより、各蓄電素子１１の残存電荷が放電される。

以上のように、本実施形態によると、充電時において検出電圧Ｖ１と検出電圧Ｖ２の検出電圧差が所定値Ｖａ以下となるように、検出電圧差に基づいてスイッチ素子３６−１及び３６−２の一方の導通状態が制御される。従って、各蓄電素子１１を均等に充電することが可能となるとともに、少なくとも一方のスイッチ素子３６は開放状態に維持されるので、バランス放電回路３０の抵抗素子３４における損失が最小限に抑えられ、低損失な構成の充電回路２２０が提供される。これにより、小型かつ低コストな構成の充電回路２２０が提供される。

また、制御回路４０は、中央制御部４００から充電電圧放電信号を受信した場合（すなわち放電時）に、全てのスイッチ素子３６を導通させるので、蓄電素子１１の残存電荷が抵抗素子３４によって放電される。従って、バランス放電回路３０は充電時のための回路だけでなく放電時のための回路を兼ねることができ、多機能で有用な構成が実現される。

実施形態２．
第１の実施形態においては、動作対象となるスイッチ素子３６が所定期間にわたってＯＮ又はＯＦＦのいずれか一方に固定される例を示したが、第２の実施形態として、動作対象となるスイッチ素子３６が所定期間にわたってＰＷＭ制御される構成を示す。

本実施形態では、制御回路４０は、充電時において検出電圧Ｖ１が検出電圧Ｖ２よりも高い場合にはスイッチ素子３６−１を検出電圧差Ｖ１−Ｖ２に応じたオンデューティ比（又はオンデューティ幅、以下同じ）でＰＷＭ制御する。一方、制御回路４０は、充電時において検出電圧Ｖ２が検出電圧Ｖ１よりも高い場合にはスイッチ素子３６−２を検出電圧差Ｖ２−Ｖ１に応じたデューティ比でＰＷＭ制御する。

図５に、第２の実施形態による充電回路２２０の動作を示す。図５において、横軸は検出電圧差Ｖ１−Ｖ２を示し、正側に向かうほど蓄電素子１１−１の検出電圧Ｖ１が蓄電素子１１−２の検出電圧Ｖ２に対して大きくなり、負側に向かうほど検出電圧Ｖ２が検出電圧Ｖ１に対して大きくなる。縦軸はスイッチ素子３６−１（上段）及び３６−２（下段）のオンデューティを示す。

検出電圧差Ｖ１−Ｖ２の所定値Ｖｃ以上の領域においては、スイッチ素子３６−２がＯＦＦに固定されるとともに検出電圧差Ｖ１−Ｖ２に対してスイッチ素子３６−１のオンデューティが単調増加（例えば、比例）するようにスイッチ素子３６−１がＰＷＭ制御される。逆に、検出電圧差Ｖ１−Ｖ２の所定値−Ｖｃ以下の領域においては、スイッチ素子３６−１がＯＦＦに固定されるとともに検出電圧差Ｖ２−Ｖ１に対してスイッチ素子３６−２のオンデューティが単調増加（例えば、比例）するようにスイッチ素子３６−２がＰＷＭ制御される。なお、上記の所定値Ｖｃは許容される検出電圧差であり、第１の実施形態における所定値Ｖａ以下である必要があり、所定値Ｖｂ以上の値であれば損失低減に貢献するが、所定値Ｖｂ未満であってもよい。

また、上記検出電圧差とデューティ比の関係を指定したデータテーブルをメモリ４４に格納させておき、ＣＰＵ４２が検出電圧差に対してデータテーブルを参照してオンデューティ比を決定し、スイッチ素子３６をＰＷＭ制御する構成としてもよい。

このように、本実施形態によると、充電時においてスイッチ素子３６−１が検出電圧差Ｖ１−Ｖ２（Ｖ１＞Ｖ２）に応じたオンデューティ比でＰＷＭ制御され、又はスイッチ素子３６−２が検出電圧差Ｖ２−Ｖ１（Ｖ２＞Ｖ１）に応じたオンデューティ比でＰＷＭ制御される。これにより、充電電圧の差が所定範囲内に収束し易くなり、充電電圧のさらに高精度な均等化が実現される。

実施形態３．
第１の実施形態においては、蓄電素子１１が２段の例を示したが、本実施形態では蓄電素子１１がｎ段（ｎ≧３）の場合の例を示す。図６に本実施形態による充電回路２２０を示す。なお、本実施形態においては、充電回路２２０以外の構成は第１の実施形態における点灯装置１００の構成と同様であるのでその説明を省略する。

充電回路２２０は、蓄電素子１１−１、１１−２、・・・１１−ｎ、電圧検出回路１２、電流検出抵抗１３、誤差増幅器１４、基準電源１５、バランス放電回路３０及び制御回路４０を備え、昇圧回路２１０の整流器９の出力が蓄電素子１１−１〜１１−ｎに充電される。

電圧検出回路１２は、蓄電素子１１−ｋ〜１１−ｎ（１≦ｋ≦ｎ）の各合計電圧を検出する電圧検出回路１２−ｋを含む。電圧検出回路１２は、制御回路４０と協働して蓄電素子１１−１〜１１−ｎの電圧をそれぞれ検出電圧Ｖ１〜Ｖｎとして特定するために設けられる。１≦ｋ≦ｎ−１の場合、蓄電素子１１−ｋの検出電圧Ｖｋは電圧検出回路１２−ｋの検出値から電圧検出回路１２−（ｋ＋１）の検出値を減算することによって求められる。ｋ＝ｎの場合、蓄電素子１１−ｎの検出電圧Ｖｎは電圧検出回路１２−ｎによって直接求められる。

バランス放電回路３０は蓄電素子１１−ｋに並列接続された放電回路３２−ｋを含む。放電回路３２−ｋは抵抗素子３４−ｋとスイッチ素子３６−ｋの直列回路からなり、スイッチ素子３６−ｋはそれぞれ制御回路４０からのゲート信号により個別に導通状態が決定される。

制御回路４０は第１の実施形態（図２）のものと同様の内部構成を有するものとする。制御回路４０は、蓄電素子１１−１〜１１−ｎの充電時において、まず検出電圧Ｖ１〜Ｖｎのうちの最小値Ｖ_ｍｉｎを与える蓄電素子Ｖｉを特定する。そして、制御回路４０は、蓄電素子Ｖｉ以外の他の蓄電素子の検出電圧から第１の蓄電素子の検出電圧Ｖｉを減算した検出電圧差が所定値Ｖａ以下となるように、当該他の蓄電素子に並列接続された放電回路３２のスイッチ素子３６の動作状態を制御する。すなわち、制御回路４０は、充電開始時にスイッチ素子３６−１〜３６−ｎを開放させておき、充電開始後、最低検出電圧Ｖｉ＝Ｖ_ｍｉｎを与えるｉをメモリ４４に記憶する。そして、制御回路４０は、所与の検出電圧Ｖｊから検出電圧Ｖｉを減算した値Ｖｊ−Ｖｉが所定値Ｖａを超えた場合にはスイッチ素子３６−ｊを導通させる。ここで、同じ期間内にＯＮ状態とされるスイッチ素子３６−ｊは一つとは限らない。

制御回路４０はまた、スイッチ素子３６−ｊがＯＮ状態とされた後、検出電圧差Ｖｊ−Ｖｉが所定値Ｖｂ（Ｖｂ＜Ｖａ）未満となった場合に、Ｖｊ−Ｖｉ＜Ｖｂを与えるｊについて、スイッチ素子３６−ｊをＯＦＦ状態に戻す。

また、制御回路４０は、中央制御部４００から充電電圧放電信号を受信した場合に全てのスイッチ素子３６−１〜３６−ｎをＯＮする。これにより、蓄電素子１１の残存電荷が抵抗素子３４−１〜３４−ｎによって放電され、点灯装置１００の使用後に蓄電素子１１が高電圧状態で保持されることが防止される。

図７は、本実施形態による昇圧充電回路２００の動作を示すフローチャートである。
ステップＳ１において、まず全てのスイッチ素子３６−１〜３６−ｎがＯＦＦ状態とされる。
ステップＳ２において、ＰＷＭ制御回路７がフルブリッジ回路の駆動を開始し、充電が開始される。なお、検出電圧Ｖ１〜Ｖｎは、電圧検出回路１２による検出値に基づく制御回路４０の演算によって逐次取得されるものとする。

ステップＳ２から所定時間経過後のステップＳ５において、制御回路４０（ＣＰＵ４２）は、電圧検出回路１２からの検出値に基づいて、最低充電電圧Ｖｉ＝Ｖ_ｍｉｎとなるｉを特定する。

ステップＳ３０において、制御回路４０は、検出電圧差Ｖｊ−Ｖｉ＞所定値ＶａとなるＶｊがあるか否かを判定する。検出電圧差Ｖｊ−Ｖｉ＞所定値ＶａとなるＶｊがある場合（ステップＳ３０、Ｙｅｓ）、ステップＳ３１において、制御回路４０がメモリ４４にｊを記憶する。なお、記憶されるｊは１つとは限らない。
ステップＳ３２において、制御回路４０がスイッチ素子３６−ｊをＯＮする。検出電圧差Ｖｊ−Ｖｉが所定値Ｖａ以下である場合（ステップＳ３０、Ｎｏ）、処理はステップＳ３５に進む。

ステップＳ３５において、制御回路４０は、検出電圧差Ｖｊ−Ｖｉ＜所定値ＶｂとなるＶｊがあるか否かを判定する。検出電圧差Ｖｊ−Ｖｉ＜所定値ＶｂとなるＶｊがある場合（ステップＳ３５、Ｙｅｓ）、ステップＳ３６において、制御回路４０がスイッチ素子３６−ｊをＯＦＦし、処理はステップＳ３７に進む。検出電圧差Ｖｊ−Ｖｉが所定値Ｖｂ以上である場合（ステップＳ３５、Ｎｏ）、処理はステップＳ５０に進む。
ステップＳ３７において、制御回路４０は記憶されていたｊをリセットする。なお、検出電圧差Ｖｊ−Ｖｉ＜所定値Ｖｂを与えるｊのみがリセットされるようにしてもよいし、記憶された全てのｊがリセットされるようにしてもよい。

ステップＳ５０において、制御回路４０は、合計検出電圧Ｖ_{ｔｏｔａｌ}（＝Ｖ１＋Ｖ２＋・・・＋Ｖｎ）が設定値Ｖ_ｓｅｔに到達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達していない場合、（ステップＳ５０、Ｎｏ）、処理はステップＳ３０に戻る。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達した場合（ステップＳ５０、Ｙｅｓ）、ステップＳ５１において、ＰＷＭ制御回路７がフルブリッジ回路を停止させ、充電処理を終了させる。

その後、ステップＳ６０において、制御回路４０は中央制御部４００からの充電電圧放電信号の受信の有無を判別する。充電電圧放電信号が受信されると（ステップＳ６０、Ｙｅｓ）、ステップＳ６１において、制御回路４０は全てのスイッチ素子３６−１〜３６−ｎをＯＮし、抵抗素子３４−１〜３４−ｎが蓄電素子１１−１〜１１−ｎにそれぞれ並列接続されるようにする。これにより、各蓄電素子１１の残存電荷が放電される。

以上のように、本実施形態によると、３個以上の多数の蓄電素子１１が直列接続される構成の充電回路２２０においても、接続させることが必要な抵抗素子３４に対応するスイッチ素子３６だけを導通させることができる。従って、バランス放電回路３０の抵抗素子３４における損失が最小限に抑えられ、低損失な構成で、各蓄電素子１１を均等に充電することができる小型かつ低コストな構成の充電回路２２０が実現される。

なお、本実施形態においても、第２の実施形態と同様に、制御回路４０が、動作状態の制御対象となっているスイッチ素子３６−ｊを、検出電圧差Ｖｊ−Ｖｉに応じたオンデューティ比でＰＷＭ制御するようにしてもよい。すなわち、検出電圧差Ｖｊ−Ｖｉとデューティ比の関係は単調増加（例えば、比例関係）となるようにしてもよい。また、検出電圧差Ｖｊ−Ｖｉとデューティ比の関係を指定したデータテーブルをメモリ４４に格納させておき、ＣＰＵ４２がデータテーブルを参照してオンデューティ比を決定し、スイッチ素子３６−ｊをＰＷＭ制御する構成としてもよい。

実施形態４．
第１の実施形態においては、放電回路３２が蓄電素子１１−１及び１１−２のそれぞれに設けられる構成を示したが、本実施形態では放電回路３２が一方の蓄電素子のみに設けられる構成を示す。図８に、本実施形態による充電回路２２０を示す。なお、本実施形態においては、充電回路２２０以外の構成は第１の実施形態における点灯装置１００の構成と同様であるのでその詳細な説明を省略する。

充電回路２２０は、高電位側の蓄電素子１１−１、低電位側の蓄電素子１１−２、電圧検出回路１２、電流検出抵抗１３、誤差増幅器１４、基準電源１５、バランス放電回路３０及び制御回路４０を備え、昇圧回路２１０の整流器９の出力が蓄電素子１１−１及び１１−２に充電される。

本実施形態においては、蓄電素子１１−２の充電速度が蓄電素子１１−１の充電速度よりも速いものとする。例えば、複数の蓄電素子１１の容量又は内部抵抗を事前に測定しておき、容量の大小又は内部抵抗の高低に従って蓄電素子１１が選別される。これにより、充電速度の高い蓄電素子と充電速度の低い蓄電素子を選別しておくことができる。具体的には、容量が相対的に小さい又は内部抵抗が相対的に低い蓄電素子と、容量が相対的に大きい又は内部抵抗が相対的に高い蓄電素子とに選別され、前者が充電速度の速い蓄電素子１１−２として、後者が充電速度の遅い蓄電素子１１−１として採用される。

電圧検出回路１２は、第１の実施形態と同様に、ノードＮ１−Ｎ３間の電圧Ｖ_{ｔｏｔａｌ}を検出する電圧検出回路１２−１、及びノードＮ２−Ｎ３間の電圧Ｖ２を検出する電圧検出回路１２−２を含む。電圧検出回路１２は、制御回路４０と協働して蓄電素子１１−１及び１１−２の電圧をそれぞれ検出電圧Ｖ１及びＶ２として特定するために使用される。蓄電素子１１−２の検出電圧Ｖ２は電圧検出回路１２−２によって直接求められ、蓄電素子１１−１の検出電圧Ｖ１は電圧検出回路１２−１の検出値Ｖ_{ｔｏｔａｌ}から電圧検出回路１２−２の検出値Ｖ２を減算することによって求められる。

バランス放電回路３０（放電回路３２）は低電位側の蓄電素子１１−２に並列接続された抵抗素子３４とスイッチ素子３６の直列回路からなり、スイッチ素子３６は制御回路４０からのゲート信号により動作状態が決定される。

制御回路４０は第１の実施形態（図２）のものと同様の内部構成を有するものとする。制御回路４０は、蓄電素子１１−１及び１１−２の充電時において検出電圧Ｖ２から検出電圧Ｖ１の減算値である検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた場合にスイッチ素子３６を所定期間にわたって導通させる。また、制御回路４０は、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた後に所定値Ｖｂ（Ｖｂ＜Ｖａ）未満となった場合にスイッチ素子３６をＯＦＦ状態に戻す。さらに、制御回路４０は、中央制御部４００から充電電圧放電信号を受信した場合に、スイッチ素子３６をＯＮする。これにより、蓄電素子１１−２の残存電荷が抵抗素子３４によって放電される。

図９を参照して、充電回路２２０の動作を説明する。図９の上段のグラフは蓄電素子１１−１及び１１−２の合計電圧（Ｖ_{ｔｏｔａｌ}＝Ｖ１＋Ｖ２）及び各々の電圧（Ｖ１、Ｖ２）を示し、下段のグラフはスイッチ素子３６の動作状態（ＯＮで導通、ＯＦＦで開放）を示す。なお、各グラフの横軸は充電開始からの経過時間である。

時刻ｔ１０において充電が開始される。この時点で、スイッチ素子３６はＯＦＦ状態とされている。本例では、蓄電素子１１の選別による設定の通り、蓄電素子１１−２の方が蓄電素子１１−１よりも充電速度が速い。時刻ｔ１１において、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたことに応じて、制御回路４０がスイッチ素子３６をＯＮする。スイッチ素子３６が導通したことによって蓄電素子１１−２に抵抗素子３４が並列接続され、蓄電素子１１−２の充電速度が低下する。時刻ｔ２２において、検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となったことに応じて、制御回路４０がスイッチ素子３６をＯＦＦする。

時刻ｔ１３において、再び検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたことに応じて、制御回路４０がスイッチ素子３６をＯＮし、時刻ｔ１４において検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となったことに応じて、制御回路４０がスイッチ素子３６をＯＦＦする。そして、時刻ｔ１５において合計検出電圧Ｖ_{ｔｏｔａｌ}＝Ｖ１＋Ｖ２が設定値Ｖ_ｓｅｔに到達すると、ＰＷＭ制御回路７がフルブリッジ回路を停止させ、充電が完了する。

図９は、本実施形態による昇圧充電回路２００の動作を示すフローチャートである。
ステップＳ１において、まずスイッチ素子３６がＯＦＦ状態とされる。
ステップＳ２において、ＰＷＭ制御回路７がフルブリッジ回路の駆動を開始し、充電が開始される。なお、検出電圧Ｖ１及びＶ２は、電圧検出回路１２による検出値に基づく制御回路４０の演算によって逐次取得されるものとする。

ステップＳ４０において、制御回路４０（ＣＰＵ４２）は、検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えたか否かを判定する。検出電圧差Ｖ２−Ｖ１が所定値Ｖａを超えた場合（ステップＳ４０、Ｙｅｓ）、ステップＳ４１において、制御回路４０がスイッチ素子３６をＯＮし、処理はステップＳ４２に進む。検出電圧差Ｖ２−Ｖ１が所定値Ｖａ以下である場合（ステップＳ４０、Ｎｏ）、処理はステップＳ５０に進む。

ステップＳ４２において、制御回路４０は合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達した場合（ステップＳ４２、Ｙｅｓ）、処理はステップＳ５１に進む。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに達していない場合（ステップＳ４２、Ｎｏ）、処理はステップＳ４３に進む。

ステップＳ４３において、制御回路４０は検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となったか否かを判定する。検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ以上の場合（ステップＳ４３、Ｎｏ）、処理はステップＳ４２に戻る。検出電圧差Ｖ２−Ｖ１が所定値Ｖｂ未満となった場合（ステップＳ４３、Ｙｅｓ）、ステップＳ４４において、制御回路４０がスイッチ素子３６をＯＦＦする。その後、処理はステップＳ５０に進む。

ステップＳ５０において、制御回路４０は、合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達したか否かを判定する。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達していない場合、（ステップＳ５０、Ｎｏ）、処理はステップＳ４０に戻る。合計検出電圧Ｖ_{ｔｏｔａｌ}が設定値Ｖ_ｓｅｔに到達した場合（ステップＳ５０、Ｙｅｓ）、ステップＳ５１において、ＰＷＭ制御回路７がフルブリッジ回路を停止させ、充電処理を終了させる。

その後、ステップＳ６０において、制御回路４０は中央制御部４００からの充電電圧放電信号の受信の有無を判別する。充電電圧放電信号が受信されると（ステップＳ６０、Ｙｅｓ）、ステップＳ６１において、制御回路４０はスイッチ素子３６をＯＮし、抵抗素子３４が蓄電素子１１−２に並列接続されるようにする。これにより、蓄電素子１１−２の残存電荷が放電される。

本実施形態の構成によると、放電回路３２が１つで済むので、充電回路２２０の更なる小型化及び低コスト化が実現される。また、中間電位となるノードＮ２から制御回路４０への接続が不要となるので、制御回路４０が低耐圧部品のみで構成される。従って、制御回路４０の構成も簡素化及び低コスト化される。なお、蓄電素子１１−１の充電速度が蓄電素子１１−２の充電速度よりも速くなるように蓄電素子１１の配列を設定し、高電位側の蓄電素子１１−１に対して放電回路３２を設けても本実施形態を実現することはできるが、この場合、制御回路４０の高耐圧化が必要となる。

なお、本実施形態においても第２の実施形態と同様に、制御回路４０が、検出電圧差Ｖ２−Ｖ１に応じたオンデューティ比でスイッチ素子３６をＰＷＭ制御するようにしてもよい。例えば、検出電圧差Ｖ２−Ｖ１とデューティ比の関係は単調増加（例えば、比例関係）となるようにしてもよい。また、検出電圧差Ｖ２−Ｖ１とデューティ比の関係を指定したデータテーブルをメモリ４４に格納させておき、ＣＰＵ４２がデータテーブルを参照してオンデューティ比を決定してスイッチ素子３６をＰＷＭ制御する構成としてもよい。

変形例．
上記において本発明の最も好適な実施形態を示したが、本発明は上記構成に限られず、以下に示すように種々の変形が可能である。

（１）スイッチ素子３６の変形
上記各実施形態においては、スイッチ素子３６をＭＯＳＦＥＴで構成したが、スイッチ素子３６はＩＧＢＴ等他の種類の素子であってもよいし、リレースイッチであってもよい。スイッチ素子３６がリレースイッチである場合には、蓄電素子１１間の接続ノード（第１の実施形態においてはノードＮ２）と制御回路４０の間の配線が不要となる。

（２）検出電圧差の変形
上記各実施形態においては、検出電圧差として検出電圧の差分（Ｖ１−Ｖ２、Ｖ２−Ｖ１、Ｖｊ−Ｖｉ）を用いて充電電圧のばらつきを判別する構成を示したが、検出電圧の比（Ｖ２／Ｖ１、Ｖｊ／Ｖｉ等）を用いて充電電圧のばらつきを判別する構成としてもよい。このように、本発明における「検出電圧差」は、上記の差分、比等のあらゆる比較演算の結果を含むものとする。

（３）充電状態を判断するためのパラメータの変形
上記各実施形態においては、スイッチ素子３６の動作状態が各蓄電素子１１の充電電圧によって決定される構成を示したが、スイッチ素子３６の動作状態が各蓄電素子１１の充電速度、すなわち、充電電圧の微分値によって決定されるようにしてもよい。具体的には、制御回路４０は、上記検出電圧Ｖ１及び検出電圧Ｖ２のそれぞれの微分値に基づいて、蓄電素子１１−１及び１１−２における電圧上昇速度をそれぞれ充電速度ｖ１及びｖ２として演算する。そして、制御回路４０は、充電速度ｖ１と充電速度ｖ２の間の充電速度差が所定値ｖａ以下となるように、充電速度差に基づいてスイッチ素子３６−１及び３６−２の一方の動作状態を制御する。制御回路４０は、充電速度ｖ１が充電速度ｖ２よりも高い場合には充電速度差ｖ１−ｖ２が所定値ｖａ以下となるように、スイッチ素子３６−１を充電速度差ｖ１−ｖ２に応じたオンデューティ比でＰＷＭ制御する。また、制御回路４０は、充電速度ｖ２が充電速度ｖ１よりも高い場合には、充電速度差ｖ２−ｖ１が所定値ｖａ以下となるように、スイッチ素子３６−２を充電速度差ｖ２−ｖ１に応じたオンデューティ比でＰＷＭ制御する。このように、蓄電素子１１−１及び１１−２の充電速度差が所定範囲内となるように各スイッチ素子３６がＰＷＭ制御されることにより、結果的に蓄電素子１１−１及び１１−２の充電電圧が略同一の状態で設定値Ｖ_ｓｅｔまで充電される。

（４）スイッチ素子３６のＯＦＦ復帰タイミングの変形
上記第１、第３及び第４の実施形態においては、検出電圧差が所定値Ｖａを超えた後に所定値Ｖｂ未満となった時点でスイッチ素子３６がＯＮ状態からＯＦＦ状態に戻される構成を示したが、スイッチ素子３６のＯＦＦ状態への復帰タイミングはこれに限られない。例えば、検出電圧差が所定値Ｖａを超えてスイッチ素子３６がＯＮ状態とされた時点から、固定の（予め決められた）期間の経過後にスイッチ素子３６がＯＦＦ状態に戻される構成としてもよい。

１１、１１−１、１１−２、１１−ｎ 蓄電素子
１２、１２−１、１２−２、１２−ｎ 電圧検出回路
３０ バランス放電回路
３２、３２−１、３２−２、３２−ｎ 放電回路
３４、３４−１、３４−２、３４−ｎ 抵抗素子
３６、３６−１、３６−２、３６−ｎ スイッチ素子
４０ 制御回路
１００ 閃光放電ランプ点灯装置（点灯装置）
２００ 昇圧充電回路
２１０ 昇圧回路
２２０ 充電回路
３００ 電流制御回路
４００ 中央制御部
５００ 閃光放電ランプ（ランプ）

Claims (9)

1. 充電回路であって、
   直列接続された第１の蓄電素子及び第２の蓄電素子と、
   前記第１の蓄電素子及び前記第２の蓄電素子の電圧をそれぞれ第１の検出電圧及び第２の検出電圧として特定するために使用される電圧検出回路と、
   前記第１の蓄電素子に並列接続された、第１の抵抗素子と第１のスイッチ素子の直列回路、及び前記第２の蓄電素子に並列接続された、第２の抵抗素子と第２のスイッチ素子の直列回路を有するバランス放電回路と、
   前記第１及び第２の蓄電素子の充電時に、前記第１の検出電圧と前記第２の検出電圧の間の検出電圧差が第１の所定値以下となるように、前記検出電圧差に基づいて前記第１のスイッチ素子及び前記第２のスイッチ素子の一方の動作状態を制御する制御回路と
   を備えた充電回路。
2. 請求項１に記載の充電回路において、前記制御回路が、前記第１の検出電圧から前記第２の検出電圧を減算した第１の検出電圧差が第１の所定値を超えた場合に前記第１のスイッチ素子を導通状態とし、又は前記第２の検出電圧から前記第１の検出電圧を減算した第２の検出電圧差が前記第１の所定値を超えた場合に前記第２のスイッチ素子を導通状態とするように構成された充電回路。
3. 充電回路であって、
   直列接続された複数の蓄電素子と、
   前記複数の蓄電素子のそれぞれの電圧を検出電圧として特定するために使用される電圧検出回路と、
   前記複数の蓄電素子のそれぞれに並列接続され、各々が抵抗素子とスイッチ素子の直列回路からなる複数の放電回路を有するバランス放電回路と、
   前記複数の蓄電素子の充電時に、前記検出電圧のうちの最小値を与える第１の蓄電素子を特定し、該第１の蓄電素子以外の他の蓄電素子の検出電圧から前記第１の蓄電素子の検出電圧を減算した検出電圧差が第１の所定値以下となるように、前記他の蓄電素子に並列接続された放電回路のスイッチ素子の動作状態を制御する制御回路と
   を備えた充電回路。
4. 充電回路であって、
   直列接続された第１の蓄電素子及び該第１の蓄電素子よりも充電速度が高い第２の蓄電素子と、
   前記第１の蓄電素子及び前記第２の蓄電素子の電圧をそれぞれ第１の検出電圧及び第２の検出電圧として特定するために使用される電圧検出回路と、
   前記第２の蓄電素子に並列接続され、抵抗素子とスイッチ素子の直列回路からなるバランス放電回路と、
   前記第１及び第２の蓄電素子の充電時に、前記第２の検出電圧から前記第１の検出電圧を減算した検出電圧差が第１の所定値以下となるように前記スイッチ素子の動作状態を制御する制御回路と
   を備えた充電回路。
5. 請求項４に記載の充電回路において、前記第１の蓄電素子が高電位側に、前記第２の蓄電素子が低電位側に接続された充電回路。
6. 請求項２から５のいずれか一項に記載の充電回路において、前記第１の所定値を超えた検出電圧差が、前記第１の所定値よりも小さい第２の所定値未満となった場合に、前記制御回路が、導通状態となっているスイッチ素子を開放するように構成された充電回路。
7. 請求項１から６のいずれか一項に記載の充電回路において、前記制御回路が、動作状態の制御対象となるスイッチ素子を前記検出電圧差に応じたオンデューティ比でＰＷＭ制御するように構成された充電回路。
8. 請求項１から７のいずれか一項に記載の充電回路において、前記制御回路が、充電電圧を放電させる指令を示す信号を受信した場合に全ての前記スイッチ素子を導通させるように構成された充電回路。
9. 請求項１から８のいずれか一項に記載の充電回路と、
   前記充電回路に充電用の入力電力を供給する電力供給手段と、
   前記充電回路の充電電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、
   前記充電回路、前記電力供給手段及び前記電流制御回路を統括制御する中央制御部と
   を備えた閃光放電ランプ点灯装置。
   
   
   

Images