JP2015011572A - 情報処理装置及び出力制御方法 - Google Patents

Abstract

【課題】アナログＲＧＢ表示を適切に行うことができる技術を提供する。【解決手段】ＢＩＯＳと、このＢＩＯＳにブート時の表示優先順位を設定する設定手段と、この表示優先順位に基づいて優先度の高いものから表示装置の接続判別を行う判別手段と、この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する表示制御手段とを備える情報処理装置。また、画面表示出力を持つ情報処理装置であって、制御プログラムと、この制御プログラムにブート時の表示優先順位を設定する設定手段と、この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する表示制御手段とを備える情報処理装置。【選択図】 図５

Description

本発明の実施形態は、情報処理装置及び出力制御方法に関する。

グラフィックスプロセッシングユニット（ＧＰＵ）は、ＰＣ（パーソナルコンピュータ）のメインプロセッサであるＣＰＵ（セントラルプロセッシングユニット）に内蔵されており、ノートＰＣでは大半のモデルがプロセッサ内蔵ＧＰＵ（以下internal GPU = ｉＧＰＵとする）を利用している。ノートＰＣは内蔵ＬＣＤや外部アナログＲＧＢ出力、ＨＤＭＩ（登録商標、以下省略）出力等を搭載しており、これら出力はｉＧＰＵを中心とする表示回路が担っている。

外部にディスクリートＧＰＵ(以下ｄＧＰＵ)を搭載しているモデルも存在するが、ｄＧＰＵはポリゴンの加工・テクスチャの貼り付け・光源や影つけ等に代表される所謂３Ｄ演算のみを行い、内蔵ＬＣＤ等の表示出力装置への画面描画機能はｉＧＰＵが行うハイブリッドグラフィックス機能が主流になってきている。このため、表示出力は基本的にｉＧＰＵが全て司ることになる。

従来の表示装置では例えば表示出力ポートが4つ以上あり、内蔵ＬＣＤ・外部ＤＰ・外部ＨＤＭＩ・外部ＲＧＢ出力にＧＰＵ出力をそのまま利用することが出来る。外部表示装置としてＤＰ／ＨＤＭＩ／ＲＧＢの各表示装置が接続されるとＧＰＵは速やかに接続を認識することが出来る。システム電源起動時のロゴを表示する表示装置を選択する際も、特別な時間的な考慮等を行う必要なしに最適な表示装置が選択可能である。

ノート向けＣＰＵのｉＧＰＵは従来はアナログＲＧＢ出力機能を備えていたが、この機能が削除された場合には、外部にDigital表示出力をアナログＲＧＢ出力に変換するＩＣが必要になる。ここでアナログＲＧＢ出力機能をサポートする場合、Digital表示出力であるDisplayPort(以下ＤＰ)の出力機能が搭載されていると、ＤＰ信号をアナログＲＧＢ信号に変換するＩＣをノートＰＣに搭載する事で、アナログＲＧＢ出力機能を実現する。

これらＩＣはアナログＲＧＢ出力端子に接続されたアナログＲＧＢ表示装置の接続を検出し、解像度・リフレッシュレート等の情報であるＥＤＩＤ(Extended Display Identification Data)を読み込み、ｉＧＰＵから適切なＤＰ出力が得られるように接続された表示装置に応じてＩＣ自身を初期化する。この初期化処理には1秒程度の時間を要し、初期化が完了したのちにＩＣはｉＧＰＵに対して外部表示装置が利用可能になったことを示すHot Plug Detect信号（以下ＨＰＤ）をアサートする。

このため、従来ｉＧＰＵが直接アナログＲＧＢ出力機能を搭載していた時には、外部表示装置を接続すればｉＧＰＵは速やかに外部表示装置の接続を検出できたが、今や外部表示装置の接続から1秒程度の時間を経たのちに外部表示装置の接続を検出することになる。

電源投入直後の表示装置はユーザー設定や、ＯＳがあらかじめ指定した優先順位に従って選択されロゴ画面やブート画面が表示される。あるアナログＲＧＢ出力をサポートしている機種では、ユーザーがアナログＲＧＢをあらかじめ接続しており、且つアナログＲＧＢ表示を優先表示装置として設定している場合でも、電源投入時にＢＩＯＳがブート表示デバイスの選択処理を行うタイミングでＤＰ／アナログＲＧＢ変換ＩＣの初期化処理が完了しておらず、ＨＰＤがアサートされていない為ｉＧＰＵが外部アナログＲＧＢを検出せず、次の表示優先順位の表示装置（内蔵ＬＣＤ等）にロゴが表示されるという現象が発生する。

ここにアナログＲＧＢ表示を適切に行うことへの要望があるが、かかる要望を実現するための手段は知られていない。

特開２００８−１０２４６２号公報

本発明の実施の形態は、アナログＲＧＢ表示を適切に行うことができる技術を提供することを目的とする。

上記課題を解決するために、実施形態によれば情報処理装置は、ＢＩＯＳと、このＢＩＯＳにブート時の表示優先順位を設定する設定手段と、この表示優先順位に基づいて優先度の高いものから表示装置の接続判別を行う判別手段と、この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する表示制御手段とを備える。

実施形態に係わる拡張装置およびこの拡張装置に接続される電子機器としてのノートＰＣの一構成例を示す全体斜視図。 図１に示した拡張装置およびノートＰＣの内部構成例を概略的に示すブロック図。 ＲＧＢソケットの接続が最優先される場合における信号変換部の動作の一例を示す説明図。 本実施形態の一例 (HDMIモデル/Docker接続時、DP2コネクタにモニタが接続されているとき)。 同実施形態に用いられるＧＰＵと表示装置の接続ブロック図。 同実施形態の変換ＩＣ／ＲｅＤｒｉｖｅｒ ＩＣを経由した場合の各表示装置検出に要する時間を示す図。 同実施形態に用いられるＢＩＯＳ起動表示装置優先順位設定と表示優先順位を示す図。 同実施形態に用いられるＢＩＯＳの表示関連処理フローチャート概略。 他の実施形態に用いられるアナログＲＧＢ検出回路を追加した第3の実施例を示すブロック構成図。

以下、実施形態を説明する。
（第１の実施形態）
第１の実施形態を図１乃至図８を参照して説明する。

本実施形態に係わる拡張装置（通称Docker）は、電子機器の機能を拡張する拡張装置であって、複数の規格に準拠した映像出力端子を有し、電子機器と接続端子を介して電気的に接続される映像信号に係わる信号線を扱うものである。この信号線は、所定の映像信号規格に準拠した本数を有する。なお、以下の説明では、本実施形態に係わる拡張装置に接続される電子機器として、ノートブック型のパーソナルコンピュータ（以下、ノートＰＣという）を用いる場合の一例について示す。情報処理装置である電子機器は、映像信号出力機能を有し外部ユニットである拡張装置と接続されるものであればノートＰＣに限られず、たとえばＰＤＡ（Personal Digital Assistant）、携帯型ゲーム機、携帯型音楽再生機、携帯型動画再生機などでもよい。

（１）ハードウェアの雛形構成
図１は、第１実施形態に係わる拡張装置１０およびこの拡張装置１０に接続される電子機器としてのノートＰＣ２０の一構成例を示す全体斜視図である。
拡張装置１０は、ノートＰＣ２０の携帯性を確保しつつユーザが利用可能な機能を拡張するために、拡張すべき機能を備えた装置であり、各種回路を内包する基台部１１、ノートＰＣ２０と電気的に接続するための拡張側接続端子１２を有する。また、図１に示すように、本実施形態では拡張装置１０がＶＥＳＡ(Video Electronics Standards Association)により規格化されたアナログＲＧＢ規格に準拠した映像出力端子（ＲＧＢソケット、コネクタ）１３と、ＨＤＭＩ（High-Definition Multimedia Interface）規格に準拠したＨＤＭＩソケット（コネクタ）１４と、DisplayPort規格（ＤＰ規格）に準拠した映像出力端子（ＤＰソケット、コネクタ）１５と、を有する場合の例について説明する。ＤＰソケットはもう一式、また更にＤＶＩソケットを備えていてもよい（煩瑣となるので図示せず）。

ＲＧＢソケット１３には、ＲＧＢプラグ１０１が接続される。ＲＧＢソケット１３は、ＲＧＢプラグ１０１に接続されたアナログＲＧＢ規格に対応した外部の表示装置１０２（モニタディスプレイ）に対してＲＧＢプラグ１０１を介してアナログＲＧＢ規格に準拠した映像信号を出力する。

ＨＤＭＩソケット１４には、ＨＤＭＩプラグ１０３が接続される。ＨＤＭＩソケット１４は、ＨＤＭＩプラグ１０３に接続されたＨＤＭＩ規格に対応した外部の表示装置１０４に対してＨＤＭＩプラグ１０３を介してＨＤＭＩ規格に準拠した映像信号を出力する。また、ＤＰソケット１５には、ＤＰプラグ１０５が接続される。ＤＰソケット１５は、ＤＰプラグ１０５に接続されたＤＰ規格に対応した外部の表示装置１０６に対してＤＰプラグ１０５を介してＤＰ規格に準拠した映像信号を出力する。

ノートＰＣ２０は、コンピュータ本体２１および表示装置としてのディスプレイユニット２２を備える。コンピュータ本体２１は、薄い箱形の筐体を有し、この筐体の底面には拡張装置１０の拡張側接続端子１２と電気的に接続可能なＰＣ側接続端子２３が設けられる。なお、拡張側接続端子１２およびＰＣ側接続端子２３は、たとえば一方が拡張装置１０およびノートＰＣ２０の一方の筐体から所定の長さをもって突出する形状を有し、他方が拡張側接続端子１２およびＰＣ側接続端子２３の一方と互いに嵌合する凹形状を有する。

また、コンピュータ本体２１の筐体上面の中央部には、操作部としてのキーボード２４が設けられる。筐体上面の手前側には、パームレストが形成される。パームレストのほぼ中央部には、操作部としてのタッチパッド２５およびタッチパッドボタン２６が設けられる。一方、ディスプレイユニット２２は、表示パネル２７を有し、コンピュータ本体２１に対し開閉自在に支持する連結部（ヒンジ）２８を介して連結される。

操作部（キーボード２４、タッチパッド２５、タッチパッドボタン２６）は、ユーザの操作に対応した操作入力信号をノートＰＣのコンピュータ本体２１内部の主制御部３２（図示せず）に与える。表示パネル２７は、たとえば液晶ディスプレイ、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイ、発光ダイオードなどの一般的な表示出力装置により構成され、主制御部３２の制御に従って各種情報を表示する。

図２は、図１に示した拡張装置１０およびノートＰＣ２０の内部構成例を概略的に示すブロック図である。
図２に示すように、ノートＰＣ２０は、少なくとも所定の映像信号規格に準拠した本数を有する信号線３０と、画像処理機能を有するグラフィックスコントローラであるＧＰＵ３１（Graphics Processing Unit）と、主制御部３２と、をさらに有する。ＧＰＵ３１は、主制御部３２に制御されて、信号線３０および信号線３０が接続されたＰＣ側接続端子２３を介して、拡張装置１０に対して所定の映像信号規格に準拠した映像信号を出力する。主制御部３２は、ＣＰＵ、ＲＡＭおよびＲＯＭをはじめとする記憶媒体などにより構成され、この記憶媒体に記憶されたプログラムに従って、ノートＰＣ２０の動作を制御する。

一方、拡張装置１０は、拡張側接続端子１２に接続された所定の映像信号規格に準拠した本数を有する信号線４０と、ＤＰ電力制御部４５と、信号変換部５０と、をさらに有する。

信号線４０は、ＰＣ側接続端子２３を介して信号線３０と電気的に接続されてＧＰＵ３１の映像信号出力を信号変換部５０に与える。
信号変換部５０は、信号線３０、ＰＣ側接続端子２３、拡張側接続端子１２および信号線４０を介して、ＧＰＵ３１から所定の映像信号規格に準拠した映像信号を入力される。信号変換部５０は、ＧＰＵ３１から信号線４０を介して入力された所定の映像信号規格に準拠した映像信号を、拡張装置１０が有する各映像出力端子の映像信号規格に準拠した映像信号に変換し、対応する各映像出力端子に対して出力する。

たとえば拡張装置１０が第１の規格および第２の規格に準拠した映像出力端子を有し、ＧＰＵ３１が第３の規格に準拠した映像信号を出力する場合、信号変換部５０は、第３の規格に準拠した映像信号を入力されると、この第３の規格に準拠した映像信号を第１の規格に準拠した映像信号に変換して第１の規格に準拠した映像出力端子に出力する。また、信号変換部５０は、この入力された第３の規格に準拠した映像信号を第２の規格に準拠した映像信号に変換して第２の規格に準拠した映像出力端子に出力する。

また、映像出力端子の規格とＧＰＵ３１の映像信号の規格とが同一である場合は、信号変換部５０は入力された映像信号を同一の規格で出力することになる。このことは、信号変換部５０が映像信号を変換することなく入力された映像信号をそのまま映像出力端子に出力することに等しい。

以下の説明では、雛形として拡張装置１０がＲＧＢソケット１３、ＨＤＭＩソケット１４およびＤＰソケット１５を有し、ＧＰＵ３１がＤＰ規格に準拠した信号線３０および４０を介してＤＰ規格の物理層および論理層の規格に準拠した映像信号（ＤＰ規格に準拠した映像信号）またはＨＤＭＩ規格の論理層に準拠した映像信号を出力する場合の例について示す。

この場合、信号線３０および４０は、ＤＰ規格に準拠した本数を少なくとも有する。ここで、信号線３０および４０が有するＤＰ規格に準拠した本数とは、差動信号伝送用の信号線１０本（うち２本はＨＤＭＩ規格等のＤＤＣ（VESA Display Data Channel）信号伝送用に相当する信号線（サイドバンド））と、ホットプラグ信号伝送用の信号線１本の計１１本をいう。

なお、本実施形態では、信号線３０および４０がさらに、ＧＰＵ３１がＤＰ電力制御部４５に対する指示を与えるための電源制御用の信号線２本を有する場合の例について説明する。このため、信号線３０および４０は計１３本となる。

なお、アナログＲＧＢ規格に準拠した本数は、ＲＧＢ各信号の伝送用信号線３本と、Ｓｙｎｃ信号線２本と、ＤＤＣ信号線２本と、の計７本である。また、ＨＤＭＩ規格に準拠した本数は、差動信号伝送用の信号線８本と、ＤＤＣ用信号線２本と、ホットプラグ信号伝送用の信号線１本の計１１本である。

ＤＰ電力制御部４５は、電源制御用の２本の信号線を介してＧＰＵ３１により制御されて、ＤＰソケット１５に対する電力供給を制御する。
信号変換部５０は、ＤＰｔｏアナログＲＧＢ変換ＩＣ（Integrated Circuit）（以下、ＲＧＢ変換部という）５１と、ＨＤＭＩ用バイアス回路（以下、ＨＤＭＩ変換部という）５２と、ＤＰ変換部５３とを有する。各変換部５１〜５３の映像信号入力側（ＧＰＵ３１側）には、信号線３０および４０と同一の映像規格に準拠した信号線が接続される。また、各変換部５１〜５３の映像信号出力側（各ソケット１３〜１５側）には、各ソケット１３〜１５の映像信号規格に準拠した信号線が接続される。

ＲＧＢ変換部（ＤＰｔｏアナログＲＧＢ変換ＩＣ）５１は、ＧＰＵ３１により出力されたＤＰ規格に準拠した映像信号をアナログＲＧＢ規格に準拠した映像信号に変換してＲＧＢソケット１３に出力する。

また、ＲＧＢ変換部５１は、ＲＧＢソケット１３が出力する電位を監視する。ＲＧＢソケット１３は、ＲＧＢプラグ１０１が接続されている場合と接続されていない場合とで、それぞれハイレベルとローレベルとの電位を出力する。ＲＧＢ変換部５１は、このＲＧＢソケット１３が出力する電位を接続認識信号として利用し、ＨＤＭＩソケット１４が出力するホットプラグ信号（ＨＰＬ＿ＨＤＭＩ信号）やＤＰソケット１５が出力するホットプラグ信号（ＨＰＬ＿ＤＰ信号）と同等の信号（ＨＰＬ＿ＲＧＢ信号）を生成してＧＰＵ３１側の信号線に出力する。

換言すれば、ＲＧＢソケット１３は、ＲＧＢプラグ１０１が接続されると信号変換部５０に対して接続認識信号を出力するよう構成される。また、ＨＤＭＩソケット１４およびＤＰソケット１５は、それぞれＨＤＭＩプラグ１０３およびＤＰプラグ１０５が接続されるとホットプラグ信号（接続認識信号）を信号変換部５０に対して出力する。図２には接続認識信号の伝送用の信号線を説明のため点線で示した。

ＨＤＭＩ変換部（ＨＤＭＩ用バイアス回路）５２は、ＧＰＵ３１により出力されたＨＤＭＩ規格の論理層に準拠した映像信号のバイアス電圧（物理層の情報）を調整することにより、ＨＤＭＩ規格の物理層の規格に準拠した信号に変換してＨＤＭＩソケット１４に出力する。この結果、ＨＤＭＩ変換部５２が出力する信号は、ＨＤＭＩ規格の物理層および論理層の規格に準拠した映像信号となる。

また、ＨＤＭＩ変換部５２は、ＨＤＭＩソケット１４が出力するホットプラグ信号（ＨＰＬ＿ＨＤＭＩ信号）を受けてそのままＧＰＵ３１側の信号線に出力する。
ＤＰ変換部５３は、ＧＰＵ３１により出力されたＤＰ規格に準拠した映像信号をそのままＤＰソケット１５に出力するための部材であり、ＤＰ規格に準拠した簡単な配線（信号線）により構成される。

また、ＤＰ変換部５３は、ＤＰソケット１５が出力するホットプラグ信号（ＨＰＬ＿ＤＰ信号）を受けてそのままＧＰＵ３１側の信号線に出力する。
なお、信号変換部５０に与えられた接続認識信号は、信号線４０、拡張側接続端子１２、ＰＣ側接続端子２３および信号線３０を介してＧＰＵ３１に与えられる。
本実施形態では、信号変換部５０が各ソケット１３〜１５に対して択一的に映像信号を出力する場合の例について示す。この場合、信号変換部５０は、切替部５５を有する。

切替部５５は、第１のマルチプレクサ（第１のＭＵＸ）５６および第２のマルチプレクサ（第２のＭＵＸ）５７を有する。
第１のＭＵＸ５６は、ＧＰＵ３１から受けた映像信号をＲＧＢ変換部５１および第２のＭＵＸ５７のいずれか一方に与える。第１のＭＵＸ５６には、ＲＧＢソケット１３が出力した接続認識信号にもとづきＲＧＢ変換部５１により変換されて出力されたＨＰＬ＿ＲＧＢ信号が切替制御信号として与えられる。

この第１のＭＵＸ５６に切替制御信号として入力されるＨＰＬ＿ＲＧＢ信号は、たとえばＲＧＢ変換部５１と第１のＭＵＸ５６の出力端子とを接続する信号線に含まれるホットプラグ信号伝送用の１本の信号線を２本に分岐させて得ることができる新たな１本を介して、第１のＭＵＸ５６に切替制御信号として与えられる。

図２には、第１のＭＵＸ５６が、ＨＰＬ＿ＲＧＢ信号がハイレベル（図２の第１のＭＵＸ５６中の「１」参照）であれば信号線４０とＲＧＢ変換部５１とを接続し、ＨＰＬ＿ＲＧＢ信号がローレベル（図２の第１のＭＵＸ５６中の「０」参照）であれば信号線４０と第２のＭＵＸ５７とを接続する場合の例について示した。以下の説明では、接続認識信号がハイレベルである場合を「１」、ローレベルである場合を「０」とする。

第２のＭＵＸ５７は、第１のＭＵＸ５６から受けた映像信号をＨＤＭＩ変換部５２およびＤＰ変換部５３のいずれか一方に与える。第２のＭＵＸ５７には、ＨＤＭＩソケット１４が出力した接続認識信号（ＨＰＬ＿ＨＤＭＩ信号）がＨＤＭＩ変換部５２を介して切替制御信号として与えられる。

この第２のＭＵＸ５７に切替制御信号として入力されるＨＰＬ＿ＨＤＭＩ信号もまた、たとえばＨＤＭＩ変換部５２と第２のＭＵＸ５７の出力端子とを接続する信号線に含まれるホットプラグ信号伝送用の１本の信号線を２本に分岐させて得ることができる新たな１本を介して、第２のＭＵＸ５７に切替制御信号として与えられる。

図２には、第２のＭＵＸ５７が、ＨＰＬ＿ＨＤＭＩ信号がハイレベル「１」であれば第１のＭＵＸ５６とＨＤＭＩ変換部５２とを接続し、ＨＰＬ＿ＲＧＢ信号が「０」であれば第１のＭＵＸ５６とＤＰ変換部５３とを接続する場合の例について示した。

（２）ＲＧＢソケット１３の接続が最優先される場合の動作
図３は、ＲＧＢソケット１３の接続が最優先される場合における信号変換部５０の動作の一例を示し、（ａ）は図２に示した拡張装置１０により実現されるＨＤＭＩソケット１４の接続がＤＰソケット１５の接続に優先する場合の信号変換部５０の動作の一例を示す説明図であり、（ｂ）はＤＰソケット１５の接続がＨＤＭＩソケット１４の接続に優先する場合の信号変換部５０の動作の一例を示す説明図である。

（２−１）ＨＤＭＩソケット１４の接続がＤＰソケット１５の接続に優先する場合
図２および図３（ａ）に示すように、図２に示す構成では、ＲＧＢソケット１３の接続が最優先されるとともに、ＨＤＭＩソケット１４の接続がＤＰソケット１５の接続に優先される。具体的には、ＲＧＢソケット１３にＲＧＢプラグ１０１が接続されて第１のＭＵＸ５６にＨＰＬ＿ＲＧＢ信号が入力される（ＨＰＬ＿ＲＧＢ信号がハイレベル「１」である）と、ＧＰＵ３１から受けた映像信号は、他のソケット１４および１５の接続状況によらずＲＧＢ変換部５１に与えられてアナログＲＧＢ規格に準拠した映像信号に変換されてＲＧＢソケット１３に出力される。

また、ＲＧＢソケット１３にＲＧＢプラグ１０１が接続されず第１のＭＵＸ５６にＨＰＬ＿ＲＧＢが入力されない（ＨＰＬ＿ＲＧＢ信号がローレベル「０」である）とともにＨＤＭＩソケット１４にＨＤＭＩプラグ１０３が接続されて第２のＭＵＸ５７にＨＰＬ＿ＨＤＭＩが入力される（ＨＰＬ＿ＨＤＭＩがハイレベル「１」である）と、ＧＰＵ３１から受けた映像信号は、ＤＰソケット１５の接続状況によらずＨＤＭＩ変換部５２に与えられてＨＤＭＩ規格に準拠した映像信号に変換されてＨＤＭＩソケット１４に出力される。

たとえば、ＲＧＢソケット１３にＲＧＢプラグ１０１が接続された場合について考える。この場合、ＨＰＬ＿ＲＧＢ信号は「１」となるため、他のソケット１４および１５の接続状況によらず、第１のＭＵＸ５６は信号線４０とＲＧＢ変換部５１とを接続する。この結果、信号線４０とＲＧＢソケット１３とが電気的に接続される一方、信号線４０と他のソケット１４および１５との接続は開放される。

このため、ＲＧＢソケット１３は、ＲＧＢ変換部５１および第１のＭＵＸ５６を介してノートＰＣ２０のＧＰＵ３１と電気的に接続される。したがって、ＲＧＢソケット１３が出力した接続認識信号にもとづいてＲＧＢ変換部５１により生成されたＨＰＬ＿ＲＧＢ信号は、ＧＰＵ３１に与えられる。

ＧＰＵ３１は、このＨＰＬ＿ＲＧＢ信号を受けるとＤＤＣ信号線を介して外部表示装置１０２から、たとえばＥＤＩＤ（Extended Display Identification Data）形式のデータにより、ＲＧＢソケット１３に接続された外部表示装置１０２がＲＧＢ規格に対応した表示装置である旨の情報を受ける。そして、ＧＰＵ３１はＤＰ規格に準拠した映像信号を、ＤＰ規格に準拠した信号線３０を介して出力する。この映像信号はＲＧＢ変換部５１に与えられてアナログＲＧＢ規格に準拠した映像信号に変換されて、ＲＧＢソケット１３およびＲＧＢプラグ１０１を介してＲＧＢ対応外部表示装置１０２に出力される。

また、たとえば、各ソケット１３〜１５のうちＨＤＭＩソケット１４にのみＨＤＭＩプラグ１０３が接続され、他のソケット１３および１５は何も接続されていない場合を考える。この場合、ＨＰＬ＿ＲＧＢ信号は「０」であり、ＨＰＬ＿ＨＤＭＩ信号は「１」である。このため、第１のＭＵＸ５６は信号線４０と第２のＭＵＸ５７とを接続し、第２のＭＵＸ５７は第１のＭＵＸ５６とＨＤＭＩ変換部５２とを接続する。

このため、ＨＤＭＩソケット１４は、ＨＤＭＩ変換部５２、第２のＭＵＸ５７、第１のＭＵＸ５６を介してノートＰＣ２０のＧＰＵ３１と電気的に接続される。したがって、ＨＤＭＩソケット１４が出力したＨＰＬ＿ＨＤＭＩ信号はＧＰＵ３１に与えられる。ＧＰＵ３１は、このＨＰＬ＿ＨＤＭＩ信号を受けるとＤＤＣ信号線を介して外部表示装置１０４から、たとえばＥＤＩＤ（Extended Display Identification Data）形式のデータにより、ＨＤＭＩソケット１４に接続された外部表示装置１０４がＨＤＭＩ規格に対応した表示装置である旨の情報を受ける。

そして、ＧＰＵ３１はＨＤＭＩ規格の論理層に準拠した映像信号を、ＤＰ規格に準拠した信号線３０を介して出力する。この映像信号はＨＤＭＩ変換部５２に与えられてバイアス電圧（物理層の情報）を調整されることによりＨＤＭＩ規格の物理層の規格に準拠した映像信号に変換されて、ＨＤＭＩソケット１４およびＨＤＭＩプラグ１０３を介してＨＤＭＩ対応外部表示装置１０４に出力される。

また、たとえば各ソケット１３〜１５のうちＤＰソケット１５にのみＤＰプラグ１０５が接続され、他のソケット１３および１４は何も接続されていない場合を考える。この場合、ＨＰＬ＿ＲＧＢ信号は「０」であり、ＨＰＬ＿ＨＤＭＩ信号は「０」である。このため、第１のＭＵＸ５６は信号線４０と第２のＭＵＸ５７とを接続し、第２のＭＵＸ５７は第１のＭＵＸ５６とＤＰ変換部５３とを接続する。

このため、ＤＰソケット１５は、ＤＰ変換部５３、第２のＭＵＸ５７、第１のＭＵＸ５６を介してノートＰＣ２０のＧＰＵ３１と電気的に接続される。したがって、ＤＰソケット１５が出力したＨＰＬ＿ＤＰ信号はＧＰＵ３１に与えられる。ＧＰＵ３１は、このＨＰＬ＿ＤＰ信号を受けるとＤＤＣ信号線を介して外部表示装置１０６から、たとえばＥＤＩＤ（Extended Display Identification Data）形式のデータにより、ＤＰソケット１５に接続された外部表示装置１０６がＤＰ規格に対応した表示装置である旨の情報を受ける。

そして、ＧＰＵ３１はＤＰ規格に準拠した映像信号を、ＤＰ規格に準拠した信号線３０を介して出力する。この映像信号はＤＰ変換部５３に与えられてそのままＤＰソケット１５に与えられ、ＤＰソケット１５およびＤＰプラグ１０５を介してＤＰ対応外部表示装置１０６に出力される。

（２−２）ＤＰソケット１５の接続がＨＤＭＩソケット１４の接続に優先する場合
図３（ｂ）に示すように、図２に示す構成において第２のＭＵＸ５７に切替制御信号として入力される信号をＨＰＬ＿ＨＤＭＩ信号に代えてＨＰＬ＿ＤＰ信号とした場合には、ＲＧＢソケット１３の接続が最優先されるとともに、ＤＰソケット１５の接続がＨＤＭＩソケット１４の接続に優先される。

信号変換部５０が各ソケット１３〜１５に対して択一的に映像信号を出力する場合には、各ソケット１３〜１５の接続の優先順位は、切替部５５と各変換部５１〜５３との接続方法および切替部５５に対する切替制御信号により任意の優先順位を設定することができる。

（３）実施形態の機能構成と動作
さて、図４は本実施形態の一例でＰＣのＨＤＭＩモデルが拡張装置１０（以下、Docker）に接続時の状態を表している。図１、図２と符号が同一の部分は機能上対応している。このモデルとしては代表的なものとしてＤＰモデルとＨＤＭＩモデルとがある。例えばAnalog ＲＧＢコネクタの他にもう一つ外部表示装置用のコネクタを装備する場合、前者はＤＰコネクタを後者はＨＤＭＩコネクタを有する。

図４でＰＣＨ／ＧＰＵ３１ａはＧＰＵ３１に加えてＰＣＨ（Platform Controller Hub）の機能を有する部分である。ＰＣＨは、例えば様々なデバイスのＩ／Ｏコントローラ機能を集積したチップである。主制御部３２は、ユーザーにより入力された指示情報に応じて、ＰＣＨを介して図示せぬＧＰＩＯ（General Purpose Input/Output）を介してスイッチ、ＭＵＸの類に対して切替制御信号を出力する。

実施形態の情報処理装置のＧＰＵが生成した表示画面の映像信号は、ＧＰＵが主制御部３２に外付けされる場合はＧＰＵから出力され、ＧＰＵが主制御部３２に内蔵される場合はＰＣＨから出力されるような構成とＰＣＨ／ＧＰＵ３１ａ（ＣＰＵ／（ｉ）ＧＰＵ）は成り得る。

なお図４では、表示パネル２７を構成する内蔵ＬＣＤへ信号を出力するＰｏｒｔＡに関しては図から省略している。
さて図５に表示装置ブロック図を示す。図４と同じ符号の構成要素は機能上対応している。ＣＰＵ／ｉＧＰＵからの表示出力を内蔵ＬＣＤ向けのｅＤＰ及びDigital表示出力であるＰｏｒｔＢ・ＰｏｒｔＣの３系統の出力のみとなる例である。

また、ドッキング装置に対応するシステムでは、例えばＰｏｒｔＢの出力はＤＰ１・ＤＶＩ・ＲＧＢに、ＰｏｒｔＣの出力はＤＰ２とＨＤＭＩの各表示装置に分岐され、ユーザーが接続した表示装置(複数が同じポートに接続されている場合は優先順位に応じて選択される)に対して表示される。図４と比べ、スイッチ３３ｂと３３ｃ、Ｄｏｃｋコネクタ２３ａと１２ａなどは記載を省略している。

ＤｅＭｕｘ４２ｂ／４２ｃ、ＨＤＭＩ ＲｅＤｒｉｖｅｒ４２ｃ（４２ｃの一部）は、表示装置が接続されてからHot Plug信号を上流(ＧＰＵ側)に返すまでに４００ｍｓを要する。またＤＰ ｔｏ ＲＧＢ Ｔｘ５１はＲＧＢが接続されてからHot Plug信号を返すまでに１３５０ｍｓを要する。このため、表示装置を接続してから検出するまでに要する時間は図６の通りとなる。

ＢＩＯＳが持つ起動表示装置優先順位とそれぞれの表示優先順位は図７の通りとなる。例えばＢＩＯＳ設定で”Auto Select”が選択されている場合、ＢＩＯＳ起動時のＬｏｇｏ及びＢＩＯＳパスワード画面はＬＣＤ，ＤＰ，ＨＤＭＩ，ＤＶＩ，ＲＧＢの順で検出され、表示される。この場合であれば、ＬＩＤ（ＩｎｔＬＣＤ２７の蓋）が閉じられている場合はＤＰへ、ＤＰが接続されていない場合はＨＤＭＩへ、ＨＤＭＩも接続されていない場合はＤＶＩへ、ＤＶＩも接続されていない場合はＲＧＢへ、ＲＧＢも出力されていない場合はＬＩＤが閉じられていてもＬＣＤへ表示する（実際はＬＩＤを開くまで表示されない）ことになる。

ＢＩＯＳは図８のフローチャート(表示装置関連処理のみ記載)に従って初期化・表示を行う。Ｌｏｇｏ表示を行う表示装置は”表示装置選択”の時点で検出・確定される必要がある。例えば、Auto Selectが選択されている場合、表示装置選択（ステップＳ８１）の処理は以下の順序で処理されることになる。

（１）ＬＩＤがOpenされていればＬＣＤを選択
（２）電源ONから４００ｍｓ待ち、ＤＰの接続を確認、接続されていればＤＰを選択
（３）電源ONから８００ｍｓ待ち、ＨＤＭＩの接続を確認、接続されていればＨＤＭＩを選択
（４）電源ONから４００ｍｓ待ち、ＤＶＩの接続を確認、接続されていればＤＶＩを選択
（５）電源ONから１３５０ｍｓ待ち、ＲＧＢの接続を確認、接続されていればＲＧＢを選択
（６）外部表示装置が全て接続されていなければ、ＬＣＤを選択
こういった処理を行うことで、システム電源投入時に接続されている外部表示デバイスを確実に検出し、且つＢＩＯＳ設定・外部表示装置やＬＩＤの開閉条件から最適な条件を選択し、可能な限り最短でユーザーが使いたい表示装置にＧＰＵ初期化処理（ステップＳ８２）の後、ロゴ画面を表示する（ステップＳ８３）ことが可能になる。

（第２の実施形態）
第２の実施形態を図５を参照して説明する。実施形態１と共通する部分は説明を省略する。
第１の実施形態では、各表示装置の接続の確認を例えばバス６０及び６３上のＨＰＤ信号で検出している。このためＨＰＤ信号がアサートされたタイミングでは、ＲｅＤｒｉｖｅｒ ＩＣ４２ｃやプロトコル変換ＩＣは表示可能な状態になっている為、ＨＰＤがアサートされ検出されると同時にＬｏｇｏ表示処理に移行することができる。分岐が少なくなるという長所がある反面、外部表示装置の接続有無にかかわらず ＲｅＤｒｉｖｅｒ ＩＣ４２ｃやプロトコル変換ＩＣの初期化完了を待つ必要がある。

第２の実施形態として、接続の確認には図５のＧＰＩＯ１〜ＧＰＩＯ５を用いるという方法がある。ＧＰＩＯ１〜ＧＰＩＯ４にはそれぞれ表示Ｉ／Ｆのバス６１〜６５のＨＰＤ信号を分岐して接続している。これらＨＰＤ信号は第１の実施例の６０，６３上のＨＰＤ信号とは異なり、ＲｅＤｒｉｖｅｒ ＩＣ４２ｃやプロトコル変換ＩＣを通る前のＨＰＤ信号であり、それらＩＣの初期化時間に影響を受けず、外部表示装置の接続と同時にＨＰＤ信号がアサートされる。このため第１の実施形態より外部表示装置接続の有無をより早い段階で判断することが可能になる。

この場合、例えばＢＩＯＳ起動表示装置優先順位でAuto Selectが選択されている場合、表示装置選択の処理は以下の順序で実行されることになる。
（１）ＬＩＤがOpenされていればＬＣＤを選択
（２）ＧＰＩＯ１・ＧＰＩＯ３でＤＰの接続を確認、接続されていれば電源ONから４００ｍｓ待ち、ＤＰを選択
（３）ＧＰＩＯ２でＨＤＭＩの接続を確認、接続されていれば電源ONから８００ｍｓ待ち、ＨＤＭＩを選択
（４）ＧＰＩＯ４でＤＶＩの接続を確認、接続されていれば電源ONから４００ｍｓ待ち、ＤＶＩを選択
（５）電源ONから１３５０ｍｓ待ち、ＲＧＢの接続を確認、接続されていればＲＧＢを選択
（６）外部表示装置が全て接続されていなければ、ＬＣＤを選択
例えばＬＩＤ Close・ＤＶＩのみが接続されているという条件では、第１の実施形態ではＤＶＩより優先順位の高いＨＤＭＩの検出を待つため８００ｍｓのWait処理を入れる必要があるが、第２の実施形態ではＤＰ／ＨＤＭＩ／ＤＶＩはWait処理なしで接続の有無が確認できる為、ＤＶＩ上のＤｅＭｕｘの初期化処理が完了する４００ｍｓのWait処理だけで表示することができる為、第１の実施形態と比較して４００ｍｓ起動時間を短縮できる。

（第３の実施形態）
第３の実施形態を図９を参照して説明する。実施形態１、２と共通する部分は説明を省略する。
第１及び第２の実施形態の欠点として、アナログＲＧＢ表示装置は検出までに１３５０ｍｓ待たなければならないという課題がある。第３の実施形態ではアナログＲＧＢ検出回路（ＲＧＢ信号の負荷検出回路等）を実装することにより、アナログＲＧＢ装置の検出も待ち時間を無くすことができる。この第３の実施形態では、ＢＩＯＳ起動表示装置優先順位でＲＧＢが選択されている場合、表示装置選択の処理は以下の順序で実行されることになる。

（１）ＧＰＩＯ５でＲＧＢの接続を確認、接続されていれば電源ONから１３５０ｍｓ待ち、ＲＧＢを選択
（２）ＬＩＤがOpenされていればＬＣＤを選択
（３）ＧＰＩＯ１・ＧＰＩＯ３でＤＰの接続を確認、接続されていれば電源ONから４００ｍｓ待ち、ＤＰを選択
（４）ＧＰＩＯ２でＨＤＭＩの接続を確認、接続されていれば電源ONから８００ｍｓ待ち、ＨＤＭＩを選択
（５）ＧＰＩＯ４でＤＶＩの接続を確認、接続されていれば電源ONから４００ｍｓ待ち、ＤＶＩを選択
（６）外部表示装置が全て接続されていなければ、ＬＣＤを選択
ＲＧＢが優先表示装置に指定されている場合、ＲＧＢの有無にかかわらず第１・第２の実施形態ではＲＧＢの検出を待つため１３５０ｍｓのWait処理を入れる必要がある。このためＲＧＢ優先が指定されていてもＲＧＢが接続されていない場合であっても必ず１３５０ｍｓのwait処理が必要になる。一方第３の実施例ではＲＧＢがWait処理なしで接続の有無が確認できる為、ＲＧＢが接続されていなければ速やかに次の処理に移ることができ、ＢＩＯＳの起動時間を短縮することができる。

以上のようにＢＩＯＳ設定でブート時の表示装置の優先順位を示し、それに基づいて優先度の高いものから表示装置の接続判別を行い、接続の確認に必要なWait処理・接続が確認されてから表示までに必要なWait処理を行い、表示処理を実行するＢＩＯＳ処理手順を導入することにより、ユーザーが設定した表示装置に、その表示装置を動作させるための最短の時間でＬｏｇｏ表示が可能になる。

ＢＩＯＳ設定でブート時の表示優先順位を指定し、それに基づいて優先度の高いものから表示装置の接続判別を行い、接続の確認に必要なWait処理・接続が確認されてから表示までに必要なWait処理を行い、表示処理を実行するＢＩＯＳ処理手順を説明した。

またＧＰＵの表示出力がＲｅＤｒｉｖｅｒ ＩＣやプロトコル変換ＩＣを経由して外部表示装置に出力される場合、より外部表示装置に近い部分でＨＰＤ信号（接続=High／装置なし=Low）を生成し、システムのＧＰＩＯで接続状態を監視可能にことで、外部表示装置接続判別に要する時間を短縮する回路構成を説明した。

またＬＩＤ Open／Closeやドック有無の状態を検出し、上記処理の時間短縮を行うＢＩＯＳ処理手順を説明した。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。

１０ 拡張装置
１１ 基台部
１２ 拡張側接続端子
１３ ＲＧＢソケット
１４ ＨＤＭＩソケット
１５ ＤＰソケット
２０ ノートＰＣ
２１ コンピュータ本体
２２ ディスプレイユニット
２３ ＰＣ側接続端子
２４ キーボード
２５ タッチパッド
２６ タッチパッドボタン
２７ 表示パネル
２８ 連結部
３０、４０ 信号線
３１ ＧＰＵ
３１ａ ＰＣＨ／ＧＰＵ
３２ 主制御部
４５ ＤＰ電力制御部
５０ 信号変換部
５１ ＲＧＢ変換部（ＤＰｔｏアナログＲＧＢ変換ＩＣ）
５２ ＨＤＭＩ変換部（ＨＤＭＩ用バイアス回路）
５３ ＤＰ変換部（信号線）
５５ 切替部
５６ 第１のＭＵＸ
５７ 第２のＭＵＸ
１０１ ＲＧＢプラグ
１０２ アナログＲＧＢ対応外部表示装置
１０３ ＨＤＭＩプラグ
１０４ ＨＤＭＩ対応外部表示装置
１０５ ＤＰプラグ
１０６ ＤＰ対応外部表示装置

Claims (7)

1. ＢＩＯＳと、
   このＢＩＯＳにブート時の表示優先順位を設定する設定手段と、
   この表示優先順位に基づいて優先度の高いものから表示装置の接続判別を行う判別手段と、
   この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する表示制御手段とを
   備える情報処理装置。
2. 前記表示装置からのＨＰＤ信号によりこの表示装置の接続状態を監視するＧＰＩＯを更に備え、このＧＰＩＯの監視結果に基づいて前記表示装置の接続判別に要する時間を短縮する請求項１に記載の情報処理装置。
3. ＬＩＤ 開閉またはドック有無の状態を検出する検出手段を更に備え、この検出手段の検出結果に基づいて前記表示装置の接続判別に要する時間を短縮する請求項１に記載の情報処理装置。
4. ＢＩＯＳを備える情報処理装置における出力制御方法であって、
   このＢＩＯＳにブート時の表示優先順位を設定し、
   この表示優先順位に基づいて優先度の高いものから表示装置の接続判別を行い、
   この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する出力制御方法。
5. 画面表示出力を持つ情報処理装置であって、
   制御プログラムと、
   この制御プログラムにブート時の表示優先順位を設定する設定手段と、
   この接続判別に基づいて最短のウェイト処理を行い表示処理を実行する表示制御手段とを
   備える情報処理装置。
6. 前記画面表示出力からのＨＰＤ信号によりこの画面表示出力の接続状態を監視するＧＰＩＯを更に備え、このＧＰＩＯの監視結果に基づいて前記画面表示出力の接続判別に要する時間を短縮する請求項５に記載の情報処理装置。
7. ＬＩＤ 開閉またはドック有無の状態を検出する検出手段を更に備え、この検出手段の検出結果に基づいて前記表画面表示出力の接続判別に要する時間を短縮する請求項５に記載の情報処理装置。

Images