JP3839949B2 - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP3839949B2 JP3839949B2 JP07055798A JP7055798A JP3839949B2 JP 3839949 B2 JP3839949 B2 JP 3839949B2 JP 07055798 A JP07055798 A JP 07055798A JP 7055798 A JP7055798 A JP 7055798A JP 3839949 B2 JP3839949 B2 JP 3839949B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- flat panel
- monitor
- interface connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は例えばパーソナルコンピュータ(以下、PCと称する)などのコンピュータシステムに関し、特に各種ディスプレイモニタを制御できるように改良されたコンピュータシステムに関する。
【0002】
【従来の技術】
従来のノートPCやラップトップPC及びデスクトップPCでは、外づけモニタ用のインタフェースとしてアナログインタフェース(R,B,Gがアナログデータ)が主流であった。そこで、ノートPC等ではプレゼンテーションを行う場合などには、アナログCRTモニタを使用して、そのアナログCRTモニタと内蔵フラットパネルディスプレイとの同時表示などを行っていた。
【0003】
ところで、最近ではLCD等のフラットパネルの低価格化によりフラットパネルディスプレイを外づけモニタとして使用する環境が増えてきた。このような外づけのフラットパネルディスプレイモニタは、内蔵フラットパネルディスプレイと同様に、本来はデジタル表示信号によって駆動制御されるものであるが、最近では、内部にアナログ/デジタル変換機能を備えることにより、アナログRGBコネクタに接続できるように構成されたものも開発されている。しかし、この構成は、デジタル表示信号からアナログRGB信号への変換、アナログRGB信号からフラットパネルディスプレイモニタ用のデジタル信号への変換という、2回に渡る信号変換を伴うことになり、表示品質の劣化の原因となる。
【0004】
また、外づけフラットパネルディスプレイモニタ用のデジタルインターフェイスのほとんどは、PCIカードなどの専用の拡張ビデオカードによって実現されている。これは、PCI拡張ビデオカードをコンピュータ本体に装着し、その拡張ビデオカードから外づけフラットパネルディスプレイモニタ用のデジタル表示信号を導出するというものである。このため、その用途はデスクトップPCに限られ、拡張スロットを持たないノートPCやラップトップPCでは利用することが出来ない。
【0005】
【発明が解決しようとする課題】
上述のように、従来のノートPC等では外部モニタ用のインターフェイスとしてアナログRGBインタフェースしかサポートしていなかったため、将来、急速に市場に拡大することが予想されているデジタルインタフェース搭載のフラットパネルディスプレイモニタをサポートできない等の問題があった。
【0006】
本発明は上述の実情に鑑みてなされたものであり、外づけモニタ用のインターフェイスを改善してデジタルインタフェース搭載のフラットパネルディスプレイモニタを効率よく使用することが可能なコンピュータシステムを提供することを目的とする。
【0007】
【課題を解決するための手段】
上述の課題を解決するため、本発明のコンピュータシステムは、コンピュータ本体と、このコンピュータ本体に開閉自在に取り付けられた内蔵フラットパネルディスプレイモニタと、前記コンピュータ本体に設けられ、外部フラットパネルディスプレイモニタがケーブルを介して接続可能なデジタルインターフェイスコネクタと、多ビットのデジタル表示データを出力する表示コントローラと、前記表示コントローラから出力される多ビットのデジタル表示データをシリアルデータに変換し、このシリアルデータを差動信号に変換することによって前記内蔵フラットパネルディスプレイモニタ用の差動形式の第1のデジタル表示信号を生成して前記内蔵フラットパネルディスプレイモニタに出力する第1の信号変換手段と、前記表示コントローラから出力される多ビットのデジタル表示データをシリアルデータに変換し、このシリアルデータをエンコード処理し、且つ前記エンコード処理されたシリアルデータを差動信号に変換することによって前記外部フラットパネルディスプレイモニタ用の差動形式の第2のデジタル表示信号を生成して前記デジタルインターフェイスコネクタに出力する第2の信号変換手段とを具備することを特徴とする。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図1には、本発明の一実施形態に係わるコンピュータシステムの構成が示されている。このコンピュータシステムは、ノートブックタイプまたはサブノートタイプのポータブルパーソナルコンピュータであり、コンピュータ本体と、このコンピュータ本体に開閉自在に取り付けられたLCDパネルなどの内蔵フラットパネルディスプレイ31とから構成されている。
【0016】
コンピュータ本体のシステムボード上には、PCIバス1、ISAバス2、CPUモジュール11、主メモリ12、表示制御装置13、PCIインターフェイスブリッジ(PCI I/F)15、I/Oコントローラ16、HDD17、BIOS−ROM18、キーボードコントローラ(KBC)19などが設けられている。
【0017】
CPUモジュール11は、このシステム全体の動作制御およびデータ処理を実行するものであり、ここにはCPU、キャッシュ、さらには主メモリ12を制御するためのメモリコントローラなどが搭載されている。
【0018】
主メモリ12はこのシステムの主記憶として使用されるものであり、オペレーティングシステム、処理対象のアプリケーションプログラム、およびアプリケーションプログラムによって作成されたユーザデータ等が格納される。この主メモリ12はシンクロナスDRAMなどの半導体メモリによって実現されている。
【0019】
表示制御装置13は、このシステムのディスプレイモニタとして使用される内蔵フラットパネルディスプレイモニタ31や、外部CRTモニタ、外部フラットパネルディスプレイモニタを制御する。外部CRTモニタは、コンピュータ本体に設けられたアナログRGBインターフェイスコネクタ32に接続され、また外部フラットパネルディスプレイモニタはコンピュータ本体に設けられたデジタルインターフェイスコネクタ33に接続される。
【0020】
表示制御装置13は、図示のように、表示コントローラ131、ビデオメモリ(VRAM)132、D/Aコンバータ(DAC)133、および変換IC134から構成されている。表示コントローラ131はVRAM132に描画されたデータをそれらディスプレイモニタに表示するための制御を行うものであり、この表示コントローラ131からはたとえばRGB各6ビットからなる計24ビットのデジタル表示データ、水平・垂直同期信号、クロック信号、表示イネーブル信号などが出力される。
【0021】
変換IC134は、表示コントローラ131から出力されるRGB各6ビットのデジタル表示データをR,G,B毎にシリアルデータに変換し、それらRGBそれぞれのシリアルデータを1ビットずつ個々に差動形式のデジタル表示信号に変換する。この差動形式のデジタル表示信号は、内蔵フラットパネルディスプレイモニタ31、およびデジタルインターフェイスコネクタ33に接続された外部フラットパネルディスプレイモニタに供給される。
【0022】
一方、アナログRGBインターフェイスコネクタ32に接続されるアナログCRTモニタなどのアナログ外部モニタに対しては、表示コントローラ131から出力されるRGB各6ビットのデジタル表示データがDAC133によってアナログ信号に変換された後に供給される。
【0023】
PCIインターフェイスブリッジ(PCI I/F)15は1チップLSIによって実現されたゲートアレイであり、ここには、PCIバス1とISAバス2との間を双方向で接続するブリッジ機能が内蔵されているほか、HDD17、およびコンピュータ本体内に設けられたセレクタブルベイ21に選択的に収容可能な各種IDEデバイス(セカンドHDD、CD−ROMドライブ,DVDドライブなど)の制御を行うIDEコントローラと、USBスロットに接続されるUSBデバイスを制御するUSBコントローラなども内蔵されている。
【0024】
I/Oコントローラ16は、IDEデバイスおよびUSBデバイス以外の他の各種I/Oデバイスを制御するためのゲートアレイであり、PCMCIA/CARD BUS仕様のPCカードを制御する機能や、シリアルポート、パラレルポート、赤外線通信ポート(FIR)、専用コネクタを介して接続される外部FDD、セレクタブルベイ21に収容されたFDDなどの制御を行う。
【0025】
BIOS−ROM18は、システムBIOS(Basic I/O System)を記憶するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。システムBIOSは、このシステム内の各種ハードウェアをアクセスするファンクション実行ルーチンを体系化したものである。
【0026】
キーボードコントローラ(KBC)19は、キーボード(KB)、およびポインティングスティック(PS)やマウスなどのポインティングデバイスの制御を行う。
【0027】
図2には、本実施形態のコンピュータシステムに外部ディスプレイモニタを接続した様子が示されている。
システムボード上から内蔵フラットパネルディスプレイモニタ31にはLCD専用のハーネスやLCDフレキ、あるいはフラットケーブルなどが導出されており、内蔵フラットパネルディスプレイモニタ31には、このような内部配線を介して前述の差動形式のシリアルデジタル表示信号が供給される。
【0028】
外部フラットパネルディスプレイモニタ41はデジタルインターフェイスを搭載したLCDなどから構成されるものであり、これは、図示のように、コンピュータ本体100のデジタルインターフェイスコネクタ33に接続して使用される。前述の差動形式のシリアルデジタル表示信号は、デジタルインターフェイスコネクタ33および接続ケーブルを介して外部フラットパネルディスプレイモニタ41に供給される。
【0029】
外部アナログCRTモニタ42は、アナログRGBインターフェイスコネクタ32に接続して使用される。前述のアナログ表示信号は、アナログRGBインターフェイスコネクタ32および接続ケーブルを介して外部アナログCRTモニタ42に供給される。
【0030】
また、図3は、外部フラットパネルディスプレイモニタ41および外部アナログCRTモニタ42を接続した場合の外観図である。
本実施形態によれば、外部フラットパネルディスプレイモニタ41が接続可能なデジタルインターフェイスコネクタ33と、外部アナログCRTモニタ42が接続可能なアナログRGBコネクタ32とがノートPCのコンピュータ本体100上に設けられており、且つ、これら外部フラットパネルディスプレイモニタ41および外部アナログCRTモニタ42と内蔵フラットパネルディスプレイモニタ31とが、同一の表示制御装置13によって制御される。よって、内蔵フラットパネルディスプレイモニタ31、外部フラットパネルディスプレイモニタ41、および外部アナログCRTモニタ42の同時表示や、それらの選択表示など、使用環境に応じた表示制御を効率的に行うことが可能となる。
【0031】
また、デジタル表示データを直接に外部フラットパネルディスプレイモニタ41に供給するのではなく、変換IC134によって、多ビットのデジタル表示データを差動形式のシリアルデジタル表示信号に変換してから供給しているので、多ビットのデジタル表示データを直接に外部フラットパネルディスプレイモニタ41に供給する場合に比し、信号線数を低減することができると共に表示信号の信号電圧レベルを小さくすることが可能となり、電波輻射による障害などを除去することが可能となる。
【0032】
なお、ここではデジタルインターフェイスコネクタ33とアナログRGBコネクタ32とを別個に設ける場合を説明したが、デジタルインターフェイスコネクタ33とアナログRGBコネクタ32を合体させてそれらを1個の統一コネクタとして実現することも可能である。図4にその統一コネクタの形状を示す。
【0033】
この統一コネクタは、外部フラットパネルディスプレイモニタ41および外部アナログCRTモニタ42の双方が接続可能な共用コネクタとして用いられるものであり、デジタルインターフェイスコネクタ33に設けられていた信号ピンとアナログRGBコネクタ32内の信号ピンとを合わせ持つD−SUBコネクタとして実現されている。もちろん、グランドピンなどについては共通化して統一コネクタ内のピン数を削減することもできる。
【0034】
デジタルインターフェイスコネクタ用の信号ピン(33)は前述の差動形式のシリアルデジタル表示信号の伝達に用いられ、またアナログRGBコネクタ用の信号ピン(32)はアナログRGB信号の伝達に用いられる。
【0035】
統一コネクタにデジタル表示信号とアナログRGB信号のどちらを出力するかは、フラットパネルモニタ検出回路135およびCRTモニタ検出回路136それぞれの検出結果信号DET1,DET2に基づいて制御される。フラットパネルモニタ検出回路135は、デジタルインターフェイスコネクタ用の信号ピン(33)内の所定の信号ピンの電圧を監視することにより、統一コネクタに外部フラットパネルディスプレイモニタ41が接続されているか否かを検出する。外部フラットパネルディスプレイモニタ41は、基本的には、統一コネクタ内の信号ピンの内、デジタルインターフェイスコネクタ用の信号ピン(33)にのみ接続される。したがって、特定の信号ピン(33)の電圧を監視することにより、外部フラットパネルディスプレイモニタ41の接続の有無を検出することができる。
【0036】
同様にして、CRTモニタ検出回路136はアナログRGBコネクタ用の信号ピン(32)内の所定の信号ピンの電圧を監視することにより、統一コネクタに外部CRTディスプレイ42が接続されているか否かを検出する。
【0037】
表示制御装置13は、フラットパネルモニタ検出回路135およびCRTモニタ検出回路136それぞれの検出結果に基づいて、デジタル表示信号とアナログRGB信号のいずれか一方を統一コネクタに供給する。
【0038】
なお、統一コネクタ内に、さらに、USBポート、P1394、あるいはDDC(Display Data Channel)のための信号ピンなどを一緒に含めることもでき、これによりさらに汎用性の高いコネクタを実現できる。
【0039】
また、デジタルインターフェイスコネクタ33とアナログRGBコネクタ32とが別個に設けられている場合であっても、フラットパネルモニタ検出回路135およびCRTモニタ検出回路136によって各コネクタに対する外部モニタの接続の有無を検出し、その検出結果に応じて、デジタル表示信号およびアナログ表示信号それぞれの出力・非出力を切り替えることができる。
【0040】
図5には、表示制御装置13の第2の構成例が示されている。
図5においては、前述の変換IC134およびDAC133が、表示コントローラ131と同一チップ上に集積形成されている。このように変換IC134を表示コントローラ131と同一チップ上に集積形成することにより、システムボード上の実装面積の増大を招くことなく、外部フラットパネルディスプレイユニット41のサポートが可能となる。
【0041】
図6には、表示制御装置13の第3の構成例が示されている。
図6においては、内蔵フラットパネルディスプレイモニタ31用の変換IC134aと、外部フラットパネルディスプレイユニット41用の変換IC134bとの2つの変換ICが設けられている。
【0042】
前述したように、内蔵フラットパネルディスプレイモニタ31と外部フラットパネルディスプレイユニット41とでは信号伝送路の長さをはじめ、信号伝送にコネクタを経由するか否かなど、その電気的な環境が異なる。また、内蔵フラットパネルディスプレイモニタ31についてはそれに使用するパネルの種類などはシステムメーカによって決定されるのでそれに合った独自の信号変換形式などを用いることができるが、外部フラットパネルディスプレイユニット41として使用されるパネルはユーザが任意に選択するものであるので、汎用性の高い信号変換形式を採用することが必要となる。図6のように2つの変換IC134a,134bを設けることにより、このような条件を満足することが可能となる。
【0043】
変換IC134a,134bそれぞれの具体的な構成の一例を図7に示す。
図7(a)は変換IC134aに対応するものであり、図示のように、パラレル−シリアル変換回路201、PLL202、および差動信号線ドライバ203〜206から構成されている。6ビットのRデータはパラレル−シリアル変換回路201によってシリアルデータに変換される。このRデータのシリアルデータ列には、水平同期信号HSYNC、垂直同期信号VSYNC、有効表示データ期間を示すデータイネーブル信号ENABが重畳されて差動信号線ドライバ203に送られる。差動信号線ドライバ203では、シリアルデータの各ビット毎にその“1”/“0”の値が差動信号に変換されて出力される。
【0044】
同様にして、6ビットのGデータ、および6ビットのBデータもそれぞれパラレル−シリアル変換回路201によってシリアルデータに変換された後に、対応する差動信号線ドライバ204,205によってビット毎に差動形式のデジタル表示信号に変換される。
【0045】
また、クロック信号CLKはPLL202によって周波数変換された後、差動信号線ドライバ206を介して、差動信号線ドライバ203〜205からのデータと並列に出力される。
【0046】
図7(b)は変換IC134bに対応するものであり、図示のように、パラレル−シリアル変換回路301、エンコーダ302、差動信号線ドライバ303〜306から構成されている。
【0047】
図7(a)との違いは、シリアルデータを差動信号に変換する前にそのエンコード処理を行ってノイズ耐性を高めている点と、水平同期信号HSYNC、垂直同期信号VSYNC、有効表示データ期間を示すデータイネーブル信号ENABをクロック信号CLKに重畳させている点である。
【0048】
変換IC134a,134bは図8に示されているように、DAC133と一緒に、表示コントローラ131のチップ上に集積形成することが好ましい。
図9には、フラットパネルモニタ検出回路135およびCRTモニタ検出回路136それぞれからの検出信号DET1,DET2を用いて、デジタルインターフェイスコネクタ33へのデジタル表示信号の出力・非出力、アナログRGBインターフェイスコネクタ32に対するアナログ表示信号の出力・非出力を、切り替えるための構成例が示されている。
【0049】
図9は、図6の表示制御装置13の構成に適用の場合の例であり、変換IC134bとデジタルインターフェイスコネクタ33との間には検出信号DET1によってオン/オフされるスイッチ回路137が設けられており、またDAC333とアナログRGBインターフェイスコネクタ32との間にも、検出信号DET2によってオン/オフされるスイッチ回路138が設けられている。この構成により、外部モニタが接続されたコネクタに対してのみ、そのコネクタに対応する表示信号(デジタル表示信号またはアナログ表示信号)を供給することができる。もちろん、同時表示も可能である。
【0050】
また、図9の構成は統一コネクタが用いられている場合にも同様にして適用できる。
以上の実施形態はノートPCを例にとって説明したが、デスクトップPCに対して適用することもでき、この場合には、専用の拡張カードなどを用いることなく、デジタルインターフェイスのフラットパネルディスプレイモニタをディスプレイモニタとして使用することが可能となり、ユーザはアナログCRTモニタとデジタルインターフェイスのフラットパネルディスプレイモニタを選択的に使用することが可能となる。
【0051】
【発明の効果】
以上説明したように、本発明によれば、一個の表示制御装置にて、デジタルインタフェース搭載の外部フラットパネルディスプレイモニタを含む多種類のモニタに対応することが可能となる。特に、ノートPCにおいては、内蔵フラットパネルディスプレイモニタと同等のデジタル表示信号がコネクタを介して外部に導出されているので、専用の拡張カードなどを用いることなくデジタルインタフェース搭載の外部フラットパネルディスプレイモニタを使用できる。また、差動形式のシリアルデジタル表示信号を用いることにより、電波障害などの問題を回避することができる。さらに、外部フラットパネルディスプレイモニタ用のデジタルインターフェイスコネクタとアナログRGBコネクタとを統一化したコネクタ構造を採用することにより、コネクタ実装面積の増大を回避することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るコンピュータシステムのシステム構成を示すブロック図。
【図2】同実施形態のコンピュータシステムに外部ディスプレイモニタを接続した様子を示す図。
【図3】同実施形態のコンピュータシステムに外部ディスプレイモニタを接続したときの外観を示す図。
【図4】同実施形態のコンピュータシステムで使用される共用コネクタの一例を示す図。
【図5】同実施形態のコンピュータシステムに設けられた表示制御装置の第2の構成例を示す図。
【図6】同実施形態のコンピュータシステムに設けられた表示制御装置の第3の構成例を示す図。
【図7】同実施形態のコンピュータシステムに設けられた変換ICの具体的構成の一例を示すブロック図。
【図8】同実施形態のコンピュータシステムに設けられた表示制御装置の第4の構成例を示す図。
【図9】同実施形態のコンピュータシステムに設けられた表示信号切り替え回路の例を示す図。
【符号の説明】
11…CPUモジュール
12…主メモリ
13…表示制御装置
31…内蔵フラットパネルディスプレイモニタ
32…外部フラットパネルディスプレイモニタ用デジタルインターフェイスコネクタ
33…アナログRGBコネクタ
41…外部フラットパネルディスプレイモニタ
42…外部アナログCRTモニタ
131…表示コントローラ
132…VRAM
133…DAC
134…変換IC
134a…内蔵フラットパネルディスプレイモニタ用の変換IC
134b…外部フラットパネルディスプレイモニタ用の変換IC
Claims (6)
- コンピュータ本体と、
このコンピュータ本体に開閉自在に取り付けられた内蔵フラットパネルディスプレイモニタと、
前記コンピュータ本体に設けられ、外部フラットパネルディスプレイモニタがケーブルを介して接続可能なデジタルインターフェイスコネクタと、
多ビットのデジタル表示データを出力する表示コントローラと、
前記表示コントローラから出力される多ビットのデジタル表示データをシリアルデータに変換し、このシリアルデータを差動信号に変換することによって前記内蔵フラットパネルディスプレイモニタ用の差動形式の第1のデジタル表示信号を生成して前記内蔵フラットパネルディスプレイモニタに出力する第1の信号変換手段と、
前記表示コントローラから出力される多ビットのデジタル表示データをシリアルデータに変換し、このシリアルデータをエンコード処理し、且つ前記エンコード処理されたシリアルデータを差動信号に変換することによって前記外部フラットパネルディスプレイモニタ用の差動形式の第2のデジタル表示信号を生成して前記デジタルインターフェイスコネクタに出力する第2の信号変換手段とを具備することを特徴とするコンピュータシステム。 - 前記表示コントローラは1チップLSIによって実現されており、前記第1および第2の信号変換手段は前記表示コントローラのチップ内に内蔵されていることを特徴とする請求項1記載のコンピュータシステム。
- 前記コンピュータ本体に設けられたアナログRGBインターフェイスコネクタと、
前記表示コントローラから出力される多ビットのデジタル表示データをアナログ信号に変換して前記アナログRGBインターフェイスコネクタに出力する手段とをさらに具備することを特徴とする請求項1記載のコンピュータシステム。 - 前記デジタルインターフェイスコネクタおよび前記アナログRGBインターフェイスコネクタのそれぞれについて、外部ディスプレイモニタの接続の有無を検出する手段と、
この検出結果に基づいて、前記デジタルインターフェイスコネクタおよび前記アナログRGBインターフェイスコネクタに対する表示信号の供給・遮断を制御する手段とをさらに具備することを特徴とする請求項3記載のコンピュータシステム。 - 前記デジタルインターフェイスコネクタおよび前記アナログRGBインターフェイスコネクタは、
前記デジタルインターフェイスコネクタ内の信号ピンと前記アナログRGBインターフェイスコネクタ内の信号ピンとを含み、前記外部フラットパネルディスプレイモニタとアナログインターフェイスの外部ディスプレイモニタの双方が選択的に接続可能な一個の共用コネクタから構成されていることを特徴とする請求項3記載のコンピュータシステム。 - 前記共用コネクタに、前記外部フラットパネルディスプレイモニタと、前記アナログインターフェイスの外部ディスプレイモニタのどちらが接続されているかを判別するモニタ判別手段をさらに具備し、
このモニタ判別手段の判別結果に従って、前記共用コネクタに出力する表示信号が切り替えられることを特徴とする請求項5記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07055798A JP3839949B2 (ja) | 1998-03-19 | 1998-03-19 | コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07055798A JP3839949B2 (ja) | 1998-03-19 | 1998-03-19 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11272250A JPH11272250A (ja) | 1999-10-08 |
JP3839949B2 true JP3839949B2 (ja) | 2006-11-01 |
Family
ID=13434960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07055798A Expired - Lifetime JP3839949B2 (ja) | 1998-03-19 | 1998-03-19 | コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3839949B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6954234B2 (en) * | 2001-10-10 | 2005-10-11 | Koninklijke Philips Electronics N.V | Digital video data signal processing system and method of processing digital video data signals for display by a DVI-compliant digital video display |
JP3828498B2 (ja) | 2003-03-10 | 2006-10-04 | 株式会社東芝 | 電子機器及び表示装置設定方法 |
JP5207330B2 (ja) * | 2003-07-07 | 2013-06-12 | 株式会社メガチップス | 画像出力装置 |
TW200739408A (en) * | 2006-04-03 | 2007-10-16 | Aopen Inc | Computer system having analog and digital video output functions, computer mainframe, and video signal transmission device |
JP2008276794A (ja) * | 2008-06-13 | 2008-11-13 | Toshiba Corp | 携帯通信端末 |
JP5226476B2 (ja) * | 2008-11-20 | 2013-07-03 | レノボ・シンガポール・プライベート・リミテッド | デュアル・ディスプレイ型のコンピュータ |
JP5143794B2 (ja) * | 2009-07-17 | 2013-02-13 | 東芝テック株式会社 | Posターミナル |
JP4988036B2 (ja) | 2010-12-22 | 2012-08-01 | 株式会社東芝 | 情報処理装置および同装置における映像信号の出力制御方法 |
WO2019146325A1 (ja) | 2018-01-25 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 情報処理装置およびコネクタの切り替え方法 |
-
1998
- 1998-03-19 JP JP07055798A patent/JP3839949B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11272250A (ja) | 1999-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7467250B2 (en) | Data transfer control device and electronic instrument generating interface signal of signal type according to interface information set in internal register | |
US6845420B2 (en) | System for supporting both serial and parallel storage devices on a connector | |
US7634607B2 (en) | Data transfer control device and electronic instrument | |
US6956542B2 (en) | Method, apparatus and system for a secondary personal computer display | |
US7889201B2 (en) | Information processing apparatus | |
EP2017819A2 (en) | Display apparatus, host device and control methods thereof | |
JP6140006B2 (ja) | 情報処理装置及び出力制御方法 | |
US9304544B2 (en) | System and display control method for external device | |
US7561117B2 (en) | Display controller architecture for portable computers | |
US20120068985A1 (en) | Chip and computer system | |
GB2470625A (en) | Combinable computer devices | |
US7904633B2 (en) | Switch providing external access to computer-system components and computer-system peripherals | |
JP3839949B2 (ja) | コンピュータシステム | |
US20090160733A1 (en) | Information processing device and display control method | |
JP5226476B2 (ja) | デュアル・ディスプレイ型のコンピュータ | |
KR20090066947A (ko) | 듀얼 컴퓨터 시스템 | |
EP1521236A2 (en) | Electronic display device and method of controlling such a display device | |
JP5237228B2 (ja) | 電子機器および回路基板 | |
JPH07311639A (ja) | ポータブルコンピュータ | |
JP2007171586A (ja) | 情報処理装置および映像信号振幅制御方法 | |
KR100475862B1 (ko) | 웹 터미널 기능을 가진 컴퓨터용 모니터 | |
JP3488536B2 (ja) | パーソナルコンピュータ | |
KR19990008732U (ko) | 저전압 차이 신호 액정 표시 장치를 지원하는 컴퓨터 시스템 | |
KR19990033809A (ko) | 교체식 비디오카드를 갖는 휴대형 컴퓨터 | |
KR20060013798A (ko) | Ddc-ci를 이용한 lcd 모니터 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |