JP2015007898A - Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法 - Google Patents

Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法 Download PDF

Info

Publication number
JP2015007898A
JP2015007898A JP2013132898A JP2013132898A JP2015007898A JP 2015007898 A JP2015007898 A JP 2015007898A JP 2013132898 A JP2013132898 A JP 2013132898A JP 2013132898 A JP2013132898 A JP 2013132898A JP 2015007898 A JP2015007898 A JP 2015007898A
Authority
JP
Japan
Prior art keywords
hole
module
chip
contact
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013132898A
Other languages
English (en)
Other versions
JP6090006B2 (ja
Inventor
祥之介 溝口
Yoshinosuke Mizoguchi
祥之介 溝口
哲也 塚田
Tetsuya Tsukada
哲也 塚田
エリ子 畠山
Eriko HATAKEYAMA
エリ子 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013132898A priority Critical patent/JP6090006B2/ja
Priority to CN201480033526.8A priority patent/CN105378760B/zh
Priority to PCT/JP2014/066656 priority patent/WO2014208532A1/ja
Priority to EP14817877.5A priority patent/EP3016032B1/en
Publication of JP2015007898A publication Critical patent/JP2015007898A/ja
Priority to US14/973,457 priority patent/US9633301B2/en
Application granted granted Critical
Publication of JP6090006B2 publication Critical patent/JP6090006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】メッキ処理をすることなく容易かつ安価に製造することができるＩＣモジュールを提供する。【解決手段】ＩＣモジュール３０は、基材３３と、基材の第一の面３３ａに設けられた、接触型通信機能および非接触型通信機能を有し端子３４ｂ、３４ｃが形成されたＩＣチップ３４、および接続コイル３１と、基材の第二の面３３ｂに設けられた、接触端子部３５、および接触端子部とは電気的に絶縁された橋渡し配線３６とを備え、基材には、基材の厚さ方向Ｄに見て橋渡し配線に重なる位置に互いに離間した第一の貫通孔３３ｃと第二の貫通孔３３ｄが形成され、ＩＣチップの第一の端子と橋渡し配線とは、第一の貫通孔を挿通した第一の導電線４１により接続され、橋渡し配線と接続コイルの第一の端部とは、第二の貫通孔を挿通した第二の導電線４２により接続され、接続コイルの第二の端部とＩＣチップの第二の端子とは、第三の導電線により接続されている。【選択図】図４

Description

本発明は、接触型通信と非接触型通信が可能なＩＣモジュール、デュアルＩＣカードおよびＩＣモジュールの製造方法に関する。
接触型通信機能および非接触型通信機能を有するＩＣチップを搭載したＩＣモジュールは、使用者の用途に応じて通信形態を使い分けられるため、様々な用途に用いられてきている。具体的には、このＩＣモジュールは、ＩＣモジュールとの間で電磁結合により電力供給と通信が可能なカード本体に取付けられてデュアルＩＣカードとして用いられる。ＩＣモジュールとカード本体とを電磁結合により電気的に接続することで、ＩＣモジュールとカード本体との電気的な接続が不安定になるのを抑制することができる。これは、ＩＣモジュールとカード本体とをはんだなどの導電性の接続部材で直接接続した場合には、デュアルＩＣカードを曲げたときに接続部材が破損する恐れがあるためである。
このようにＩＣモジュールとカード本体とが電磁結合により電気的に接続されたデュアルＩＣカードとしては、例えば特許文献１から３に記載されたものが知られている。
デュアルＩＣカード用のＩＣモジュールは、接触型外部機器との接触インターフェース用の端子（接触端子部）が表面に形成されており、裏面にトランス結合（電磁結合）用の接続コイルが形成されている。また、ＩＣモジュールの基材については、接続コイルの最も外側の端部をブリッジして基材の中央に移動させるために、基材にメッキスルーホール加工を施し、基材の表面にてブリッジ（橋渡し配線）を形成している。ここで言うメッキスルーホール加工とは、基材にパンチなどによりスルーホール（貫通孔）を形成し、メッキ処理などによりこのスルーホールに配線を形成することを意味する。
なお、基材の表面の端子と裏面のＩＣチップとは、基材のスルーホールを挿通したワイヤを用いた公知のワイヤボンディングであるパンチングホールワイヤボンディングにより接続されている。
デュアルＩＣカードは、クレジットなどの大量のデータ交換や決算業務の交信のような確実性と安全性が求められる用途では接触型通信が用いられる。一方で、入退室のゲート管理などのような認証が主たる交信内容であり、交信データ量が少量の用途では非接触型通信が用いられる。
国際公開第９９／２６１９５号 国際公開第９８／１５９１６号 国際公開第９６／３５１９０号
しかしながら、メッキスルーホール加工を利用した接続方法では、基材にメッキ処理を施す必要がある。このため、ＩＣモジュールの製造工程が複雑になり、ＩＣモジュールの製造コストが高くなる。
本発明は、このような問題点に鑑みてなされたものであって、メッキ処理をすることなく容易かつ安価に製造することができるＩＣモジュール、このＩＣモジュールを備えるデュアルＩＣカード、およびＩＣモジュールの製造方法を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明のＩＣモジュールは、シート状の基材と、前記基材の第一の面に設けられた、接触型通信機能および非接触型通信機能を有し第一の端子と第二の端子が形成されたＩＣチップ、および螺旋状に形成された接続コイルと、前記基材の第二の面に設けられた、接触型外部機器と接触するための接触端子部、および前記接触端子部とは電気的に絶縁された橋渡し配線と、を備え、前記基材には、前記基材の厚さ方向に見て前記橋渡し配線に重なる位置に互いに離間した第一の貫通孔と第二の貫通孔が形成され、前記ＩＣチップの前記第一の端子と前記橋渡し配線とは、前記第一の貫通孔を挿通した第一の導電線により接続され、前記橋渡し配線と前記接続コイルの第一の端部とは、前記第二の貫通孔を挿通した第二の導電線により接続され、前記接続コイルの第二の端部と前記ＩＣチップの前記第二の端子とは、第三の導電線により接続されていることを特徴としている。
また、上記のＩＣモジュールにおいて、前記ＩＣチップと前記接触端子部とが、前記基材に形成された補助貫通孔を挿通した補助導電線により接続されていることがより好ましい。
また、上記のＩＣモジュールにおいて、前記ＩＣチップ、前記第一の導電線、前記第二の導電線、および前記第三の導電線を覆う樹脂封止部を備えることがより好ましい。
また、本発明のデュアルＩＣカードは、上記に記載のＩＣモジュールと、前記ＩＣモジュールの前記接続コイルと電磁結合するための結合用コイル、および非接触型外部機器との非接触型通信を行うために前記結合用コイルに接続された主コイルを有するアンテナを備え、前記ＩＣモジュールを収容する凹部が形成された板状のカード本体と、を備えることを特徴としている。
また、本発明のＩＣモジュールの製造方法は、シート状の基材の第一の面に螺旋状に接続コイルを形成し、前記基材に互いに離間した第一の貫通孔と第二の貫通孔を形成し、前記基材の第二の面に、接触型外部機器と接触するための接触端子部、および前記接触端子部とは電気的に絶縁された橋渡し配線を、前記基材の厚さ方向に見て前記第一の貫通孔および前記第二の貫通孔に前記橋渡し配線が重なるように形成し、前記基材の前記第一の面に、接触型通信機能および非接触型通信機能を有するＩＣチップを取付け、前記ＩＣチップの前記第一の端子と前記橋渡し配線とを、前記第一の貫通孔を挿通した第一の導電線により接続し、前記橋渡し配線と前記接続コイルの第一の端部とを、前記第二の貫通孔を挿通した第二の導電線により接続し、前記接続コイルの第二の端部と前記ＩＣチップの前記第二の端子とを、第三の導電線により接続することを特徴としている。
また、上記のＩＣモジュールの製造方法において、前記基材に補助貫通孔を形成し、前記ＩＣチップと前記接触端子部とを、前記補助貫通孔を挿通した補助導電線により接続することがより好ましい。
また、上記のＩＣモジュールの製造方法において、前記ＩＣチップ、前記第一の導電線、前記第二の導電線、および前記第三の導電線を樹脂封止部で覆うことがより好ましい。
本発明のＩＣモジュール、デュアルＩＣカード、およびＩＣモジュールの製造方法によれば、メッキスルーホール加工することなく容易かつ安価に製造することができる。
本発明の一実施形態のデュアルＩＣカードを模式的に示す側面の断面図である。 同デュアルＩＣカードのカード本体の一部を透過させた平面図である。 同デュアルＩＣカードのＩＣモジュールの平面図である。 図３中の切断線Ａ１−Ａ１の断面図である。 同ＩＣモジュールの底面図である。 本発明の一実施形態の変形例のデュアルＩＣカードにおける側面の断面図である。 同デュアルＩＣカードの底面図である。 本発明の一実施形態の変形例のデュアルＩＣカードにおける底面図である。 図８中の切断線Ａ２−Ａ２の断面図である。 同デュアルＩＣカードの平面図である。 同ＩＣモジュールの製造方法を説明する断面図である。 同ＩＣモジュールの製造方法を説明する断面図である。 同ＩＣモジュールの製造方法を説明する断面図である。 同ＩＣモジュールの製造方法を説明する断面図である。 同デュアルＩＣカードの原理を説明するための等価回路図である。
以下、本発明に係るデュアルＩＣカードの一実施形態を、図１から図１５を参照しながら説明する。
図１および図２に示すように、本デュアルＩＣカード１は、凹部１１が形成された板状のカード本体１０と、この凹部１１に収容された本発明のＩＣモジュール３０とを備えている。
なお、図１はデュアルＩＣカード１を模式的に示す断面図であり、後述するアンテナ１３の巻き数を簡略化して示している。図２では、カード本体１０におけるアンテナ１３および容量性素子１４を示し、基板１２を透過させてその外形のみ示している。
カード本体１０は、基板１２と、基板１２の凹部１１の開口１１ａ側となる第一の面１２ａに設けられたアンテナ１３と、アンテナ１３に接続（電気的に接続）された容量性素子１４と、基板１２、アンテナ１３、および容量性素子１４を挟んで積層した一対のカード基材１５とを有している。
基板１２は、ＰＥＴ（ポリエチレンテレフタレート）やポリエチレンナフタレート（ＰＥＮ）などの絶縁性を有する材料を用いて、平面視で矩形状に形成されている（図２参照。）。なお、各カード基材１５も平面視で矩形状に形成されている。
基板１２の短辺１２ｃ側、すなわちカード基材１５の短辺側には、基板１２の厚さ方向Ｄに貫通する収容孔１２ｄが形成されている。収容孔１２ｄは、平面視で基板１２の短辺や長辺に平行な辺を有する矩形状に形成されている。基板１２の厚さは、例えば１５〜５０μｍ（マイクロメートル）である。
アンテナ１３は、ＩＣモジュール３０の後述する接続コイル３１と電磁結合するための結合用コイル１８、およびリーダライタなどの非接触型外部機器（不図示。）との非接触型通信を行うために結合用コイル１８に接続された主コイル１９を有している。なお、結合用コイル１８は、図２における領域Ｒ１内に配されたコイルであり、主コイル１９は領域Ｒ１に隣合う領域Ｒ２内に配されたコイルである。収容孔１２ｄに対する基板１２の長辺１２ｅ側、すなわちカード基材１５の長辺側には、エンボスが形成可能なエンボス領域Ｒ３がＩＣカードの規格（Ｘ ６３０２−１：２００５（ＩＳＯ／ＩＥＣ ７８１１−１：２００２））に基づいて設定されている。
この例では、結合用コイル１８は、螺旋状に形成されて収容孔１２ｄの周りに５回巻回されている。エンボス領域Ｒ３における結合用コイル１８を構成する素線１８ａの幅は、エンボス領域Ｒ３以外における素線１８ｂの幅よりも広い。結合用コイル１８の最も内側に配された素線１８ｂの端部には、素線１８ｂよりも幅が広く略円形状に形成された端子部２０が設けられている。この端子部２０は、第一の面１２ａに形成されている。
主コイル１９は、螺旋状に形成されて領域Ｒ２内で３回巻回されている。エンボス領域Ｒ３における主コイル１９を構成する素線１９ａの幅は、エンボス領域Ｒ３以外における素線１９ｂの幅よりも広い。素線１９ａの幅および前述の素線１８ａの幅を広くすることで、エンボス領域Ｒ３にエンボスが形成されたときに素線１８ａ、１９ａが断線するのを防ぐことができる。
主コイル１９の最も外側に配された素線１９ａの端部に、結合用コイル１８の最も外側に配された素線１８ａの端部が接続されている。
容量性素子１４は、図１および図２に示すように、基板１２の第一の面１２ａに設けられた電極板１４ａと、基板１２の第二の面１２ｂに設けられた電極板１４ｂとを有している。電極板１４ａ、１４ｂは、基板１２を挟んで対向するように配置されている。
電極板１４ａは、主コイル１９の最も内側に配された素線１９ｂの端部に接続されている。
電極板１４ｂには、第二の面１２ｂに設けられた接続配線２１が接続されている。この接続配線２１は、基板１２の第二の面１２ｂにおける端子部２０に対向する部分まで延び、この延びた部分に不図示の端子部が設けられている。結合用コイル１８の端子部２０と接続配線２１の端子部とは、公知のクリンピング加工などにより電気的に接続されている。容量性素子１４は、結合用コイル１８と主コイル１９との間に直列に接続されている。
カード基材１５は、非晶質ポリエステルなどのポリエステル系材料、ＰＶＣ（ポリ塩化ビニル）などの塩化ビニル系材料、ポリカーボネート系材料、ＰＥＴ−Ｇ（ポリエチレンテレフタレート共重合体）などの絶縁性および耐久性を有する材料で形成されている。
前述の凹部１１は、図１に示すように、カード基材１５に形成されている。凹部１１は、カード基材１５の側面に形成された第一の収容部２４と、第一の収容部２４の底面に形成された第一の収容部２４よりも小径の第二の収容部２５とを有している。第一の収容部２４のカード基材１５の側面側の開口が、前述の開口１１ａとなっている。
ＩＣモジュール３０は、図３から図５に示すように、シート状のモジュール基材（基材）３３と、モジュール基材３３の第一の面３３ａに設けられたＩＣチップ３４および接続コイル３１と、モジュール基材３３の第二の面３３ｂに設けられた複数の接触端子（接触端子部）３５およびブリッジ（橋渡し配線）３６とを備えている。
モジュール基材３３は、基板１２と同一の材料で平面視で矩形状に形成されている。モジュール基材３３には、厚さ方向Ｄに見てブリッジ３６に重なる位置に互いに離間した第一のスルーホール（第一の貫通孔）３３ｃと第二のスルーホール（第二の貫通孔）３３ｄが形成されている。モジュール基材３３の厚さ方向は、前述の基板１２の厚さ方向Ｄに一致する。モジュール基材３３にはスルーホール３３ｃ、３３ｄ以外にもスルーホール（補助貫通孔）３３ｅが形成されている。モジュール基材３３の厚さは、例えば５０〜２００μｍである。
ＩＣチップ３４は、接触型通信機能および非接触型通信機能を有する公知の構成のものを用いることができる。ＩＣチップ３４は、チップ本体３４ａの外面に第一の端子３４ｂ、第二の端子３４ｃおよび複数の接続端子３４ｄが形成されたものである。
接続コイル３１は、螺旋状に形成されている。接続コイル３１は、ＩＣチップ３４、およびスルーホール３３ｃ、３３ｅの周りに３回巻回されている。第二のスルーホール３３ｄは、接続コイル３１の外側に形成されている。接続コイル３１の最も外側に配された素線の端部（第一の端部）、および最も内側に配された素線の端部（第二の端部）には、素線よりも幅が広く形成された端子部３９、４０がそれぞれ設けられている。接続コイル３１は、銅箔やアルミニウム箔をエッチングでパターン化することで形成されている。接続コイル３１の厚さは、例えば５〜５０μｍである。接続コイル３１は、カード本体１０の結合用コイル１８との電磁結合による非接触端子部を構成する。
複数の接触端子３５およびブリッジ３６は、モジュール基材３３の第二の面３３ｂに例えば銅箔をラミネートすることで、所定のパターンに形成されている。ブリッジ３６は、厚さ方向Ｄに見て接続コイル３１を跨ぐようにＬ字状に形成されている（図５参照。）。
複数の接触端子３５およびブリッジ３６は、互いに電気的に絶縁されている。銅箔における外部に露出する部分には、厚さ０．５〜３μｍのニッケル層をメッキにより設けてもよく、さらにこのニッケル膜上に厚さ０．０１〜０．３μｍの金層をメッキにより設けてもよい。
各接触端子３５は、現金自動預け払い機などの接触型外部機器と接触するためのものである。接触端子３５は、ＩＣチップ３４のチップ本体３４ａに内蔵された不図示の素子などと接続されている。
モジュール基材３３の第二の面３３ｂに複数の接触端子を厚さ５０〜２００μｍのリードフレームで形成し、モジュール基材３３の第一の面３３ａに接続コイルを銅線により形成してもよい。
ＩＣチップ３４の第一の端子３４ｂとブリッジ３６とは、第一のスルーホール３３ｃを挿通した第一のワイヤ（第一の導電線）４１により接続されている。ブリッジ３６と接続コイル３１の端子部３９とは、第二のスルーホール３３ｄを挿通した第二のワイヤ（第二の導電線）４２により接続されている。接続コイル３１の端子部４０とＩＣチップ３４の第二の端子３４ｃとは、第三のワイヤ（第三の導電線）４３により接続されている。
この例では、ＩＣチップ３４の接続端子３４ｄと接触端子３５とは、スルーホール３３ｅを挿通した接続ワイヤ（補助導電線）４４により接続されている。ワイヤ４１、４２、４３および接続ワイヤ４４は金や銅で形成され、外径は例えば１０〜４０μｍである。
このように、ＩＣチップ３４、接続コイル３１、ブリッジ３６、およびワイヤ４１、４２、４３、４４により、閉回路が構成される。
ＩＣチップ３４の第一の端子３４ｂとブリッジ３６、ブリッジ３６と接続コイル３１とは、ワイヤ４１、４２を用いたパンチングホールワイヤボンディングにより接続される。ＩＣチップ３４の接続端子３４ｄと接触端子３５とも、接続ワイヤ４４を用いたパンチングホールワイヤボンディングにより接続される。接続コイル３１とＩＣチップ３４の第二の端子３４ｃとは、第三のワイヤ４３を用いたワイヤボンディングにより接続される。
なお、本実施形態では、図６および図７に示すＩＣモジュール３０Ａのように、ＩＣモジュール３０の各構成に加えて、ＩＣチップ３４、第一のワイヤ４１、第三のワイヤ４３、および接続ワイヤ４４を覆う樹脂封止部５１を備えてもよい。図７においては、樹脂封止部５１を透過させて二点鎖線で示している。樹脂封止部５１は、例えば、公知のエポキシ樹脂などで形成することができる。
ＩＣモジュール３０Ａに樹脂封止部５１を備えることで、ＩＣチップ３４を保護したり、ワイヤ４１、４３の断線を防ぐことができる。
また、図８から図１０に示すＩＣモジュール３０Ｂのように、第二のスルーホール３３ｄを接続コイル３１の内周よりも内側に配置するために接続コイル３１の一部をＩＣチップ３４側に湾曲させ、第二のスルーホール３３ｄを挿通する第二のワイヤ４２が樹脂封止部５１で覆われる（封止される）ように構成してもよい（図９参照）。この場合、スルーホール３３ｃ、３３ｄ、３３ｅの全てが樹脂封止部５１で覆われることになる。この例では、ブリッジ５６は直線状に形成されている（図１０参照）。
このようにＩＣモジュール３０Ｂを構成することで、ワイヤ４１、４２、４３の断線を防ぐことができる。
なお、樹脂封止部５１は、ＩＣチップ３４およびワイヤ４１、４２、４３を覆うことができ、一定の強度を有するものであれば、大きさは小さい方がよい。樹脂封止部５１が接続コイル３１の全体を覆うまで大きくする必要はない。
次に、以上のように構成されたＩＣモジュール３０を製造するＩＣモジュール３０の製造方法について説明する。
まず、図１１に示すように、モジュール基材３３の第一の面３３ａに接続コイル３１および端子部３９、４０を形成する（端子部４０は不図示。）。接続コイル３１は、モジュール基材３３の第一の面３３ａに取付けた銅箔に公知のエッチングをして銅箔に一定のパターンを形成することなどで形成される。
図１２に示すように、モジュール基材３３における接続コイル３１が形成されていない部分に、互いに離間したスルーホール３３ｃ、３３ｄ、３３ｅ（スルーホール３３ｅは不図示。）を公知のパンチなどにより形成する。なお、モジュール基材３３にスルーホール３３ｃ、３３ｄ、３３ｅを形成してから、このモジュール基材３３に接続コイル３１を形成してもよい。
図１３に示すように、モジュール基材３３の第二の面３３ｂに、複数の接触端子３５およびブリッジ３６を形成する。接触端子３５やブリッジ３６は、予め所定のパターンが形成された銅箔をモジュール基材３３の第二の面３３ｂにラミネートすることで形成することができる。このとき、厚さ方向Ｄに見たときに、スルーホール３３ｃ、３３ｄにブリッジ３６が重なるように銅箔を位置合わせする。
次に、図１４に示すように、モジュール基材３３の第一の面３３ａにＩＣチップ３４を取付ける。ＩＣチップ３４の取付けには、公知のダイアタッチ用接着剤を好適に用いることができる。
続いて、図４および図５に示すように、接続コイル３１、ＩＣチップ３４、複数の接触端子３５、およびブリッジ３６をワイヤ４１、４２、４３、４４を用いた公知のパンチングホールワイヤボンディングやワイヤボンディングにより接続する。具体的には、ＩＣチップ３４の第一の端子３４ｂとブリッジ３６とを、スルーホール３３ｃを挿通した第一のワイヤ４１により接続する。ブリッジ３６と接続コイル３１の端子部３９とを、第二のスルーホール３３ｄを挿通した第二のワイヤ４２により接続する。接続コイル３１の端子部４０とＩＣチップ３４の第二の端子３４ｃとを、第三のワイヤ４３により接続する。
このとき、ＩＣチップ３４の接続端子３４ｄと接触端子３５とを、スルーホール３３ｅを挿通した接続ワイヤ４４により接続する。
以上の工程により、ＩＣモジュール３０を製造する。
基板１２に、例えば、一般的なグラビア印刷によるレジスト塗工方式のエッチングによりアンテナ１３や容量性素子１４などを形成する。基板１２、アンテナ１３、および容量性素子１４を一対のカード基材１５間に挟み込み、熱圧によるラミネートあるいは接着剤で一対のカード基材１５同士を一体化する。その後でカード個片形状に打ち抜く。
カード基材１５にミリング加工により凹部１１を形成し、カード本体１０を製造する。
図１に示すように、このカード本体１０の第二の収容部２５にＩＣモジュール３０のＩＣチップ３４が収容されるように、カード本体１０とＩＣモジュール３０とを、図示しないホットメルトシートなどの接着剤などにより接続し、デュアルＩＣカード１を製造する。
なお、前述のＩＣモジュール３０Ｂを製造するときには、ＩＣチップ３４、ワイヤ４１、４２、４３を不図示の金型中で樹脂封止し、ＩＣチップ３４、ワイヤ４１、４２、４３を覆う樹脂封止部５１を形成する。
次に、以上のように構成されたデュアルＩＣカード１の作用について説明する。図１５は、本デュアルＩＣカード１は原理を説明するための等価回路図である。
リーダライタ（非接触型外部機器）Ｄ１０の送受信回路Ｄ１１で発生された不図示の高周波信号により、送受信コイルＤ１２に高周波磁界が誘起される。この高周波磁界は、磁気エネルギーとして空間に放射される。
このときデュアルＩＣカード１がこの高周波磁界中に位置すると、高周波磁界により、デュアルＩＣカード１のアンテナ１３および容量性素子１４で構成する並列共振回路に電流が流れる。このとき、結合用コイル１８にも高周波磁界による電流が誘起されるが、主コイル１９に誘起される量に比べて１桁以上小さいため、受信感度は主コイル１９の特性に大きく依存する。
主コイル１９と容量性素子１４の共振回路で受信した信号は、結合用コイル１８に伝達される。その後、結合用コイル１８と接続コイル３１との電磁結合によってＩＣチップ３４に信号が伝達される。
なお、図示はしないが、デュアルＩＣカード１が現金自動預け払い機などの接触型外部機器との間で電力供給と通信を行う場合には、現金自動預け払い機に設けられた端子をデュアルＩＣカード１の接触端子３５に接触させる。そして、現金自動預け払い機の制御部とＩＣチップ３４との間で電力供給と通信を行う。
以上説明したように、本実施形態のＩＣモジュール３０およびＩＣモジュール３０の製造方法によれば、ＩＣチップ３４、接続コイル３１およびブリッジ３６、およびワイヤ４１、４２、４３は、メッキスルーホール加工することなく、パンチングホールワイヤボンディングやワイヤボンディングにより閉回路が構成される。したがって、ＩＣモジュール３０を製造するときにモジュール基材３３にメッキ処理を施す必要がなく、ＩＣモジュール３０を容易かつ安価に製造することができる。
ＩＣチップ３４と接触端子３５とが、モジュール基材３３に形成されたスルーホール３３ｅを挿通した接続ワイヤ４４により接続されている。ＩＣチップ３４と接触端子３５との接続にもパンチングホールワイヤボンディングを用いることで、ＩＣモジュール３０をより安価に製造することができる。
ＩＣチップ３４、ワイヤ４１、４２、４３第一の導電線、第二の導電線、および第三の導電線を樹脂封止部５１で覆うことで、ＩＣチップ３４を保護するとともにワイヤ４１、４２、４３の断線を防ぐことができる。
また、本デュアルＩＣカード１によれば、ＩＣモジュール３０を容易かつ安価に製造できることで、ＩＣモジュール３０を備えるデュアルＩＣカード１全体としても、容易かつ安価に製造することができる。
以上、本発明の一実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更、組み合わせなども含まれる。
例えば、前記実施形態では、主コイル１９および接続コイル３１は３回巻回され、結合用コイル１８は５回巻回されているとした。しかし、これらのコイル１８、１９、３１が巻回される回数はこの限りではなく、これらのコイル１８、１９、３１は１回以上巻回されていればよい。
接触端子部が有する接触端子３５の数は、複数でなく１つでもよい。
前記実施形態では、ＩＣモジュール３０がデュアルＩＣカード１に備えられるとした。しかし、ＩＣモジュール３０が備えられるものはこれに限られず、例えば、インレットや、パスポートなどの冊子などに備えてもよい。冊子の裏表紙にＩＣモジュール３０を設ける場合には、この裏表紙の中央部に凹部を形成し、凹部の周囲に結合用コイルを設けるとともに裏表紙の縁部に主コイルを設ける。
１ デュアルＩＣカード
１０ カード本体
１１ 凹部
１３ アンテナ
１８ 結合用コイル
１９ 主コイル
３０、３０Ａ、３０Ｂ ＩＣモジュール
３１ 接続コイル
３３ モジュール基材（基材）
３３ａ 第一の面
３３ｂ 第二の面
３３ｃ 第一のスルーホール（第一の貫通孔）
３３ｄ 第二のスルーホール（第二の貫通孔）
３３ｅ スルーホール（補助貫通孔）
３４ ＩＣチップ
３４ｂ 第一の端子
３４ｃ 第二の端子
３５ 接触端子（接触端子部）
３６、５６ ブリッジ（橋渡し配線）
４１ 第一のワイヤ（第一の導電線）
４２ 第二のワイヤ（第二の導電線）
４３ 第三のワイヤ（第三の導電線）
４４ 接続ワイヤ（補助導電線）
５１ 樹脂封止部
Ｄ 厚さ方向
Ｄ１０ リーダライタ

Claims (7)

  1. シート状の基材と、
    前記基材の第一の面に設けられた、接触型通信機能および非接触型通信機能を有し第一の端子と第二の端子が形成されたＩＣチップ、および螺旋状に形成された接続コイルと、
    前記基材の第二の面に設けられた、接触型外部機器と接触するための接触端子部、および前記接触端子部とは電気的に絶縁された橋渡し配線と、
    を備え、
    前記基材には、前記基材の厚さ方向に見て前記橋渡し配線に重なる位置に互いに離間した第一の貫通孔と第二の貫通孔が形成され、
    前記ＩＣチップの前記第一の端子と前記橋渡し配線とは、前記第一の貫通孔を挿通した第一の導電線により接続され、
    前記橋渡し配線と前記接続コイルの第一の端部とは、前記第二の貫通孔を挿通した第二の導電線により接続され、
    前記接続コイルの第二の端部と前記ＩＣチップの前記第二の端子とは、第三の導電線により接続されているＩＣモジュール。
  2. 前記ＩＣチップと前記接触端子部とが、前記基材に形成された補助貫通孔を挿通した補助導電線により接続されていることを特徴とする請求項１に記載のＩＣモジュール。
  3. 前記ＩＣチップ、前記第一の導電線、前記第二の導電線、および前記第三の導電線を覆う樹脂封止部を備えることを特徴とする請求項１または２に記載のＩＣモジュール。
  4. 請求項１に記載のＩＣモジュールと、
    前記ＩＣモジュールの前記接続コイルと電磁結合するための結合用コイル、および非接触型外部機器との非接触型通信を行うために前記結合用コイルに接続された主コイルを有するアンテナを備え、前記ＩＣモジュールを収容する凹部が形成された板状のカード本体と、
    を備えるデュアルＩＣカード。
  5. シート状の基材の第一の面に螺旋状に接続コイルを形成し、
    前記基材に互いに離間した第一の貫通孔と第二の貫通孔を形成し、
    前記基材の第二の面に、接触型外部機器と接触するための接触端子部、および前記接触端子部とは電気的に絶縁された橋渡し配線を、前記基材の厚さ方向に見て前記第一の貫通孔および前記第二の貫通孔に前記橋渡し配線が重なるように形成し、
    前記基材の前記第一の面に、接触型通信機能および非接触型通信機能を有するＩＣチップを取付け、
    前記ＩＣチップの前記第一の端子と前記橋渡し配線とを、前記第一の貫通孔を挿通した第一の導電線により接続し、
    前記橋渡し配線と前記接続コイルの第一の端部とを、前記第二の貫通孔を挿通した第二の導電線により接続し、
    前記接続コイルの第二の端部と前記ＩＣチップの前記第二の端子とを、第三の導電線により接続するＩＣモジュールの製造方法。
  6. 前記基材に補助貫通孔を形成し、
    前記ＩＣチップと前記接触端子部とを、前記補助貫通孔を挿通した補助導電線により接続することを特徴とする請求項５に記載のＩＣモジュールの製造方法。
  7. 前記ＩＣチップ、前記第一の導電線、前記第二の導電線、および前記第三の導電線を樹脂封止部で覆うことを特徴とする請求項５または６に記載のＩＣモジュールの製造方法。
JP2013132898A 2013-06-25 2013-06-25 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法 Active JP6090006B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013132898A JP6090006B2 (ja) 2013-06-25 2013-06-25 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
CN201480033526.8A CN105378760B (zh) 2013-06-25 2014-06-24 Ic模块、双ic卡、以及ic模块的制造方法
PCT/JP2014/066656 WO2014208532A1 (ja) 2013-06-25 2014-06-24 Ｉｃモジュール、デュアルｉｃカード、およびｉｃモジュールの製造方法
EP14817877.5A EP3016032B1 (en) 2013-06-25 2014-06-24 Ic module, dual ic card, and method for producing ic module
US14/973,457 US9633301B2 (en) 2013-06-25 2015-12-17 IC module, dual IC card, and method for manufacturing IC module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013132898A JP6090006B2 (ja) 2013-06-25 2013-06-25 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2015007898A true JP2015007898A (ja) 2015-01-15
JP6090006B2 JP6090006B2 (ja) 2017-03-08

Family

ID=52141866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013132898A Active JP6090006B2 (ja) 2013-06-25 2013-06-25 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法

Country Status (5)

Country Link
US (1) US9633301B2 (ja)
EP (1) EP3016032B1 (ja)
JP (1) JP6090006B2 (ja)
CN (1) CN105378760B (ja)
WO (1) WO2014208532A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016212778A (ja) * 2015-05-13 2016-12-15 凸版印刷株式会社 デュアルインターフェース通信媒体
JP2021504819A (ja) * 2017-11-24 2021-02-15 スマート パッケージング ソリューションズＳｍａｒｔ Ｐａｃｋａｇｉｎｇ Ｓｏｌｕｔｉｏｎｓ 最適化されたアンテナを有する、デュアル通信インターフェースチップカード用電子モジュール
JP2021018516A (ja) * 2019-07-18 2021-02-15 凸版印刷株式会社 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
JP2021033744A (ja) * 2019-08-27 2021-03-01 凸版印刷株式会社 Ｉｃモジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256672B1 (en) * 2008-02-22 2016-04-13 Toppan Printing Co., Ltd. Transponder and book form
FR3047101B1 (fr) 2016-01-26 2022-04-01 Linxens Holding Procede de fabrication d’un module de carte a puce et d’une carte a puce
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
WO2018092897A1 (ja) * 2016-11-18 2018-05-24 凸版印刷株式会社 電磁結合デュアルｉｃカード及びｉｃモジュール
KR20220032774A (ko) * 2020-09-08 2022-03-15 엘지이노텍 주식회사 스마트 ic 기판, 스마트 ic 모듈 및 이를 포함하는 ic 카드
FR3131411B1 (fr) * 2021-12-24 2024-01-05 Wisekey Semiconductors Procédé de fabrication d’un module sans contact ayant une bobine d'antenne à inductance finement ajustable

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026197A1 (en) * 1997-11-19 1999-05-27 On Track Innovations Ltd. Data transaction card and method of manufacture thereof
JPH11149536A (ja) * 1997-11-14 1999-06-02 Toppan Printing Co Ltd 複合ｉｃカード
JP2009075782A (ja) * 2007-09-19 2009-04-09 Toshiba Corp Ｉｃモジュール及びｉｃカード

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149191A (ja) * 1986-12-15 1988-06-21 日立マクセル株式会社 Ｉｃカ−ド
FR2625000B1 (fr) * 1987-12-22 1991-08-16 Sgs Thomson Microelectronics Structure de carte a puce
FR2721732B1 (fr) * 1994-06-22 1996-08-30 Solaic Sa Carte à mémoire sans contact dont le circuit électronique comporte un module.
DE19516227C2 (de) 1995-05-03 2002-02-07 Infineon Technologies Ag Datenträgeranordnung, insbesondere Chipkarte
KR20000049028A (ko) 1996-10-09 2000-07-25 피에이브이 카드 게엠베하 칩카드 제조방법과 칩카드제조용 접속장치
EP0953179B1 (en) * 1997-11-14 2009-04-15 Western Atlas International, Inc. Seismic data acquisition and processing using non-linear distortion in a groundforce signal
CN1179295C (zh) 1997-11-14 2004-12-08 凸版印刷株式会社 复合ic模块及复合ic卡
TWI234252B (en) * 2003-05-13 2005-06-11 Siliconware Precision Industries Co Ltd Flash-preventing window ball grid array semiconductor package and chip carrier and method for fabricating the same
US7777317B2 (en) * 2005-12-20 2010-08-17 Assa Abloy Identification Technologies Austria GmbH (Austria) Card and manufacturing method
CN101416206A (zh) * 2006-03-30 2009-04-22 王子制纸株式会社 Ic模块、ic引入线以及ic封装体
EP2426627B1 (fr) * 2010-09-02 2016-10-12 Oberthur Technologies Module lumineux pour dispositif à microcircuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11149536A (ja) * 1997-11-14 1999-06-02 Toppan Printing Co Ltd 複合ｉｃカード
WO1999026197A1 (en) * 1997-11-19 1999-05-27 On Track Innovations Ltd. Data transaction card and method of manufacture thereof
JP2009075782A (ja) * 2007-09-19 2009-04-09 Toshiba Corp Ｉｃモジュール及びｉｃカード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016212778A (ja) * 2015-05-13 2016-12-15 凸版印刷株式会社 デュアルインターフェース通信媒体
JP2021504819A (ja) * 2017-11-24 2021-02-15 スマート パッケージング ソリューションズＳｍａｒｔ Ｐａｃｋａｇｉｎｇ Ｓｏｌｕｔｉｏｎｓ 最適化されたアンテナを有する、デュアル通信インターフェースチップカード用電子モジュール
JP7201682B2 (ja) 2017-11-24 2023-01-10 スマート パッケージング ソリューションズ 最適化されたアンテナを有する、デュアル通信インターフェースチップカード用電子モジュール
JP2021018516A (ja) * 2019-07-18 2021-02-15 凸版印刷株式会社 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
JP7306123B2 (ja) 2019-07-18 2023-07-11 凸版印刷株式会社 Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
JP2021033744A (ja) * 2019-08-27 2021-03-01 凸版印刷株式会社 Ｉｃモジュール

Also Published As

Publication number Publication date
CN105378760A (zh) 2016-03-02
WO2014208532A1 (ja) 2014-12-31
US20160104064A1 (en) 2016-04-14
CN105378760B (zh) 2019-07-26
US9633301B2 (en) 2017-04-25
JP6090006B2 (ja) 2017-03-08
EP3016032B1 (en) 2021-05-26
EP3016032A1 (en) 2016-05-04
EP3016032A4 (en) 2017-03-15

Similar Documents

Publication Publication Date Title
JP6090006B2 (ja) Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
EP2988254B1 (en) Composite ic card
US10679117B2 (en) Dual IC card
KR20090043077A (ko) 알에프아이디 안테나 및 그 제조방법
JP2018097724A (ja) Ｉｃモジュール、およびｉｃモジュールを搭載した媒体
JP6225508B2 (ja) デュアルｉｃカード
JP2018092482A (ja) Ｉｃモジュール、ｉｃモジュールを搭載した媒体およびｉｃモジュールの製造方法
WO2018092897A1 (ja) 電磁結合デュアルｉｃカード及びｉｃモジュール
US10936932B2 (en) Dual IC cards and antenna sheets
JP2019004292A (ja) デュアルｉｃカード
KR100883830B1 (ko) 알에프아이디 안테나의 제조방법
KR100735618B1 (ko) 알에프아이디 안테나 및 그 제조방법
JP7159663B2 (ja) ブースタアンテナおよびデュアルｉｃカード
JP7306123B2 (ja) Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
JP6451298B2 (ja) デュアルインターフェイスｉｃカード、及び、当該ｉｃカードに用いられるｉｃモジュール
JP2014119784A (ja) Ｉｃ付冊子及びその製造方法
JP2020095348A (ja) 非接触式通信媒体
JP2017156929A (ja) アンテナシートの製造方法、アンテナシート及び非接触情報媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6090006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250