JP2014532853A5 - - Google Patents

Claims (13)

1. レーダシステムであって、
   パルス圧縮レーダ（ＰＣＲ）パルスを有するＰＣＲ信号を生成かつ送信するパルス生成器と、
   対象物に反射されたバージョンの前記ＰＣＲ信号を受信する受信器モジュールと、
   前記ＰＣＲ信号の反射されたバージョンの一部のマッチングを判定し、それに応答して出力信号を生成する整合フィルタと、
   前記整合フィルタの前記出力信号に基づいて時間遅延を決定する制御器と、
   前記制御器で決定された前記時間遅延を持つ複数の複製ＰＣＲパルスを有するテンプレート信号を生成する複製生成器と、
   前記複製生成器に接続され、前記受信ＰＣＲ信号を前記テンプレート信号の前記複数の複製ＰＣＲパルスで乗算する乗算器と、
   前記乗算器に接続され、前記受信ＰＣＲ信号と前記テンプレート信号の前記複数の複製ＰＣＲパルスの１つとの乗算に基づいた大きさをそれぞれ有する複数のアナログ相関信号を生成する積分器モジュールと、
   前記複数のアナログ相関信号のそれぞれのサンプリングされた大きさに基づいて前記対象物の位置を検出する対象物検出器とを備えた、レーダシステムであって、
   前記複製生成器、前記乗算器、及び前記積分器モジュールは、アナログ相関器を構成する、
   前記乗算器は、前記受信ＰＣＲ信号と前記複数の複製ＰＣＲパルスの１つとの相関をそれぞれ表す複数の相関電荷を生成する、
   前記積分器モジュールは、
   前記複数の相関電荷の第１相関電荷を前記乗算器から受信すると、前記複数のアナログ相関信号の第１アナログ相関信号を生成する第１積分器と、
   前記複数の相関電荷の第２相関電荷を前記乗算器から受信すると、前記複数のアナログ相関信号の第２アナログ相関信号を生成する第２積分器と、
   前記複数の複製ＰＣＲパルス中の１つのパルス幅の間、前記第１積分器及び前記第２積分器の１つだけを前記乗算器に接続するスイッチとを含む、レーダシステム。
2. レーダシステムであって、
   パルス圧縮レーダ（ＰＣＲ）パルスを有するＰＣＲ信号を生成かつ送信するパルス生成器と、
   対象物に反射されたバージョンの前記ＰＣＲ信号を受信する受信器モジュールと、
   前記ＰＣＲ信号の反射されたバージョンの一部のマッチングを判定し、それに応答して出力信号を生成する整合フィルタと、
   前記整合フィルタの前記出力信号に基づいて時間遅延を決定する制御器と、
   前記制御器で決定された前記時間遅延を持つ複数の複製ＰＣＲパルスを有するテンプレート信号を生成する複製生成器と、
   前記複製生成器に接続され、前記受信ＰＣＲ信号を前記テンプレート信号の前記複数の複製ＰＣＲパルスで乗算する乗算器と、
   前記乗算器に接続され、前記受信ＰＣＲ信号と前記テンプレート信号の前記複数の複製ＰＣＲパルスの１つとの乗算に基づいた大きさをそれぞれ有する複数のアナログ相関信号を生成する積分器モジュールと、
   前記複数のアナログ相関信号のそれぞれのサンプリングされた大きさに基づいて前記対象物の位置を検出する対象物検出器と、
   サンプリング信号を生成する前記制御器に接続されたサンプリングクロック生成器と、
   前記制御器に接続され、調整可能な時間遅延を生成する可変時間遅延器と、
   を備え、
   前記制御器が、
   前記整合フィルタからの前記出力信号を受信し、前記整合フィルタの前記出力信号の位相を判定する固定時間遅延器と、
   前記固定時間遅延器からの前記位相と前記可変時間遅延器からの位相とを受信し、前記固定時間遅延器からの前記位相と前記可変時間遅延器からの前記位相とを比較する位相検出器と、
   前記比較の結果、前記固定時間遅延器からの前記位相と前記可変時間遅延器からの前記位相が同じであると前記位相検出器が判定すると、前記可変時間遅延器の前記時間遅延をロックする時間遅延制御器とを更に備え、
   前記制御器が、前記固定時間遅延器が前記整合フィルタから前記出力信号を受信する前に、パルス積分によって前記整合フィルタの前記出力信号の信号対雑音比を高める処理利得器を更に備えた、レーダシステム。
3. 前記制御器が、発振を防止するために遅延積分器を更に備えた、請求項２に記載のレーダシステム。
4. 前記制御器が、
   前記整合フィルタから前記出力信号を受信し、前記整合フィルタが整合パルスを示す信号を出力しているか否かを判定する立ち上がりパターン検出器と、
   前記立ち上がりパターン検出器からの入力を受信し、前記立ち上がりパターン検出器からの出力が、前記整合フィルタが整合パルスを示す信号を出力していないことを示すと、前記可変時間遅延器にカウントを増分させる時間遅延制御器とを更に備えた、請求項２に記載のレーダシステム。
5. 前記時間遅延制御器は更に、前記立ち上がりパターン検出器からの出力が、前記整合フィルタが整合パルスを示す信号を出力していることを示すと、前記可変時間遅延器にカウントを増分させない、請求項４に記載のレーダシステム。
6. レーダシステムであって、
   受信パルス圧縮レーダ（ＰＣＲ）信号の一部のマッチングを判定し、それに応答して出力信号を生成する整合フィルタと、
   前記整合フィルタの前記出力信号に基づいて時間遅延を決定する制御器と、
   以下の処理を行うアナログ相関器と、
   前記制御器で決定された調整可能な時間遅延を持つ複数の複製ＰＣＲパルスを有するテンプレート信号を生成し、
   乗算器を用いて、前記受信ＰＣＲ信号を前記テンプレート信号の前記複数の複製ＰＣＲパルスで乗算し、
   前記受信ＰＣＲ信号と前記テンプレート信号の前記複数の複製ＰＣＲパルスの１つとの乗算に基づいた大きさをそれぞれ有する複数のアナログ相関信号を生成する、
   前記複数のアナログ相関信号のそれぞれの大きさに基づいて対象物の位置を検出する対象物検出器とを備え、
   前記アナログ相関器は、
   第１相関電荷を受信すると、前記複数のアナログ相関信号の第１アナログ相関信号を生成する第１積分器と、
   第２相関電荷を受信すると、前記複数のアナログ相関信号の第２アナログ相関信号を生成する第２積分器と、
   前記複数の複製ＰＣＲパルス中の１つのパルス幅の間、前記第１積分器及び前記第２積分器の１つだけを前記乗算器に接続するスイッチとを含む、レーダシステム。
7. レーダシステムであって、
   受信パルス圧縮レーダ（ＰＣＲ）信号の一部のマッチングを判定し、それに応答して出力信号を生成する整合フィルタと、
   前記整合フィルタの前記出力信号に基づいて時間遅延を決定する制御器と、
   以下の処理を行うアナログ相関器と、
   前記制御器で決定された調整可能な時間遅延を持つ複数の複製ＰＣＲパルスを有するテンプレート信号を生成し、
   乗算器を用いて、前記受信ＰＣＲ信号を前記テンプレート信号の前記複数の複製ＰＣＲパルスで乗算し、
   前記受信ＰＣＲ信号と前記テンプレート信号の前記複数の複製ＰＣＲパルスの１つとの乗算に基づいた大きさをそれぞれ有する複数のアナログ相関信号を生成する、
   前記複数のアナログ相関信号のそれぞれの大きさに基づいて対象物の位置を検出する対象物検出器と、
   前記制御器に接続され、サンプリング信号を生成するサンプリングクロック生成器と、
   前記制御器に接続され、前記調整可能な時間遅延を生成する可変時間遅延器と、
   を備え、
   前記制御器が、
   前記整合フィルタからの前記出力信号を受信し、前記整合フィルタの前記出力信号の位相を判定する固定時間遅延器と、
   前記固定時間遅延器からの前記位相と前記可変時間遅延器からの位相とを受信し、前記固定時間遅延器からの前記位相と前記可変時間遅延器からの前記位相とを比較する位相検出器と、
   比較の結果、前記固定時間遅延器からの前記位相と前記可変時間遅延器からの前記位相が同じであると前記位相検出器が判定すると、前記可変時間遅延器の前記時間遅延をロックする時間遅延制御器とを更に備え、
   前記制御器が、前記固定時間遅延器が前記整合フィルタから前記出力信号を受信する前に、パルス積分によって前記整合フィルタの前記出力信号の信号対雑音比を高める処理利得器を更に備えた、レーダシステム。
8. 前記制御器が、発振を防止するために遅延積分器を更に備えた、請求項７に記載のレーダシステム。
9. レーダシステムであって、
   受信パルス圧縮レーダ（ＰＣＲ）信号の一部のマッチングを判定し、それに応答して出力信号を生成する整合フィルタと、
   前記整合フィルタの前記出力信号に基づいて時間遅延を決定する制御器と、
   以下の処理を行うアナログ相関器と、
   前記制御器で決定された調整可能な時間遅延を持つ複数の複製ＰＣＲパルスを有するテンプレート信号を生成し、
   乗算器を用いて、前記受信ＰＣＲ信号を前記テンプレート信号の前記複数の複製ＰＣＲパルスで乗算し、
   前記受信ＰＣＲ信号と前記テンプレート信号の前記複数の複製ＰＣＲパルスの１つとの乗算に基づいた大きさをそれぞれ有する複数のアナログ相関信号を生成する、
   前記複数のアナログ相関信号のそれぞれの大きさに基づいて対象物の位置を検出する対象物検出器とを備え、
   前記制御器に接続され、サンプリング信号を生成するサンプリングクロック生成器と、
   前記制御器に接続され、前記調整可能な時間遅延を生成する可変時間遅延器と、
   を備え、
   前記制御器が、
   前記整合フィルタから前記出力信号を受信し、前記整合フィルタが整合パルスを示す信号を出力しているか否かを判定する立ち上がりパターン検出器と、
   前記立ち上がりパターン検出器からの入力を受信し、前記立ち上がりパターン検出器からの出力が、前記整合フィルタが整合パルスを示す信号を出力していないことを示すと、前記可変時間遅延器にカウントを増分させる時間遅延制御器とを更に備えた、レーダシステム。
10. 前記時間遅延制御器は更に、前記立ち上がりパターン検出器からの出力が、前記整合フィルタが整合パルスを示す信号を出力していることを示すと、前記可変時間遅延器にカウントを増分させない、請求項９に記載のレーダシステム。
11. Ｉ／Ｑ直交を用いたレーダシステムであって、
    パルス圧縮レーダ（ＰＣＲ）信号に対応する受信Ｉ信号の一部のマッチングを判定し、それに応答して第１出力信号を生成する第１整合フィルタと、
    前記ＰＣＲ信号に対応する受信Ｑ信号の一部のマッチングを判定し、それに応答して第２出力信号を生成する第２整合フィルタと、
    前記第１整合フィルタ及び前記第２整合フィルタに接続され、前記第１出力信号と前記第２出力信号が実質的に同じ時間に発生するか否かを判定し、それに応答して、前記第１出力信号と前記第２出力信号が実質的に同じ時間に発生する場合は第１時間遅延器と第２時間遅延器とを調整するタイミング制御器と、
    前記第１時間遅延器に接続され、第１セットの相関信号を生成する第１アナログ相関器と、
    前記第２時間遅延器に接続され、第２セットの相関信号を生成する第２アナログ相関器と、
    前記第１セットの相関信号と前記第２セットの相関信号とに基づいて対象物の位置を判定する対象物検出器とを備えた、Ｉ／Ｑ直交を用いたレーダシステム。
12. 前記第１アナログ相関器は、
    前記第１時間遅延器で決定された調整可能な時間遅延を持つ第１セットの複製ＰＣＲパルスを有する第１テンプレート信号を生成する第１複製生成器と、
    前記第１複製生成器に接続され、前記受信Ｉ信号を前記第１セットの複製ＰＣＲパルスで乗算する第１乗算器と、
    前記第１乗算器に接続され、前記第１セットの相関信号を生成する第１積分器モジュールとを更に備えた、請求項１１に記載のレーダシステム。
13. 前記第２アナログ相関器は、
    前記第２時間遅延器で決定された調整可能な時間遅延を持つ第２セットの複製ＰＣＲパルスを有する第２テンプレート信号を生成する第２複製生成器と、
    前記第２複製生成器に接続され、前記受信Ｑ信号を前記第２セットの複製ＰＣＲパルスで乗算する第２乗算器と、
    前記第２乗算器に接続され、前記第２セットの相関信号を生成する第２積分器モジュールとを更に備えた、請求項１２に記載のレーダシステム。