JP2014524157A - グラフェン含有スイッチの形成方法 - Google Patents

グラフェン含有スイッチの形成方法 Download PDF

Info

Publication number
JP2014524157A
JP2014524157A JP2014522835A JP2014522835A JP2014524157A JP 2014524157 A JP2014524157 A JP 2014524157A JP 2014522835 A JP2014522835 A JP 2014522835A JP 2014522835 A JP2014522835 A JP 2014522835A JP 2014524157 A JP2014524157 A JP 2014524157A
Authority
JP
Japan
Prior art keywords
forming
graphene
conductive
dielectric
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014522835A
Other languages
English (en)
Other versions
JP5887408B2 (ja
Inventor
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2014524157A publication Critical patent/JP2014524157A/ja
Application granted granted Critical
Publication of JP5887408B2 publication Critical patent/JP5887408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

幾つかの実施形態は、グラフェン含有スイッチの形成方法を含む。下部電極は、ベース上に形成され、第一の導電性構造は、下部電極から上方に伸長するように形成されてもよい。誘電性材料は、第一の導電性構造の側壁に沿って形成され、露出された下部電極の一部を残す。グラフェン構造は、下部電極の露出部分に電気的に結合されるように形成されてもよい。第二の導電性構造は、グラフェン構造の第一の導電性構造とは反対側に形成されてもよい。上部電極は、グラフェン構造の上に形成され、第二の導電性構造と電気的に結合されてもよい。第一および第二の導電性構造は、グラフェン構造にわたって電界を提供するように構成されてもよい。
【選択図】図１

Description

グラフェン含有スイッチの形成方法。
スイッチは、回路を可逆的に開閉するために使用されるコンポーネントである。スイッチは、二つの動作状態を有すると考えられ、状態のうちの一つが“オン”状態、他方が“オフ”状態である。スイッチを通る電流は、“オフ”状態における電流よりも“オン”状態においてより高く、幾つかのスイッチは、“オフ”状態において電流が本質的に流れることを許容しないことがある。スイッチは、回路の一部を可逆的に開閉することが望まれる場合には、集積回路における如何なる場所でも使用されてもよい。
集積回路における使用のために適したスイッチを作製するための改良方法を開発することが望ましく、メモリデバイス（メモリアレイなど）における選択デバイスとして使用するために適したスイッチを形成する改良方法を開発することもさらに望まれる。
例示的な一実施形態のスイッチの断面側面図である。 図１のスイッチで使用される可能性がある例示的な一実施形態のグラフェン構造の三次元図である。 別の例示的な実施形態のスイッチの断面側面図である。 例示的な実施形態のスイッチの対を含む構造の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 グラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 単一の開口内に複数のグラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 単一の開口内に複数のグラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 単一の開口内に複数のグラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。 単一の開口内に複数のグラフェン含有スイッチを作製する例示的な一実施形態の方法の種々の段階における構造の一部の断面図である。
幾つかの実施形態は、グラフェン含有スイッチの形成方法に関する。
集積回路構造１０の一部は、図１に示され、ベース１４によって支持されたグラフェン含有スイッチ１２の例示的な一実施形態を示す。ベースは均質なものとして示されているが、当該ベースは、種々の実施形態において複数のコンポーネントおよび材料を含む可能性がある。例えば、ベースは、集積回路作製に関連する種々の材料およびコンポーネントを支持する半導体基板を含む可能性がある。基板に関連する可能性のある例示的な材料は、耐火金属材料、バリア材料、拡散材料、絶縁体材料などのうちの一つ以上を含む。半導体基板は、例えば、単結晶性シリコンを含むか、本質的に単結晶性シリコンで構成されるか、単結晶性シリコンで構成されてもよい。“半導電性基板”“半導体構造”および“半導体基板”という用語は、半導電性ウェーハ（単独もしくは他の材料を含むアセンブリのいずれか）などのバルク半導電性材料、および半導電性材料層（単独もしくは他の材料を含むアセンブリのいずれか）を含む半導電性材料を含む任意の構造のことを意味するが、そのいずれにも限定はされない。“基板”という用語は、上述されたような半導電性基板を含むがそれには限定はされない任意の支持構造のことを称する。
スイッチ１２は、第一の電極１６と第二の電極１８とを含む。当該電極は、お互いに間隔を開けられ、つまり、示された実施形態においては、空間２２によってお互いに間隔を開けられる。
電極１６および１８は、導電性電極材料２０を含む。当該電極材料は、任意の適切な導電性組成物もしくは組成物の組み合わせを含み、例えば、種々の金属（例えば、タングステン、チタン、銅など）、金属含有材料（例えば、金属ケイ化物、金属炭化物、金属窒化物など）、導電性を有するようにドープされた半導体材料（例えば、導電性を有するようにドープされたシリコン、導電性を有するようにドープされたゲルマニウムなど）のうちの一つ以上を含んでもよい。電極１６および１８の双方は、同一の導電性材料を含むように示されているが、他の実施形態においては、電極１６および１８は、お互いに異なる導電性材料を含んでもよい。
グラフェン構造２４は、電極間に伸長する。グラフェン構造は、電極間に垂直方向に伸長するものとして称されてもよい。ここで、“垂直方向”という用語は、他のコンポーネントが比較されうるグラフェン構造の方向を示すために使用される。例えば、電極１６および１８は、グラフェン構造の垂直寸法に沿ってお互いに間隔を開けられるものと考えられてもよいし、グラフェン構造は、垂直寸法と直行して伸長する横方向寸法に沿って、厚さ“Ｔ”を有するものと考えられてもよい。グラフェン構造の“垂直”寸法は、このように示されたグラフェン構造の任意の部分であってもよいし、グラフェン構造の最長寸法であってもよいし、そうでなくてもよい。
示された実施形態においては、グラフェン構造は、空間２２に沿って伸長し、電極１６および１８の双方に直接接触する。幾つかの実施形態においては、グラフェン構造は、グラフェンの一つ以上の層を含む。例えば、グラフェン構造は、マルチレイヤー（例えば、バイレイヤー）構造であってもよい。破線２５は、当該構造が幾つかの実施形態においては、グラフェンの一つ以上の層を含みうることを図面において示すために構造２４内に示される。層は、同一の厚さであってもよいし、お互いに異なる厚さであってもよい。
動作においては、スイッチ１２が“オン”状態にあるとき、電流は、電極１６および１８間のグラフェン構造２４に沿って流れる。当該電流の流れは、軸２７の方向に沿ったものとして考えられてもよい。
スイッチ１２は、一対のノード２６および２８を含み、当該ノードは、示された実施形態においては、グラフェン構造の外側横方向にあり、グラフェン構造２４の反対側にある。ノードは、導電性材料３０を含む。当該導電性材料は、電極１６および１８を参照して上述されたような任意の組成物を含む、任意の適切な組成物を含んでもよい。ノード２６および２８は、お互いに同一の組成物を含むものとして示されているが、幾つかの実施形態においては、ノードはお互いに異なる組成物を含んでもよい。
ノード２６および２８は、其々回路３２および３４に接続され、当該回路は、ノード間の電界（ＥＦ）を生成するように構成される。当該電界は、グラフェン構造２４に沿って電流の方向に対して横行する。電界は電極２８から電極２６に向かって方向づけられたものとして示されているが、電界は、他の実施形態においては、逆方向に方向づけられてもよい。電界ＥＦは、（図示されるように）グラフェン構造に対して主に直行する電界によって含まれるか、グラフェン構造に対して主に直行以外の角度である電界によって含まれてもよい。電界が、主にグラフェン構造に沿った電流の流れ方向に対して平行以外の角度（即ち、軸２７に沿う以外の方向）である場合、当該電界は、グラフェン構造２４に沿った電流の流れ方向を横行する、示された電界ＥＦに対応するベクトルコンポーネントを有する。したがって、軸２７に対して平行以外の任意の方向に主に沿って方向づけられる電界の生成は、グラフェン構造２４に沿った電流の流れ方向に横行する電界の生成を含むものと考えられてもよい。軸２７に沿った（即ち、グラフェン構造２４に沿った電流の流れ方向に平行な）電界コンポーネントは、スイッチの“オン”状態において、電極１６から１８へ、または、その逆方向の電子の移動を補助するのに有用である可能性があることに留意されたい。
ノード２６および２８は、グラフェン構造２４のグラフェン内のバンドギャップを変化させるように構成された電気的コンポーネントとしてともに考えられてもよい。特に、ノード間に生成された電界は、Ｆｅｎｇ Ｗａｎｇ（例えば、（２００９年６月１１日）Ｚｈａｎｇら、Ｎａｔｕｒｅ４５９，８２０−８２３を参照）によって記述された関係を利用することによって、グラフェン構造２４のグラフェン内のバンドギャップを変化させる可能性があり、グラフェン内のバンドギャップは、ノード２６および２８間の電界を増加させることによって増加する。
グラフェン構造２４内の電流の流れに横行する電界の大きさの操作は、スイッチの状態を制御するために使用されてもよい。比較的高い横行する電界は、“オフ”状態でスイッチ１２を保持するために使用され、比較的低い横行する電界は、“オン”状態でスイッチ１２を保持するために使用されてもよい。“比較的高い横行する電界”と“比較的低い横行する電界”という用語は、横行する電界がお互いに対して低いか、高いことを示すために使用される。幾つかの実施形態においては、ノード２６および２８間の総電圧差は、“オン”状態から“オフ”状態へ、もしくは“オフ”状態から“オン”状態へとスイッチを移行するために約０．２５ｅＶ変化する可能性がある。幾つかの実施形態においては、“オン”状態から“オフ”状態への移行は、約３ボルト／ナノメートル以下の横行する電界を提供することによって達成されてもよいし、幾つかの実施形態においては、約２ボルト／ナノメートル以下の横行する電界を提供することによって達成されてもよい。
グラフェン構造２４は、電極１６から電極１８へと長さ“Ｌ”を有し、長さに直行する方向に沿って厚さ“Ｔ”を有する。グラフェン構造の長さおよび厚さは、所望の性能特性を達成するために適合されてもよく、さらに、ノード２６および２８間の空間、当該ノード間に生成される電界の方向は、所望の性能特性を達成するために適合されてもよい。
幾つかの実施形態においては、グラフェン構造２４は、約５ナノメートル未満のノード２６および２８間の全体の厚さの最大値を有する。幾つかの実施形態においては、グラフェン構造は、二つ以上の層を含み、層のうちの少なくとも一つは、約５ナノメートル未満のノード間の厚さの最大値を有する。幾つかの実施形態においては、当該層のうちの全ては、約５ナノメートル未満のノード間の厚さの最大値を有する。幾つかの実施形態においては、グラフェンの個々の層は、少なくとも約１ナノメートルから少なくとも約５ナノメートルの範囲内の厚さを有する。
幾つかの実施形態においては、グラフェン構造２４は、少なくとも約１０ナノメートルから少なくとも約５０ナノメートルの範囲内の長さ“Ｌ”を有する。
幾つかの実施形態においては、グラフェン構造２４は、長方形形状であってもよい。例示的な長方形形状のグラフェン構造は図２に示される。当該構造は、上述されたように長さ“Ｌ”と厚さ“Ｔ”を有し、さらに、幅“Ｗ”を有する。厚さと長さに加えて、幅は、グラフェンにおける所望のバンドギャップ特性およびスイッチ１２（図１）の所望の性能特性を達成するために適合されてもよい。幾つかの実施形態においては、グラフェン構造２４は、少なくとも約５ナノメートルから少なくとも約２０ナノメートルの幅“Ｗ”を有する。
幾つかの実施形態においては、グラフェン構造は、固有のバンドギャップを有するのに十分な厚さであり、例えば、狭小な寸法（例えば、約２０ナノメートル以下、約１０ナノメートル以下、もしくは約５ナノメートル以下の寸法）を有するストリップであってもよい。グラフェンストリップ寸法とバンドギャップの間の関係は、Ｈ．Ｄａｉによる幾つかの文献に記述されている（例えば、Ｌｉら、Ｓｃｉｅｎｃｅ ３１９，１２２９−１２３２（２００８））。
グラフェン構造２４は、電界が（図１に示されたように）グラフェン構造の厚さ“Ｔ”に主に沿って伸長するように、図１のスイッチ１２の電界“ＥＦ”に対して構成されてもよいし、電界がグラフェン構造の幅“Ｗ”に主に沿って伸長するように、図１の構成に対して回転されてもよいし、電界がグラフェン構造の厚さと幅の双方に対して角度を有する方向に主に沿ってグラフェン構造を通って伸長するように、回転されてもよい。
幾つかの実施形態においては、グラフェンが横行する電界のない状態で固有のバンドギャップを有するように、グラフェン構造２４は、Ｈ．Ｄａｉによって記述された関係を利用するように寸法的に構成された二つ以上のグラフェン層を含んでもよい。これによって、特定の用途のために、スイッチ１２の“オン”状態モードの導電性を適合するためにさらなるパラメータを提供することができる。他の実施形態においては、グラフェン構造２４は、印加された横行する電界のない状態で、構造２４のグラフェン内にあるように、かなりのバンドギャップに対して全てが個々に大きすぎる寸法を有する一つ以上の層を含んでもよい。これによって、グラフェン構造がスイッチの“オン”状態モードにおける非常に高いコンダクタンスを有することを可能にすることができる。
誘電性材料４０は、電極１６および１８と包囲するノード２６および２８との間の空間内に示される。誘電性材料は、任意の適切な組成物もしくは組成物の組み合わせを含み、幾つかの実施形態においては、二酸化シリコン、シリコン窒化物のうちの一つ以上、ならびに種々のドープされたシリケートグラス（例えば、ボロホスホシリケートグラス、ホスホシリケートグラス、フルオロシリケートグラスなど）のうちの任意の物を含んでもよい。誘電性材料４０は、スイッチ１２を通して均質であるように示されているが、他の実施形態においては、複数の異なる誘電性材料が使用されてもよい。
ノード２６および２８は、グラフェン構造２４にわたって横行する電界が生成することを可能にするために任意の適切な回路に接続されてもよい。幾つかの実施形態においては、各ノードは、電極１６および１８のうちの一つに導電性を有するように結合されてもよい。当該実施形態の一実施例は、図３に示された構造１０ａを参照して記述される。当該構造は、図１を参照して上述されたようなスイッチ１２に類似するスイッチ１２ａを含む。
スイッチ１２ａは、下部電極１６に電気的に結合された上方に伸長する導電性構造４２を含み、上部電極１８に電気的に結合された下方に伸長する構造４４を含む。ノード２６および２８は、示された構成においてお互いに垂直に重複する構造４２および４４の一部によって効率的に含まれる。
構造４２および４４は、任意の適切な導電性材料を含み、お互いに同一の材料を含んでもよいし、またはお互いに異なる材料を含んでもよい。また、構造４２および４４は、電極１６および１８と共通の材料を含んでもよいし、または、構造４２および４４のうちの一つもしくはその双方は、電極１６および１８のうちの一つもしくはその双方と異なる材料を含んでもよい。
幾つかの実施形態においては、半導体基板上に複数のスイッチを密にパックすることが好都合である可能性がある。図６は、お互いに隣にパックされる（図２を参照して上述されたタイプの）一対のスイッチ１２ａを有する構造４５を示す。示された実施形態においては、スイッチは、垂直平面３１に沿ったお互いの鏡像である。幾つかの実施形態においては、当該構成は、共通のトレンチ内に形成される二つの隣接するスイッチを可能にすることがある。
幾つかの実施形態は、図１−図４を参照して上述された種々のタイプのスイッチを形成する方法を含む。図５−図１１は、図３を参照して上述された構造に類似するスイッチ含有構造を作製するために使用されうる第一実施形態の方法の処理段階を示し、図１２−図１５は、図４を参照して上述されたマルチスイッチ構造に類似する構造を作製するために使用されうる第二実施形態の方法の処理段階を示す。
図５を参照すると、構造５０は、ベース１４と、ベース上に支持される下部電極１６とを含むように示される。ベース１４は、図１−図４を参照して上述された構造のうちの任意の構造を含んでもよい。電極１６は、任意の適切な材料を含み、図１を参照して上述されたタイプの材料２０を含むように示される。示された実施形態においては、下部電極は、誘電性材料５２によって横方向に包囲される。誘電性材料５２は、任意の適切な電気的に絶縁性組成物もしくは組成物の組み合わせを含んでもよいし、幾つかの実施形態においては、二酸化シリコン、シリコン窒化物のうちの一つ以上、および任意の種々のドープされたシリケートグラスを含むか、本質的にそれらで構成されるか、それらで構成されてもよい。
誘電性材料５４は、下部電極１６と誘電性材料５２にわたって形成され、開口５６は、下部電極の上部表面１７を露出するように材料５４内にパターン化される。開口５６は、任意の適切な処理を使用して形成されてもよい。例えば、幾つかの実施形態においては、材料５４は、まず、電極１６の上部表面全体を被覆するように形成され、その後、開口５６は、開口の位置を画定するために（図示されていない）フォトリソグラフィーによってパターン化されたフォトレジストマスクを利用しつつ、材料５４を通してエッチングすることによって形成されてもよい。マスクは、その後、その後の処理で除去されてもよい。
開口５６は、図５の断面に沿って見るとき、一対の側壁５５および５７を有する。当該側壁は、側壁の見かけ上の一対が実際には開口５６周囲に伸長する単一の側壁であるように、図５の平面の外側の位置で併合してもよい。
図６を参照すると、誘電性スペーサ５８は、側壁５５の下部領域に沿って形成される。誘電性スペーサは、任意の適切な処理を使用して形成されてもよい。例えば、誘電性材料の層は、材料５４上かつ開口５６内にコンフォーマルに形成されてもよく、当該層は、スペーサ５８を生成するために、一つ以上のフォトリソグラフィーによってパターン化された（図示されていない）マスクおよび適切なエッチングを利用してパターン化されてもよい。スペーサ５８は、任意の適切な誘電性組成物もしくは組成物の組み合わせを含んでもよく、幾つかの実施形態においては、二酸化シリコン、シリコン窒化物、および任意の種々のドープされたシリケートグラスのうちの一つ以上を含むか、それらで本質的に構成されるか、それらで構成されてもよい。
図７を参照すると、導電性ライナー６０および６２は、側壁５５および５７に沿って形成される。ライナー６０および６２は、任意の適切な導電性組成物もしくは組成物の組み合わせを含み、幾つかの実施形態においては、種々の金属、金属含有組成物および導電性を有するようにドープされた半導体材料のうちの一つ以上を含むか、それらで本質的に構成されるか、それらで構成されてもよい。
ライナー６０および６２は、任意の適切な処理で形成されてもよい。例えば、導電性材料の層は、誘電体５４上かつ開口５６内に形成され、その後、図示されたライナーを形成するために異方性エッチングに晒される。幾つかの実施形態においては、化学機械研磨（ＣＭＰ）が、異方性エッチングの後に使用され、材料５４ならびにライナー６０および６２にわたって伸長する図示された平坦化された上部表面を形成する。
図８を参照すると、ライナー６０の上部は、誘電性スペーサ６４で置換される。当該置換は、任意の適切な処理を使用して達成されてもよい。例えば、（図示されていない）パターン化されたマスクは、ライナー６２の上部を除去する異方性エッチングにライナー６０を暴露する間に、ライナー６２を保護するために形成されてもよい。その後、誘電性材料は、ライナー６０の残部の上に形成され、示された誘電性スペーサ６４を形成するためにパターン化されてもよい。幾つかの実施形態においては、誘電性スペーサ５８および６４は、其々、第一および第二の誘電性スペーサと称されてもよい。
ライナー６０および６２は、第一および第二の導電性構造として其々称されてもよい。当該構造は、下部電極の直接上に存在する。示された実施形態においては、第一の導電性構造６０は、下部電極１６と直接接触し、第二の導電性構造６２は、下部電極と直接接触しない。その代わりに、第二の導電性構造は、誘電性スペーサ５８によって下部電極から間隔を開けられる。
誘電性ライナー６６は、導電性構造６２の側壁に沿って形成される。誘電性ライナーは、任意の適切な処理を使用して形成されてもよい。例えば、誘電性ライナーは、構造５０全体にわたって誘電性材料を提供し、その後、（図示されていない）パターン化されたマスクおよび一回以上の適切なエッチングを利用して当該材料をパターン化することによって形成されてもよい。その後、ＣＭＰは材料５４、ライナー６２、スペーサ６４およびライナー６６にわたって伸長する図示された平坦化された上部表面を形成するために使用されてもよい。
ライナー６６は、任意の適切な電気的に絶縁性の組成物もしくは組成物の組み合わせを含んでもよい。幾つかの実施形態においては、二酸化シリコン、シリコン窒化物および任意の種々のドープされたシリケートグラスのうちの一つ以上を含むか、それらで本質的に構成されるか、それらで構成されてもよい。
ライナー６６は導電性構造６２に相対して形成されるように示されているが、他の実施形態においては、ライナーは、他の導電性構造６０に相対して形成されてもよい。
ライナー６６が形成された後、開口５６は、種々の構造５８、６０、６２、６４および６６によって狭められる。下部電極１６は、狭められた開口内に露出された部分６８を有し、種々の構造５８、６０、６２、６４および６６によって被覆された別の部分を有する。
図９を参照すると、グラフェン構造７０は、誘電性ライナー６６の側壁に沿って形成される。グラフェン構造は下部電極１６の露出部分６８に直接接触し、それによって、示された実施形態においては、下部電極に直接電気的に結合される。グラフェン構造７０は、図３を参照して上述された構造２４に類似し、任意の適切な組成物を含んでもよい。例えば、グラフェン構造は、幾つかの実施形態においては、単一のグラフェン層を含み、他の実施形態においては、複数のグラフェン層を含んでもよい。（例えば、幾つかの実施形態においてはバイレイヤー構造であってもよい。）
グラフェン構造７０は、任意の適切な処理を利用して形成されてもよい。例えば、適切なシード材料は、誘電性スペーサ６６に沿って形成され、その後、グラフェンは、当該シード材料からエピタキシャルに成長してもよい。例示的なシード材料は、シリコンカーバイドおよび／もしくは種々の金属（例えば、ルテニウム、イリジウムなど）を含んでもよい。あるいは、グラフェン前駆体が誘電性スペーサ６６に沿って形成され、その後、グラフェンに変換されてもよい。例示的なグラフェン前駆体は酸化グラファイトであり、一つ以上の適切な還元体（例えば、ヒドラジン）を利用してグラフェンに変換されうる。
示された実施形態においては、グラフェン構造７０は誘電性ライナー６６の側壁に沿ってのみ形成される。幾つかの実施形態においては、これは、誘電性ライナーの側壁にのみ沿って、適切なシード材料および／もしくは前駆体を提供することによって達成される可能性がある。例えば、シード材料および／もしくは前駆体は、側壁に沿ってと同様に、ライナー６６の上部上に配置されて、その後、異方性エッチングに暴露され、側壁に沿ってのみシード材料および／もしくは前駆対を残す。あるいは、幾つかの実施形態においては、グラフェン構造は、まず、誘電性ライナーの上部表面にわたって、あるいは、導電性構造６２の上部表面にわたっても伸長するように形成されてもよい。グラフェン構造は、その後、ＣＭＰ、異方性エッチングおよび／もしくは他の適切な処理を利用して、図９に示された構造を形成するために上部表面上から除去されてもよい。
導電性構造６０および６２は、図７の処理段階において同時に形成されるものとして記述されているが、他の実施形態においては、導電性構造は連続的に形成されてもよい。例えば、構造６２は、図７の処理段階において形成されて、構造６０は誘電性ライナー６６およびグラフェン構造７０のうちの一つもしくはその双方の形成の後の処理段階において形成されてもよい。
グラフェン構造７０の形成後、開口５６の部分は、導電性構造６０および誘電性スペーサ６４に沿ってそのままの状態である（即ち、当該開口はグラフェン構造７０の誘電性ライナー６６とは逆側にある）。開口はその後、図１０に示されるように、誘電性材料７２で充填される。
平坦化された上部表面７３は、図１０の処理段階において構造５０にわたって伸長する。当該平坦化された上部表面は、例えば、ＣＭＰなどの任意の適切な処理で形成されてもよい。構造５０の平坦化された上部表面は、示された例示的実施形態においては、図６−図１０の種々の処理段階の全てにおいて示される。他の実施形態においては、図６−図１０の処理段階において提供された種々の材料は、平坦化されていない上部表面で残され、その後、図１０の平坦化された上部表面７３を形成するために、開口５６（示された例示的実施形態においては材料７２）を充填するために使用される最終材料の形成後に、平坦化が実施されてもよい。
図１１を参照すると、上部電極１８は、平坦化された上部表面７３上に形成される。上部電極１８は、導電性材料２０を含むように示される。上部電極は、任意の適切な処理を使用して形成されてもよい。例えば、材料２０は上部表面７３全体にわたって形成され、その後、（図示されていない）フォトリソグラフィーによってパターン化されたフォトレジストマスクと一回以上の適切なエッチングを利用してパターン化されて、図１１のパターン化された上部電極１８を形成する。
上部電極１８は、下方に伸長する導電性構造６２と電気的に結合され、下部電極１６は、上方に伸長する導電性構造６０と電気的に結合される。したがって、図１１の構造は、図３のスイッチに類似するスイッチ１２ａを含み、構造６０および６２は、図３の構造４２および４４に類似する。動作においては、構造６０および６２は、図１１のスイッチが図３を参照して上述されたようなスイッチと類似して動作しうるように、グラフェン構造７０をわたって電界を提供する。
集積されたスイッチ１２ａは、任意の適切な用途において使用されてもよい。例示的な用途においては、スイッチは、メモリアレイにおける選択デバイスとして使用するための半導体構造に同時に作製される複数の実質的に同一のスイッチを表してもよい。
図１２−図１５は、グラフェン含有スイッチを作製するための例示的な別のプロセスを示す。
図１２を参照すると、構造１００は、ベース１４と、ベース上に支持された間隔を開けられた一対の下部電極１６とを含む。ベース１４および電極１６は、図１−図４を参照して上述されたような任意の構成および構造を含んでもよい。
下部電極は、誘電性材料１０２内にパターン化されるように示される。誘電性材料１０２は、任意の適切な電気的に絶縁性の組成物もしくは組成物の組み合わせを含み、幾つかの実施形態においては、二酸化シリコン、シリコン窒化物および任意の種々のドープされたシリケートグラスを含み、それらで本質的に構成され、それらで構成されてもよい。
誘電性材料１０４は、下部電極１６と誘電性材料１０２とにわたって形成され、開口１０６は、下部電極の上部表面を露出するために材料１０４内にパターン化される。開口１０６は、任意の適切な処理を利用して形成されてもよく、任意の適切な処理は、材料５６内に開口を形成するために図５を参照して上述された処理に類似する処理を含む。
上方に伸長する導電性構造１０８および１１０は、開口１０６の側壁に沿って形成され、電極１６の上部表面に直接相対する。導電性構造１０８および１１０は、構造６０および６２を作製するために図７を参照して上述された処理に類似する処理で形成されてもよい。
構造１０８および１１０の導電性材料は、材料１０４の上部に対して陥凹する。したがって、上方に伸長する構造１０８および１１０の最上部表面１０９および１１１は、開口１０６の上部の下にある（即ち、誘電性材料１０４の上部表面下にある）。
誘電性材料１１２は、導電性構造１０８および１１０の側壁に沿って、かつ、導電性構造の上部表面上に伸長するライナー１１４へとパターン化される。ライナー１１４は、任意の適切な処理を利用して形成されてもよい。例えば、材料１１２は、材料１０４上で、構造１０８および１１０の側壁に沿って、開口１０６の下部表面にわたって形成され、その後、ライナー１１４へと材料１１２をパターン化するために、それのみで異方性エッチングに晒されるか、または、（図示されていない）パターン化されたマスクの使用と組み合わせて異方性エッチングに晒されてもよい。
示された実施形態においては、誘電性材料１１２は、図８のスペーサ６４に類似する構造１０８および１１０上のスペーサを形成し、かつ、図９のライナー６６に類似する導電性構造の側壁に沿ったライナーを形成するものと考えられてもよい。
幾つかの実施形態においては、誘電性材料１０４および１１４は、其々第一および第二の誘電性材料と称されてもよい。
図１３を参照すると、グラフェン含有構造１１６は、ライナー１１４の側壁に沿って形成される。グラフェン含有構造は、任意の適切な処理で形成されてもよく、任意の適切な処理は、例えば、構造７０を作製するために図９を参照して上述された処理に類似する処理を含む。したがって、グラフェン含有構造は、例えば、適切なシード材料からのグラフェンのエピタキシャル成長および／もしくは適切な前駆体のグラフェンへの変換によって形成されてもよい。グラフェン含有構造は、（図示されていない）ライナー１１４の側壁に沿ってのみ伸長するか、または、他の実施形態においては、材料１０４および１１２のうちの一つもしくはその双方の上部表面にわたって伸長してもよい。
グラフェン含有構造１１６は、下部電極１６と直接接触し、それによって、当該下部電極と電気的に結合される。
図１４を参照すると、誘電性材料１１８は、誘電性材料１０４および１１２上で、グラフェン含有構造１１６の側壁に沿って、かつ開口１０６の下部にわたって伸長するように形成される。誘電性材料１１８は、任意の適切な組成物、もしくは組成物の組み合わせを含み、例えば、図１０の材料７２を参照して上述された組成物のうちの任意の物を含んでもよい。幾つかの実施形態においては、誘電性材料１１８は、第一および第二の誘電性材料１０４および１１２と区別するために、第三の誘電性材料と称されてもよい。
示された実施形態においては、図１３の処理段階におけるグラフェン含有構造１１６の形成後に露出されたままの下部電極１６の領域と、図１４の誘電性材料１１８は、当該露出領域を被覆する。
導電性材料１２０は、誘電性材料１１８の横表面に沿って導電性構造１２２へとパターン化される。材料１２０は、任意の適切な処理によって示された導電性構造へとパターン化されてもよい。例えば、材料１２０は、誘電性材料１１８にわたってコンフォーマルに形成され、その後、示された導電性構造１２２へと材料１２０をパターン化するために異方性エッチングに暴露されてもよい。最終的に、構造１２２は、図４の構造４４に類似する下方に伸長する導電性構造になる。構造１２２は、示された実施形態においては、誘電性材料１１８によって下部電極１６から間隔を開けられる。他の実施形態においては、構造１２２は、図６−図１１のスペーサ５８に類似して作製された誘電性スペーサによって、下部電極から間隔を開けられてもよい。
誘電性材料１２４は、開口１０６を充填するために、材料１１８および１２０にわたって、構造１２２間の間隙内に形成される。誘電性材料１２４は、任意の適切な組成物もしくは組成物の組み合わせを含んでもよく、幾つかの実施形態においては、二酸化シリコン、シリコン窒化物および任意の種々のドープされたシリケートのうちの一つ以上を含み、それらで本質的に構成され、それらで構成されてもよい。幾つかの実施形態においては、誘電性材料１２４は、第四の誘電性材料と称されてもよい。
図１５を参照すると、構造１００は、グラフェン構造１１６および導電性構造１２２にわたって伸長する平坦化された上部表面１２５を形成するために、平坦化（例えば、ＣＭＰ）に晒される。一対の上部電極１８は、平坦化された上部表面１２５上に形成される。上部電極は、グラフェン含有構造１１６および導電性構造１２２に直接相対し、それによって、グラフェン含有構造１１６および導電性構造１２２に電気的に結合される。上部電極は、誘電性材料１１２によって導電性構造１０８および１１０から間隔を開けられ、それによって、導電性構造１０８および１１０と電気的に結合されない。
図１５の構造は、図４の構造と類似し、したがって、お互いに隣にパックされた一対のスイッチ１２ａを含む。示された実施形態においては、スイッチは、垂直平面３１に沿ったお互いの鏡像である。図１２−図１５の処理は、単一の開口１０６内に複数のスイッチ１２ａを形成する。示された処理は一対のスイッチを形成するが、類似する処理が単一の開口内に二つ以上のスイッチを形成するために使用されてもよい。
図面における種々の実施形態の特定の方向は、例示する目的のみのためであって、実施形態は、幾つかの用途においては、示された方向に対して回転されてもよい。本明細書で提供された説明と、それに続く請求項は、構造が図面のうちの特定の方向にあるか、または、当該方向に対して回転されているかに関わらず、種々のフィーチャ間の記述された関係を有する任意の構造に関する。
添付の図面の断面図は、断面平面内のフィーチャのみを示し、図面を簡略化するため、断面平面の後ろにある材料は示していない。
構造は、別の構造の“上”もしくは別の構造に“相対して”いると上記で言及されるとき、他の構造の上に直接存在するか、もしくは介在構造も存在する可能性がある。対照的に、構造が別の構造の“直接上”もしくは別の構造に“直接相対して”いると上記で言及されるとき、介在構造は存在しない。構造が別の構造に対して“接続される”もしくは“結合される”ものとして言及されるとき、他の構造に対して直接接続されるか、直接結合される、または、介在構造も存在する可能性がある。対照的に、構造が別の構造に対して“直接接続される”もしくは別の構造に“直接結合される”ものとして上記で言及されるとき、介在構造は存在しない。
幾つかの実施形態においては、本発明は、スイッチを形成する方法を含む。下部電極はベース上に形成される。第一の導電性構造は、下部電極の直接上に形成される。誘電性材料は、第一の導電性構造の側壁に沿って形成される。第一の導電性構造および誘電性材料は、ともに、下部電極の第一部分を被覆し、露出された下部電極の第二部分を残す。グラフェン構造は、下部電極の露出部分に電気的に結合され、誘電性材料に沿って、誘電性材料によって第一の導電性構造から横方向に間隔を開けられて形成される。第二の導電性構造は、グラフェン構造の第一の導電性構造とは反対側に形成され、下部電極の直接上に形成される。上部電極は、グラフェン構造上に形成される。下部電極は、第一および第二の導電性構造のうちの一つと電気的に結合され、上部電極は、第一および第二の導電性構造のうちの他方と電気的に結合される。第一および第二の導電性構造は、グラフェン構造にわたって電界を提供するために構成される。
幾つかの実施形態においては、本発明はスイッチを形成する別の方法を含む。第一および第二の導電性構造は、下部電極上に形成され、お互いに横方向に間隔を開けられるように形成される。第一の導電性構造は、下部電極と直接接触し、第二の導電性構造は、下部電極と直接接触しない。誘電性ライナーは、第一および第二の導電性構造のうちの一つの側壁に沿って形成される。下部電極の一部は、誘電性ライナーの形成後に露出されたままである。グラフェン構造は、誘電性ライナーに沿って伸長し、下部電極と電気的に結合されるように形成される。上部電極は、グラフェン構造および第一、第二の導電性構造上に形成される。上部電極は、グラフェン構造と電気的に結合され、第二の導電性構造と直接接触し、第一の導電性構造と直接接触しない。第一および第二の導電性構造は、グラフェン構造にわたって電界を提供するために構成される。
幾つかの実施形態においては、本発明は、複数のスイッチを形成する方法を含む。間隔を開けられた一対の下部電極は、ベース上に形成され、第一の誘電性材料は下部電極上に形成される。開口は、第一の誘電性材料を通って下部電極へと伸長するように形成される。一対の上方に伸長する導電性構造は、開口の側壁に沿って形成される。上方に伸長する導電性構造のうちの一つは、下部電極のうちの一つに直接相対し、上方に伸長する導電性構造のうちの他方は、下部電極のうちの他方に直接相対する。第二の誘電性材料は、上方に伸長する導電性構造の側壁に沿って形成される。下部電極の一部は、第二の誘電性材料の形成後に露出されたままである。一対のグラフェン構造は、下部電極の露出部分から上方に伸長するように形成される。第一のグラフェン構造は、下部電極のうちの一つと電気的に結合され、下部電極のうちの一つの直接上にあり、第二のグラフェン構造は、下部電極のうちの他方と電気的に結合され、下部電極のうちの他方の直接上にある。第三の誘電性材料は、グラフェン構造の側壁に沿って形成される。一対の下方に伸長する導電性構造は、第三の誘電性材料に沿って形成される。第四の誘電性材料は、下方に伸長する導電性構造の間に形成される。一対の上部電極は、グラフェン構造と、下方に伸長する導電性構造との上に形成される。上部電極のうちの一つは、第一のグラフェン構造および下方に伸長する導電性構造のうちの一つと電気的に結合される。上部電極のうちの他方は、第二のグラフェン構造および下方に伸長する導電性構造のうちの他方と電気的に結合される。

Claims (20)

  1. スイッチを形成する方法であって、
    ベース上に下部電極を形成するステップと、
    前記下部電極の直接上に第一の導電性構造を形成するステップと、
    前記第一の導電性構造の側壁に沿って誘電性材料を形成するステップであって、前記第一の導電性構造および前記誘電性材料は、ともに前記下部電極の第一部分を被覆し、前記下部電極の露出された第二部分をそのまま残す、ステップと、
    前記下部電極の前記露出部分に電気的に結合され、前記誘電性材料に沿って、前記誘電性材料によって前記第一の導電性構造から横方向に間隔を開けられたグラフェン構造を形成するステップと、
    前記グラフェン構造の前記第一の導電性構造とは反対側に第二の導電性構造を形成するステップであって、前記第二の誘電性構造は前記下部電極の直接上にある、ステップと、
    前記グラフェン構造上に上部電極を形成するステップであって、前記下部電極は、前記第一および第二の導電性構造のうちの一つに電気的に結合され、前記上部電極は、前記第一および第二の導電性構造のうちの他方と電気的に結合される、ステップと、
    を含み、
    前記第一および第二の導電性構造は、前記グラフェン構造にわたって電界を提供するように構成される、
    ことを特徴とする方法。
  2. 前記スイッチは、前記下部電極上の開口内に形成され、前記スイッチは、前記下部電極上の前記開口内に形成された唯一のスイッチである、
    ことを特徴とする請求項１に記載の方法。
  3. 前記スイッチは、一対の下部電極上の共通の開口内に形成される一対のスイッチのうちの一つである、
    ことを特徴とする請求項１に記載の方法。
  4. 前記スイッチは、複数の下部電極上の共通の開口内に形成される複数のスイッチのうちの一つである、
    ことを特徴とする請求項１に記載の方法。
  5. 前記グラフェン構造を形成する前記ステップは、
    前記誘電性材料に沿ってシード材料を形成するステップと、
    前記シード材料に沿ってグラフェンをエピタキシャル成長させるステップと、
    を含む、
    ことを特徴とする請求項１に記載の方法。
  6. スイッチを形成する方法であって、
    下部電極上にお互いに横方向に間隔を開けられて第一および第二の導電性構造を形成するステップであって、前記第一の導電性構造は前記下部電極と直接接触し、前記第二の導電性構造は、前記下部電極と直接接触しないステップと、
    前記第一および第二の導電性構造の側壁に沿って誘電性ライナーを形成するステップであって、前記下部電極のうちの一部は、前記誘電性ライナーの形成後に露出されるステップと、
    前記誘電性ライナーに沿ってグラフェン構造を形成するステップであって、前記グラフェン構造は前記下部電極と電気的に結合される、ステップと、
    前記グラフェン構造と、前記第一および第二の導電性構造の上に上部電極を形成するステップであって、前記上部電極は、前記グラフェン構造と電気的に結合され、前記第二の導電性構造と直接接触し、前記第一の導電性構造とは直接接触しない、ステップと、
    を含み、
    前記第一および第二の導電性構造は、前記グラフェン構造にわたって電界を提供するように構成される、
    ことを特徴とする方法。
  7. 前記第一および第二の導電性構造は同時に形成される、
    ことを特徴とする請求項６に記載の方法。
  8. 前記第一および第二の導電性構造はお互いに連続して形成される、
    ことを特徴とする請求項６に記載の方法。
  9. 開口は前記グラフェン構造を形成するステップの後に前記下部電極上に残り、前記開口は、前記グラフェン構造の前記誘電性ライナーとは反対側にあり、前記方法は、前記上部電極を形成するステップの前に誘電性材料で前記開口を充填するステップをさらに含む、
    ことを特徴とする請求項６に記載の方法。
  10. 前記誘電性ライナーは第二の誘電性材料を含み、
    前記下部電極上に第一の誘電性材料を形成するステップと、
    前記下部電極へと前記第一の誘電性材料を通って伸長する開口を形成するステップであって、前記開口は断面に沿って一対の側壁を有する、ステップと、
    前記複数の側壁のうちの一つの下部領域に沿って誘電性スペーサを形成するステップと、
    前記開口の前記複数の側壁に沿って複数の導電性ライナーを形成するステップであって、前記複数のライナーのうちの一つは、前記第一の導電性構造であり、前記複数のライナーのうちの他方は、前記第二の導電性構造であり、前記第二の導電性構造は、前記誘電性スペーサによって前記下部電極から間隔を開けられる、ステップと、
    をさらに含む、
    ことを特徴とする請求項６に記載の方法。
  11. 前記複数の導電性ライナーを形成する前記ステップは、
    前記開口の前記複数の側壁に沿って、かつ前記開口の下部にわたる導電性材料の配置と、
    前記導電性材料の異方性エッチングと、
    を含む、
    ことを特徴とする請求項１０に記載の方法。
  12. 前記誘電性スペーサは、第一の誘電性スペーサであり、前記上部電極を形成するステップの前に、第二の誘電性スペーサで前記複数の導電性ライナーのうちの前記一つの上部を置換するステップをさらに含む、
    ことを特徴とする請求項１０に記載の方法。
  13. 複数のスイッチを形成する方法であって、
    ベース上に一対の間隔の開けられた下部電極を形成するステップと、
    前記複数の下部電極上に第一の誘電性材料を形成するステップと、
    前記複数の下部電極へと前記第一の誘電性材料を通って伸長する開口を形成するステップと、
    前記開口の複数の側壁に沿って一対の上方に伸長する導電性構造を形成するステップであって、前記複数の上方に伸長する導電性構造のうちの一つは前記複数の下部電極のうちの一つに直接相対し、前記複数の上方に伸長する導電性構造のうちの他方は、前記複数の下部電極のうちの他方に直接相対する、ステップと、
    前記複数の上方に伸長する導電性構造の複数の側壁に沿って第二の誘電性材料を形成するステップであって、前記複数の下部電極の一部は、前記第二の誘電性材料の形成後に露出される、ステップと、
    前記複数の下部電極の前記露出された部分から上方に伸長する一対のグラフェン構造を形成するステップであって、前記複数のグラフェン構造のうちの第一は、前記複数の下部電極のうちの一つと電気的に結合されかつ、直接その上にあり、前記複数のグラフェン構造のうちの第二は、前記複数の下部電極のうちの他方と電気的に結合され、かつ直接その上にある、ステップと、
    前記複数のグラフェン構造の複数の側壁に沿って第三の誘電性材料を形成するステップと、
    前記第三の誘電性材料に沿って一対の下方に伸長する導電性構造を形成するステップと、
    前記複数の下方に伸長する導電性構造の間に第四の誘電性材料を形成するステップと、
    前記複数のグラフェン構造および前記複数の下方に伸長する導電性構造の上に一対の上部電極を形成するステップであって、前記複数の上部電極のうちの一つは、前記第一のグラフェン構造および前記複数の下方に伸長する導電性構造のうちの一つと電気的に結合され、前記複数の上部電極のうちの他方は、前記第二のグラフェン構造および前記複数の下方に伸長する導電性構造のうちの他方と電気的に結合される、ステップと、
    を含む、
    ことを特徴とする方法。
  14. 前記複数の上方に伸長する導電性構造を形成する前記ステップは、
    前記開口の前記複数の側壁に沿って、かつ前記開口の下部にわたる導電性材料の配置と、
    前記導電性材料の異方性エッチングと、
    前記複数の上方に伸長する導電性構造の上部表面が前記開口の上部の下にあるように、前記開口の前記上部に対して前記導電性材料を陥凹させるステップと、
    を含む、
    ことを特徴とする請求項１３に記載の方法。
  15. 前記第二の誘電性材料を形成する前記ステップは、
    前記複数の上方に伸長する導電性構造に沿って、その上に、かつ、前記開口の下部にわたる前記第二の誘電性材料の配置と、
    前記複数の上方に伸長する導電性構造の複数の側壁に沿って複数の誘電性ライナーを形成し、かつ、前記複数の上方に伸長する導電性構造上に複数の誘電性スペーサを形成するための、前記第二の誘電性材料の異方性エッチングと、
    を含む、
    ことを特徴とする請求項１４に記載の方法。
  16. 前記複数の上部電極は、前記複数の誘電性スペーサの直接上に形成される、
    ことを特徴とする請求項１５に記載の方法。
  17. 前記複数のグラフェン構造を形成する前記ステップは、
    前記複数の誘電性ライナーの複数の側壁と、複数の誘電性スペーサに沿うシード材料の配置と、
    前記シード材料に沿ったグラフェンのエピタキシャル成長と、
    を含む、
    ことを特徴とする請求項１５に記載の方法。
  18. 前記グラフェンを成長させるステップの前に、前記複数の誘電性スペーサの上部上から前記シード材料を除去するために、前記シード材料を異方性エッチングするステップをさらに含む、
    ことを特徴とする請求項１７に記載の方法。
  19. 前記グラフェンは、前記複数の誘電性スペーサの上部上に成長し、前記複数の誘電性スペーサの前記上部上から前記グラフェンを除去するために前記グラフェンを異方性エッチングするステップをさらに含む、
    ことを特徴とする請求項１７に記載の方法。
  20. 前記複数の上部電極の領域は、前記複数のグラフェン構造を形成するステップの後に露出され、前記第三の誘電性材料は、複数の露出部分を被覆し、前記複数の下方に伸長する導電性構造の下部は、前記第三の誘電性材料によって、前記複数の下部電極から間隔を開けられる、
    ことを特徴とする請求項１３に記載の方法。
JP2014522835A 2011-07-26 2012-06-27 グラフェン含有スイッチの形成方法 Active JP5887408B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/191,192 US8394682B2 (en) 2011-07-26 2011-07-26 Methods of forming graphene-containing switches
US13/191,192 2011-07-26
PCT/US2012/044484 WO2013015935A2 (en) 2011-07-26 2012-06-27 Methods of forming graphene-containing switches

Publications (2)

Publication Number Publication Date
JP2014524157A true JP2014524157A (ja) 2014-09-18
JP5887408B2 JP5887408B2 (ja) 2016-03-16

Family

ID=47597534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522835A Active JP5887408B2 (ja) 2011-07-26 2012-06-27 グラフェン含有スイッチの形成方法

Country Status (7)

Country Link
US (2) US8394682B2 (ja)
EP (1) EP2742530B1 (ja)
JP (1) JP5887408B2 (ja)
KR (1) KR101563829B1 (ja)
CN (1) CN103703563B (ja)
TW (1) TWI446384B (ja)
WO (1) WO2013015935A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9087691B2 (en) * 2011-09-16 2015-07-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing graphene nano-ribbon, mosfet and method for manufacturing the same
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
WO2014110450A2 (en) * 2013-01-11 2014-07-17 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
US9653288B1 (en) * 2015-11-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-thin nanowires
JP6472823B2 (ja) * 2017-03-21 2019-02-20 株式会社東芝 信号処理装置、信号処理方法および属性付与装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
JP2010199215A (ja) * 2009-02-24 2010-09-09 Toshiba Corp スイッチング素子及び不揮発性記憶装置
WO2011008767A2 (en) * 2009-07-15 2011-01-20 Sandisk 3D Llc Method of making damascene diodes using sacrificial material
JP2011142136A (ja) * 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路
JP2011521455A (ja) * 2008-05-16 2011-07-21 サンディスク スリーディー，エルエルシー カーボンナノフィルム可逆抵抗スイッチング素子およびその形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947247B2 (en) 2005-03-29 2011-05-24 Hyperion Catalysis International, Inc. Method for preparing single walled carbon nanotubes from a metal layer
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
CN101454241A (zh) 2006-03-29 2009-06-10 海珀里昂催化国际有限公司 制备均匀单壁碳纳米管的方法
US8168964B2 (en) * 2007-03-02 2012-05-01 Nec Corporation Semiconductor device using graphene and method of manufacturing the same
US7732859B2 (en) 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8268695B2 (en) 2008-08-13 2012-09-18 Micron Technology, Inc. Methods of making capacitors
US8063454B2 (en) * 2008-08-13 2011-11-22 Micron Technology, Inc. Semiconductor structures including a movable switching element and systems including same
US7687308B2 (en) 2008-08-15 2010-03-30 Texas Instruments Incorporated Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
US8023310B2 (en) 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer
KR20100087915A (ko) 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
US20110006837A1 (en) 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
KR101095792B1 (ko) 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
US8470670B2 (en) 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
US8614435B2 (en) 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US8105928B2 (en) 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
US8222704B2 (en) * 2009-12-31 2012-07-17 Nantero, Inc. Compact electrical switching devices with nanotube elements, and methods of making same
US8294132B2 (en) 2010-03-30 2012-10-23 Hewlett-Packard Development Company, L.P. Graphene memristor having modulated graphene interlayer conduction
US8236626B2 (en) 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
US8878120B2 (en) 2010-12-13 2014-11-04 The Trustees Of The Stevens Institute Of Technology Active bandgap tuning of graphene for tunable photodetection applications
US8456947B2 (en) 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法
JP2011521455A (ja) * 2008-05-16 2011-07-21 サンディスク スリーディー，エルエルシー カーボンナノフィルム可逆抵抗スイッチング素子およびその形成方法
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
JP2010199215A (ja) * 2009-02-24 2010-09-09 Toshiba Corp スイッチング素子及び不揮発性記憶装置
WO2011008767A2 (en) * 2009-07-15 2011-01-20 Sandisk 3D Llc Method of making damascene diodes using sacrificial material
JP2011142136A (ja) * 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路

Also Published As

Publication number Publication date
TW201320130A (zh) 2013-05-16
US9087874B2 (en) 2015-07-21
EP2742530A4 (en) 2015-06-24
JP5887408B2 (ja) 2016-03-16
EP2742530A2 (en) 2014-06-18
KR101563829B1 (ko) 2015-10-27
TWI446384B (zh) 2014-07-21
CN103703563B (zh) 2016-09-28
US8394682B2 (en) 2013-03-12
WO2013015935A2 (en) 2013-01-31
US20130157420A1 (en) 2013-06-20
WO2013015935A3 (en) 2013-04-18
US20130029460A1 (en) 2013-01-31
KR20140050676A (ko) 2014-04-29
CN103703563A (zh) 2014-04-02
EP2742530B1 (en) 2019-05-15

Similar Documents

Publication Publication Date Title
JP5887408B2 (ja) グラフェン含有スイッチの形成方法
TWI722304B (zh) 半導體裝置及其形成方法
TWI623061B (zh) 半導體元件及其製造方法
US10665669B1 (en) Insulative structure with diffusion break integral with isolation layer and methods to form same
JP5550515B2 (ja) グラフェン配線およびその製造方法
TWI512986B (zh) 用於非平面電晶體之鎢閘極技術
TWI705040B (zh) 由不同半導體材料組成之堆疊長條奈米形狀、結合該奈米形狀之結構及其形成之方法
JP6266495B2 (ja) トランジスタデバイスの製造方法および関連するデバイス
KR20170045616A (ko) 멀티-채널을 갖는 반도체 소자 및 그 형성 방법
JP2014110430A (ja) 分離型チャンネルを具備したｆｉｎｆｅｔ装置
US9647062B2 (en) Silicon nanowire formation in replacement metal gate process
JP2015517737A (ja) 半導体デバイスの電気的短絡を防止するための方法
JP2006351683A (ja) 半導体装置および半導体装置の製造方法
JP2011009296A (ja) 半導体装置及びその製造方法
JP2010245514A (ja) 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
US20090079004A1 (en) Method for making a transistor with self-aligned double gates by reducing gate patterns
TW201733005A (zh) 鰭式場效電晶體裝置
CN105762187B (zh) 半导体器件及其制造方法
JP6244770B2 (ja) カーボン導電構造及びその製造方法
TW200847339A (en) Memory device and fabrication method thereof
KR101696983B1 (ko) FinFET 상에 트렌치를 형성하는 방법 및 그 FinFET
US10056378B2 (en) Silicon nitride fill for PC gap regions to increase cell density
CN117650049A (zh) 半导体装置和其制造方法
TW201624710A (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5887408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250