JP2014517506A - Iv族またはiv−iv族材料上のiii−v族材料に関する界面電荷を予防する核形成層を有する半導体構造 - Google Patents

Iv族またはiv−iv族材料上のiii−v族材料に関する界面電荷を予防する核形成層を有する半導体構造 Download PDF

Info

Publication number
JP2014517506A
JP2014517506A JP2014506412A JP2014506412A JP2014517506A JP 2014517506 A JP2014517506 A JP 2014517506A JP 2014506412 A JP2014506412 A JP 2014506412A JP 2014506412 A JP2014506412 A JP 2014506412A JP 2014517506 A JP2014517506 A JP 2014517506A
Authority
JP
Japan
Prior art keywords
layer
group
iii
semiconductor structure
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2014506412A
Other languages
English (en)
Inventor
ホーク,ウィリアム・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2014517506A publication Critical patent/JP2014517506A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02549Antimonides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

半導体構造体は、IV族材料またはIV-IV族材料と; IV族材料またはIV-IV族材料の表面の上に60%以上のアルミニウム含有III族窒化物またはAlN層の核形成層と、核形成層の上のIII-V族材料の層を有し、核形成層および核形成層の上のIII-V族材料の層が異なる結晶構造を有する。ある実施形態では、III-V族核形成層は窒化物であり、核形成層の上のIII-V族材料は、非窒化物(例えばヒ化物(例えばGaAs)、リン化物(例えばInP)またはアンチモン化合物(例えばInSb))またはそれらの合金である。

Description

この開示は、全体的に半導体構造に関し、特にIV族材料上のIII-V族材料に関する界面電荷を予防するために核形成層を有する半導体構造に関する。
周知のように、新技術はシリコン回路とIII-V回路とのオンウェハ(on-wafer)集積から現れている。さらに、重要なコスト削減は、広面積化、安価なシリコンおよびゲルマニウム(IV族)基板上のIII-V材料の堆積によって可能である。両方のこれらの効果は、III-V材料をシリコンまたはゲルマニウムの層上に、若しくは、III-V/IV族界面を形成しているゲルマニウムまたはシリコンの基板上に堆積することを必要とする。IV族材料の上のIII-V材料の成長のための重大な課題は、III-V元素はIV材料をドープし、並びにその逆もあるので、かなりの導電性界面電荷を生じさせるIII-V/IV界面での相互拡散である。例えば、シリコン上に成長するGaAsに関しては、ガリウムおよびヒ素はシリコンにドーピングし、シリコンはGaAsにドーピングする。1原子面が1×1015atoms/cm2を包含し、いくつかのHEMTの電子シート密度がほぼ1×1013キャリア/cm2であるので、III-VとIV族材料と間のヘテロ接合のちょうど2つの原子面の相互拡散は、著しい界面電荷を生じる。相互拡散の量が、成長方法または次の回路製作プロセスの熱バジェットによって、更に増加する。
かくして、IV族シリコンまたはゲルマニウム面およびIV-IV族SiCまたはSiGe面の上にIII-V材料を成長させるとき、遭遇する著しい界面電荷がある。界面電荷は、デバイスの性能を劣化させ、貧弱なデバイスのピンチオフと有意なマイクロ波損失を引き起こす。
また公知技術であるように、アルミニウム窒化物(AlN)が窒化ガリウム(GaN)およびシリコン上のGaN HEMTの成長のための核形成層として用いられ、AlNおよびGaNは、同じ結晶学的な構造を有する(すなわち、ヒ化物、リン化物およびアンチモン化合物が閃亜鉛鉱結晶構造を有するのに対して、窒化物はウルツ鉱または六方晶系構造を有する)。
ホーク等による、J. Vac.Sci Technol. B 29(3)(2011年5月/6月)の論文で報告されているように、AlNは、界面電荷なしでシリコン上に成長させることができる。また、ヒ素、リンおよびアンチモンがIV族材料にドープし、IV族材料がヒ化物、リン化物およびアンチモン化合物にドープするので、その界面電荷が、IV族材料上のヒ化物、リン化物およびアンチモン化合物の成長のための重要な問題であることは周知技術である。窒素がシリコンまたはゲルマニウムに拡散するとき、伝導ホールまたは電子は形成されず、電子エネルギー準位がシリコンまたはゲルマニウムにおいて窒素に関してリストされない(Sze(Physics of Semiconductor Devices, 21頁, 1981)による周知の教科書を参照)。AlN(または60%以上のアルミニウム含有III族窒化物)は、超濃厚ドープされる。従って、AlNに拡散するシリコンまたはゲルマニウムは、著しい伝導を引き起こさない。したがって、III族リン化物、ヒ化物、およびアンチモン化物を使用して、リン、ヒ素、アンチモンが容易にドープするシリコンとゲルマニウムは、界面電荷の原因になるので、AlN(又は60%以上のアルミニウム含有III族窒化物)は、界面電荷が発生しない非窒化物III-V材料とは異なる。さらに、シリコンまたはゲルマニウムは、ヒ化物、リン化物およびアンチモン化合物にドープする。他のIII族-窒化物の中で、GaNおよびInNは、シリコンおよびゲルマニウムによって直ちにドープする。
本発明の開示によれば、半導体構造体は、IV族材料またはIV-IV族材料と、前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の核形成層と、前記核形成層上のIII-V族材料の層と、を有し、前記核形成層およびIII-V族材料の層が、異なる結晶構造であることを特徴とする。
ある実施形態では、前記IV族材料またはIV-IV族材料が、Si、Ge、SiGeまたはSiCであることを特徴とする。
ある実施形態では、前記核形成層が、AlNであることを特徴とする。
ある実施形態では、前記核形成層が、60%以上のアルミニウム含有III族窒化物であることを特徴とする。
ある実施形態では、前記核形成層は、0.6以上のAlxを有する(すなわち、60%アルミニウム含有)AlxGa1-xNである。
ある実施形態では、核形成層は、AlNであることを特徴とする。
ある実施形態では、前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であることを特徴とする。
ある実施形態では、前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であり、かかるIII-V族材料の層は核形成層と接触して配置されることを特徴とする。
ある実施形態では、半導体構造体は、IV族材料またはIV-IV族材料と、前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の第1の層であって、前記第1の層のV族材料が窒素であることを特徴とする第1の層と、前記第1の層上に配置されたIII-V族材料の第2の層であって、前記第2の層のV族材料が窒素以外の元素であることを特徴とする第2の層と、を有することを特徴とする。
ある実施形態では、第1の層は、60%以上のアルミニウム含有III族窒化物またはAlNであり、および、第2の層はヒ化物、リン化物、アンチモン化合物またはそれらの合金(例えばAlGaAs、AlGaInAs、GaAsPおよびGaInAsP)を含む。
ある実施形態では、前記第1の層が、60%以上のアルミニウム含有III族窒化物またはAlNであり、核形成層の上に配置されたIII-V族材料の層が、GaAs、InPまたはInSb、またはそれらの合金(例えばGaAsP)を包含することを特徴とする。
ある実施形態では、半導体構造体は、IV族材料またはIV-IV族材料と、前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の第1の層と、前記第1の層上に配置されたIII-V族材料の第2の層と、を有し、前記第1の層と第2の層とが、異なる結晶構造であることを特徴とする。
この種の構造では、60%以上のアルミニウム含有III族窒化物またはAlN層は、III-V材料をIV族材料にドーピングすることにより、またはその逆により生じる界面電荷なしで、IV族またはIV-IV族材料の上にIII-V材料を成長するための核形成層として使われる。60%以上のアルミニウム含有III族窒化物またはAlN層は、窒化物でないIII-V材料(例えば、GaAsのようなヒ化物、InPのようなリン化物、InSbのようなアンチモン化合物および、それらの合金(例えばGaAsP)を含む材料)の次の成長のためのIV族またはIV-IV族材料上の核形成層として用いられる。これらの材料は六方晶系構造(すなわちウルツ鉱結晶構造)を有し、ヒ化物、リン化物およびアンチモン化合物が閃亜鉛鉱結晶構造を有するので、60%以上のアルミニウム含有を有するIII族窒化物またはAlNは、明らかな核形成層でない。結晶欠陥がAlN/GaAs(等)界面で形成されると共に、しかしながら、III-V材料、AlNおよびGaAsの両者は、界面電荷が生じないように、互いにクロスドープしない。かくして、1つの問題(界面電荷)を他の問題(異なる結晶構造からの結晶欠陥)と交換すると共に、いくつかの材料については結晶欠陥の課題が改良された成長方法または特に寛容な材料構造またはデバイスアプリケーションで緩和されることができる点に注意するが、しかしながら、界面電荷問題は、寄生伝導、装置効率の減少、劣化ピンチオフ特性および高いマイクロ波損失を生じることによる多くのデバイス構造のための重要な問題である。
本開示の一つ以上の詳細な実施形態は、添付の図面および下記の説明に記載される。他の特徴、目的および開示の効果は、説明および図面、及び、特許請求の範囲から明らかである。
図1は、本開示による半導体構造である。 図2は、本開示の他の実施形態による半導体構造である。
種々の図面の同様なリファレンスシンボルは、同じエレメントを示す。
図1を参照すると、IV族またはIV-IV族材料を有する半導体構造10が示され、ここでは例えば、単一の結晶シリコン、ゲルマニウムまたはSiCの層または基板12;IV族またはIV-IV族材料の表面上のウルツ鉱結晶構造を有する60%以上のアルミニウムコンテンツを有するIII族窒化物またはAlNの核形成層14;および、核形成層14上の非窒化物III-V族材料(例えば、GaAsのようなヒ化物、InPのようなリン化物、InSbのようなアンチモン化合物、並びに、AlGaAsおよびGaAsPのようなIII-V族合金を包含する材料)の層16であり、ここで、核形成層14およびIII-V族材料の層16が異なる材料であって、異なる結晶構造を有する。ここで例えば、基板は(111)の結晶方位を有する。ここで、核形成層14はウルツ鉱結晶構造を有し、核形成層14上のIII-V族材料は、例えば、閃亜鉛鉱結晶構造を有するアンチモン化合物(例えばInSb)、ヒ化物(例えばGaAs)、リン化物(例えばInP)のような非窒化物)を有する。
例えば、IV族またはIV-IV層12の上に成長する電子ビーム堆積または分子線エピタクシを使用して60%以上のアルミニウムコンテンツを有するIII族窒化物、または、AlNの核形成層14を形成する際に、プロセスは、III族原子のフラックスの前に、窒素原子のフラックスで成長を開始することによって始まる。これは、窒素フラックスが最初に始められるように、III族原子伝導ドープシリコン、ゲルマニウムおよびSiCのためである。
拡散シリコン、ゲルマニウム、または(SiCからの)炭素原子が、AlN層14(または、アルミニウム含有60%以上のIII族窒化物)内に含まれる典型的な拡散プロセスの界面電荷を防止するためにシリコンまたはゲルマニウム表面層12上に60%以上のアルミニウム含有III族窒化物またはAlNを使用するこの方法は、III-V族2元系(例えばGaAs、InP、InSb、GaN)、III-V族3元系(例えばInGaAs、AlGaAs、InAsSb、AlGaNなど)、III-V族4元系、および、より高いIII-V族置換基混合を包含する全ての非窒化物III-V族材料に適用する。これらのIII-V族材料は、絶縁インタフェースを提供するためにシリコン、ゲルマニウム、SiGeまたはSiC層12上の60%以上のアルミニウム含有層14を有するIII族窒化物またはAlN核形成層の頂部で成長する。
本開示はまた、層14の頂部の他のIII族窒化物材料の成長にも適用され、次いで、III族窒化物材料とは異なる結晶構造を有する非窒化物III-V材料16の成長にも適用されることに注意すべきである。例えば、シリコン上のGaAsの成長を考慮する。60%以上のアルミニウム含有層14を有するIII族窒化物またはAlNの頂部に成長するGaN(または他のいくつかの窒化物材料または合金)は、GaAsの成長前に実行され得る。例えば、(図1の構造10の例は、GaAs/AlN/Si構造である)60%以上のアルミニウム含有層14を有するIII族窒化物またはAlNの上に直接成長される代わりに図2を参照すると、構造10’が示され、GaAs16の層がGaN層15の上に成長している(図2の構造10’の例は、GaAs/GaN/AlN/Si構造である)。従って、本開示は、図2に示すように、非窒化物III-V材料を成長させる前に、60%以上のアルミニウム含有核形成層14を有するIII族窒化物またはAlNの頂部に他の窒化物材料を成長させるために適用する。非窒化物III-V材料を成長させる前にAlNの頂部に別の窒化物材料を成長させることは、異なる結晶構造によって生じる欠陥を緩和する際に有益である。
本開示による半導体構造が、IV族材料またはIV-IV族材料;IV族材料またはIV族-IV材料の表面の上のIII-V族材料の核形成層;核形成層上のIII-V族材料の層を含むことは明らかであり、核形成層およびIII-V族材料の層は、異なる結晶構造である。該構造はまた、以下の一つ以上の特徴を含む:IV族材料またはIV-IV族材料がSi、Ge、SiGeまたはSiCであり;核形成層が、60%以上のアルミニウム含有III族窒化物またはAlNであり;IV族材料またはIV-IV族材料がSi、Ge、SiGeまたはSiCであり;核形成層が、60%以上のアルミニウム含有III族窒化物またはAlNであり;核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であり;核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であり;核形成層の上のIII-V族材料のV族元素は窒素以外の元素であり、III-V族材料のこの種の層は核形成層と接触して配置され;核形成層の上のIII-V族材料のV族元素は窒素以外の元素であり、III-V族材料のこの種の層は核形成層と接触して配置される。
別の実施形態では、本開示による半導体構造は、IV族材料またはIV族-IV材料;IV族材料またはIV-IV族材料の表面の上のIII-V族材料の第1の層;および、第1の層の上に配置されたIII-V族材料の第2の層を含み、第1の層および第2の層は、異なる結晶構造を有する。構造はまた、以下の一つ以上の特徴を含む:第1の層が、V族元素の窒素を有し、第2の層が窒素以外のV族元素を有し;第1の層がウルツ鉱結晶構造を有し、第2の層が閃亜鉛鉱結晶構造を有し;第2の層が第1の層と接触し;第1の層が窒化物であり、第2の層であるところは、ヒ化物、リン化物、アンチモン化合物またはそれらの合金を包含する材料であり;第1の層が60%以上のアルミニウム含有のIII族窒化物またはAlNであり、第2の層がGaAs、InPまたはInSb、またはそれらの合金を包含する材料であり;第1の層が窒化物であり、第2の層が、ヒ化物、リン化物、アンチモン化合物またはそれらの合金を包含する材料であり;第1の層が、60%以上のアルミニウム含有III族窒化物またはAlNであり、第2の層が、GaAs、InPまたはInSb、またはそれらの合金を包含する材料であり;核形成層はウルツ鉱結晶構造を有し、III-V族材料の層は閃亜鉛鉱結晶構造を有し;第1の層はウルツ鉱結晶構造を有し、第2の層は閃亜鉛鉱結晶構造を有し;第1の層はウルツ鉱結晶構造を有し、第2の層は閃亜鉛鉱結晶構造を有し;第1の層と第2の層と間の窒化物材料の層を包含し;核形成層とIII-V族材料の層と間の窒化物材料の層を包含する。
本開示による半導体構造を形成する方法は、IV族材料またはIV-IV族材料を含み、IV族材料またはIV-IV族材料の表面の上にIII-V族材料の第1の層を形成し、第1の層は、60%以上のアルミニウム含有III族窒化物またはアルミニウム窒化物であり、窒素部はアルミニウム部を形成する前にIV族材料またはIV-IV族材料の上に形成され;第1の層の上にIII-V族材料の第2の層を形成し、第2の層のV族元素が窒素以外の元素である。
多くの実施形態を開示し、記載してきた。にもかかわらず、さまざまな変更態様が開示の趣旨および範囲から逸脱することなく、なされることができる。したがって、他の実施形態は、以下の特許請求の範囲内である。

Claims (26)

  1. IV族材料またはIV-IV族材料と、
    前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の核形成層と、
    前記核形成層上のIII-V族材料の層と、
    を有し、
    前記核形成層およびIII-V族材料の層が、異なる結晶構造であることを特徴とする半導体構造体。
  2. 前記IV族材料またはIV-IV族材料が、Si、Ge、SiGeまたはSiCであることを特徴とする請求項1に記載の半導体構造体。
  3. 前記核形成層が、60%以上のアルミニウム含有III族窒化物またはAlNであることを特徴とする請求項1に記載の半導体構造体。
  4. 前記IV族材料またはIV-IV族材料が、Si、Ge、SiGeまたはSiCであることを特徴とする請求項3に記載の半導体構造体。
  5. 前記核形成層が、60%以上のアルミニウム含有III族窒化物またはAlNであることを特徴とする請求項4に記載の半導体構造体。
  6. 前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であることを特徴とする請求項3に記載の半導体構造体。
  7. 前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であることを特徴とする請求項5に記載の半導体構造体。
  8. 前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であり、かかるIII-V族材料の層は核形成層と接触して配置されることを特徴とする請求項3に記載の半導体構造体。
  9. 前記核形成層の上のIII-V族材料のV族元素は、窒素以外の元素であり、かかるIII-V族材料の層は核形成層と接触して配置されることを特徴とする請求項5に記載の半導体構造体。
  10. IV族材料またはIV-IV族材料と、
    前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の第1の層であって、前記第1の層のV族材料が窒素であることを特徴とする第1の層と、
    前記第1の層上に配置されたIII-V族材料の第2の層であって、前記第2の層のV族材料が窒素以外の元素であることを特徴とする第2の層と、
    を有することを特徴とする半導体構造体。
  11. 前記第1の層が60%以上のアルミニウム含有III族窒化物またはAlNであり、前記第2の層がヒ化物、リン化物、アンチモン化合物またはそれらの合金を包含する材料であることを特徴とする請求項10に記載の半導体構造体。
  12. 前記第1の層が60%以上のアルミニウム含有III族窒化物またはAlNであり、前記第2の層がGaAs、InPまたはInSb、またはそれらの合金を包含する材料であることを特徴とする請求項10に記載の半導体構造体。
  13. IV族材料またはIV-IV族材料と、
    前記IV族材料またはIV-IV族材料の表面の上のIII-V族材料の第1の層と、
    前記第1の層上に配置されたIII-V族材料の第2の層と、
    を有し、
    前記第1の層と第2の層とが、異なる結晶構造であることを特徴とする半導体構造体。
  14. 前記第1の層がV族元素の窒素を有し、前記第2の層が窒素以外のV族元素を有することを特徴とする請求項13に記載の半導体構造体。
  15. 前記第1の層がウルツ鉱結晶構造を有し、第2の層が閃亜鉛鉱結晶構造を有することを特徴とする請求項13に記載の半導体構造体。
  16. 前記第2の層が前記第1の層と接触することを特徴とする請求項15に記載の半導体構造体。
  17. 前記第1の層が窒化物であり、前記第2の層がヒ化物、リン化物、アンチモン化合物またはそれらの合金を包含する材料であることを特徴とする請求項15に記載の半導体構造体。
  18. 前記第1の層が60%以上のアルミニウム含有III族窒化物またはAlNであり、前記第2の層がGaAs、InPまたはInSb、またはそれらの合金を包含する材料であることを特徴とする請求項17に記載の半導体構造体。
  19. 前記第1の層が窒化物であり、前記第2の層がヒ化物、リン化物、アンチモン化合物またはそれらの合金を包含する材料であることを特徴とする請求項16に記載の半導体構造体。
  20. 前記第1の層が60%以上のアルミニウム含有III族窒化物またはAlNであり、前記第2の層がGaAs、InPまたはInSb、またはそれらの合金を包含する材料であることを特徴とする請求項19に記載の半導体構造体。
  21. 前記核形成層がウルツ鉱結晶構造を有し、III-V族材料の層が閃亜鉛鉱結晶構造を有することを特徴とする請求項1に記載の半導体構造体。
  22. 前記第1の層がウルツ鉱結晶構造を有し、第2の層が閃亜鉛鉱結晶構造を有することを特徴とする請求項10に記載の半導体構造体。
  23. 前記第1の層がウルツ鉱結晶構造を有し、第2の層が閃亜鉛鉱結晶構造を有することを特徴とする請求項13に記載の半導体構造体。
  24. 第1の層と第2の層との間に窒化物材料の層を包含することを特徴とする請求項21に記載の半導体構造体。
  25. 前記核形成層と前記III-V族材料の層との間に窒化物材料の層を包含することを特徴とする請求項1に記載の半導体構造体。
  26. IV族材料またはIV-IV族材料を有する半導体構造体を形成するための方法であって、
    IV族材料またはIV-IV族材料の表面の上にIII-V族材料の第1の層を形成するステップであって、前記第1の層が、60%以上のアルミニウム含有III族窒化物またはAlNであり、窒素部分が、アルミニウム部分を形成する前に、IV族材料またはIV-IV族材料の上に形成されることを特徴とする、第1の層を形成するステップと、
    前記第1の層の上にIII-V族材料の第2の層を形成するステップであって、前記第2の層のV族元素が窒素以外の元素であることを特徴とする、第2の層を形成するステップと、
    を有することを特徴とする方法。
JP2014506412A 2011-04-18 2012-03-09 Iv族またはiv−iv族材料上のiii−v族材料に関する界面電荷を予防する核形成層を有する半導体構造 Ceased JP2014517506A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/088,813 2011-04-18
US13/088,813 US20120261721A1 (en) 2011-04-18 2011-04-18 Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
PCT/US2012/028389 WO2012145089A1 (en) 2011-04-18 2012-03-09 Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials

Publications (1)

Publication Number Publication Date
JP2014517506A true JP2014517506A (ja) 2014-07-17

Family

ID=45992825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506412A Ceased JP2014517506A (ja) 2011-04-18 2012-03-09 Iv族またはiv−iv族材料上のiii−v族材料に関する界面電荷を予防する核形成層を有する半導体構造

Country Status (6)

Country Link
US (2) US20120261721A1 (ja)
EP (1) EP2700087A1 (ja)
JP (1) JP2014517506A (ja)
KR (2) KR20160006251A (ja)
TW (1) TWI472028B (ja)
WO (1) WO2012145089A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508550B2 (en) * 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335695A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2001308381A (ja) * 2000-04-21 2001-11-02 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7872252B2 (en) * 2006-08-11 2011-01-18 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US20100263707A1 (en) * 2009-04-17 2010-10-21 Dan Daeweon Cheong Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335695A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2001308381A (ja) * 2000-04-21 2001-11-02 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
TW201306251A (zh) 2013-02-01
US20130161699A1 (en) 2013-06-27
KR20160006251A (ko) 2016-01-18
EP2700087A1 (en) 2014-02-26
WO2012145089A1 (en) 2012-10-26
US20120261721A1 (en) 2012-10-18
KR20140048867A (ko) 2014-04-24
TWI472028B (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
US10388522B2 (en) Selective epitaxy using epitaxy-prevention layers
JP4095066B2 (ja) 窒化ガリウムベース半導体の半導体構造
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
JP2010021583A (ja) 半導体基板、半導体基板の製造方法および電子デバイス
US8975165B2 (en) III-V semiconductor structures with diminished pit defects and methods for forming the same
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
JP5460751B2 (ja) 半導体装置
TWI345309B (en) Compound semiconductor epitaxial substrate and method for production thereof
JP2014517506A (ja) Iv族またはiv−iv族材料上のiii−v族材料に関する界面電荷を予防する核形成層を有する半導体構造
JP3547320B2 (ja) GaN系化合物半導体装置
US9287122B2 (en) Method for growing epitaxies of a chemical compound semiconductor
JP3728093B2 (ja) 半導体装置
JP2005136162A (ja) 化合物半導体素子の製造方法
TWI844049B (zh) 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP3592922B2 (ja) 化合物半導体基板
US10665752B2 (en) Air void structures for semiconductor fabrication
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにiii−v族化合物半導体結晶の気相エピタキシャル成長法
JP2007103925A (ja) 半導体装置及びその製造方法
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN116936630A (zh) 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法
JPH11204437A (ja) 半導体装置およびその製造方法
JP2000077516A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170529

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170922