TW201306251A - 具有成核層以防止iii-v族材料在iv族或iv-iv族材料上的介面充電的半導體結構 - Google Patents

具有成核層以防止iii-v族材料在iv族或iv-iv族材料上的介面充電的半導體結構 Download PDF

Info

Publication number
TW201306251A
TW201306251A TW101109520A TW101109520A TW201306251A TW 201306251 A TW201306251 A TW 201306251A TW 101109520 A TW101109520 A TW 101109520A TW 101109520 A TW101109520 A TW 101109520A TW 201306251 A TW201306251 A TW 201306251A
Authority
TW
Taiwan
Prior art keywords
layer
group
iii
semiconductor structure
nitride
Prior art date
Application number
TW101109520A
Other languages
English (en)
Other versions
TWI472028B (zh
Inventor
William E Hoke
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW201306251A publication Critical patent/TW201306251A/zh
Application granted granted Critical
Publication of TWI472028B publication Critical patent/TWI472028B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02549Antimonides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Ceramic Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一種半導體結構,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上之AlN層或鋁含量超過60%的III族氮化物成核層,以及在成核層上之III-V族材料層,其中成核層和在成核層上的III-V族材料層係不同的晶體結構。一個具體實施例中,III-V族成核層係氮化物而在成核層上的III-V族材料不是氮化物,例如,砷化物(如GaAs)、磷化物(如InP)、或銻化物(如InSb)、或彼等之合金。

Description

具有成核層以防止III-V族材料在IV族或IV-IV族材料上的介面充電的半導體結構
本揭示係關於半導體結構,且更特別係關於具有成核層以防止III-V族材料在IV族材料上之介面充電的半導體結構。
如此技術已知者,與矽電路的III-V材料之晶圓上積體化正出現新的技術。此外,III-V材料沉積在大面積不昂貴的矽和鍺(IV族)基板上能夠大幅節省成本。這些研究須要將III-V材料沉積在矽或鍺層上或在矽或鍺基板上以製造III-V/IV族介面。III-V材料在IV族材料上生長的一個嚴重的挑戰係III-V/IV介面處的相互擴散將由於III-V族元素摻雜IV族材料或反之而造成明顯的傳導界面電荷。例如,GaAs生長於矽上時,鎵和砷摻雜矽及矽摻雜GaAs。由於一個原子平面含有1x1015個原子/平方公分且一些HEMT的電子片密度約1x1013個載體/平方公分,所以即使介於III-V和IV族材料之間的異質接面之僅兩個原子面的相互擴散將會導致明顯的介面電荷。相互擴散的量會因為生長法或後續的電路製造法的熱收支(thermal budget)而進一步提高。
因此,當III-V材料生長於IV族矽或鍺表面和IV-IV族SiC或SiGe表面上時,遭遇明顯的介面電荷。此介面電荷造成裝置的夾止(pinch-off)欠佳及明顯微波損耗, 降低裝置性能。
此技術也已經知道,氮化鋁(AlN)曾作為在矽上生長氮化鎵(GaN)和GaN MEMT的成核層,其中AlN和GaN具有相同的晶體結構(即,氮化物具有纖鋅礦或六方晶體結構,而砷化物、磷化物、和銻化物具有閃鋅礦晶體結構)。
Hoke等人,J.Vac.Sci.Technol.B 29(3),May/June 2011的論文中報導,AlN可生長於矽上且無介面電荷。此技術也已經知道,由於砷、磷、和銻摻雜IV族材料及IV族材料摻雜砷化物、磷化物、和銻化物,所以就砷化物、磷化物、和銻化物在IV族材料上生長而言,介面電荷是嚴重問題。氮化物擴散進入矽或鍺中時,未製造電洞或電子,此可參考Sze編寫的習知教科書(Physics of Semiconductor Devices,page 21,1981),其中未列出氮在矽或鍺中之電子能階。AlN(或鋁含量超過60%的III族氮化物)極難摻雜。因此,矽或鍺擴散進入AlN不會引發明顯傳導。AlN(或鋁含量超過60%的III族氮化物)不同於III-V非氮化物材料之處在於因為磷、砷、和銻易摻雜矽或鍺,所以不會引發介面電荷,因此,使用彼等的III族磷化物、砷化物、和銻化物將會引發介面電荷。此外,矽或鍺摻雜砷化物、磷化物、和銻化物。在其他的III族氮化物中,GaN和InN易被矽和鍺摻雜。
發明總論
根據本揭示,提出半導體結構,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上的III-V族材料成核層;和在成核層上的III-V族材料層,其中成核層和III-V族材料層具有不同的晶體結構。
一個具體實施例中,IV族材料或IV-IV族材料係Si、Ge、SiGe、或SiC。
一個具體實施例中,成核層包括AlN。
一個具體實施例中,成核層是鋁含量超過60%的III族氮化物。
一個具體實施例中,成核層是Alx值大於或等於0.6(即,60%鋁濃度)的AlxGa1-xN。
一個具體實施例中,成核層是AlN。
一個具體實施例中,在成核層上的III-V族材料中的V族元素係氮以外的元素。
一個具體實施例中,在成核層上的III-V族材料中的V族元素係氮以外的元素且III-V族層與成核層接觸。
一個具體實施例中,提出一種半導體結構,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上的III-V族材料第一層,其中第一層的V族元素係氮;和在第一層上的III-V族材料第二層,其中第二層的V族元素係氮以外的元素。
一個具體實施例中,第一層係AlN或鋁含量超過60%的III族氮化物而第二層包括砷化物、磷化物、銻化物、 或彼等之合金,如AlGaAs、AlGaInAs、GaAsP、和GaInAsP。
一個具體實施例中,第一層係AlN或鋁含量超過60%的III族氮化物而成核層上的III-V族材料層包括GaAs、InP或InSb、或彼等之合金,如GaAsP。
一個具體實施例中,提出一種半導體結構,包含:IV族材料或IV-IV族材料;在IV族或IV-IV族材料表面上的III-V族材料第一層;和在第一層上的III-V族材料第二層;和其中第一層和第二層具有不同的晶體結構。
以此結構,AlN層或鋁含量超過60%的III族氮化物作為用以在IV族或IV-IV族材料(即,矽、鍺、SiGe、和SiC基板)上生長III-V材料的成核層,且沒有因為IV族材料摻雜III-V材料或反之而引發的介面電荷。AlN層或鋁含量超過60%的III族氮化物作為IV族或IV-IV族材料上的成核層用於後續生長非氮化物的III-V材料(如,包括砷化物(GaAs)、磷化物(InP)、銻化物(InSb)和彼等之合金(GaAsP)的材料)。AlN層或鋁含量超過60%的III族氮化物不是明顯的成核層,此因這些材料具有六方晶體結構(即,纖鋅礦晶體結構)而砷化物、磷化物、和銻化物具有閃鋅礦晶體結構之故。但是,在AlN/GaAs(等)介面處形成晶體缺陷的同時;作為III-V材料二者的AlN和GaAs將不會交叉摻雜,因此將不會發生介面電荷。因此,在一個問題(介面電荷)與另一問題(不同的晶體結構造成的晶體缺陷)交換的同時,注意到 一些材料晶體缺陷問題可經由改良的生長法或特別容忍的材料結構或裝置應用而緩和;但是,介面電荷問題因為造成寄生傳導、降低裝置效能、夾止特性欠佳和微波耗損高,所以是許多裝置結構的重大問題。
所揭示的一或多個具體實施例的細節示於附圖中並述於下文中。由描述和附圖,及由申請專利範圍將顯見本揭示的其他特性、目的、和優點。
現參考圖1,此處所示的半導體結構10具有IV族或IV-IV族材料,例如,單晶矽、鍺、或SiC基板層12;具有纖鋅礦晶體結構之AlN或鋁含量超過60%的III族氮化物成核層14位於IV族或IV-IV族材料表面上;及非氮化物III-V族材料(如,包括砷化物(GaAs)、磷化物(InP)、銻化物(InSb)和III-V族合金(如AlGaAs和GaAsP)的材料)層16覆於成核層14上,其中成核層14和III-V族材料層16係不同的材料且具有不同的晶體結構。此處,例如,基板具有(111)晶體指向。此處,成核層14具有纖鋅礦晶體結構,而覆於成核層14上的III-V族材料係非氮化物,例如,具有閃鋅礦晶體結構的砷化物(如GaAs)、磷化物(如InP)、和銻化物(如InSb)。
使用,例如,電子束沉積或分子束磊晶生長於IV或IV-IV族層12上而形成AlN或鋁含量超過60%的III族氮 化物成核層14中,該方法在III族原子通量之前,先以氮原子通量開始生長。這是因為III族原子摻雜矽、鍺、和SiC而先引發氮通量之故。
此方法使用在矽或鍺表面層12的AlN或鋁含量超過60%的III族氮化物層14以防止源自典型擴散法的介面電荷,典型擴散法中,擴散的矽、鍺或碳(來自SiC)原子含於AlN層14(或鋁含量超過60%的III族氮化物)中,其施於所有的III-V族非氮化物材料,包括III-V族二元物(如GaAs、InP、InSb、GaN)、III-V族三元物(如InGaAs、AlGaAs、InAsSb、AlGaN等)、III-V族四元物、和更多元的III-V族取代混合物。這些III-V族材料生長於在鍺、SiGe、或SiC層12上之AlN成核層或鋁含量超過60%的III族氮化物層14上以提供絕緣介面。
注意到本揭示亦提供在層14上生長其他III族氮化物材料及之後生長晶體結構與III族氮化物不同的III-V非氮化物材料16。例如,GaAs明顯生長於矽上。GaN(或一些其他的氮化物材料或合金)於AlN層或鋁含量超過60%的III族氮化物層14上之生長可以在GaAs生長之前進行。例如,參考圖2,結構10’顯示GaAs層16可以在GaN層15上生長(結構10’的一個例子,圖2,是GaAs/GaN/AlN/Si基板)代替直接生長於AlN層或鋁含量超過60%的III族氮化物層14上(結構10的一個例子,圖1,是GaAs/AlN/Si基板)。因此,本揭示用以在生長III-V非氮化物材料之前,使其他氮化物材料生長於AlN 層或鋁含量超過60%的III族氮化物層14上,如圖2所示者。在III-V非氮化物材料生長之前,另一氮化物材料生長於AlN上,可以有利於緩和因不同的晶體結構所引發的缺陷。
現應理解根據本揭示之半導體結構包括IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上之III-V族材料成核層;在成核層上的III-V族材料層;且其中成核層和III-V族材料層係不同的晶體結構。此結構亦包括一或多個下列特徵:IV族材料或IV-IV族材料係Si、Ge、SiGe、或SiC;成核層是AlN或鋁含量超過60%的III族氮化物;IV族材料或IV-IV族材料係Si、Ge、SiGe、或SiC;成核層是AlN或鋁含量超過60%的III族氮化物;在成核層上的III-V族材料中的V族元素係氮以外的元素;在成核層上的III-V族材料中的V族元素係氮以外的元素;在成核層上的III-V族材料中的V族元素係氮以外的元素且其中此III-V族材料層與成核層接觸;在成核層上的III-V族材料中的V族元素係氮以外的元素且其中此III-V族材料層與成核層接觸。
或者,根據本揭示之半導體結構包含IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上的III-V族材料第一層;和在第一層上的III-V族材料第二層,其中第一層和第二層具有不同的晶體結構。此結構亦包括一或多個下列特徵:第一層具有V族元素氮而第二層具有氮以外的V族元素;第一層具有纖鋅礦晶體結構而第二層具 有閃鋅礦晶體結構;第二層與第一層接觸;第一層係氮化物而第二層係包括砷化物、磷化物、銻化物、或彼等之合金的材料;第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括GaAs、InP或InSb、或彼等之合金的材料;第一層係氮化物而第二層係包括砷化物、磷化物、銻化物、或彼等之合金的材料;第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括GaAs、InP或InSb、或彼等之合金的材料;成核層具有纖鋅礦晶體結構而III-V族材料第二層具有閃鋅礦晶體結構;第一層具有纖鋅礦晶體結構和第二層具有閃鋅礦晶體結構;第一層具有纖鋅礦晶體結構和第二層具有閃鋅礦晶體結構;包括介於第一層和第二層之間的氮化物材料層;包括介於成核層和III-V族材料層之間的氮化物材料層。
現亦應理解用以形成根據本揭示之半導體結構之方法包括IV族材料或IV-IV族材料;在IV族或IV-IV族材料表面上形成III-V族材料第一層,其中第一層係氮化鋁或鋁含量超過60%的III族氮化物和其中在形成鋁部分之前在IV族材料或IV-IV族材料上形成氮部分;和在第一層上形成III-V族材料第二層,其中第二層的V族元素係氮以外的元素。
已描述本揭示的數個具體實施例。雖然如此,將瞭解能夠在不背離本揭示之精神和範圍的情況下,進行各式各樣修飾。據此,其他具體實施例在下列申請專利範圍之範圍內。
10‧‧‧半導體結構
10’‧‧‧半導體結構
12‧‧‧基板
14‧‧‧成核層
15‧‧‧GaN層
16‧‧‧III-V族材料層
圖1係根據本揭示之半導體結構;而圖2係根據本揭示之另一具體實施例之半導體結構。
各個圖中之類似的符號代表類似的元件。
10‧‧‧半導體結構
12‧‧‧基板
14‧‧‧成核層
16‧‧‧III-V族材料層

Claims (26)

  1. 一種半導體結構,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上的III-V族材料成核層;在成核層上的III-V族材料層;和其中成核層和III-V族材料層係不同的晶體結構。
  2. 如申請專利範圍第1項之半導體結構,其中IV族材料或IV-IV族材料係Si、Ge、SiGe、或SiC。
  3. 如申請專利範圍第1項之半導體結構,其中成核層是AlN或鋁含量超過60%的III族氮化物。
  4. 如申請專利範圍第3項之半導體結構,其中IV族材料或IV-IV族材料係Si、Ge、SiGe、或SiC。
  5. 如申請專利範圍第4項之半導體結構,其中成核層是AlN或鋁含量超過60%的III族氮化物。
  6. 如申請專利範圍第3項之半導體結構,其中在成核層上的III-V族材料中的V族元素係氮以外的元素。
  7. 如申請專利範圍第5項之半導體結構,其中在成核層上的III-V族材料中的V族元素係氮以外的元素。
  8. 如申請專利範圍第3項之半導體結構,其中在成核層上的III-V族材料中的V族元素係氮以外的元素且其中此III-V族材料層與成核層接觸。
  9. 如申請專利範圍第5項之半導體結構,其中在成核層上的III-V族材料中的V族元素係氮以外的元素且其中 此III-V族材料層與成核層接觸。
  10. 一種半導體結構,包含:IV族材料或IV-IV族材料:在IV族材料或IV-IV族材料表面上的III-V族材料第一層,其中第一層的V族元素係氮;和在第一層上的III-V族材料第二層,其中第二層的V族元素係氮以外的元素。
  11. 如申請專利範圍第10項之半導體結構,其中第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括砷化物、磷化物、銻化物、或彼等之合金的材料。
  12. 如申請專利範圍第10項之半導體結構,其中第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括GaAs、InP或InSb、或彼等之合金的材料。
  13. 一種半導體結構,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上的III-V族材料第一層;和在第一層上的III-V族材料第二層;和其中第一層和第二層具有不同的晶體結構。
  14. 如申請專利範圍第13項之半導體結構,其中第一層具有V族元素氮而第二層具有氮以外的V族元素。
  15. 如申請專利範圍第13項之半導體結構,其中第一層具有纖鋅礦晶體結構而第二層具有閃鋅礦晶體結構。
  16. 如申請專利範圍第15項之半導體結構,其中第二 層與第一層接觸。
  17. 如申請專利範圍第15項之半導體結構,其中第一層係氮化物而第二層係包括砷化物、磷化物、銻化物、或彼等之合金的材料。
  18. 如申請專利範圍第17項之半導體結構,其中第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括GaAs、InP或InSb、或彼等之合金的材料。
  19. 如申請專利範圍第16項之半導體結構,其中第一層係氮化物而第二層係包括砷化物、磷化物、銻化物、或彼等之合金的材料。
  20. 如申請專利範圍第19項之半導體結構,其中第一層係AlN或鋁含量超過60%的III族氮化物而第二層係包括GaAs、InP或InSb、或彼等之合金的材料。
  21. 如申請專利範圍第1項之半導體結構,其中成核層具有纖鋅礦晶體結構而III-V族材料第二層具有閃鋅礦晶體結構。
  22. 如申請專利範圍第10項之半導體結構,其中第一層具有纖鋅礦晶體結構和第二層具有閃鋅礦晶體結構。
  23. 如申請專利範圍第13項之半導體結構,其中第一層具有纖鋅礦晶體結構和第二層具有閃鋅礦晶體結構。
  24. 如申請專利範圍第21項之半導體結構,其包括介於第一層和第二層之間的氮化物材料層。
  25. 如申請專利範圍第1項之半導體結構,其包括介於成核層和III-V族材料層之間的氮化物材料層。
  26. 一種用以形成半導體結構之方法,包含:IV族材料或IV-IV族材料;在IV族材料或IV-IV族材料表面上形成III-V族材料第一層,其中第一層係氮化鋁或鋁含量超過60%的III族氮化物和其中在形成鋁部分之前在IV族材料或IV-IV族材料上形成氮部分;和在第一層上形成III-V族材料第二層,其中第二層的V族元素係氮以外的元素。
TW101109520A 2011-04-18 2012-03-20 具有成核層以防止iii-v族材料在iv族或iv-iv族材料上的介面充電的半導體結構 TWI472028B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/088,813 US20120261721A1 (en) 2011-04-18 2011-04-18 Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials

Publications (2)

Publication Number Publication Date
TW201306251A true TW201306251A (zh) 2013-02-01
TWI472028B TWI472028B (zh) 2015-02-01

Family

ID=45992825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109520A TWI472028B (zh) 2011-04-18 2012-03-20 具有成核層以防止iii-v族材料在iv族或iv-iv族材料上的介面充電的半導體結構

Country Status (6)

Country Link
US (2) US20120261721A1 (zh)
EP (1) EP2700087A1 (zh)
JP (1) JP2014517506A (zh)
KR (2) KR20160006251A (zh)
TW (1) TWI472028B (zh)
WO (1) WO2012145089A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508550B2 (en) * 2015-04-28 2016-11-29 International Business Machines Corporation Preparation of low defect density of III-V on Si for device fabrication

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
JP3438116B2 (ja) * 1995-06-06 2003-08-18 富士通株式会社 化合物半導体装置及びその製造方法
JP4374720B2 (ja) * 2000-04-21 2009-12-02 昭和電工株式会社 Iii族窒化物半導体発光素子及びその製造方法
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7872252B2 (en) * 2006-08-11 2011-01-18 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US20100263707A1 (en) * 2009-04-17 2010-10-21 Dan Daeweon Cheong Base structure for iii-v semiconductor devices on group iv substrates and method of fabrication thereof
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods

Also Published As

Publication number Publication date
JP2014517506A (ja) 2014-07-17
KR20140048867A (ko) 2014-04-24
WO2012145089A1 (en) 2012-10-26
US20120261721A1 (en) 2012-10-18
US20130161699A1 (en) 2013-06-27
TWI472028B (zh) 2015-02-01
EP2700087A1 (en) 2014-02-26
KR20160006251A (ko) 2016-01-18

Similar Documents

Publication Publication Date Title
US20180358458A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP2010021583A (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP2011518443A (ja) シリコン上にバッファ層構造を形成する方法および当該方法により形成された構造
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US20220367176A1 (en) Epitaxies of a Chemical Compound Semiconductor
TW201822254A (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
WO2023024549A1 (zh) GaN基HEMT器件、器件外延结构及其制备方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US11430875B2 (en) Method for manufacturing transistor
US20170186859A1 (en) Non-etch gas cooled epitaxial stack for group iiia-n devices
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
TWI472028B (zh) 具有成核層以防止iii-v族材料在iv族或iv-iv族材料上的介面充電的半導體結構
US20160268134A1 (en) Method for manufacturing semiconductor device
TW200421614A (en) Compound semiconductor epitaxial substrate and method for production thereof
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2000068497A (ja) GaN系化合物半導体装置
US9087775B2 (en) Planar semiconductor growth on III-V material
US20240213327A1 (en) Superlattice buffer structure and semiconductor device having the same
JP2010177416A (ja) 窒化物半導体装置
CN116936630A (zh) 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法
JP2006216667A (ja) 半導体ウェハ
JP2005150136A (ja) 窒化物系化合物からなる半導体素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees