JP2014503996A5 - - Google Patents

Claims (32)

1. 複数のナノ構造を含み、
   複数のナノ構造は、複数の第１末端および複数の第２末端をそれぞれ含み、
   上記複数のナノ構造のそれぞれに関し、上記複数の第１末端から選択される対応する第１末端と、上記複数の第２末端から選択される対応する第２末端とは、少なくとも２００μｍの距離分だけ離れており、
   上記複数のナノ構造のうち、全てのナノ構造は、互いに実質的に平行であるナノ構造のアレイ。
2. 上記第１末端と第２末端との距離が、少なくとも３００μｍである請求項１に記載のナノ構造のアレイ。
3. 上記複数のナノ構造のそれぞれが、半導体物質を含む請求項１又は２に記載のナノ構造のアレイ。
4. 上記半導体物質がシリコンである請求項３に記載のナノ構造のアレイ。
5. 上記複数のナノ構造が、複数のナノホールにそれぞれ対応する請求項１〜４の何れか１項に記載のナノ構造のアレイ。
6. 上記ナノ構造がナノワイヤである請求項１〜５の何れか１項に記載のナノ構造のアレイ。
7. 複数のナノ構造を含み、
   上記複数のナノ構造のそれぞれは、第１表面における第１末端および第２末端を含み、上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れており、
   上記複数のナノ構造は、上記第１表面上の第１領域に対応し、
   上記複数のナノ構造のうち、全てのナノ構造は、互いに実質的に平行であるナノ構造のアレイ。
8. 上記複数のナノ構造が熱電素子の一部である請求項７に記載のナノ構造のアレイ。
9. 上記複数のナノ構造のそれぞれは、半導体物質を含む請求項７又は８に記載のナノ構造のアレイ。
10. 上記半導体物質がシリコンである請求項９に記載のナノ構造のアレイ。
11. 上記第１距離が、少なくとも３００μｍである請求項７〜１０の何れか１項に記載のナノ構造のアレイ。
12. 上記第１領域が、少なくとも１００ｍｍ^２の大きさである請求項７〜１１の何れか１項に記載のナノ構造のアレイ。
13. 上記複数のナノ構造のそれぞれは、上記第１表面に対して垂直である請求項７〜１２の何れか１項に記載のナノ構造のアレイ。
14. 上記複数のナノ構造が、複数のナノホールにそれぞれ対応する請求項７〜１３の何れか１項に記載のナノ構造のアレイ。
15. 上記複数のナノ構造のそれぞれの断面積は、直径が２５０ｎｍ未満に相当する請求項１４に記載のナノ構造のアレイ。
16. 上記断面積は、複数のナノ構造の長手方向に沿って実質的に均一である請求項１５に記載のナノ構造のアレイ。
17. 上記複数のナノ構造は、第１ナノワイヤおよび第２ナノワイヤを含み、
    上記第１ナノワイヤと第２ナノワイヤとは、１０００ｎｍ未満の第２距離分だけ離れている請求項７〜１６の何れか１項に記載のナノ構造のアレイ。
18. 上記複数のナノ構造のそれぞれは、上記複数のナノ構造から選択された他のナノワイヤから第２距離分だけ離れており、上記第２距離は１０００ｎｍ未満である請求項７〜１７の何れか１項に記載のナノ構造のアレイ。
19. 上記ナノ構造がナノワイヤである請求項７〜１８の何れか１項に記載のナノ構造のアレイ。
20. ナノワイヤのアレイを形成する方法であって、
    第１表面および１以上の第２表面を含む半導体基板を準備する工程と、
    １以上の第２表面の１以上の部分を、露出した第１表面の少なくとも第１部分でマスキングする工程と、
    上記第１表面の少なくとも上記露出した第１部分に、金属蒸着フィルムを貼り付ける工程と、
    少なくとも上記第１表面の露出した第１部分を通じて、第１エッチング液を使用し、上記半導体基板をエッチングする工程と、
    複数の第１ナノワイヤを形成する工程とを含み、
    上記複数の第１ナノワイヤのそれぞれは、第３表面における第１末端および第２末端を含み、上記第１末端と第２末端とは、少なくとも２００μｍの第１距離分だけ離れており、
    上記複数の第１ナノワイヤは、上記第１表面上の第１領域に対応し、
    上記第１表面上の第１領域は、上記第１表面の露出した第１部分に実質的に対応し、
    上記複数の第１ナノワイヤのうち全てのナノワイヤは、互いに実質的に平行であるナノワイヤのアレイを形成する方法。
21. 上記半導体基板がシリコンを含む請求項２０に記載のナノワイヤのアレイを形成する方法。
22. 上記１以上の第２表面の少なくとも１以上の部分をマスキングする工程には、１以上の第２表面に１以上のマスキング材料を貼り付ける工程が含まれる請求項２０又は２１に記載のナノワイヤのアレイを形成する方法。
23. 上記１以上のマスキング材料は、テープ、マニキュア液、フォトレジスト、Ｓｉ_３Ｎ_４、ＳｉＣ、ＤＬＣ、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、ＩＴＯ、Ｆｅ、ＰｔおよびＭｏからなる群から選択される請求項２２に記載のナノワイヤのアレイを形成する方法。
24. 上記金属蒸着フィルムには、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、ＮｉおよびＣｕからなる群から選択された１以上の金属が含まれる請求項２０〜２３の何れか１項に記載のナノワイヤのアレイを形成する方法。
25. 上記第１エッチング液には、１以上の酸化剤が含まれる請求項２０〜２４の何れか１項に記載のナノワイヤのアレイを形成する方法。
26. 上記１以上の酸化剤は、ＡｇＮＯ_３、ＫＮＯ_３、ＮａＮＯ_３、Ｆｅ（ＮＯ_３）_３、Ｈ_２Ｏ_２、Ａｇ_２ＣｒＯ_４、ＨＮＯ_３およびＫＭｎＯ_４からなる群から選択される請求項２５に記載のナノワイヤのアレイを形成する方法。
27. 上記第１表面の少なくとも露出した部分を通じて、第２エッチング液を使用し、上記半導体基板をエッチングする工程をさらに含み、
    上記第２エッチング液は、第１エッチング液とは異なる請求項２０〜２６の何れか１項に記載のナノワイヤのアレイを形成する方法。
28. 上記半導体基板を洗浄する工程をさらに含む請求項２０〜２７の何れか１項に記載のナノワイヤのアレイを形成する方法。
29. 複数の第１ナノワイヤを形成する工程の後、上記半導体基板を清掃する工程をさらに含む請求項２０〜２８の何れか１項に記載のナノワイヤのアレイを形成する方法。
30. 複数の第１ナノワイヤを形成する工程の後、上記半導体基板を乾燥する工程をさらに含む請求項２０〜２９の何れか１項に記載のナノワイヤのアレイを形成する方法。
31. 半導体基板には、上記第１表面に対して反対側の第４表面が含まれ、
    上記１以上の第２表面の少なくとも１以上の部分をマスキングする工程は、露出した第４表面の少なくとも第２部分を維持する工程を含む請求項２０〜３０の何れか１項に記載のナノワイヤのアレイを形成する方法。
32. 上記第４表面の少なくとも露出した第２部分に金属蒸着フィルムを貼り付ける工程と、
    上記第４表面の少なくとも露出した第２部分と通じ、第１エッチング液を使用して、上記半導体基板をエッチングする工程と、
    複数の第２ナノワイヤを形成する工程と、を含み、
    上記複数の第２ナノワイヤのそれぞれは、第５表面における第３末端および第４末端を含み、上記第５表面は、上記第３表面と異なっている請求項３１に記載のナノワイヤのアレイを形成する方法。