CN113363150A - 一种硅纳米结构的制备方法及激光器 - Google Patents

一种硅纳米结构的制备方法及激光器 Download PDF

Info

Publication number
CN113363150A
CN113363150A CN202110562250.4A CN202110562250A CN113363150A CN 113363150 A CN113363150 A CN 113363150A CN 202110562250 A CN202110562250 A CN 202110562250A CN 113363150 A CN113363150 A CN 113363150A
Authority
CN
China
Prior art keywords
silicon
mask layer
layer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110562250.4A
Other languages
English (en)
Inventor
陈生琼
史丽娜
牛洁斌
李龙杰
尚潇
谢常青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110562250.4A priority Critical patent/CN113363150A/zh
Publication of CN113363150A publication Critical patent/CN113363150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/05—Construction or shape of optical resonators; Accommodation of active medium therein; Shape of active medium
    • H01S3/06—Construction or shape of active medium
    • H01S3/0627—Construction or shape of active medium the resonator being monolithic, e.g. microlaser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开提供一种硅纳米结构的制备方法及激光器，包括：在衬底上形成具有刻蚀图形的光刻胶层；在光刻胶层上依次蒸镀铬掩膜层、铝掩膜层；剥离光刻胶层；根据铬掩膜层、铝掩膜层的图形，刻蚀衬底，依次去除铝掩膜层、铬掩膜层，得到含纳米狭缝的双硅线结构。本公开的制备方法可制备含纳米狭缝的双硅线结构，制造工艺简单，且当外层涂覆一层含增益材料的薄膜时，此结构的光学特性体现出激光的性能，此结构可用于纳米激光器。本公开还提供了一种含双硅线结构的激光器。

Description

一种硅纳米结构的制备方法及激光器
技术领域
本公开涉及纳米结构制备技术领域，具体涉及一种硅纳米结构的制备方法及激光器。
背景技术
随着微电子技术的发展，摩尔定律的进一步拓展，器件正朝着小型化、微型化发展，器件的小型化很大程度上依赖于微纳加工技术的不断发展。对于各种体硅MEMS器件来说，硅的干法刻蚀技术的普遍采用和发展对器件的小型化至关重要，其中包括高深宽比干法刻蚀技术，纳米尺度刻蚀技术等。纳米尺度刻蚀技术作为纳米器件的关键加工步骤，其相关的纳米尺度掩膜的加工和剥离技术直接决定待加工器件的纳米尺寸。
目前，制作纳米尺寸硅结构的方法主要分二种，一是从下至上，即利用硅的外延生长技术在以光刻胶为掩膜的基片上生长一层符合要求的硅结构，但是这种技术生长的硅质量有待提高；二是比较常用的利用掩膜的硅刻蚀技术，此技术的关键是制造符合纳米尺寸要求的掩膜。当刻蚀深度比较大的时候，若只利用光刻胶做掩膜，则需要较厚的胶，一旦胶厚度比较大时，尺寸很难做得小，故这种情况下，一般先利用光刻胶做掩膜蒸发一层金属作刻蚀的掩膜，此时掩膜的选择和剥离就显得至关重要。因此，在利用传统的半导体平面制造工艺下，选择合适的掩膜金属与剥离工艺在制造硅纳米器件，是目前制造硅纳米结构技术需要解决的问题。
发明内容
(一)要解决的技术问题
针对上述问题，本公开提供了一种硅纳米结构的制备方法及激光器，用于至少部分解决传统方法难以制备出含纳米狭缝的双硅线结构的技术问题。
(二)技术方案
本公开一方面提供了一种硅纳米结构的制备方法，包括：在衬底上形成具有刻蚀图形的光刻胶层；在光刻胶层上依次蒸镀铬掩膜层、铝掩膜层；剥离光刻胶层；根据铬掩膜层、铝掩膜层的图形，刻蚀衬底，依次去除铝掩膜层、铬掩膜层，得到含纳米狭缝的双硅线结构。
进一步地，依次蒸镀铬掩膜层、铝掩膜层包括：依次电子束蒸发铬掩膜层、铝掩膜层，铬掩膜层的厚度范围为3～8nm，铝掩膜层的厚度范围为10～20nm。
进一步地，去除铝掩膜层包括：将衬底置于稀盐酸溶液中浸泡，去除铝掩膜层。
进一步地，去除铬掩膜层包括：将衬底置于去铬液中浸泡，去除铬掩膜层。
进一步地，衬底为SOI衬底，刻蚀衬底包括：等离子体刻蚀SOI衬底的顶硅层，刻蚀气体包括SF6，刻蚀时间为20～50s。
进一步地，在衬底上形成具有刻蚀图形的光刻胶层包括：在衬底上旋涂光刻胶，电子束光刻光刻胶并显影，形成刻蚀图形。
进一步地，双硅线结构中两条硅线之间狭缝的宽度范围为20～40nm，高度范围为100～200nm。
进一步地，双硅线结构中双硅线与双硅线之间周期为2～10um。
本公开另一方面提供了一种基于硅纳米结构的激光器，包括根据前述硅纳米结构的制备方法制备得到的双硅线结构。
进一步地，还包括增益材料，增益材料包括染料分子、量子点、稀土粒子。
(三)有益效果
本公开实施例提供的一种硅纳米结构的制备方法及激光器，以铬掩膜层、铝掩膜层双层金属作掩膜，铬掩膜层增加了铝掩膜层与下层硅衬底表面的粘附性，即综合了铬掩膜层的高粘附性，也利于后续的剥离工艺，制备出了含纳米狭缝的双硅线结构；且该双硅线结构与增益材料结合，表现出窄半高宽的激射特性，可用于制造纳米激光器。
附图说明
图1示意性示出了根据本公开实施例中硅纳米结构的制备方法的流程图；
图2示意性示出了根据本公开实施例中硅纳米结构的制备方法的结构示意图；
图3示意性示出了根据本公开实施例中硅纳米结构的制作方法的Cr/Al掩膜电镜图；
图4示意性示出了根据本公开实施例中硅纳米结构的制作方法的硅线电镜图；
图5示意性示出了根据本公开实施例中硅纳米结构的应用示意图；
图6示意性示出了根据本公开实施例中硅纳米结构应用的发射谱线；
图7示意性示出了根据本公开实施例中硅纳米结构应用的发射谱线与硅线宽度的扫描图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开的实施例提供了一种硅纳米结构的制备方法及激光器，该硅纳米结构为无限长双线加缝结构，该结构利用绝缘衬底上的硅(Silicon-On-Insulator，SOI)片制作而成，硅纳米线利用SOI片最上面的单晶硅层制作而成，经过电子束曝光直写工艺，电子束蒸发制作Cr/Al掩膜，再经过干法刻蚀形成。硅线的横截面为矩形，两个硅线间隔为纳米尺度，该硅线纳米结构外涂覆一层含增益材料的外壳可用于纳米激光器。此纳米结构设计简单，利用此工艺可制造狭缝宽度尺寸为20～40nm、高度尺寸为100～200nm的双硅线结构，制造工艺简单，且当外层涂覆一层含增益材料的薄膜时，此结构的光学特性体现出激光的性能，此结构可用于纳米激光器。
图1示意性示出了根据本公开实施例中曲面衬底的刻蚀方法的流程图。
S1，在衬底上形成具有刻蚀图形的光刻胶层。
传统利用掩膜的硅刻蚀技术，关键是制造符合纳米尺寸要求的掩膜。当刻蚀深度比较大的时候，若只利用光刻胶做掩膜，则需要较厚的胶，一旦胶厚度比较大时，尺寸很难做得小，故这种情况下，一般先利用光刻胶做掩膜蒸发一层金属作刻蚀的掩膜，故先制备光刻胶图形层。
S2，在光刻胶层上依次蒸镀铬掩膜层、铝掩膜层。
在光刻胶层蒸镀金属掩模层以利于后续高深宽比结构的制备，这里由于狭缝刻蚀深度大，掩膜既不能用纯Cr膜，纯Cr膜粘附性高，蒸发时易于粘附在侧壁，导致不能将中间缝剥离出来；也不能用纯Al膜，纯Al膜粘附性不高，剥离超声时，掩膜易全脱落。当使用Cr+Al双层金属做掩膜时，Cr膜增加了Al层与下层硅衬底表面的粘附性，即综合了Cr膜的高粘附性，也利于后续的剥离工艺。并且蒸发时，狭缝要与圆弧形蒸发台中心在一条直线上，减少因蒸发台弧度的影响导致金属蒸发在侧壁上，以至于剥离不了。
S3，剥离光刻胶层。
剥离光刻胶层，以刻蚀图形转移至金属掩模层上。
S4，根据铬掩膜层、铝掩膜层的图形，刻蚀衬底，依次去除铝掩膜层、铬掩膜层，得到含纳米狭缝的双硅线结构。
以Cr+Al双层金属做掩膜，刻蚀衬底，可制备出纳米尺度的深宽比为1∶5的基于硅的狭缝；刻蚀完成后，依次去除金属掩膜层，得到狭缝双硅线结构。
在上述实施例的基础上，依次蒸镀铬掩膜层、铝掩膜层包括：依次电子束蒸发铬掩膜层、铝掩膜层，铬掩膜层的厚度范围为3～8nm，铝掩膜层的厚度范围为10～20nm。
电子束蒸发，例如蒸发金属掩膜为Cr的厚度5nm、Al的厚度15nm，蒸发时需注意两点：一是蒸发时先蒸发金属Cr，再蒸发金属Al；二是长线与蒸发盘中心在一条直线上，即长线与蒸发盘中心成辐射状。金属掩模相比于光刻胶掩模具有高刻蚀选择比、能形成更薄掩膜的技术效果，其厚度范围通常不超过15～40nm。这里由于纯Cr膜粘附性高，而纯Al膜粘附性不高，因此将Cr膜设置于衬底和Al膜之间，既能保证粘附性，又能便于后续将光刻胶中间狭缝剥离出来。蒸发的Cr掩膜层厚度通常小于Al掩膜层厚度，是因为Cr掩膜层仅仅作为中间粘附层的作用，若Cr掩膜层过厚，后续剥离工艺较难。
在上述实施例的基础上，去除铝掩膜层包括：将衬底置于稀盐酸溶液中浸泡，去除铝掩膜层。
去掩膜工艺，需分布去除电子束蒸发的Al层和Cr层。第一步，将刻蚀完成的样品，置于18％的稀盐酸溶液中，浸泡2到3小时。
在上述实施例的基础上，去除铬掩膜层包括：将衬底置于去铬液中浸泡，去除铬掩膜层。
第二步，洗净样品表面的稀盐酸，吹干并将其放入去Cr液中，放置10min后取出样品，利用去离子水洗净吹干。
在上述实施例的基础上，衬底为SOI衬底，刻蚀衬底包括：等离子体刻蚀SOI衬底的顶硅层，刻蚀气体包括SF6，刻蚀时间为20～50s。
提供SOI片衬底，在该SOI片衬底上形成双线结构。SOI片衬底的顶层材料为单晶硅，中间材料为二氧化硅，二氧化硅层下方是硅衬底。通过ICP电感耦合等离子体刻蚀，利用SF6气体，刻蚀30s，形成宽约30nm，深为约150nm的双硅线结构。由于受SOI片最上面一层硅层厚度的限制，刻蚀气体对Si与SiO2的刻蚀比较大，因此当刻蚀到SOI片中间的SiO2层时，刻蚀速率大大减小，为使上面一层Si完全刻蚀，需选择30s的时长。
在上述实施例的基础上，在衬底上形成具有刻蚀图形的光刻胶层包括：在衬底上旋涂光刻胶，电子束光刻光刻胶并显影，形成刻蚀图形。
电子束光刻时，所选光刻胶为PMMA A2电子束胶，涂胶前150°烘SOI片2min，以烘干SOI片的表面水分，旋涂时4000转，180°烘2min，形成约70nm的电子束光刻胶膜。剥离工艺，先将电子束蒸发之后的片子置于丙酮溶液中浸泡24hours，再将其置于超声仪器中，以40°超声3min，之后清洗，吹干。
在上述实施例的基础上，双硅线结构中两条硅线之间狭缝的宽度范围为20～40nm，高度范围为100～200nm。
该方法得到的硅纳米线结构，中间缝宽最小可达20nm，硅线高度可达200nm，即可得到纳米尺度的深宽比为1：5～1：10基于硅的狭缝，解决了制备高深宽比的狭缝结构中掩模难以剥离的问题。
在上述实施例的基础上，双硅线结构中双硅线与双硅线之间周期为2～10um。
双线结构与结构之间周期为2～10um，该周期范围有利于避免结构之间的相互影响。
图2示意性示出了根据本公开实施例中硅纳米结构的制备方法的结构示意图，完整包括一下步骤：
步骤1、提供SOI片衬底；
步骤2、在SOI片衬底上进行电子束光刻，所选光刻胶为PMMA A2电子束胶，涂胶前150°烘SOI片2min，以烘干SOI片的表面水分，旋涂时4000转，180°烘2min，形成约70nm的电子束光刻胶膜；
步骤3、电子束光刻形成图形，相当于步骤S1；
步骤4、电子束蒸发，蒸发金属掩膜Cr，其厚度为5nm；
步骤5、电子束蒸发，蒸发金属掩膜Al，其厚度为15nm，相当于步骤S2；
步骤6、剥离光刻胶掩蔽层，先将电子束蒸发之后的SOI片置于丙酮溶液中浸泡24hours，再将其置于超声仪器中，以40°超声3min，之后清洗，吹干，相当于步骤S3；
步骤7、ICP电感耦合等离子体刻蚀，利用SF6气体，刻蚀30s，形成宽约30nm，深为约150nm的双硅线结构；
步骤8、去掩膜工艺，需分布去除电子束蒸发的Al层和Cr层。第一步，将刻蚀完成的样品，置于18％的稀盐酸溶液，浸泡2到3小时；第二步，洗净样品表面的稀盐酸，吹干并将其放入去Cr液中，放置10min后取出样品，利用去离子水洗净吹干，得到双硅线结构，相当于步骤S4。
本公开的另一实施例提供了一种基于硅纳米结构的激光器，包括根据前述硅纳米结构的制备方法制备得到的双硅线结构。
前述方法制备的高深宽比的狭缝硅纳米结构可用于选频，应用到激光器中。
在上述实施例的基础上，还包括增益材料，增益材料包括染料分子、量子点、稀土粒子。
双硅线纳米结构，及外层涂覆一层含增益材料的壳形结构，其中，双硅线纳米结构用于选频，含增益外壳用于提供增益。外层结构中可嵌入的增益材料可为染料分子、量子点、稀土粒子。由两者组成的激光器，其光学光谱呈现激光光谱的特性。
本公开提出了一种硅纳米结构的制作方法，包括：电子束光刻、Cr/Al的电子束蒸发、剥离、ICP电感耦合等离子体刻蚀、去掩膜工艺。其结构为含纳米狭缝的双硅线，狭缝要求刻蚀宽度小，刻蚀深度大，通过铬掩膜层和铝掩膜层组成的双层掩模层，可制备出缝宽20～40nm，深度100～200nm，即纳米尺度的深宽比为1∶5～1∶10的基于硅的狭缝。该方法利用传统硅平面刻蚀工艺，与传统工艺兼容，可用于在晶圆上大规模制作纳米尺度狭缝；制作出的结构，旋涂一层含增益材料的外壳后，此结构的光学特性类似激光，表现出单模，窄半高宽的激射特性，可用于制造纳米激光器。
下面以一具体实施例对本公开进行详细描述。
本实施例提供一种硅纳米结构的制作方法及应用，硅纳米结构为无限长双硅线结构，双硅线在二氧化硅衬底上以亚微米级别，以3um为周期形成阵列排布，应用时外层再涂覆一层含染料分子的外壳，可用于纳米激光器。
如图3为本公开所述的硅纳米结构制作过程中的Cr/Al掩膜电镜图，其中1区为混合金属掩膜层，如图中标识，2区为SOI样品表面。此掩膜既不能用纯Cr膜，纯Cr膜粘附性高，蒸发时易于粘附在侧壁，导致不能将中间缝剥离出来；也不能用纯Al膜，纯Al膜粘附性不高，剥离超声时，掩膜易全脱落。当使用Cr+Al双层金属做掩膜时，Cr膜增加了Al层与下层硅衬底表面的粘附性，即综合了Cr膜的高粘附性，也利于后续的剥离工艺。并且蒸发时，狭缝要与圆弧形蒸发台中心在一条直线上，减少因蒸发台弧度的影响导致金属蒸发在侧壁上，以至于剥离不了。
如图4为本公开所述的硅纳米结构样品的电镜图，所制作硅线宽度为160nm，狭缝宽度为29nm，深度为150nm，深度受SOI片最上面一层硅层厚度的限制，刻蚀气体对Si与SiO2的刻蚀比较大，因此当刻蚀到SOI片中间的SiO2层时，刻蚀速率大大减小，为使上面一层Si完全刻蚀，需选择30s的时长。
如图5为本公开所述硅纳米结构的应用示意图，A为双硅线的周期，W为双硅线的宽度，H为双硅线的高度。当纳米结构外层覆盖一层含染料分子的外壳时，硅线与增益材料之间的相互作用，及双硅线之间的耦合作用，使此结构的光谱特性显示出激光的光谱特性。其光谱带宽为0.3nm，对应的品质因子Q(＝f0/Δf)值为1669，其中f0为峰值频率，Δf为发射峰的半高全宽，Q值越大，激光器的单色性越好。
如图6为本公开所述硅纳米结构应用仿真计算示意图，图中显示单模激发谱线，谱线峰值为524.3nm，半高全宽为0.3nm，对应的品质因子Q值为1669，此谱线显示出单模激发的特性。
如图7为本公开所述硅纳米结构应用的发射谱线与硅线宽度的扫描图；图中显示其相应的品质因子Q也呈现出中间高，两边低的趋势。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种硅纳米结构的制备方法，其特征在于，包括：
在衬底上形成具有刻蚀图形的光刻胶层；
在所述光刻胶层上依次蒸镀铬掩膜层、铝掩膜层；
剥离所述光刻胶层；
根据所述铬掩膜层、铝掩膜层的图形，刻蚀所述衬底，依次去除所述铝掩膜层、铬掩膜层，得到含纳米狭缝的双硅线结构。
2.根据权利要求1所述的硅纳米结构的制备方法，其特征在于，所述依次蒸镀铬掩膜层、铝掩膜层包括：
依次电子束蒸发铬掩膜层、铝掩膜层，所述铬掩膜层的厚度范围为3～8nm，所述铝掩膜层的厚度范围为10～20nm。
3.根据权利要求2所述的硅纳米结构的制备方法，其特征在于，所述去除所述铝掩膜层包括：
将所述衬底置于稀盐酸溶液中浸泡，去除所述铝掩膜层。
4.根据权利要求3所述的硅纳米结构的制备方法，其特征在于，所述去除所述铬掩膜层包括：
将所述衬底置于去铬液中浸泡，去除所述铬掩膜层。
5.根据权利要求1所述的硅纳米结构的制备方法，其特征在于，所述衬底为SOI衬底，所述刻蚀所述衬底包括：
等离子体刻蚀所述SOI衬底的顶硅层，刻蚀气体包括SF6，刻蚀时间为20～50s。
6.根据权利要求5所述的硅纳米结构的制备方法，其特征在于，所述在衬底上形成具有刻蚀图形的光刻胶层包括：
在衬底上旋涂光刻胶，电子束光刻所述光刻胶并显影，形成刻蚀图形。
7.根据权利要求1所述的硅纳米结构的制备方法，其特征在于，所述双硅线结构中两条硅线之间狭缝的宽度范围为20～40nm，高度范围为100～200nm。
8.根据权利要求7所述的硅纳米结构的制备方法，其特征在于，所述双硅线结构中所述双硅线与双硅线之间周期为2～10um。
9.一种基于硅纳米结构的激光器，其特征在于，包括根据权利要求1～8中任意一项所述的硅纳米结构的制备方法制备得到的双硅线结构。
10.根据权利要求9所述的基于硅纳米结构的激光器，其特征在于，还包括增益材料，所述增益材料包括染料分子、量子点、稀土粒子。
CN202110562250.4A 2021-05-21 2021-05-21 一种硅纳米结构的制备方法及激光器 Pending CN113363150A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110562250.4A CN113363150A (zh) 2021-05-21 2021-05-21 一种硅纳米结构的制备方法及激光器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110562250.4A CN113363150A (zh) 2021-05-21 2021-05-21 一种硅纳米结构的制备方法及激光器

Publications (1)

Publication Number Publication Date
CN113363150A true CN113363150A (zh) 2021-09-07

Family

ID=77527308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110562250.4A Pending CN113363150A (zh) 2021-05-21 2021-05-21 一种硅纳米结构的制备方法及激光器

Country Status (1)

Country Link
CN (1) CN113363150A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114755761A (zh) * 2022-04-27 2022-07-15 北京航空航天大学 基于铬掩膜的铌酸锂薄膜亚微米线宽脊型光波导制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法
CN1949477A (zh) * 2006-11-10 2007-04-18 北京大学 一种可去除残余硅的体硅mems与cmos电路集成的方法
CN101246817A (zh) * 2008-02-29 2008-08-20 南京大学 一种制备绝缘层上硅量子线的方法
CN103460417A (zh) * 2010-11-19 2013-12-18 阿尔法贝特能源公司 半导体材料中的长纳米结构阵列及其方法
CN104792420A (zh) * 2014-01-22 2015-07-22 北京大学 光读出式焦平面阵列及其制备方法
CN110862088A (zh) * 2019-10-30 2020-03-06 南京大学 一种超高深宽比的硅纳米针阵列的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560657A (zh) * 2004-03-05 2005-01-05 武汉光迅科技有限责任公司 利用复合掩膜进行反应离子深刻蚀二氧化硅的方法
CN1949477A (zh) * 2006-11-10 2007-04-18 北京大学 一种可去除残余硅的体硅mems与cmos电路集成的方法
CN101246817A (zh) * 2008-02-29 2008-08-20 南京大学 一种制备绝缘层上硅量子线的方法
CN103460417A (zh) * 2010-11-19 2013-12-18 阿尔法贝特能源公司 半导体材料中的长纳米结构阵列及其方法
CN104792420A (zh) * 2014-01-22 2015-07-22 北京大学 光读出式焦平面阵列及其制备方法
CN110862088A (zh) * 2019-10-30 2020-03-06 南京大学 一种超高深宽比的硅纳米针阵列的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114755761A (zh) * 2022-04-27 2022-07-15 北京航空航天大学 基于铬掩膜的铌酸锂薄膜亚微米线宽脊型光波导制备方法
CN114755761B (zh) * 2022-04-27 2023-01-24 北京航空航天大学 基于铬掩膜的铌酸锂薄膜亚微米线宽脊型光波导制备方法

Similar Documents

Publication Publication Date Title
US5705321A (en) Method for manufacture of quantum sized periodic structures in Si materials
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US7368395B2 (en) Method for fabricating a nano-imprinting mold
CN104157574B (zh) 双重图形化鳍式晶体管的鳍结构线顶端切断方法
US7476573B2 (en) Methods of selective deposition of fine particles onto selected regions of a substrate
CN108321079A (zh) 半导体结构及其形成方法
CN101423188B (zh) 一种纳米尺寸空气槽的制作方法
CN113363150A (zh) 一种硅纳米结构的制备方法及激光器
JP3813591B2 (ja) Ｓｐｍセンサーおよびその製造法
CN114141941A (zh) 一种超导阵列结构的制备方法
JP3460096B2 (ja) 半導体装置の製造方法
JP5006360B2 (ja) スポットサイズ変換素子の作製方法
CN111458975A (zh) 一种实现10nm及以下分辨力的超分辨光刻工艺方法
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
JP6123242B2 (ja) パターン形成方法
CN109727858A (zh) 定向自组装模板转移方法
CN110412671B (zh) 一种用于激光器的三角形光栅的制备方法
CN114843177A (zh) 一种沟槽肖特基结构制作方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN103107251A (zh) 一种具有六棱锥形p型氮化镓的发光二极管制备方法
US20080108224A1 (en) Patterning methods
US20090176040A1 (en) Methods of Forming Tubular Objects
KR100826587B1 (ko) 원자 힘 현미경 리소그래피 기술을 이용한 박막의 패터닝 방법
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
US20020028394A1 (en) Method for manufacturing a membrane mask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210907

RJ01 Rejection of invention patent application after publication