JP2014220590A - 映像信号生成装置 - Google Patents

Abstract

【課題】表示デバイスの映像の乱れを防ぐことができる映像信号生成装置を得る。【解決手段】映像信号生成器１ａは、第１のクロックに同期した第１の映像信号と第１のタイミング信号を出力する。映像信号生成器１ｂは、第１のクロックとは周期が異なる第２のクロックに同期した第２の映像信号を出力する。第２の映像信号は、Ｎ（Ｎは２以上の整数）分割してＮ個の表示デバイスでそれぞれ表示するための信号である。位相調整部４は、第１のタイミング信号を入力した場合に、第２の映像信号のデータの長さが第１のタイミング信号を入力していない場合の第２の映像信号のデータの長さの（Ｎ＋１）倍になるように、映像信号生成器１ｂを制御する。【選択図】図１

Description

本発明は、分割器で複数に分割される映像信号を生成する映像信号生成装置に関する。

複数の表示デバイスでそれぞれ表示する複数の映像信号を得るために、１つの映像信号を複数に分割する分割器が用いられる。分割された複数の映像信号は、ドットクロックや解像度などの仕様が同じ複数の表示デバイスでそれぞれ表示される。

また、仕様が異なる２種類の表示デバイスに映像を表示させる場合、ドットクロックの周波数が異なる２つの映像信号生成器が用いられる。両者のドットクロックの周波数が整数倍の関係であれば問題は生じない。しかし、それ以外の場合には、どんなにパラメータを合わせ込もうともフレーム間の位相ズレが無視できず、システム全体の制御が困難になる。

そこで、２つの映像信号生成器間の同期を取るためにシンクロナイザが用いられる。ただし、同期を受けた映像信号生成器の出力にはドットクロック幅のジッタが含まれることがある。このジッタはブランク期間中に発生するため、ジッタを含んだ映像信号でも表示デバイスの種類によっては問題なく表示することができる。

特開２００４−４８２２４号公報

しかし、ジッタを含んだ映像信号を分割器で分割する場合に問題が生じる。図５は、ジッタを含んだ映像信号を受信した分割器の動作を示すタイミングチャートである。入力データとしてデータＸとデータＹが交互に繰り返され、各データの長さは入力クロックの１周期分である。ただし、ジッタが含まれたデータＸ２の長さは入力クロックの２周期分になっている。

このようにジッタにより入力信号の位相が乱れるため、分割器は２つの出力ポートへのデータの振り分けを安定して行うことができない。通常は第１の出力ポートからデータＸ、第２の出力ポートからデータＹが出力されるが、ジッタが原因でデータＹ２が第２の出力ポートから出力されてしまう。

また、入力信号の「実際の周期」が「期待する周期」からずれて位相調整が必要となるため、入力信号の周期（even又はodd）に同期して生成される出力クロックの周期が乱れる。この結果、表示デバイスの映像が頻繁に乱れてしまう。

なお、突発的に仕様を満たさない信号が入力されても追従する機能はたいていの分割器に存在するが、数データの間は映像が乱れることとなる。また、複数の映像信号の位相ズレを修正する技術（例えば、特許文献１参照）も提案されているが、分割器から出力された複数の信号の位相ズレを修正しても上記の問題を解決することはできない。よって、従来はドットクロックの異なる映像信号生成器の出力にそれぞれ分割器を接続することはできなかった。

本発明は、上述のような課題を解決するためになされたもので、その目的は表示デバイスの映像の乱れを防ぐことができる映像信号生成装置を得るものである。

本発明に係る映像信号生成装置は、第１のクロックに同期した第１の映像信号と第１のタイミング信号を出力する第１の映像信号生成器と、Ｎ（Ｎは２以上の整数）分割してＮ個の表示デバイスでそれぞれ表示するための信号であって前記第１のクロックとは周期が異なる第２のクロックに同期した第２の映像信号を出力する第２の映像信号生成器と、前記第１のタイミング信号を入力した場合に、前記第２の映像信号のデータの長さが前記第１のタイミング信号を入力していない場合の前記第２の映像信号のデータの長さの（Ｎ＋１）倍になるように、前記第２の映像信号生成器を制御する位相調整部とを備えることを特徴とする。

本発明により、表示デバイスの映像の乱れを防ぐことができる。

本発明の実施の形態１に係る映像信号生成装置を示すブロック図である。 図１の映像信号生成装置の動作を示すタイミングチャートである。 図１の映像信号生成装置の応用例を示すブロック図である。 本発明の実施の形態２に係る映像信号生成装置を示すブロック図である。 ジッタを含んだ映像信号を受信した分割器の動作を示すタイミングチャートである。

本発明の実施の形態に係る映像信号生成装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る映像信号生成装置を示すブロック図である。映像信号生成器１ａは、第１のクロックに同期した第１の映像信号と第１のタイミング信号を出力する。分割器２ａは、第１の映像信号を２分割して表示デバイス３ａ，３ｂにそれぞれ供給する。表示デバイス３ａ，３ｂは分割器２ａにより分割された第１の映像信号をそれぞれ表示する。映像信号生成器１ｂは、第１のクロックとは周期が異なる第２のクロックに同期した第２の映像信号を出力する。分割器２ｂは、第２の映像信号を２分割して表示デバイス３ｃ，３ｄにそれぞれ供給する。表示デバイス３ｃ，３ｄは分割器２ｂにより分割された第２の映像信号をそれぞれ表示する。第１及び第２の映像信号は、周期が分割数の倍数となるような信号である。ここでは、２分割であるため、第１及び第２の映像信号は周期が偶数となるような信号である。

位相調整部４は、入力した第１のタイミング信号に基づいて、映像信号生成器１ａから出力される第１の映像信号と映像信号生成器１ｂから出力される第２の映像信号の位相を調整する。位相調整部４は、シンクロナイザ５と、位相ズレ検知部６と、位相ズレ幅変換部７とを有する。これらの機能については後述する。

図２は、図１の映像信号生成装置の動作を示すタイミングチャートである。第１の映像信号にはデータＡとデータＢが交互に配置され、各データの長さは第１のクロックの１周期分である。分割器２ａは、第１の映像信号のデータを２つの出力ポートに交互に振り分けて、第１の出力信号としてデータＡ、第２の出力信号としてデータＢを出力する。第１の映像信号のサイクルに同期して出力クロックが生成する。

また、映像信号生成器１ａは、第１のクロックに同期して１／３０秒又は１／６０秒に１回、パルス状の第１のタイミング信号を出力する。シンクロナイザ５は、第１のタイミング信号を第２のクロックに同期した第２のタイミング信号に変換する。第２のタイミング信号のパルス幅は、第１の映像信号と第２の映像信号の位相ズレを意味し、ここでは第２のクロックの１周期分である。

位相ズレ検知部６は、第２のタイミング信号のパルス幅を検知して位相ズレ検知信号を出力する。位相ズレ幅変換部７は、第２のタイミング信号と位相ズレ検知信号を入力して、第２のタイミング信号のパルス幅を第２のクロックの周期の２倍に変換した第３のタイミング信号を映像信号生成器１ｂに供給する。

映像信号生成器１ｂは、第３のタイミング信号のパルスが入力されていない場合には第２の映像信号の各データの長さを第２のクロックの１周期分にし、第３のタイミング信号のパルスが入力された場合には第２の映像信号のデータの長さを第３のタイミング信号のパルス幅だけ延長する。この結果、第２の映像信号の通常のデータＸ，Ｙの長さは第２のクロックの１周期分であるが、第３のタイミング信号のパルスが入力された際のデータＹ１の長さは３周期分となる。即ち、位相調整部４は、第１のタイミング信号を入力した場合に、第２の映像信号のデータの長さが第１のタイミング信号を入力していない場合の第２の映像信号のデータの長さの３倍になるように、映像信号生成器１ｂを制御する。

分割器２ｂは、第２の映像信号のデータを２つの出力ポートに交互に振り分けて、基本的には第３の出力信号としてデータＸ、第４の出力信号としてデータＹを出力する。ただし、ジッタが含まれたデータＹ１が第３の出力信号として出力されてしまう。しかし、上記のようにデータＹ１の長さが修正されているため、第２の映像信号の周期（even又はodd）に同期して生成される出力クロックの周期は乱れない。このため、表示デバイスの映像の乱れを防ぐことができる。よって、ドットクロックの異なる映像信号生成器１ａ，１ｂの出力にそれぞれ分割器を接続することができる。

また、一般的な構成のシンクロナイザ５に位相ズレ検知部６と位相ズレ幅変換部７を追加することで、上記の機能を持った位相調整部４を得ることができる。なお、位相ズレ検知部６を設けずに位相ズレ幅変換部７だけで上記のように位相ズレ幅を調整してもよい。

図３は、図１の映像信号生成装置の応用例を示すブロック図である。映像信号生成基板８に実装されたグラフィックスＬＳＩ９に映像信号生成器１ａ，１ｂと位相調整部４が設けられている。映像信号分割基板１０に、ＬＶＤＳ（Low Voltage Differential Signaling）トランスミッタ１１ａ，１１ｂとＬＶＤＳレシーバ１２ａ，１２ｂ，１２ｃ，１２ｄとシリアライザ１３ａ，１３ｂ，１３ｃ，１３ｄが設けられている。ＬＶＤＳトランスミッタ１１ａ，１１ｂはそれぞれ図１の分割器２ａ，２ｂを内部に含む。

映像信号生成器１ａ，１ｂから出力された映像信号はＬＶＤＳトランスミッタ１１ａ，１１ｂで２分割される。ＬＶＤＳトランスミッタ１１ａで分割された信号は、ＬＶＤＳレシーバ１２ａ，１２ｂ、シリアライザ１３ａ，１３ｂ、及びデシリアライザ１４ａ，１４ｂを介してそれぞれ表示デバイス３ａ，３ｂに供給される。同様に、ＬＶＤＳトランスミッタ１１ｂで分割された信号は、ＬＶＤＳレシーバ１２ｃ，１２ｄ、シリアライザ１３ｃ，１３ｄ、及びデシリアライザ１４ｃ，１４ｄを介してそれぞれ表示デバイス３ｃ，３ｄに表示される。

従来は位相調整部４が無かったため、ＬＶＤＳトランスミッタ１１ｂの出力クロックの周期が乱れていた。これにより、シリアライザ１３ｃ，１３ｄでのＰＬＬロック外れという問題が生じていた。本実施の形態では位相調整部４を設けたことで、ＬＶＤＳトランスミッタ１１ｂの出力クロックの周期が乱れないため、ＰＬＬロック外れの問題は生じない。

実施の形態２．
図４は、本発明の実施の形態２に係る映像信号生成装置を示すブロック図である。実施の形態１の分割器２ａの代わりに、カスコード接続された分割器１５ａ，１５ｂ，１５ｃが設けられている。また、実施の形態１の分割器２ｂの代わりに、カスコード接続された分割器１５ｄ，１５ｅ，１５ｆが設けられている。

映像信号生成器１ａから出力された第１の映像信号は、分割器１５ａ，１５ｂ，１５ｃにより４分割されてそれぞれ表示デバイス１６ａ，１６ｂ，１６ｃ，１６ｄに表示される。映像信号生成器１ｂから出力された第２の映像信号は、分割器１５ｄ，１５ｅ，１５ｆにより４分割されてそれぞれ表示デバイス１６ｅ，１６ｆ，１６ｇ，１６ｈに表示される。

このように２分割の分割器をカスコード接続することにより、映像信号を２Ｍ（Ｍは２以上の整数）分割することができる。分割した映像信号を表示する表示デバイスは同じ入力波形の仕様とする必要がある。

また、本実施の形態では、位相ズレ幅変換部７は、第２のタイミング信号のパルス幅を第２のクロックの周期の４倍に変換した第３のタイミング信号を映像信号生成器１ｂに供給する。即ち、位相調整部４は、第１のタイミング信号を入力した場合に、第２の映像信号のデータの長さが第１のタイミング信号を入力していない場合の第２の映像信号のデータの長さの５倍になるように、映像信号生成器１ｂを制御する。これにより、実施の形態１と同様に表示デバイスの映像の乱れを防ぐことができる。

なお、実施の形態１では映像信号を２分割し、実施の形態２では映像信号を４分割したが、これに限らず、第１及び第２の映像信号はＮ（Ｎは２以上の整数）分割してＮ個の表示デバイスでそれぞれ表示するための信号であればよい。この場合、位相ズレ幅変換部７は、第２のタイミング信号のパルス幅を第２のクロックの周期のＮ倍に変換した第３のタイミング信号を映像信号生成器１ｂに供給する。即ち、位相調整部４は、第１のタイミング信号を入力した場合に、第２の映像信号のデータの長さが第１のタイミング信号を入力していない場合の第２の映像信号のデータの長さの（Ｎ＋１）倍になるように、映像信号生成器１ｂを制御する。これにより、実施の形態１，２と同様に表示デバイスの映像の乱れを防ぐことができる。

また、実施の形態１，２では、個々の分割器は映像信号を２分割していたが、これに限らず個々の分割器が映像信号を３つ以上に分割してもよい。即ち、複数の分割器をカスコード接続しなくても１つの分割器で映像信号を偶数分割することができ、また奇数分割することもできる。

１ａ，１ｂ 映像信号生成器、２ａ，２ｂ 分割器、３ａ，３ｂ，３ｃ，３ｄ 表示デバイス、４ 位相調整部、５ シンクロナイザ、６ 位相ズレ検知部、７ 位相ズレ幅変換部

本発明に係る映像信号生成装置は、仕様が異なる表示デバイスに映像を表示させる場合に、それぞれクロック周波数が異なる第１及び第２のクロックを使用する装置であって、前記第１のクロックに同期した第１の映像信号と第１のタイミング信号を出力する第１の映像信号生成器と、前記第１の映像信号を受ける表示デバイスとは異なるＮ（Ｎは２以上の整数）個の表示デバイスに対してＮ分割して第２の映像信号を出力するものであって、前記第１のクロックとは周期が異なる第２のクロックに同期して前記第２の映像信号を出力する第２の映像信号生成器と、前記第１のタイミング信号を入力した場合に、前記第２の映像信号のデータの長さが前記第１のタイミング信号を入力していない場合の前記第２の映像信号のデータの長さの（Ｎ＋１）倍になるように、前記第２の映像信号生成器を制御する位相調整部とを備える。

Claims (3)

1. 第１のクロックに同期した第１の映像信号と第１のタイミング信号を出力する第１の映像信号生成器と、
   Ｎ（Ｎは２以上の整数）分割してＮ個の表示デバイスでそれぞれ表示するための信号であって前記第１のクロックとは周期が異なる第２のクロックに同期した第２の映像信号を出力する第２の映像信号生成器と、
   前記第１のタイミング信号を入力した場合に、前記第２の映像信号のデータの長さが前記第１のタイミング信号を入力していない場合の前記第２の映像信号のデータの長さの（Ｎ＋１）倍になるように、前記第２の映像信号生成器を制御する位相調整部とを備えることを特徴とする映像信号生成装置。
2. 前記位相調整部は、
   前記第１のタイミング信号を前記第２のクロックに同期した第２のタイミング信号に変換するシンクロナイザと、
   前記第２のタイミング信号のパルス幅を前記第２のクロックの周期のＮ倍に変換した第３のタイミング信号を前記第２の映像信号生成器に供給する位相ズレ幅変換部とを有し、
   前記第２の映像信号生成器は、前記第３のタイミング信号のパルスが入力されていない場合には前記第２の映像信号の各データの長さを前記第２のクロックの１周期分にし、前記第３のタイミング信号のパルスが入力された場合には前記第２の映像信号のデータの長さを前記第３のタイミング信号のパルス幅だけ延長することを特徴とする請求項１に記載の映像信号生成装置。
3. 前記第２の映像信号をＮ分割して前記Ｎ個の表示デバイスにそれぞれ供給する分割器を更に備えることを特徴とする請求項１又は２に記載の映像信号生成装置。

Images