JP2014202659A - 半導体測定装置及び半導体測定方法 - Google Patents

半導体測定装置及び半導体測定方法 Download PDF

Info

Publication number
JP2014202659A
JP2014202659A JP2013080233A JP2013080233A JP2014202659A JP 2014202659 A JP2014202659 A JP 2014202659A JP 2013080233 A JP2013080233 A JP 2013080233A JP 2013080233 A JP2013080233 A JP 2013080233A JP 2014202659 A JP2014202659 A JP 2014202659A
Authority
JP
Japan
Prior art keywords
electrode
force
sense
measurement
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013080233A
Other languages
English (en)
Other versions
JP6201383B2 (ja
Inventor
智己 野中
Tomoki Nonaka
智己 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013080233A priority Critical patent/JP6201383B2/ja
Publication of JP2014202659A publication Critical patent/JP2014202659A/ja
Application granted granted Critical
Publication of JP6201383B2 publication Critical patent/JP6201383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】ケルビン接続構造を有する半導体測定装置において、測定対象である縦型半導体素子が、測定ステージに備えられているフォース電極及びセンス電極と安定して接触することができるとともに、測定のスループットを低下させることのない半導体測定装置、およびそれを用いた半導体測定方法を提供する。【解決手段】測定対象である縦型半導体素子が載置される測定ステージに関し、当該測定ステージの上面にフォース電極とセンス電極を配設する場合において、センス電極がフォース電極より高い位置に据え付けられている。【選択図】図1

Description

本発明は、半導体素子の電気特性測定に用いられる半導体測定装置及び測定方法に係る発明であって、例えば縦型半導体素子の電気特性測定に適用できる。
半導体素子の上下面に電極面を有し、当該半導体素子の上下方向に電流が流れるIGBT(絶縁ゲートバイポーラトランジスタ)やパワーMOSFET、FWD(フリーホイールダイオード)などの縦型半導体素子が実用化されている。これらの縦型半導体素子の電気特性測定は、一平面に二種類の電極を持つケルビン接続構造を有する半導体測定装置により行われている(特許文献1、2参照)。従来の測定装置の模式図を図5に示す。
上記半導体測定装置に備えられた電極は、電流検知用のフォース部(フォースプローブ11及びフォース電極21)と、電圧検知用のセンス部(センスプローブ12及びセンス電極22)とに分かれている。測定する半導体チップ50を下電極20を有する測定ステージ25に載置した後、上電極押付機構13を用いてコンタクトブロック14を下降させ、コンタクトブロック14に備えられた上電極10を半導体チップ50の上面に当接させることにより、ケルビン接続構造を実現することができる。
一方、測定ステージ25に半導体チップ50を載置した際、測定ステージ25に設けられたフォース電極21、及びセンス電極22と半導体チップ50との接触面積が一定とならず接触抵抗が均一化されないため、安定した電気特性が行えないという課題が存在した。そこで特許文献3において上記課題の改善が試みられている。模式図を図6に示す。
上記測定ステージ25におけるセンス電極22を可動式にするとともにセンス電極押付機構26を追加し、測定前にはフォース電極21より下になるように位置させておく(図6(a))。そしてセンス電極押付機構26を用いてセンス電極22をフォース電極21より上に移動させて半導体チップ下面に当接させることにより(図6(b))、センス電極22の接触を安定的に行うことができる。
特開平9−252033号公報 特開2008−164404号公報 特開2004−184249号公報
しかしながら、上記特許文献3における電気特性測定においては、上部電極へのコンタクト位置精度を確保するため、測定開始前には図6(a)に示すように必ずセンス電極をフォース電極より下に位置させなければならない。なぜならセンス電極が突出していると、測定ステージにおける半導体チップの位置が決まらないからである。そこで測定工程としては、(1)センス電極を下げてから半導体チップを測定ステージに載置・固定、(2)上部電極を下げて半導体チップ上面に当接、(3)センス電極を突き出して半導体チップ下面に当接、(4)電気特性測定、という工程が必要となる。
一方、IGBTやパワーMOSFET、FWDなどの縦型半導体素子は、厚さが数十〜数百μmと薄く割れやすいため、上記工程(3)でのセンス電極の突き出しには慎重を要する。このことから、センス電極を突き出すためのメカ動作に相応の時間が必要となるため、測定スループットの低下という課題があることが明らかとなった。
本発明はこのような点に鑑みてなされたものであり、縦型半導体素子に対するケルビン接続構造を用いた電気特性測定において、スループットを低下させること無く、下部電極を確実に接触させて安定な電気特性測定を行うことができる半導体測定装置、及び半導体測定方法を提供するものである。
前記の目的を達成するために、この発明の一態様では、半導体測定装置は、フォース電極及びセンス電極を備えた測定ステージと、フォースプローブ及びセンスプローブと、定電流源と、電圧測定器とを備え、前記フォース電極と前記フォースプローブは前記定電流源を介して電気的に接続されており、前記センス電極と前記センスプローブは前記電圧測定器を介して電気的に接続されており、前記測定ステージの載置面において、前記センス電極が前記フォース電極より高い位置に据え付けられていることを特徴とする構成とする。
またこの発明の他の様態では、半導体測定方法は、フォース電極及びセンス電極を備え、前記センス電極が前記フォース電極より高い位置に据え付けられている測定ステージに、被測定物である半導体素子を載置する工程と、フォースプローブ及びセンスプローブを、前記縦型半導体素子に当接させる工程と、前記フォース電極と前記フォースプローブの間に定電流を印加させる工程と、前記センス電極と前記センスプローブの間の電圧を測定する工程と、を有する構成とする。
上記の手段によれば、特許文献1及び2に記載の従来技術と比較して、半導体チップの下面と、フォース電極とセンス電極の両方とを確実かつ安定に接触させることができる。また特許文献3に記載の従来技術と比較して、測定ステージにおける可動式のセンス電極を上下させる工程が不要となるため、測定スループットは低下せず、効率的な電気特性測定を行うことが可能となっている。
この発明の実施例に係る半導体測定装置の模式図である。 この発明の実施例に係る半導体測定装置の測定ステージ上面図である。 この発明の実施例に係る半導体測定方法の工程図である。 この発明の実施例に係る半導体測定装置の適切なセンス電極高さを検討した結果である。 この発明の第1の従来例に係る半導体測定装置の模式図である。 この発明の第2の従来例に係る半導体測定装置の模式図である。
以下に、本発明の好適な実施形態(実施例)を図面に基づいて説明する。
実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
なおこの実施例は、説明された実施形態に限定されるものではなく、本発明の技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
図1に本発明における半導体チップの電気特性測定装置の模式図を示す。
コンタクトブロック14には、フォースプローブ11とセンスプローブ12で構成される上電極10が取り付けられ、また上電極10を半導体チップ50の上面に押付けるための上電極押付機構13が搭載されている。
測定ステージ25には、フォース電極21とセンス電極22で構成される下電極20が設けられており、フォース電極21とセンス電極22とは絶縁体24により電気的に絶縁され、フォース電極21には、搭載した半導体チップ50をエアー吸着するための、チップ吸着穴23が設けられている。
また、フォースプローブ11及びフォース電極21には、半導体チップ50に定電流を印加するための定電流源30を有する測定用電流印加回路31が接続されており、センスプローブ12及びセンス電極22には、半導体チップ50の電圧を測定するための電圧測定器40を有する測定用電圧検出回路41が接続されている。
本発明と、図5に示した上記従来技術と異なる点としては、測定ステージ25におけるセンス電極22をフォース電極21よりも高い位置に据え付けられている点である。この構成にすることにより、従来技術と比較して半導体チップ50の下面とフォース電極21とセンス電極22の両方とを確実かつ安定に接触させることができる。さらに半導体チップ50の下面とチップ吸着穴23との隙間が狭いため、半導体チップ50を測定ステージ25に確実に吸着、固定することができる。
次に測定ステージ25における、フォース電極21とセンス電極22の配置について述べる。本発明の実施形態の測定ステージ25の上面図を図2に示す。
測定ステージ25の全体は円柱状であり、図2(a)ではセンス電極22が絶縁体24を介して扇状に分割されている。また図2(b)ではセンス電極22と半導体チップ50との接触面積が小さくなる位置で、絶縁体24を介して真っ直ぐに分割している。
上記測定ステージ25上に半導体チップ50を載置するに当たっては、測定ステージ25への吸着支持を確実にするため、チップ吸着穴23と、半導体チップ50の中心が揃うように載置されるため、半導体チップ50に対するフォース電極21の接触面積の方が、センス面積22との接触面積よりも大きくなっている。
このように測定ステージ25において、載置する半導体チップ50に対するフォース電極21の接触面積の方が大きくなるように電極を配設することにより、測定中大電流を半導体チップ50に流した時にでも電流密度が過大になることを防止することが可能となる。
なお四端子測定法の理論より、フォース電極21とセンス電極22は、図1及び図2に示したように、絶縁体24で仕切り高電圧でも電気的導通のない状態にすることが望ましいが、低電圧使用に限定すれば、絶縁体24を用いずフォース電極21とセンス電極22を単に離間(すなわち空気絶縁)してもよい。
この半導体測定装置での電気特性測定方法は以下の通りである。フローチャートを図3に示す。
まず測定ステージ25における、フォース電極21とセンス電極22が共に半導体チップ50の下面にかかり、チップ吸着穴23と中心が揃うような位置に半導体チップ50を搭載する。そしてチップ吸着穴23からエアーを引いて半導体チップ50を固定する。次に、上電極押付機構13を用いてコンタクトブロック14を下降させ、フォースプローブ11とセンスプローブ12の先端を半導体チップ50の上面に接触、加圧する。この状態で、測定用電流印加回路31を用いて半導体チップ50に定電流を印加し、そのときの半導体チップ50の電圧を測定用電圧検出回路41により測定する。
この測定方法により、IGBT、パワーMOSFETのオン電圧(VON)や、FWDの順方向電圧(V)などを測定することができる。
本発明と特許文献3に記載の従来技術とを比較した場合、測定ステージにおける可動式のセンス電極を上下させる工程が不要となるため、測定のスループットは低下せず、効率的な電気特性測定を行うことができる。
次に、測定ステージ25におけるセンス電極22の適切な相対高さに関して検討した結果を図4に示す。なおこれは、センス電極22が30〜45degの扇形(図2(a))で、半導体チップ50が3mm角、フォース電極21にφ1.2mmのチップ吸着穴23を持つ場合の特性を示している。
図4(a)は、下電極のフォース電極に対するセンス電極の相対高さ(センス電極高さ−フォース電極高さ)とフォース−センス電極間の導通の有無の関係を示している。センス電極22の相対高さが低くなる(2μm以下)と、半導体チップ50の凹凸や反りの影響を受け、接触(導通)が不安定となり、電気特性測定が行えない場合がでてくる。更にセンス電極22がフォース電極21よりも低くなる(センス電極高さ−フォース電極高さ<0μm)と、半導体チップ50の下面とセンス電極22の間に隙間が空き、測定用電圧検出回路41が完全にオープン状態となるため、電気特性測定が不可能となっていることがわかる。
このことから、測定用電圧検出回路を安定に動作させるためには、センス電極高さ−フォース電極高さ≧2μmとする必要がある。
図4(b)は、下電極のフォース電極に対するセンス電極の相対高さ(センス電極高さ−フォース電極高さ)と半導体チップ吸着の可否の関係を示している。センス電極の相対高さが高くなる(100μm以上)と、半導体チップ50の下面とフォース電極21、すなわちチップ吸着穴23との間の隙間が広くなるため、半導体チップ50の吸着固定が困難となり、電気特性測定が不安定になっていることがわかる。
このことから、確実にチップ吸着を行うためには、センス電極高さ−フォース電極高さ≦100μmとする必要がある。
すなわち、測定用電圧検出回路の安定性と、半導体チップ吸着の確実性を考えた、最適なセンス電極の相対高さは次の条件となる。
2μm≦(センス電極高さ−フォース電極高さ)≦100μm
このように本発明を適用することにより、ケルビン接続構造を用いた縦型半導体素子の電気特性測定を確実かつ安定に行うことができるため、試験のやり直しによる試験コストのアップや、良品の不良判定による歩留まりダウンを無くすことが可能となる。
10 上電極
11 フォースプローブ
12 センスプローブ
13 上電極押付機構
14 コンタクトブロック
20 下電極
21 フォース電極
22 センス電極
23 チップ吸着穴
24 絶縁体
25 測定ステージ
26 センス電極押付機構
30 定電流源
31 測定用電流印加回路
40 電圧測定器
41 測定用電圧検出回路
50 半導体チップ

Claims (5)

  1. フォース電極及びセンス電極を備えた測定ステージと、
    フォースプローブ及びセンスプローブと、
    定電流源と、
    電圧測定器と、
    を備え、
    前記フォース電極と前記フォースプローブは前記定電流源を介して電気的に接続されており、
    前記センス電極と前記センスプローブは前記電圧測定器を介して電気的に接続されており、
    前記測定ステージの載置面において、前記センス電極が前記フォース電極より高い位置に据え付けられていることを特徴とする半導体測定装置。
  2. 前記フォース電極に対して前記センス電極の相対高さが2〜100μmであることを特徴とする請求項1に記載の半導体測定装置。
  3. フォース電極及びセンス電極を備え、前記センス電極が前記フォース電極より高い位置に据え付けられている測定ステージに、被測定物である半導体素子を載置する工程と、
    フォースプローブ及びセンスプローブを、前記縦型半導体素子に当接させる工程と、
    前記フォース電極と前記フォースプローブの間に定電流を印加させる工程と、
    前記センス電極と前記センスプローブの間の電圧を測定する工程と、
    を有する半導体測定方法。
  4. 前記フォース電極に対して前記センス電極の相対高さが2〜100μmであることを特徴とする請求項3に記載の半導体測定方法。
  5. 前記半導体素子が縦型半導体素子であることを特徴とする請求項3または4に記載の半導体測定方法。
JP2013080233A 2013-04-08 2013-04-08 半導体測定方法 Active JP6201383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013080233A JP6201383B2 (ja) 2013-04-08 2013-04-08 半導体測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080233A JP6201383B2 (ja) 2013-04-08 2013-04-08 半導体測定方法

Publications (2)

Publication Number Publication Date
JP2014202659A true JP2014202659A (ja) 2014-10-27
JP6201383B2 JP6201383B2 (ja) 2017-09-27

Family

ID=52353204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080233A Active JP6201383B2 (ja) 2013-04-08 2013-04-08 半導体測定方法

Country Status (1)

Country Link
JP (1) JP6201383B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892232A (ja) * 1981-11-27 1983-06-01 Nec Home Electronics Ltd ウエ−ハ検査装置
JPH0843482A (ja) * 1994-08-01 1996-02-16 Tokyo Electron Ltd 温調装置
US20090289648A1 (en) * 2008-05-22 2009-11-26 Michael Anthony Lamson Coaxial four-point probe for low resistance measurements
JP2012141267A (ja) * 2011-01-06 2012-07-26 Mitsubishi Electric Corp 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892232A (ja) * 1981-11-27 1983-06-01 Nec Home Electronics Ltd ウエ−ハ検査装置
JPH0843482A (ja) * 1994-08-01 1996-02-16 Tokyo Electron Ltd 温調装置
US20090289648A1 (en) * 2008-05-22 2009-11-26 Michael Anthony Lamson Coaxial four-point probe for low resistance measurements
JP2012141267A (ja) * 2011-01-06 2012-07-26 Mitsubishi Electric Corp 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置

Also Published As

Publication number Publication date
JP6201383B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
KR101389251B1 (ko) 프로브 장치
JP5432700B2 (ja) 半導体デバイスの検査装置
JP5016892B2 (ja) 検査装置及び検査方法
KR101835680B1 (ko) 파워 디바이스용의 프로브 카드
JP5265746B2 (ja) プローブ装置
US20060145716A1 (en) Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
JP2013032938A5 (ja)
JP6042761B2 (ja) プローブ装置
KR101785820B1 (ko) 프로브 장치
JP2012141267A (ja) 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置
JP6365953B1 (ja) プローバ
JP2015232501A (ja) 半導体チップの試験装置、試験方法および試験回路
JP6201383B2 (ja) 半導体測定方法
JP2019132718A (ja) 半導体検査装置
JP2018054401A (ja) 評価装置、半導体装置の評価方法
US9535114B2 (en) Testing device
JP6583151B2 (ja) 半導体装置の製造方法
JP6731862B2 (ja) 半導体装置の評価装置
JP2010050155A (ja) 半導体装置の製造方法およびそれに用いられる半導体装置の検査装置
JP2018004258A (ja) 検査装置
JP2008103421A (ja) 半導体装置,半導体装置の製造方法及び検査方法
JP2006128351A (ja) 容量測定システム及び容量測定方法
JP2018006367A (ja) 検査装置
JP2018021801A (ja) 半導体素子の検査装置
JP2007305905A (ja) 絶縁分離型半導体装置の検査装置及び検査方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6201383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250