JP2014202659A - 半導体測定装置及び半導体測定方法 - Google Patents

Abstract

【課題】ケルビン接続構造を有する半導体測定装置において、測定対象である縦型半導体素子が、測定ステージに備えられているフォース電極及びセンス電極と安定して接触することができるとともに、測定のスループットを低下させることのない半導体測定装置、およびそれを用いた半導体測定方法を提供する。【解決手段】測定対象である縦型半導体素子が載置される測定ステージに関し、当該測定ステージの上面にフォース電極とセンス電極を配設する場合において、センス電極がフォース電極より高い位置に据え付けられている。【選択図】図１

Description

本発明は、半導体素子の電気特性測定に用いられる半導体測定装置及び測定方法に係る発明であって、例えば縦型半導体素子の電気特性測定に適用できる。

半導体素子の上下面に電極面を有し、当該半導体素子の上下方向に電流が流れるＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴ、ＦＷＤ（フリーホイールダイオード）などの縦型半導体素子が実用化されている。これらの縦型半導体素子の電気特性測定は、一平面に二種類の電極を持つケルビン接続構造を有する半導体測定装置により行われている（特許文献１、２参照）。従来の測定装置の模式図を図５に示す。

上記半導体測定装置に備えられた電極は、電流検知用のフォース部（フォースプローブ１１及びフォース電極２１）と、電圧検知用のセンス部（センスプローブ１２及びセンス電極２２）とに分かれている。測定する半導体チップ５０を下電極２０を有する測定ステージ２５に載置した後、上電極押付機構１３を用いてコンタクトブロック１４を下降させ、コンタクトブロック１４に備えられた上電極１０を半導体チップ５０の上面に当接させることにより、ケルビン接続構造を実現することができる。

一方、測定ステージ２５に半導体チップ５０を載置した際、測定ステージ２５に設けられたフォース電極２１、及びセンス電極２２と半導体チップ５０との接触面積が一定とならず接触抵抗が均一化されないため、安定した電気特性が行えないという課題が存在した。そこで特許文献３において上記課題の改善が試みられている。模式図を図６に示す。

上記測定ステージ２５におけるセンス電極２２を可動式にするとともにセンス電極押付機構２６を追加し、測定前にはフォース電極２１より下になるように位置させておく（図６（ａ））。そしてセンス電極押付機構２６を用いてセンス電極２２をフォース電極２１より上に移動させて半導体チップ下面に当接させることにより（図６（ｂ））、センス電極２２の接触を安定的に行うことができる。

特開平９−２５２０３３号公報 特開２００８−１６４４０４号公報 特開２００４−１８４２４９号公報

しかしながら、上記特許文献３における電気特性測定においては、上部電極へのコンタクト位置精度を確保するため、測定開始前には図６（ａ）に示すように必ずセンス電極をフォース電極より下に位置させなければならない。なぜならセンス電極が突出していると、測定ステージにおける半導体チップの位置が決まらないからである。そこで測定工程としては、（１）センス電極を下げてから半導体チップを測定ステージに載置・固定、（２）上部電極を下げて半導体チップ上面に当接、（３）センス電極を突き出して半導体チップ下面に当接、（４）電気特性測定、という工程が必要となる。

一方、ＩＧＢＴやパワーＭＯＳＦＥＴ、ＦＷＤなどの縦型半導体素子は、厚さが数十〜数百μｍと薄く割れやすいため、上記工程（３）でのセンス電極の突き出しには慎重を要する。このことから、センス電極を突き出すためのメカ動作に相応の時間が必要となるため、測定スループットの低下という課題があることが明らかとなった。

本発明はこのような点に鑑みてなされたものであり、縦型半導体素子に対するケルビン接続構造を用いた電気特性測定において、スループットを低下させること無く、下部電極を確実に接触させて安定な電気特性測定を行うことができる半導体測定装置、及び半導体測定方法を提供するものである。

前記の目的を達成するために、この発明の一態様では、半導体測定装置は、フォース電極及びセンス電極を備えた測定ステージと、フォースプローブ及びセンスプローブと、定電流源と、電圧測定器とを備え、前記フォース電極と前記フォースプローブは前記定電流源を介して電気的に接続されており、前記センス電極と前記センスプローブは前記電圧測定器を介して電気的に接続されており、前記測定ステージの載置面において、前記センス電極が前記フォース電極より高い位置に据え付けられていることを特徴とする構成とする。

またこの発明の他の様態では、半導体測定方法は、フォース電極及びセンス電極を備え、前記センス電極が前記フォース電極より高い位置に据え付けられている測定ステージに、被測定物である半導体素子を載置する工程と、フォースプローブ及びセンスプローブを、前記縦型半導体素子に当接させる工程と、前記フォース電極と前記フォースプローブの間に定電流を印加させる工程と、前記センス電極と前記センスプローブの間の電圧を測定する工程と、を有する構成とする。

上記の手段によれば、特許文献１及び２に記載の従来技術と比較して、半導体チップの下面と、フォース電極とセンス電極の両方とを確実かつ安定に接触させることができる。また特許文献３に記載の従来技術と比較して、測定ステージにおける可動式のセンス電極を上下させる工程が不要となるため、測定スループットは低下せず、効率的な電気特性測定を行うことが可能となっている。

この発明の実施例に係る半導体測定装置の模式図である。 この発明の実施例に係る半導体測定装置の測定ステージ上面図である。 この発明の実施例に係る半導体測定方法の工程図である。 この発明の実施例に係る半導体測定装置の適切なセンス電極高さを検討した結果である。 この発明の第１の従来例に係る半導体測定装置の模式図である。 この発明の第２の従来例に係る半導体測定装置の模式図である。

以下に、本発明の好適な実施形態（実施例）を図面に基づいて説明する。
実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。

なおこの実施例は、説明された実施形態に限定されるものではなく、本発明の技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
図１に本発明における半導体チップの電気特性測定装置の模式図を示す。

コンタクトブロック１４には、フォースプローブ１１とセンスプローブ１２で構成される上電極１０が取り付けられ、また上電極１０を半導体チップ５０の上面に押付けるための上電極押付機構１３が搭載されている。

測定ステージ２５には、フォース電極２１とセンス電極２２で構成される下電極２０が設けられており、フォース電極２１とセンス電極２２とは絶縁体２４により電気的に絶縁され、フォース電極２１には、搭載した半導体チップ５０をエアー吸着するための、チップ吸着穴２３が設けられている。

また、フォースプローブ１１及びフォース電極２１には、半導体チップ５０に定電流を印加するための定電流源３０を有する測定用電流印加回路３１が接続されており、センスプローブ１２及びセンス電極２２には、半導体チップ５０の電圧を測定するための電圧測定器４０を有する測定用電圧検出回路４１が接続されている。

本発明と、図５に示した上記従来技術と異なる点としては、測定ステージ２５におけるセンス電極２２をフォース電極２１よりも高い位置に据え付けられている点である。この構成にすることにより、従来技術と比較して半導体チップ５０の下面とフォース電極２１とセンス電極２２の両方とを確実かつ安定に接触させることができる。さらに半導体チップ５０の下面とチップ吸着穴２３との隙間が狭いため、半導体チップ５０を測定ステージ２５に確実に吸着、固定することができる。

次に測定ステージ２５における、フォース電極２１とセンス電極２２の配置について述べる。本発明の実施形態の測定ステージ２５の上面図を図２に示す。
測定ステージ２５の全体は円柱状であり、図２（ａ）ではセンス電極２２が絶縁体２４を介して扇状に分割されている。また図２（ｂ）ではセンス電極２２と半導体チップ５０との接触面積が小さくなる位置で、絶縁体２４を介して真っ直ぐに分割している。

上記測定ステージ２５上に半導体チップ５０を載置するに当たっては、測定ステージ２５への吸着支持を確実にするため、チップ吸着穴２３と、半導体チップ５０の中心が揃うように載置されるため、半導体チップ５０に対するフォース電極２１の接触面積の方が、センス面積２２との接触面積よりも大きくなっている。

このように測定ステージ２５において、載置する半導体チップ５０に対するフォース電極２１の接触面積の方が大きくなるように電極を配設することにより、測定中大電流を半導体チップ５０に流した時にでも電流密度が過大になることを防止することが可能となる。

なお四端子測定法の理論より、フォース電極２１とセンス電極２２は、図１及び図２に示したように、絶縁体２４で仕切り高電圧でも電気的導通のない状態にすることが望ましいが、低電圧使用に限定すれば、絶縁体２４を用いずフォース電極２１とセンス電極２２を単に離間（すなわち空気絶縁）してもよい。

この半導体測定装置での電気特性測定方法は以下の通りである。フローチャートを図３に示す。
まず測定ステージ２５における、フォース電極２１とセンス電極２２が共に半導体チップ５０の下面にかかり、チップ吸着穴２３と中心が揃うような位置に半導体チップ５０を搭載する。そしてチップ吸着穴２３からエアーを引いて半導体チップ５０を固定する。次に、上電極押付機構１３を用いてコンタクトブロック１４を下降させ、フォースプローブ１１とセンスプローブ１２の先端を半導体チップ５０の上面に接触、加圧する。この状態で、測定用電流印加回路３１を用いて半導体チップ５０に定電流を印加し、そのときの半導体チップ５０の電圧を測定用電圧検出回路４１により測定する。

この測定方法により、ＩＧＢＴ、パワーＭＯＳＦＥＴのオン電圧（Ｖ_ＯＮ）や、ＦＷＤの順方向電圧（Ｖ_Ｆ）などを測定することができる。
本発明と特許文献３に記載の従来技術とを比較した場合、測定ステージにおける可動式のセンス電極を上下させる工程が不要となるため、測定のスループットは低下せず、効率的な電気特性測定を行うことができる。

次に、測定ステージ２５におけるセンス電極２２の適切な相対高さに関して検討した結果を図４に示す。なおこれは、センス電極２２が３０〜４５ｄｅｇの扇形（図２（ａ））で、半導体チップ５０が３ｍｍ角、フォース電極２１にφ１．２ｍｍのチップ吸着穴２３を持つ場合の特性を示している。

図４（ａ）は、下電極のフォース電極に対するセンス電極の相対高さ（センス電極高さ−フォース電極高さ）とフォース−センス電極間の導通の有無の関係を示している。センス電極２２の相対高さが低くなる（２μｍ以下）と、半導体チップ５０の凹凸や反りの影響を受け、接触（導通）が不安定となり、電気特性測定が行えない場合がでてくる。更にセンス電極２２がフォース電極２１よりも低くなる（センス電極高さ−フォース電極高さ＜０μｍ）と、半導体チップ５０の下面とセンス電極２２の間に隙間が空き、測定用電圧検出回路４１が完全にオープン状態となるため、電気特性測定が不可能となっていることがわかる。

このことから、測定用電圧検出回路を安定に動作させるためには、センス電極高さ−フォース電極高さ≧２μｍとする必要がある。
図４（ｂ）は、下電極のフォース電極に対するセンス電極の相対高さ（センス電極高さ−フォース電極高さ）と半導体チップ吸着の可否の関係を示している。センス電極の相対高さが高くなる（１００μｍ以上）と、半導体チップ５０の下面とフォース電極２１、すなわちチップ吸着穴２３との間の隙間が広くなるため、半導体チップ５０の吸着固定が困難となり、電気特性測定が不安定になっていることがわかる。

このことから、確実にチップ吸着を行うためには、センス電極高さ−フォース電極高さ≦１００μｍとする必要がある。
すなわち、測定用電圧検出回路の安定性と、半導体チップ吸着の確実性を考えた、最適なセンス電極の相対高さは次の条件となる。

２μｍ≦（センス電極高さ−フォース電極高さ）≦１００μｍ
このように本発明を適用することにより、ケルビン接続構造を用いた縦型半導体素子の電気特性測定を確実かつ安定に行うことができるため、試験のやり直しによる試験コストのアップや、良品の不良判定による歩留まりダウンを無くすことが可能となる。

１０ 上電極
１１ フォースプローブ
１２ センスプローブ
１３ 上電極押付機構
１４ コンタクトブロック
２０ 下電極
２１ フォース電極
２２ センス電極
２３ チップ吸着穴
２４ 絶縁体
２５ 測定ステージ
２６ センス電極押付機構
３０ 定電流源
３１ 測定用電流印加回路
４０ 電圧測定器
４１ 測定用電圧検出回路
５０ 半導体チップ

Claims (5)

1. フォース電極及びセンス電極を備えた測定ステージと、
   フォースプローブ及びセンスプローブと、
   定電流源と、
   電圧測定器と、
   を備え、
   前記フォース電極と前記フォースプローブは前記定電流源を介して電気的に接続されており、
   前記センス電極と前記センスプローブは前記電圧測定器を介して電気的に接続されており、
   前記測定ステージの載置面において、前記センス電極が前記フォース電極より高い位置に据え付けられていることを特徴とする半導体測定装置。
2. 前記フォース電極に対して前記センス電極の相対高さが２〜１００μｍであることを特徴とする請求項１に記載の半導体測定装置。
3. フォース電極及びセンス電極を備え、前記センス電極が前記フォース電極より高い位置に据え付けられている測定ステージに、被測定物である半導体素子を載置する工程と、
   フォースプローブ及びセンスプローブを、前記縦型半導体素子に当接させる工程と、
   前記フォース電極と前記フォースプローブの間に定電流を印加させる工程と、
   前記センス電極と前記センスプローブの間の電圧を測定する工程と、
   を有する半導体測定方法。
4. 前記フォース電極に対して前記センス電極の相対高さが２〜１００μｍであることを特徴とする請求項３に記載の半導体測定方法。
5. 前記半導体素子が縦型半導体素子であることを特徴とする請求項３または４に記載の半導体測定方法。