JP2014186330A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2014186330A JP2014186330A JP2014091656A JP2014091656A JP2014186330A JP 2014186330 A JP2014186330 A JP 2014186330A JP 2014091656 A JP2014091656 A JP 2014091656A JP 2014091656 A JP2014091656 A JP 2014091656A JP 2014186330 A JP2014186330 A JP 2014186330A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- display device
- capacitor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 130
- 238000003860 storage Methods 0.000 claims description 72
- 238000005401 electroluminescence Methods 0.000 description 93
- 239000010408 film Substances 0.000 description 42
- 239000010410 layer Substances 0.000 description 37
- 239000002184 metal Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 37
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 13
- 241000750042 Vini Species 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 101150010989 VCATH gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Abstract
【課題】限られた画素サイズの中でブートストラップ比を大きく設定することで、消費電力を増やすことなく、画質の向上を図る。
【解決手段】第1,第2,第3電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することによって保持容量24を形成する。そして、第1電極24Aと第3電極24Cとの間において、絶縁平坦化膜203を除去して第2容量24−2の容量値を大きくし、保持容量24の容量値Csを大きくすることで、限られた画素サイズの中でブートストラップ比を大きく設定する。
【選択図】 図13
【解決手段】第1,第2,第3電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することによって保持容量24を形成する。そして、第1電極24Aと第3電極24Cとの間において、絶縁平坦化膜203を除去して第2容量24−2の容量値を大きくし、保持容量24の容量値Csを大きくすることで、限られた画素サイズの中でブートストラップ比を大きく設定する。
【選択図】 図13
Description
本発明は、表示装置、表示装置の製造方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の製造方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。
そして、有機EL素子の特性変動に対する補償機能は、次のような一連の回路動作によって実行される。先ず、信号線を通して供給させる映像信号を書き込みトランジスタによって書き込んで、駆動トランジスタのゲート−ソース間に接続された保持容量に保持した段階で書き込みトランジスタを非導通状態にすることによって駆動トランジスタのゲート電極を信号線から電気的に切り離してフローティング状態にする。
駆動トランジスタのゲート電極がフローティング状態になると、駆動トランジスタのゲート−ソース間に保持容量が接続されていることにより、駆動トランジスタのソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタのゲート電位Vgも変動する。これがブートストラップ動作である。このブートストラップ動作により、駆動トランジスタのゲート−ソース間電圧Vgsを一定に維持することができるために、有機EL素子のI−V特性が経時変化しても、当該有機EL素子の発光輝度を一定に保つことができる。
上述したブートストラップ動作において、駆動トランジスタのソース電位Vsの上昇分ΔVsに対するゲート電位Vgの上昇分ΔVgの比率(以下、ブートストラップ比Gbstと記述する)を考えた場合、このブートストラップ比Gbstが小さいと、駆動トランジスタのゲート−ソース間電圧Vgsが映像信号を保持容量に保持したときの電圧よりも小さくなる。
すなわち、ブートストラップ比Gbstが小さいということは、ソース電位Vsの上昇分ΔVsに対してゲート電位Vgの上昇分ΔVgが小さいということであるから、ゲート−ソース間電圧Vgsが小さくなる。すると、有機EL素子に流す駆動電流として必要な電流、即ち書き込みトランジスタによって書き込んだ映像信号に対応した電流を確保できないために、輝度が低下し、輝度ムラが生じて画質の劣化を招く。
ここで、ブートストラップ比Gbstは、保持容量の容量値や、駆動トランジスタのゲートに付く寄生容量の容量値によって決まり、これらの容量値が大きければブートストラップ比Gbstが大きくなる(その詳細については後述する)。寄生容量の容量値は、駆動トランジスタのゲート電極に接続されるトランジスタ等の回路素子によって決まる。そして、画素回路を構成する素子数の削減が図られ、駆動トランジスタのゲート電極に接続されるトランジスタが減ると、その分だけ寄生容量の容量値が小さくなる。
したがって、ブートストラップ比Gbstを大きくするには、保持容量の容量値を大きくすればよいことになる。保持容量の容量値は、当該保持容量を形成する対向配置された2枚の金属の面積に比例し、2枚の金属間の距離に反比例する。したがって、2枚の金属の面積を大きくするか、2枚の金属間の距離を狭くすることで、保持容量の容量値を大きくできる。2枚の金属間の距離を狭くするにも限界があることから、2枚の金属の面積を大きくする、即ち保持容量のサイズを大きくすることになる。
しかしながら、限られた画素サイズの中に保持容量を形成する訳であるから、保持容量のサイズを大きくするにも限界がある。逆に、近年、高精細化に伴って画素サイズの微細化が進められる傾向にあることから、保持容量のサイズを大きくすることによってブートストラップ比Gbstを大きくするのは難しい。
また、ブートストラップ比Gbstを大きくするのではなく、駆動トランジスタを通して有機EL素子に流す駆動電流を、ブートストラップ比Gbstによって減少する分を見込んで大きく確保することで、映像信号に対応した駆動電流を確保することができるが、この場合、消費電力が増えるという問題がある。
そこで、本発明は、限られた画素サイズの中でブートストラップ比を大きく設定することで、消費電力を増やすことなく、画質の向上を図ることが可能な表示装置、当該表示装置の製造方法および当該表示装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明では、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート−ソース間に接続された保持容量と含む画素が行列状に配置されてなる表示装置において、第1電極と、前記第1電極の一方の面に対向配置されて第1容量を形成する第2電極と、前記第1電極の他方の面に対向配置されて第2容量を形成する第3電極とによって前記保持容量を形成し、前記第1容量と前記第2容量とを電気的に並列に接続した構成を採っている。
上記構成の表示装置および当該表示装置を有する電子機器において、第1,第2,第3電極によって第1,第2容量を形成し、これら第1,第2容量を電気的に並列に接続することにより、第1,第2,第3電極間の距離を同じとすると、2枚の電極によって保持容量を形成する場合に比べて、保持容量のサイズを大きくすることなく、当該保持容量の容量値を大きくすることができるために、限られた画素サイズの中でブートストラップ比を大きく設定できる。
ブートストラップ比を大きく設定できることにより、ブートストラップ動作において、駆動トランジスタのソース電位が上昇したとき、ゲート電位の上昇分がソース電位の上昇分とほぼ等しくなり、駆動トランジスタのゲート−ソース間電圧が縮まることがないために、電気光学素子に流す駆動電流をブートストラップ比の減少分を見込んで大きく確保しなくても、当該駆動電流として必要な電流を確保できる。
本開示によれば、限られた画素サイズの中でブートストラップ比を大きく設定できることにより、電気光学素子に流す駆動電流をブートストラップ比の減少分を見込んで大きく確保しなくても、当該駆動電流として必要な電流を確保できるために、消費電力を増やすことなく、画質の向上を図ることができる。
また、保持容量の容量値の増大を図らず、2枚の電極で形成する場合と同じ容量値とする場合は、保持容量の電極の面積を小さくすることができる。これにより、画素内において保持容量の電極が占める割合が小さくなり、例えば、製造プロセスにおいて混入した金属くず等によるショートの発生、ひいては画素の不良発生を抑えることができるために、歩留まりを向上させることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本実施形態に係る有機EL表示装置10は、画素(PXLC)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部とを有する構成となっている。画素20を駆動する駆動部としては、例えば、書き込み走査回路40、電源供給走査回路50および水平駆動回路60が設けられている。
画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに走査線31−1〜31−mと電源供給線32−1〜32−mとが配線され、画素列ごとに信号線33−1〜33−nが配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20は、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTF
Tを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、走査回路40、電源供給走査回路50および水平駆動回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
Tを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、走査回路40、電源供給走査回路50および水平駆動回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書き込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書き込みに際して、走査線31−1〜31−mに順次走査信号WS1〜WSmを供給して画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路40による線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、後述する駆動トランジスタ22(図2参照)の導通(オン)/非導通(オフ)の制御を行なう。
水平駆動回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigとオフセット電圧Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路60は、映像信号の信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
ここで、オフセット電圧Vofsは、映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigの基準となる電圧(例えば、黒レベルに相当)である。また、第2電位Viniは、オフセット電圧Vofsよりも十分に低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするとき、Vofs−Vth>Viniに設定される。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23および保持容量24を有する構成となっている。
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23および保持容量24を有する構成となっている。
ここでは、駆動トランジスタ22および書き込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線34にカソード電極が接続されている。駆動トランジスタ22は、ソース電極が有機EL素子21のアノード電極に接続され、ドレイン電極が電源供給線32(32−1〜32−m)に接続されている。
書き込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース電極/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
保持容量24は、一端が駆動トランジスタ22のゲート電極に接続され、他端が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続されている。この保持容量24に対して並列に補助容量を接続して保持容量24の容量不足分を補う構成を採ることも可能である。
かかる構成の画素20において、書き込みトランジスタ23は、書き込み走査回路40から走査線31を通してゲート電極に印加される走査信号WSに応答して導通状態となることにより、信号線33を通して水平駆動回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたはオフセット電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたはオフセット電圧Vofsは保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電位Vccpにあるときに、電源供給線32から電流の供給を受けて、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を電流駆動する。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204が順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204が順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、当該有機層206上に全画
素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。
素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図
示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(閾値補正機能)
ここで、電源供給走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線33の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
ここで、電源供給走査回路50は、書き込みトランジスタ23が導通した後で、水平駆動回路60が信号線33(33−1〜33−n)にオフセット電圧Vofsを供給している間に、電源供給線33の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線32の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持容量24に保持するのは次の理由による。
駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性が変動する。このトランジスタ特性の変動により、駆動トランジスタ22に画素間で同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、有機EL素子21の発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を保持容量24に保持するのである。
駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、保持容量24にあらかじめ閾値電圧Vthを保持しておくことで、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
(移動度補正機能)
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、水平駆動回路60が映像信号の信号電圧Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。具体的には、水平駆動回路60が映像信号の信号電圧Vsigを信号線33(33−1〜33−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(ブートストラップ機能)
図2に示した画素20はさらにブートストラップ機能も備えている。具体的には、書き込み走査回路40は、保持容量24に映像信号の信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲート電極を信号線33(33−1〜33−n)から電気的に切り離してフローティング状態にする。
図2に示した画素20はさらにブートストラップ機能も備えている。具体的には、書き込み走査回路40は、保持容量24に映像信号の信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲート電極を信号線33(33−1〜33−n)から電気的に切り離してフローティング状態にする。
駆動トランジスタ22のゲート電極がフローティング状態になると、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動する(ブートストラップ動作)。このブートストラップ動作により、有機EL素子21のI−V特性が経時変化しても、有機EL素子21の発光輝度を一定に保つことができる。
すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、ブートストラップ動作により駆動トランジスタ22のゲート−ソース間電位Vgsが一定に維持されるために、有機EL素子21に流れる電流は変化せず、したがって有機EL素子21の発光輝度も一定に保たれる。その結果、有機EL素子21のI−V特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
(有機EL表示装置の回路動作)
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量Celを持っていることから、当該寄生容量Celについても図示している。
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量Celを持っていることから、当該寄生容量Celについても図示している。
図4のタイミングチャートでは、時間軸を共通にして、1H(Hは水平走査時間)における走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。
<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、書き込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
図4のタイミングチャートにおいて、時刻t1以前は有機EL素子21が発光状態にある(発光期間)。この発光期間では、電源供給線32の電位DSが高電位Vccp(第1電位)にあり、また、書き込みトランジスタ23が非導通状態にある。このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、電源供給線32から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから信号線33のオフセット電圧Vofsよりも十分に低い電位Vini(第2電位)に切り替わる。ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書き込みトランジスタ23が導通状態となる。このとき、水平駆動回路60から信号線33に対してオフセット電圧Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、先述した閾値補正動作を行うことができないために、Vofs−Vini>Vthと設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する動作が閾値補正準備の動作である。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
ここでは、便宜上、閾値電圧Vthに相当する電圧を保持容量24に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書き込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
<書き込み期間/移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位がオフセット電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t5で、図6(B)に示すように、信号線33の電位がオフセット電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書き込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の寄生容量Celに流れ込み、よって当該寄生容量Celの充電が開始される。
この寄生容量Celの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は信号線33から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigからオフセット電圧Vofsに切り替わる。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対し、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
これに対して、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの入力信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。
そして、閾値補正および移動度補正を共に行うことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
(ブートストラップ動作における問題点)
ここで、ブートストラップ動作における問題点について、図10の画素20の等価回路図を用いて説明する。
ここで、ブートストラップ動作における問題点について、図10の画素20の等価回路図を用いて説明する。
図10において、保持容量24の容量値をCs、駆動トランジスタ22のゲート−ソース間の寄生容量をCgs、駆動トランジスタ22のゲート−ドレイン間の寄生容量をCgd、書き込みトランジスタ23のゲート−ドレイン/ソース間の寄生容量をCdとし、駆動トランジスタ22のソース電位Vsの上昇分をΔVs、ゲート電位Vgの上昇分をΔVgとすると、駆動トランジスタのソース電位Vsの上昇分ΔVsに対するゲート電位Vgの上昇分ΔVgの比率、即ちブートストラップ比Gbstは、
Gbst=ΔVg/ΔVs
={(Cs+Cgs)/(Cs+Cgs+Cgd+Cd)} ……(3)
で表される。
Gbst=ΔVg/ΔVs
={(Cs+Cgs)/(Cs+Cgs+Cgd+Cd)} ……(3)
で表される。
ブートストラップ動作において、ブートストラップ比Gbstが小さいと、ソース電位Vsの上昇分ΔVsに対してゲート電位Vgの上昇分ΔVgが小さくなるために、ゲート−ソース間電圧Vgsが縮まり、書き込みトランジスタ23による書き込みによって保持容量24に保持した信号電圧Vsigよりも小さくなる。
すると、有機EL素子21に流す駆動電流Idsとして必要な電流、即ち書き込みトランジスタ23によって書き込んだ映像信号の信号電圧Vsigに対応した電流を確保できないために、輝度が低下し、それに伴って輝度ムラが生じて画質の劣化を招く。
ブートストラップ比Gbstは、上記の式(3)から明らかなように、保持容量24の容量値Csおよび駆動トランジスタ22のゲートに付く寄生容量Cgs,Cgd,Cdによって決まり、これらの容量値Cs,Cgs,Cgd,Cdが大きければブートストラップ比Gbstが大きくなる。
[本実施形態の特徴部分]
そこで、本実施形態では、先述した理由(発明が解決しようとする課題の項で述べた理由)から、保持容量24を形成する電極の面積、即ち保持容量24のサイズを大きくすることなく、当該保持容量24の容量値Csを大きくすることにより、限られた画素サイズの中でブートストラップ比Gbstを大きく設定し、画質の向上を図ることを特徴としている。
そこで、本実施形態では、先述した理由(発明が解決しようとする課題の項で述べた理由)から、保持容量24を形成する電極の面積、即ち保持容量24のサイズを大きくすることなく、当該保持容量24の容量値Csを大きくすることにより、限られた画素サイズの中でブートストラップ比Gbstを大きく設定し、画質の向上を図ることを特徴としている。
具体的には、本実施形態では、保持容量24に関して、金属からなる第1電極に対して当該第1電極の両面側に金属からなる第2,第3電極をそれぞれ対向配置し、第1電極と第2電極とによって第1容量24−1を形成するとともに、第1電極と第3電極とによって第2容量24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続するようにしている。
図11は、保持容量24(第1,第2容量24−1,24−2)の電気的接続を含む画素20の各回路素子の接続関係を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
図11において、保持容量24は、第1電極24Aと当該電極24Aの一方の面と対向配置された第2電極24Bとの間に形成される第1容量24−1と、第1電極24Aと当該電極24Aの他方の面と対向配置された第3電極24Cとの間に形成される第2容量24−2とからなり、これら第1,第2容量24−1,24−2が電気的に並列に接続された構成となっている。
図12は、画素20の配線層の構造を示す平面パターン図である。図11および図12において、第2電極24Bおよびその配線241は、駆動トランジスタ22のゲート電極と同じ第1の金属層に形成されている。第1電極24Aおよびその配線242は、駆動トランジスタ22のソース電極および書き込みトランジスタ23の他方の電極(ドレイン電極/ソース電極)と同じ第2の金属層に形成されている。第3電極24Cは、有機EL素子21のアノード電極と同じ第3の金属層に形成されている。
そして、第1電極24Aの配線242は、第1の金属層と第2の金属層とを電気的に接続するコンタクト部25を介して駆動トランジスタ22のゲート電極と接続されている。また、第2電極24Bの配線241は、第1の金属層と第2の金属層とを電気的に接続するコンタクト部26を介して駆動トランジスタ22のソース電極と接続されている。第2金属層の駆動トランジスタ22のソース電極と、第3金属層の有機EL素子21のアノード電極とは、コンタクト部27を介して電気的に接続されている。
この電気的な接続関係から明らかなように、保持容量24は、駆動トランジスタ22のゲート電極と同電位の第2の金属層の第1電極24Aと、駆動トランジスタ22のソース電極と同電位の第1の金属層の第2電極24Bと、駆動トランジスタ22のソース電極と同電位の第3の金属層の第3電極24Cとから構成されている。
ここで、保持容量24の第2電極24Bと駆動トランジスタ22のゲート電極とは同じ第1の金属層でも別電位である。また、保持容量24の第1電極24Aと駆動トランジスタ22のソース電極とは同じ第2の金属層でも別電位である。
(本実施形態の作用効果)
このように、第1,第2,第3電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することにより、3枚の電極24A,24B,24C間の距離を同じとすると、2枚の電極によって保持容量24を形成する場合に比べて、保持容量24のサイズを大きくすることなく、当該保持容量24の容量値Csを大きくする(原理的には、2倍にする)ことができるために、限られた画素サイズの中でブートストラップ比Gbstを大きく設定できる。
このように、第1,第2,第3電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することにより、3枚の電極24A,24B,24C間の距離を同じとすると、2枚の電極によって保持容量24を形成する場合に比べて、保持容量24のサイズを大きくすることなく、当該保持容量24の容量値Csを大きくする(原理的には、2倍にする)ことができるために、限られた画素サイズの中でブートストラップ比Gbstを大きく設定できる。
ブートストラップ比Gbstを大きく設定できる、理想的にはGbst=1に設定できることにより、ブートストラップ動作において、駆動トランジスタ22のソース電位Vsが上昇したとき、ゲート電位Vgの上昇分ΔVgがソース電位Vsの上昇分ΔVsとほぼ等しくなり、ゲート−ソース間電圧Vgsが縮まることがないために、有機EL素子21に流す駆動電流Idsとして必要な電流を確保できる。
これにより、有機EL素子21に流す駆動電流をブートストラップ比Gbstの減少分を見込んで大きく確保しなくても、書き込みトランジスタ23によって書き込んだ映像信号の信号電圧Vsigに対応した駆動電流Idsを確保できない場合に発生する輝度の低下、それに伴う輝度ムラをなくすことができるために、消費電力を増やすことなく、画質の向上を図ることができる。
また、図2に示す画素構成を採る有機EL表示装置10の場合には、駆動トランジスタ22に接続されているトランジスタが書き込みトランジスタ23だけであり、特許文献1(特開2006−133542号公報)等に記載されている有機EL表示装置に比べて、駆動トランジスタ22に接続されているトランジスタ数が少ないために、その分だけ駆動トランジスタ22のゲート電極に付く寄生容量が少なくなり、ブートストラップ比Gbstが小さくなりがちである。したがって、保持容量24のサイズを大きくすることなく、当該保持容量24の容量値Csを大きくする技術は、特に図2に示す画素構成を採る有機EL表示装置10に有用なものとなる。
(本実施形態の他の作用効果)
また、3枚の電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することにより、保持容量24の容量値Csの増大を図らない場合には、3枚の電極24A,24B,24C間の距離を同じとすると、2枚の電極によって保持容量24を形成する場合に比べて、保持容量24の電極の面積を縮小できる。原理的には、半分に縮小できる。
また、3枚の電極24A,24B,24Cによって第1,第2容量24−1,24−2を形成し、これら第1,第2容量24−1,24−2を電気的に並列に接続することにより、保持容量24の容量値Csの増大を図らない場合には、3枚の電極24A,24B,24C間の距離を同じとすると、2枚の電極によって保持容量24を形成する場合に比べて、保持容量24の電極の面積を縮小できる。原理的には、半分に縮小できる。
保持容量24を形成する電極を縮小できるということは、保持容量24のサイズを小さくできるということであるから、画素20の微細化に寄与できることになる。また、画素20の微細化を図らず、画素サイズはそのままの状態で、保持容量24の電極の縮小化を図ることにより、画素20内において保持容量24の電極が占める割合が小さくなるために、例えば、製造プロセスにおいて金属くず等が画素20内に混入したとしても、保持容量24の電極と他の金属配線との間での金属くず等によるショートの発生、ひいては画素20の不良発生を抑え、歩留まりを向上させることができる。
(実施例)
以下に、具体的な実施例について説明する。図13は、本発明の一実施例に係る保持容量24の構成を示す、図12のA−A′線に沿った断面図であり、図中、図3と同等部分には同一符号を付して示している。
以下に、具体的な実施例について説明する。図13は、本発明の一実施例に係る保持容量24の構成を示す、図12のA−A′線に沿った断面図であり、図中、図3と同等部分には同一符号を付して示している。
図13に示すように、保持容量24は、透明絶縁基板、例えばガラス基板201上に第1の金属層としてパターン形成された第2電極24Bと、この第2電極24B上に絶縁膜202を介して対向して第2の金属層としてパターン形成された第1電極24Aと、この第1電極24A上に絶縁保護膜211を介して第3の金属層としてパターン形成された有機EL素子21のアノード電極205とによって形成されている。
ここで、有機EL素子21のアノード電極205のうち、第1電極24Aと対向する部分(領域)が第3電極24Cとなる。そして、第2電極24Bと第1電極24Aとの間に第1容量24−1が形成され、第1電極24Aと第3電極24Cとの間に第2容量24−2が形成される。これら第1,第2容量24−1,24−2は、先述したように、電気的に並列に接続されることによって保持容量24となる。
ここで、本実施例においては、本来ならば絶縁保護膜211と第3の金属層との間に、絶縁保護膜211と共に介在する筈の絶縁平坦化膜203を、第1電極24Aと第3電極24Cとが対向する部分(図12の一点鎖線で囲った領域243)において部分的に除去するようにしたことを特徴としている。
絶縁平坦化膜203を部分的に除去するに当たっては、絶縁平坦化膜203をパターン形成するためのパターニング用マスクを作成するときに、保持容量24の部分を抜くパターンを作るようにすれば、工程数を増やすことなく、絶縁平坦化膜203をパターン形成する際に第1電極24Aと第3電極24Cとの対向部分を除去できる。
このように、第1電極24Aと第3電極24Cとが対向する部分の絶縁平坦化膜203を除去することにより、両電極24A,24C間の距離d1を絶縁保護膜211の膜厚まで狭めることができる。周知の通り、容量の大きさは、2枚の電極の面積に比例し、2枚の電極間の距離に反比例する。
したがって、第1,第3電極24A,24C間の距離d1が狭まることで、これら電極24A,24C間に形成される第2容量24−2の容量値を、一般的に膜厚が絶縁保護膜211よりも数倍厚い絶縁平坦化膜203が介在する場合に比べて、第1,第2電極24A,24B間に形成される第1容量24−1の容量値程度まで大きくすることができる。
ここで、図14に示す従来技術のように、第2の金属層の第1電極24Aと、第1の金属層の第1電極24Aと対向する部分(第2電極24B)との間で保持容量24を形成する場合と比較する。なお、ここでは、図12に示す第1電極24Aの面積が、図14に示す第1電極24Aの面積と等しいものとする。
上記実施例のように、第1電極24Aと第3電極24Cとが対向する部分の絶縁平坦化膜203を除去することにより、第1,第3電極24A,24C間に形成される第2容量24−2の容量値を、第1,第2電極24A,24B間に形成される第1容量24−1とほぼ同程度まで大きくできるために、保持容量24の容量値Csとして、図14に示す従来技術の2倍程度の容量値を確保できる。
(保持容量の製造方法)
次に、本実施例に係る保持容量24の製造方法について、図15に示す工程図を用いて
説明する。図15において、図13と同等部分には同一符号を付して示している。
次に、本実施例に係る保持容量24の製造方法について、図15に示す工程図を用いて
説明する。図15において、図13と同等部分には同一符号を付して示している。
先ず、透明絶縁基板、例えばガラス基板201上に第1の金属層として第2電極24Bをパターン形成し(工程1)、次いで、絶縁膜202を形成して当該絶縁膜202によって第2電極24Bを覆う(工程2)。次に、第2の金属層として第1電極24Aをパターン形成し(工程3)、次いで、絶縁保護膜211を形成して当該絶縁保護膜211によって第1電極24Aを覆う(工程4)。
次に、フォトレジストによってパターニング用マスクを作成して絶縁平坦化膜203をパターン形成する訳であるが、パターニング用マスクを作成するときに、第1電極24Aと対向する領域にもマスクを形成した状態で絶縁平坦化膜203をパターン形成する(工程5)。このようにして絶縁平坦化膜203をパターン形成することで、絶縁平坦化膜203を形成する工程で同時に、絶縁平坦化膜203の第1電極24Aと対向する部分を除去できる。
次に、第3の金属層として有機EL素子21のアノード電極205をパターン形成する(工程6)。このとき、絶縁平坦化膜203の第1電極24Aと対向する部分が除去されているために、当該除去部分ではアノード電極205は絶縁保護膜211上に形成されることになる。そして、絶縁平坦化膜203の除去部分におけるアノード電極205が第電極24Cとなる。
上述したように、絶縁平坦化膜203を形成する工程(工程5)では、第1電極24Aと第3電極24Cとの間において、絶縁平坦化膜203を除去することにより、第1電極24Aと第3電極24Cとの間の距離d1を小さく設定することができるために、工程数を増やすことなく、両電極24A,24C間に形成される第2容量24−2の容量値を大きくすることができる。
(他の実施例)
なお、本実施例では、好ましい実施の形態として、第1電極24Aと第3電極24Cとの対向部分の絶縁平坦化膜203を除去するとしたが、図16に示すように、必ずしも当該対向部分の絶縁平坦化膜203を除去しなくても、第1電極24Aと第3電極24Cとの間に、絶縁平坦化膜203の膜厚+絶縁保護膜211の膜厚の距離d2に応じた容量値を持つ第2容量24−2を形成することができる。
なお、本実施例では、好ましい実施の形態として、第1電極24Aと第3電極24Cとの対向部分の絶縁平坦化膜203を除去するとしたが、図16に示すように、必ずしも当該対向部分の絶縁平坦化膜203を除去しなくても、第1電極24Aと第3電極24Cとの間に、絶縁平坦化膜203の膜厚+絶縁保護膜211の膜厚の距離d2に応じた容量値を持つ第2容量24−2を形成することができる。
そして、先述したように、第2容量24−2が第1容量24−1に対して並列に接続されるように電気的な接続を行なうことにより、第1容量24−1と第2容量24−2とが並列接続されてなる保持容量24の容量値Csを、第2容量24−2の分だけ大きくすることができる。
[変形例]
[変形例]
なお、上記実施形態では、有機EL素子21を駆動する駆動トランジスタ22と、映像信号の信号電圧Vsigをサンプリングして画素内に書き込む書き込みトランジスタ23と、駆動トランジスタ22のゲート−ソース間に接続され、書き込みトランジスタ23によって書き込まれた信号電圧Vsigを保持する保持容量24と含む回路構成の画素回路20を有する有機EL表示装置10に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
すなわち、駆動トランジスタ22と電源配線との間に接続され、当該電源配線から駆動トランジスタ22に対して選択的に駆動電流を供給するための動作をなすスイッチングトランジスタを有する構成の画素回路や、適宜導通状態になることにより、有機EL素子21の電流駆動に先立って駆動トランジスタ22の閾値電圧Vthを検知し、この検知した閾値電圧Vthを保持容量24に保持するための動作をなすスイッチングトランジスタをさらに含む画素回路などを有する有機EL表示装置に対しても同様に適用可能である。
また、上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図17〜図21に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、一例として、図17〜図21に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、限られた画素サイズの中でブートストラップ比を大きく設定することで、消費電力を増やすことなく、画質の向上を図ることができるために、各種の電子機器において、低消費電力にて良質な画像表示を行うことができる利点がある。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図17は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図18は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図19は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図20は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図21は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書き込みトランジスタ、24…保持容量、24−1…第1容量、24−2…第2容量、24A…第1電極、24B…第2電極、24C…第3電極、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書き込み走査回路、50…電源供給走査回路、60…水平駆動回路、70…表示パネル
Claims (13)
- 複数の画素を含む画素アレイ部と、
前記画素アレイ部を駆動する駆動回路とを備え、
前記複数の画素の各々は、
電気光学素子と、
映像信号を書き込む書き込みトランジスタと、
前記映像信号に対応する電圧を保持する保持容量と、
前記保持容量に保持された電圧に基づいて前記電気光学素子を駆動する駆動トランジスタと、を含み、
前記保持容量の一端は、前記駆動トランジスタのゲート電極に接続されており、
前記駆動回路は、前記画素アレイ部の各画素の各々において、
前記書き込みトランジスタが導通状態になってから非導通状態になるまでの期間にわたって、前記書き込みトランジスタが前記映像信号を書き込んでいる状態で、前記駆動トランジスタを介した電流が前記保持容量に流れ、
以って、前記保持容量の保持電圧が、前記駆動トランジスタの特性と前記映像信号の両方に依存した値になるような駆動を行うように構成され、
前記保持容量は、第1電極と、前記第1電極の一方の面に対向配置されて第1容量を形成する第2電極と、前記第1電極の他方の面に対向配置されて第2容量を形成する第3電極とからなり、前記第1容量と前記第2容量とが電気的に並列に接続されてなる、
表示装置。 - 前記駆動回路は、前記画素アレイ部の各画素の各々において、
前記電気光学素子への電流供給を開始する際に、前記保持容量の他端の電圧上昇に伴って、前記駆動トランジスタのゲート電圧も上昇する駆動を行うように構成されてなる、
請求項1に記載の表示装置 - 前記駆動回路は、前記画素アレイ部の各画素の各々において、
前記保持容量の他端の電圧上昇は、前記書き込みトランジスタを非導通状態にしたタイミングで生じる駆動を行うように構成されてなる、
請求項2に記載の表示装置。 - 前記駆動回路は、前記画素アレイ部の各画素の各々において、
前記駆動トランジスタのゲート電圧の上昇は、前記書き込みトランジスタが非導通状態にされ、前記駆動トランジスタのゲート電極がフローティング状態になったタイミングで生じる駆動を行うように構成されてなる、
請求項3に記載の表示装置。 - 前記駆動回路は、前記画素アレイ部の各画素の各々において、
前記保持容量の保持電圧が、前記駆動トランジスタの閾値および移動度に依存した値になるような駆動を行うように構成されてなる、
請求項1乃至請求項4のいずれか1項に記載の表示装置。 - 前記第1容量と前記第2容量とは、保持した電圧に応じて、前記駆動トランジスタのソース電位に対するゲート電位を設定するように、電気的に並列に接続されている、
請求項1乃至請求項5のいずれか1項に記載の表示装置。 - 前記電気光学素子は有機EL素子である、
請求項1乃至請求項6のいずれか1項に記載の表示装置。 - 前記保持容量の第1電極は、コンタクト部を介して前記駆動トランジスタのゲート電極に接続されている、
請求項1乃至請求項7のいずれか1項に記載の表示装置。 - 前記保持容量の第2電極は、前記駆動トランジスタのゲート電極と同層に形成されている、
請求項8記載の表示装置。 - 前記保持容量の第3電極は、前記電気光学素子のアノード電極と同層に形成されている、
請求項8に記載の表示装置。 - 前記駆動回路は、
各画素における前記駆動トランジスタへの電流供給をON/OFFするための電源供給走査回路を含む、
請求項1乃至請求項10のいずれか1項に記載の表示装置。 - 請求項1乃至請求項11のいずれか1項に記載の表示装置を含む電子機器。
- 前記電子機器は、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラのうち少なくとも1種である、
請求項12に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014091656A JP2014186330A (ja) | 2014-04-25 | 2014-04-25 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014091656A JP2014186330A (ja) | 2014-04-25 | 2014-04-25 | 表示装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012281907A Division JP5541351B2 (ja) | 2012-12-26 | 2012-12-26 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014186330A true JP2014186330A (ja) | 2014-10-02 |
Family
ID=51833909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014091656A Pending JP2014186330A (ja) | 2014-04-25 | 2014-04-25 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014186330A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001109404A (ja) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | El表示装置 |
JP2005227562A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 画素回路および表示装置 |
JP2006215213A (ja) * | 2005-02-02 | 2006-08-17 | Sony Corp | 画素回路及び表示装置とその駆動方法 |
JP2007041571A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
-
2014
- 2014-04-25 JP JP2014091656A patent/JP2014186330A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001109404A (ja) * | 1999-10-01 | 2001-04-20 | Sanyo Electric Co Ltd | El表示装置 |
JP2005227562A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 画素回路および表示装置 |
JP2006215213A (ja) * | 2005-02-02 | 2006-08-17 | Sony Corp | 画素回路及び表示装置とその駆動方法 |
JP2007041571A (ja) * | 2005-06-30 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101976085B1 (ko) | 표시장치 | |
JP5251034B2 (ja) | 表示装置および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
KR101557292B1 (ko) | 표시장치, 표시장치의 구동방법 및 전자기기 | |
KR101557290B1 (ko) | 표시장치, 표시장치의 구동방법 및 전자기기 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5541351B2 (ja) | 表示装置 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2008249744A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008304690A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233125A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP2008286897A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008292619A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009047766A (ja) | 表示装置および電子機器 | |
JP2009282191A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237425A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2014186330A (ja) | 表示装置および電子機器 | |
JP2008242205A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150616 |