JP2008242205A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

表示装置、表示装置の駆動方法および電子機器 Download PDF

Info

Publication number
JP2008242205A
JP2008242205A JP2007084303A JP2007084303A JP2008242205A JP 2008242205 A JP2008242205 A JP 2008242205A JP 2007084303 A JP2007084303 A JP 2007084303A JP 2007084303 A JP2007084303 A JP 2007084303A JP 2008242205 A JP2008242205 A JP 2008242205A
Authority
JP
Japan
Prior art keywords
reference voltage
potential
pixel
transistor
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007084303A
Other languages
English (en)
Inventor
Takahisa Tanikame
貴央 谷亀
Yukito Iida
幸人 飯田
Tetsuo Mitsunami
徹雄 三並
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007084303A priority Critical patent/JP2008242205A/ja
Publication of JP2008242205A publication Critical patent/JP2008242205A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】信号線から書き込みトランジスタを通して基準電圧を書き込まなくても、駆動トランジスタのゲート電位を基準電圧に設定できるようにする。
【解決手段】駆動トランジスタ22と書き込みトランジスタ23の必要最小限の2つを有する画素構成を採る有機EL表示装置10において、画素アレイ部30の画素行ごとに基準電圧供給線32(32−1〜32−m)を配線するとともに、当該基準電圧供給線32を駆動トランジスタ22のゲート電極と画素行単位で電気的に接続し、基準電圧供給線32に基準電圧であるオフセット電圧Vofsを選択的に供給する基準電圧供給走査50を設け、当該基準電圧供給走査50から基準電圧供給線32を通して駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに設定するようにする。
【選択図】図2

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に配置されてなる平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
特開2006−133542号公報
特許文献1記載の従来技術では、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子の発光期間/非発光期間を制御する機能を駆動トランジスタに持たせることで、発光期間/非発光期間を制御するトランジスタを省略する手法を採ることが考えられる。
かかる手法を採ることにより、必要最小限の素子数、具体的には、映像信号を書き込む書き込みトランジスタと、この書き込みトランジスタによって書き込まれた映像信号を保持する保持容量と、この保持容量に保持された映像信号に基づいて電気光学素子を駆動する駆動トランジスタとによって画素回路を構成できる。すなわち、画素トランジスタとしては書き込みトランジスタと駆動トランジスタの必要最小限の2つで済む。
ところで、駆動トランジスタの閾値電圧Vthの画素ごとのばらつきを補正する閾値補正を実行するに当たっては、駆動トランジスタのゲート電位を映像信号の基準となる基準電圧に設定(確定)する初期化動作が必要になる。特許文献1記載の従来技術の場合は、駆動トランジスタのゲート電位を基準電圧に設定する作用をなすスイッチングトランジスタが設けられていた。
これに対して、画素トランジスタを書き込みトランジスタと駆動トランジスタの2つに削減した回路構成を採る場合は、駆動トランジスタのゲート電位を基準電圧に設定する作用をなすスイッチングトランジスタを持たないことになる。そのため、駆動トランジスタのゲート電位を基準電圧に設定するには、各画素に映像信号を供給する信号線を通して基準電圧を選択的に供給し、当該基準電圧を書き込みトランジスタによってサンプリングして書き込む構成を採ることが考えられる。
かかる構成を採る場合は、映像信号を信号線に供給する水平駆動系において、映像信号と基準電圧とを切り替えて信号線に供給する切り替えスイッチを信号線ごとに配することになる。信号線には1画素列分の多数の画素が繋がるとともに、信号線の寄生容量等によって信号線を駆動する際の負荷容量が大きくなるために、信号線を駆動する切り替えスイッチとして駆動能力の大きなトランジスタを用いる必要がある。
ところが、駆動能力の大きなトランジスタはサイズが大きい。したがって、サイズの大きなトランジスタからなる切り替えスイッチを信号線の本数、即ち水平方向の画素数だけ配置すると、切り替えスイッチ群を含む水平駆動系の回路規模が大きくなるために、その分だけ画素アレイ部の周辺回路を配置するいわゆる額縁と称されるパネル周縁部の面積を大きくしなければならなく、表示パネルの小型化の妨げとなる。
そこで、本発明は、駆動トランジスタのゲート電位を基準電圧に設定する作用をなすスイッチングトランジスタを持たない画素構成を採る場合において、信号線から書き込みトランジスタを通して基準電圧を書き込まなくても、駆動トランジスタのゲート電位を基準電圧に設定できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた映像信号を保持する保持容量と、前記保持容量に保持された映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置において、前記画素アレイ部の各画素を行単位で走査して前記書き込みトランジスタによる書き込み駆動を行う第1走査手段と、前記画素アレイ部の画素行ごとに配線されかつ前記駆動トランジスタのゲート電極と電気的に接続された基準電圧供給線に対して、前記映像信号の基準となる基準電圧を選択的に供給する第2走査手段と、前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段とを設けた構成を採っている。
上記構成の表示装置および当該表示装置を有する電子機器において、画素アレイ部の画素行ごとに基準電圧供給線を配線するとともに、当該基準電圧供給線を駆動トランジスタのゲート電極と画素行単位で電気的に接続する。そして、書き込みトランジスタによる書き込み駆動を行う走査手段と、電源供給線に対して第1電位と第2電位とを選択的に供給する走査手段に加えて、基準電圧供給線に対して基準電圧を選択的に供給する走査手段を設けたことで、駆動トランジスタのゲート電位を基準電圧に設定する作用をなすスイッチングトランジスタを持たない画素構成において、基準電圧供給線を通して駆動トランジスタのゲート電位を基準電圧に設定できる。
本発明によれば、基準電圧供給線を通して駆動トランジスタのゲート電位を基準電圧に設定できるために、表示パネルの小型化の妨げとなる、信号線から書き込みトランジスタを通して基準電圧を書き込む構成を採らなくて済む。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明する。
図1に示すように、本実施形態に係る有機EL表示装置10は、画素(PXLC)20が行列状(マトリクス状)に2次元配置されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部、例えば書き込み走査回路(第1走査手段)40、基準電圧供給走査回路(第2走査手段)50、電源供給走査回路(第3走査手段)60および水平駆動回路(水平駆動系)70とを有する構成となっている。
画素アレイ部30には、m行n列の画素配列に対して、画素行ごとに走査線31−1〜31−m、基準電圧供給線32−1〜32−mおよび電源供給線33−1〜33−mが配線され、画素列ごとに信号線34−1〜34−nが配線されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20は、アモルファスシリコンTFT(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、走査回路40、基準電圧供給走査回路50、電源供給走査回路60および水平駆動回路70についても、画素アレイ部30を形成する表示パネル(基板)80上に実装することができる。
書き込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の信号電圧(以下、「入力信号電圧」、または単に「信号電圧」と記述する場合もある)Vsigの書き込みに際して、走査線31−1〜31−mに順次走査信号WS1〜WSmを供給して画素20を行単位で順番に走査(線順次走査)する。
基準電圧供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路40による線順次走査に同期して、映像信号の信号電圧Vsigの基準となる基準電圧(以下、「オフセット電圧」と記述する)Vofsを基準電圧供給線32−1〜32−mに対して選択的に供給する。
図2に示すように、基準電圧供給走査回路50はその出力段に、基準電圧供給線32−1〜32−mの各々とオフセット電圧Vofsの電源ラインとの間に接続された、例えばNチャネルMOSトランジスタからなるスイッチ素子51を有している。このスイッチ素子51は、前段から与えられる制御パルスINが高電位のときはオン(閉)状態になることによってオフセット電圧Vofsを基準電圧供給線32−1〜32−mに供給し、制御パルスINが低電位のときはオフ(開)状態になることによって基準電圧供給線32−1〜32−mをフローティング状態にする。
電源供給走査回路60は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路40による線順次走査に同期して、第1電位Vccpと当該第1電位Vccpよりも低い第2電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線33−1〜33−mに対して適宜供給する。ここで、第2電位Viniは、オフセット電圧Vofsよりも十分に低い電位である。
水平駆動回路70は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧Vsigを、信号線34−1〜34−nを介して画素アレイ部30の各画素20に対して例えば行単位で一斉に書き込む。すなわち、水平駆動回路70は、映像信号の信号電圧Vsigを行(ライン)単位で一斉に書き込む線順次書き込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21を発光素子として有し、当該有機EL素子21に加えて、駆動トランジスタ22、書き込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。
ここで、駆動トランジスタ22および書き込みトランジスタ23としてNチャネル型のTFTが用いられている。ただし、ここでの駆動トランジスタ22および書き込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
有機EL素子21は、全ての画素20に対して共通に配線された共通電源供給線35にカソード電極が接続されている。駆動トランジスタ22は、ソース電極が有機EL素子21のアノード電極に接続され、ドレイン電極が電源供給線33(33−1〜33−m)に接続され、ゲート電極が基準電圧供給線(32−1〜32−m)に接続されている。
書き込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース電極/ドレイン電極)が信号線34(34−1〜34−n)に接続され、他方の電極(ドレイン電極/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。保持容量24は、一端が駆動トランジスタ22のゲート電極に接続され、他端が駆動トランジスタ22のソース電極(有機EL素子21のアノード電極)に接続されている。
補助容量25は、一端が駆動トランジスタ22のソース電極に接続され、他端が有機EL素子21のカソード電極(共通電源供給線35)に接続されている。この補助容量25は、有機EL素子21に対して並列に接続されることで、当該有機EL素子21の容量不足を補う作用をなす。したがって、補助容量25は必須の構成要素ではなく、有機EL素子21の容量が十分である場合は補助容量25を省略することが可能である。
かかる構成の画素20において、書き込みトランジスタ23は、書き込み走査回路40から走査線31を通してゲート電極に印加される走査信号WSに応答して導通状態となることにより、信号線34を通して水平駆動回路70から供給される輝度情報に応じた映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigは保持容量24に保持される。
駆動トランジスタ22は、電源供給線33(33−1〜33−m)の電位DSが第1電位Vccpにあるときに、電源供給線33から電流の供給を受けて、保持容量24に保持された入力信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給することによって当該有機EL素子21を電流駆動する。
(画素構造)
図3に、画素20の断面構造の一例を示す。図3に示すように、画素20は、駆動トランジスタ22、書き込みトランジスタ23等の画素回路が形成されたガラス基板201上に絶縁膜202およびウインド絶縁膜203が形成され、当該ウインド絶縁膜203の凹部203Aに有機EL素子21が設けられた構成となっている。
有機EL素子21は、上記ウインド絶縁膜203の凹部203Aの底部に形成された金属等からなるアノード電極204と、当該アノード電極204上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)205と、当該有機層205上に全画素共通に形成された透明導電膜等からなるカソード電極206とから構成されている。
この有機EL素子21において、有機層208は、アノード電極204上にホール輸送層/ホール注入層2051、発光層2052、電子輸送層2053および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極204を通して有機層205に電流が流れることで、当該有機層205内の発光層2052において電子と正孔が再結合する際に発光するようになっている。
図3に示すように、画素回路が形成されたガラス基板201上に、絶縁膜202およびウインド絶縁膜203を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜207を介して封止基板208が接着剤209によって接合され、当該封止基板208によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(閾値補正機能)
ここで、電源供給走査回路60は、基準電圧供給走査回路50から基準電圧供給線32(32−1〜32−m)を通してオフセット電圧Vofsが駆動トランジスタ22のゲート電極に印加されている間に、電源供給線33の電位DSを第2電位Viniから第1電位Vccpに切り替える。この電源供給線33の電位DSの切り替えにより、駆動トランジスタ22の閾値電圧Vthに相当する電圧が保持容量24に保持される。
保持容量24に駆動トランジスタ22の閾値電圧Vthに相当する電圧を保持するのは次の理由による。駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthや移動度μなどのトランジスタ特性の変動がある。
このトランジスタ特性の変動により、駆動トランジスタ22に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流(駆動電流)Idsが変動し、有機EL素子21の発光輝度のばらつきとなって現れる。この閾値電圧Vthの画素ごとのばらつきの影響をキャンセル(補正)するために、閾値電圧Vthに相当する電圧を保持容量24に保持するのである。
駆動トランジスタ22の閾値電圧Vthの補正は次のようにして行われる。すなわち、保持容量24にあらかじめ閾値電圧Vthを保持しておくことで、入力信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される、換言すれば、閾値電圧Vthの補正が行われる。
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Vthにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機EL素子21の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
(移動度補正機能)
図2に示した画素20は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路70が映像信号の信号電圧Vsigを信号線34(34−1〜34−n)に供給している期間で、かつ、書き込み走査回路40から出力される走査信号WS(WS1〜WSm)に応答して書き込みトランジスタ23が導通する期間、即ち移動度補正期間において、保持容量24に入力信号電圧Vsigを保持する際に、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
(ブートストラップ機能)
図2に示した画素20はさらにブートストラップ機能も備えている。すなわち、書き込み走査回路40は、保持容量24に入力信号電圧Vsigが保持された段階で走査線31(31−1〜31−m)に対する走査信号WS(WS1〜WSm)の供給を解除し、書き込みトランジスタ23を非導通状態にして駆動トランジスタ22のゲートを信号線34(34−1〜34−n)から電気的に切り離してフローティング状態にする。
駆動トランジスタ22のゲートがフローティング状態になると、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動するために、駆動トランジスタ22のゲート−ソース間電圧Vgsが一定に維持される。
このように、駆動トランジスタ22のゲート電位Vgをソース電位Vsに追従させ、ゲート−ソース間電圧Vgsを一定に維持する動作がブートストラップ動作である。このブートストラップ動作により、有機EL素子21のI−V特性が経時変化しても、当該有機EL素子21の発光輝度を一定に保つことができる。
すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、ブートストラップ動作により駆動トランジスタ22のゲート−ソース間電位Vgsが一定に維持されるために、有機EL素子21に流れる電流は変わらず、したがって当該有機EL素子21の発光輝度も一定に保たれる。その結果、有機EL素子21のI−V特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。
(回路動作)
次に、本実施形態に係る有機EL表示装置10の回路動作について、図4のタイミングチャートを基に、図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書き込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は寄生容量を持っており、当該寄生容量と補助容量25を合成容量Csubとして図示している。
図4のタイミングチャートでは、時間軸を共通にして、走査線31(31−1〜31−m)の電位(走査信号)WSの変化、電源供給線33(33−1〜33−m)の電位DSの変化、信号線34(34−1〜34−m)の電位変化、制御パルスINの論理変化、基準電圧供給線32(32−1〜32−m)の電位変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。
<発光期間>
図4のタイミングチャートにおいて、時刻t1以前は、電源供給線33の電位DSが高電位(第1電位)Vccpにあり、駆動トランジスタ22には電源供給線33から電流が供給される。このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、電源供給線33から駆動トランジスタ22を通して当該駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが有機EL素子21に供給される。
このように、駆動トランジスタ22による電流駆動によって有機EL素子21に駆動電流Idsが供給されることにより、当該駆動電流Idsの電流値に応じた輝度で有機EL素子21が発光する(発光期間)。この発光期間では、書き込みトランジスタ23は非導通状態にある。
<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフィールドに入り、図5(B)に示すように、電源供給線33の電位DSが高電位Vccpから信号線34のオフセット電圧Vofsよりも十分に低い電位(第2電位)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVel、共通電源供給線35の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2になると、図2に示す基準電圧供給走査回路50において、制御パルスINに応答してスイッチ素子51がオンし、図5(C)に示すように、オフセット電圧Vofsを基準電圧供給線32に供給することで、駆動トランジスタ22のゲート電位Vgがオフセット電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、オフセット電圧Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。このVofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、先述した閾値補正動作を行うことができないために、Vofs−Vcath>Vthと設定する必要がある。このように、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに、ソース電位Vsを低電位Viniにそれぞれ設定(確定)して初期化する動作が閾値補正準備の動作である。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線33の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthになり、当該閾値電圧Vthに相当する電圧が保持容量24に書き込まれる。
ここでは、便宜上、閾値電圧Vthに相当する電圧を保持容量24に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線35の電位Vcathを設定しておくこととする。
次に、時刻t4になると、制御パルスINが消滅してスイッチ素子51がオフし、図6(A)に示すように、基準電圧供給線32がフローティング状態になることで、駆動トランジスタ22のゲートもフローティング状態になる。このとき、保持容量24の保持電圧(ゲート−ソース間電圧Vgs)が駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsが流れない。
<書き込み期間/移動度補正期間>
次に、時刻t5で、図6(B)に示すように、水平駆動回路70から信号線34に映像信号の信号電圧(入力信号電圧)Vsigが供給される。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書き込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書き込みトランジスタ23による入力信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが入力信号電圧Vsigとなる。そして、入力信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。
このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、入力信号電圧Vsigに応じて電源供給線33から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21に並列に接続された合成容量Csubに流れ込み、よって当該合成容量Csubの充電が開始される。
この合成容量Csubの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
やがて、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇すると、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。すなわち、ソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書き込みトランジスタ23が非導通状態になる。これにより、駆動トランジスタ22のゲートは信号線34から切り離される。これと同時に、ドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位はドレイン−ソース間電流Idsに応じて上昇する。
有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線34に対する映像信号の信号電圧Vsigの供給が終了する。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。この特性図に示すように、駆動トランジスタ22の閾値電圧Vthのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になるのに対し、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
これに対して、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ22の閾値電圧Vthが変動しても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度も変動しない。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの入力信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを入力信号電圧Vsig側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
(本実施形態の作用効果)
上述したように、画素トランジスタとして、駆動トランジスタ22と書き込みトランジスタ23の必要最小限の2つを有する画素構成を採る有機EL表示装置10において、画素アレイ部30の画素行ごとに基準電圧供給線32(32−1〜32−m)を配線するとともに、当該基準電圧供給線32を駆動トランジスタ22のゲート電極と画素行単位で電気的に接続し、基準電圧供給線32に基準電圧であるオフセット電圧Vofsを選択的に供給する基準電圧供給走査50を設けたことで、当該基準電圧供給走査50から基準電圧供給線32を通して駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに設定できる。
これにより、駆動トランジスタ22のゲート電位Vgをオフセット電圧Vofsに設定する作用をなすスイッチングトランジスタを持たない画素構成を採る有機EL表示装置10において、表示パネル80の小型化の妨げとなる、信号線34(34−1〜34−n)から書き込みトランジスタ23を通してオフセット電圧Vofsを書き込む構成を採らなくて済むことになる。
ここで、信号線34から書き込みトランジスタ23を通してオフセット電圧Vofsを書き込む構成を採る場合を考えると、先述したように、水平駆動回路70において、映像信号の信号電圧Vsigとオフセット電圧Vofsとを切り替えて信号線34に供給する切り替えスイッチを信号線34ごとに配することになり、しかも、当該切り替えスイッチとして駆動能力の大きなトランジスタを用いる必要があることから、水平駆動回路70の回路規模が大きくなる。
表示パネル80の水平駆動回路70が配置される側には、表示パネル80の外部に配置された信号源から映像信号を入力する端子が配置されたり、入力された映像信号を伝送する多数の信号伝送線が配線されたりすることから、画素アレイ部30の左右両側に比べてスペース的な制約がある。このような制約の下に、水平駆動回路70の回路規模が大きくなると、表示パネル80のサイズを大きくしなければならなく、表示パネル80の小型化の妨げとなる。
これに対して、基準電圧供給走査50を追加して当該基準電圧供給走査50から基準電圧供給線32を通して駆動トランジスタ22のゲート電位Vgにオフセット電圧Vofsを与える構成を採ることにより、基準電圧供給走査50を追加する分だけ、画素アレイ部30の横側の回路規模が増えたとしても、画素アレイ部30の横側には上側よりもスペース的に余裕があるために、表示パネル80のサイズを大きくしなくて済むことになる。
なお、上記実施形態では、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図10〜図14に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
図10は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図11は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図12は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図13は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図14は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
本発明の一実施形態に係る有機EL表示装置の構成の概略を示すシステム構成図である。 画素(画素回路)の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機EL表示装置の動作説明に供するタイミングチャートである。 本発明の一実施形態に係る有機EL表示装置の回路動作の説明図(その1)である。 本発明の一実施形態に係る有機EL表示装置の回路動作の説明図(その2)である。 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン・ソース間電流Idsとの関係の説明に供する特性図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯電話機を示す斜視図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
符号の説明
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書き込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…基準電圧供給線、33(33−1〜33−n)…電源供給線、34(34−1〜34−n)…信号線、35…共通電源供給線、40…書き込み走査回路、50…基準電圧供給走査回路、51…スイッチ素子、60…電源供給走査回路、70…水平駆動回路、80…表示パネル

Claims (6)

  1. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
    前記画素アレイ部の各画素を行単位で走査して前記書き込みトランジスタによる書き込み駆動を行う第1走査手段と、
    前記画素アレイ部の画素行ごとに配線されかつ前記駆動トランジスタのゲート電極と電気的に接続された基準電圧供給線に対して、前記映像信号の基準となる基準電圧を選択的に供給する第2走査手段と、
    前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段と
    を備えたことを特徴とする表示装置。
  2. 前記第3走査手段は、前記第2走査手段から前記基準電圧供給線に前記基準電圧が供給されている期間において、前記電源供給線の電位を前記第2電位から前記第1電位に切り替える
    ことを特徴とする請求項1記載の表示装置。
  3. 前記第2走査手段は、前記基準電圧供給線に対して前記基準電圧を供給しない期間では前記基準電圧供給線をフローティング状態にする
    ことを特徴とする請求項2記載の表示装置。
  4. 前記第2走査手段は、前記基準電圧供給線と前記基準電圧の電源ラインとの間に、前記基準電圧供給線に対して前記基準電圧を供給する期間でオンし、それ以外の期間でオフするスイッチ素子を有する
    ことを特徴とする請求項3記載の表示装置。
  5. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部を有する表示装置の駆動方法であって、
    前記画素アレイ部の各画素を行単位で走査して前記書き込みトランジスタによる書き込み駆動を行う第1走査ステップと、
    前記画素アレイ部の画素行ごとに配線されかつ前記駆動トランジスタのゲート電極と電気的に接続された基準電圧供給線に対して、前記映像信号の基準となる基準電圧を選択的に供給する第2走査ステップと、
    前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査ステップと
    を有することを特徴とする表示装置の駆動方法。
  6. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置されてなる画素アレイ部と、
    前記画素アレイ部の各画素を行単位で走査して前記書き込みトランジスタによる書き込み駆動を行う第1走査手段と、
    前記画素アレイ部の画素行ごとに配線されかつ前記駆動トランジスタのゲート電極と電気的に接続された基準電圧供給線に対して、前記映像信号の基準となる基準電圧を選択的に供給する第2走査手段と、
    前記画素アレイ部の画素行ごとに配線され、前記駆動トランジスタに電流を供給する電源供給線に対して、第1電位と当該第1電位よりも低い第2電位とを選択的に供給する第3走査手段と
    を備えた表示装置を有することを特徴とする電子機器。
JP2007084303A 2007-03-28 2007-03-28 表示装置、表示装置の駆動方法および電子機器 Pending JP2008242205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007084303A JP2008242205A (ja) 2007-03-28 2007-03-28 表示装置、表示装置の駆動方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007084303A JP2008242205A (ja) 2007-03-28 2007-03-28 表示装置、表示装置の駆動方法および電子機器

Publications (1)

Publication Number Publication Date
JP2008242205A true JP2008242205A (ja) 2008-10-09

Family

ID=39913626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084303A Pending JP2008242205A (ja) 2007-03-28 2007-03-28 表示装置、表示装置の駆動方法および電子機器

Country Status (1)

Country Link
JP (1) JP2008242205A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107629A (ja) * 2008-10-29 2010-05-13 Sony Corp 画像表示装置及び画像表示装置の駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010107629A (ja) * 2008-10-29 2010-05-13 Sony Corp 画像表示装置及び画像表示装置の駆動方法
US8368681B2 (en) 2008-10-29 2013-02-05 Sony Corporation Image display apparatus and method of driving the image display apparatus

Similar Documents

Publication Publication Date Title
JP4508205B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4293262B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4428436B2 (ja) 表示装置および電子機器
JP4715833B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP4640443B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP5251034B2 (ja) 表示装置および電子機器
JP2008233122A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008257086A (ja) 表示装置、表示装置の製造方法および電子機器
JP2009109521A (ja) 表示装置、表示装置の駆動方法および電子機器
JP4640442B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008191296A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008310128A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008152096A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009169145A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009104013A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008310127A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2010145581A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008249743A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009109519A (ja) 表示装置および電子機器
JP5541351B2 (ja) 表示装置
JP2008249744A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009237426A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251546A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008233125A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009251545A (ja) 表示装置、表示装置の駆動方法および電子機器