JP2014183237A - インターポーザ及び発光モジュール - Google Patents

インターポーザ及び発光モジュール Download PDF

Info

Publication number
JP2014183237A
JP2014183237A JP2013057372A JP2013057372A JP2014183237A JP 2014183237 A JP2014183237 A JP 2014183237A JP 2013057372 A JP2013057372 A JP 2013057372A JP 2013057372 A JP2013057372 A JP 2013057372A JP 2014183237 A JP2014183237 A JP 2014183237A
Authority
JP
Japan
Prior art keywords
film
plating
interposer
substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013057372A
Other languages
English (en)
Inventor
Toshihiko Sato
利彦 佐藤
Yoshiharu Sanagawa
佳治 佐名川
Michihiko Ueda
充彦 植田
Takaaki Yoshihara
孝明 吉原
Shintaro Hayashi
真太郎 林
Takanori Akeda
孝典 明田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013057372A priority Critical patent/JP2014183237A/ja
Publication of JP2014183237A publication Critical patent/JP2014183237A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】反射膜の反射性能を低下させることなく低コストで金属膜を形成できるインターポーザを提供する。
【解決手段】ＬＥＤ１１０を搭載するためのインターポーザ１であって、基板１０と、基板１０の上方に形成された反射膜２０と、反射膜２０上におけるＬＥＤ１１０を搭載する箇所に形成された金属膜３０とを備え、反射膜２０は、ロジウムめっき膜である。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子を搭載するためのインターポーザ及び発光素子を備える発光モジュールに関する。
ＬＥＤ等の半導体発光素子は、高効率及び高寿命であるので、種々の機器の光源として広く利用されている。例えば、ＬＥＤは、ランプや照明装置等において照明用光源として用いられたり、液晶表示装置においてバックライト光源として用いられたりしている。
一般的に、ＬＥＤは、ＬＥＤモジュールとしてユニット化又はパッケージ化されて各種機器に内蔵されている。ＬＥＤモジュールは、例えば、基板と、基板の上に配置された１つ以上のＬＥＤとを備える。
この種のＬＥＤモジュールとして、例えば特許文献１には、Ｓｉベース基板と、貫通孔を有し、Ｓｉベース基板の上に接合固定されたＳｉリフレクタと、Ｓｉリフレクタの貫通孔内に実装されたＬＥＤとを備えるＬＥＤ光源が開示されている。
また、ＬＥＤを搭載する基板として、インターポーザ（配線中継基板）を用いるものもある。ＬＥＤが搭載されたインターポーザは、配線が形成された配線板に配置される。この場合、ＬＥＤは、インターポーザを介して配線板の配線と電気的に接続される。
特開２００６−８６１７６号公報
ＬＥＤモジュールでは、光の取り出し効率を向上させるために、基板上に反射膜を形成することがある。例えば、上記特許文献１には、ＬＥＤ下方のＳｉベース基板上に反射用のアルミニウム膜を形成することが記載されている。
一方、基板上にはＬＥＤとの接合部又は給電パッド部として金属膜が形成される。したがって、基板上にアルミニウム膜（反射膜）が形成されている場合には、アルミニウム膜上に金属膜を積層することになる。この場合、金属膜は、スパッタ法や蒸着法、又は、めっき法によって形成することができる。
しかしながら、スパッタ法や蒸着法によってアルミニウム膜上に金属膜を積層すると、高コストになるという問題がある。
一方、めっき法でアルミニウム膜上に金属膜を積層する場合には、前処理としてジンケート液に浸漬する処理（ジンケート処理）が必要になる。この場合、腐食を防止するためにアルミニウム膜上に保護膜を形成しなければならない。このため、コストが増加するだけではなくアルミニウム膜の反射膜としての反射性能が低下するという問題がある。
本発明は、このような課題を解決するためになされたものであり、反射膜の反射性能を低下させることなく低コストで金属膜を形成できるインターポーザ及び発光モジュールを提供することを目的とする。
上記目的を達成するために、本発明に係るインターポーザの一態様は、発光素子を搭載するためのインターポーザであって、基板と、前記基板の上方に形成された反射膜と、前記反射膜上における前記発光素子を搭載する箇所に形成された金属膜とを備え、前記反射膜は、ロジウムめっき膜であることを特徴とする。
また、本発明に係るインターポーザの一態様において、前記基板と前記ロジウムめっき膜との間には、１層以上のめっき膜からなるめっき層が形成されている、としてもよい。
また、本発明に係るインターポーザの一態様において、前記めっき層における最上層のめっき膜は、前記ロジウムめっき膜に接するニッケルめっき膜である、としてもよい。
また、本発明に係るインターポーザの一態様において、前記基板と前記めっき層との間には、前記めっき層と接するように、クロム及び銅からなるクロム銅膜が形成されている、としてもよい。
また、本発明に係るインターポーザの一態様において、前記金属膜は、金スズめっき膜である、としてもよい。
また、本発明に係るインターポーザの一態様において、前記金スズめっき膜と前記反射膜との間には、前記反射膜と接するように金めっき膜が形成されている、としてもよい。
また、本発明に係る発光モジュールの一態様は、上記いずれかに記載のインターポーザと、前記インターポーザを配置するための配線板と、前記インターポーザに搭載された発光素子とを備え、前記配線板は、絶縁性を有する樹脂に銅が埋め込み形成されて構成されており、前記インターポーザの前記基板は、前記銅とはんだ接合されており、前記発光素子は、前記インターポーザの前記金属膜と金スズ接合されていることを特徴とする。
また、本発明に係る発光モジュールの他の一態様は、基板と、前記基板の上方に形成された反射膜と、前記反射膜上に形成された金属膜と、前記金属膜の上に搭載された発光素子とを備え、前記反射膜は、ロジウムめっき膜であることを特徴とする。
また、本発明に係る発光モジュールの他の一態様において、前記基板と前記ロジウムめっき膜との間には、１層以上のめっきからなるめっき層が形成されている、としてもよい。
また、本発明に係る発光モジュールの他の一態様において、前記めっき層における最上層のめっき膜は、前記ロジウムめっき膜に接するニッケルめっき膜である、としてもよい。
また、本発明に係る発光モジュールの他の一態様において、前記基板と前記めっき層との間には、前記めっき層と接するようにクロム及び銅からなるクロム銅膜が形成されている、としてもよい。
また、本発明に係る発光モジュールの他の一態様において、前記金属膜は、金スズめっき膜である、としてもよい。
また、本発明に係る発光モジュールの他の一態様において、前記金スズめっき膜と前記反射膜との間には、前記反射膜と接するように金めっき膜が形成されている、としてもよい。
また、本発明に係る発光モジュールの他の一態様において、さらに、前記基板を実装するための配線板を備え、前記配線板は、絶縁性を有する樹脂に銅が埋め込み形成されて構成されており、前記基板は、前記銅とはんだ接合されており、前記発光素子は、前記金属膜と金スズ接合されている、としてもよい。
本発明によれば、反射膜の上に金属膜を形成する場合であっても、反射膜にジンケート処理を行うこと必要がないので、反射膜に保護膜を形成する必要がなくなる。これにより、低コスト化を実現できるとともに反射膜の反射性能の低下を抑制できる。
本発明の実施の形態１に係るインターポーザの断面図である。 本発明の実施の形態１に係るＬＥＤモジュールの一例を示す断面図である。 本発明の実施の形態１の変形例に係るインターポーザの断面図である。 本発明の実施の形態２に係るＬＥＤモジュールの断面図である。 本発明の実施の形態２の変形例に係るＬＥＤモジュールの断面図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
（実施の形態１）
まず、本発明の実施の形態１に係るインターポーザ１について、図１を用いて説明する。図１は、本発明の実施の形態１に係るインターポーザの断面図である。
図１に示すように、本実施の形態に係るインターポーザ１は、ＬＥＤ１１０を搭載するための中継基板であって、配線板（不図示）等に配置される。
インターポーザ１は、基板（ベース基板）１０と、基板１０の上方に形成された反射膜２０と、反射膜２０上に形成された金属膜３０とを備える。また、インターポーザ１は、さらに、基板１０と反射膜２０との間に形成されためっき層４０を備える。
反射膜２０は、高い耐食性及び高い反射性を有するロジウム（Ｒｄ）によって構成されたロジウムめっき膜であり、めっき層４０の上に形成される。反射膜２０は、金属膜３０を除いてインターポーザ１の最表面に形成されている。反射膜２０を形成することによって、ＬＥＤ１１０からの光を反射させることができる。また、ロジウムめっき膜は、アルミニウム膜と同程度の反射率を確保することができ。
基板１０には、インターポーザ１が配置される配線板の配線とＬＥＤ１１０とを電気的に導通させるための配線（中継配線）が形成される。また、基板１０は、ＬＥＤ１１０で発生する熱を放熱するための放熱部材としても機能する。
基板１０としては、シリコン基板、又は、アルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）等からなるセラミック基板等を用いることができる。本実施の形態では、基板１０として、シリコン基板を用いている。したがって、本実施の形態におけるインターポーザ１は、シリコンインターポーザである。
基板１０の上には、絶縁膜１１が形成されている。絶縁膜１１としては、例えば二酸化シリコン膜（ＳｉＯ２膜）等を用いることができる。なお、基板１０としてセラミック基板等の絶縁基板を用いる場合には、絶縁膜１１は形成しなくてもよい。
絶縁膜１１の上には、下地金属膜１２が形成されている。下地金属膜１２は、めっき層４０と接するようにして、絶縁膜１１（又は基板１０）とめっき層４０との間に形成される。
本実施の形態における下地金属膜１２は、Ｃｒ（クロム）及びＣｕ（銅）からなるクロム銅膜である。より具体的には、下地金属膜１２は、スパッタリングによって成膜されたＣｒ−Ｃｕスパッタ膜である。クロム銅膜は配線として利用することができ、また、クロム銅膜の上にはめっき層４０を容易に形成することができる。したがって、クロム銅膜は下地金属膜１２として好適である。なお、下地金属膜１２は、スパッタ膜に限らず、蒸着によって形成された蒸着膜であってもよい。
下地金属膜１２の上にはめっき層４０が形成されている。めっき層４０は、１層以上のめっき膜によって構成される。本実施の形態におけるめっき層４０は、第１めっき膜４１と第２めっき膜４２との２層構造である。
第１めっき膜４１は、例えば膜厚１．０μｍのＣｕめっき膜であり、下地金属膜１２の上に形成される。Ｃｕめっき膜は低抵抗であるので、Ｃｒ−Ｃｕスパッタ膜（下地金属膜１２）とともに配線として利用することができる。第１めっき膜４１としてＣｕめっき膜を形成することによって、めっき層４０として高い導電性を確保することができるので、低抵抗配線を実現することができる。
また、第２めっき膜４２は、例えば膜厚３．０μｍのＮｉ（ニッケル）めっき膜であり、第１めっき膜４１の上に形成される。本実施の形態において、第２めっき膜４２は、反射膜２０の下地層となる。つまり、第２めっき膜４２は、めっき層４０の最上層に位置し、反射膜２０と接するように形成される。このように、Ｎｉめっき膜を形成することによって、Ｎｉめっき膜が下地層となって当該Ｎｉめっき膜の上にロジウムめっき膜（反射膜２０）を容易に形成することができる。また、Ｎｉめっき膜は低コストで形成することができる。したがって、Ｎｉめっき膜は、ロジウムめっき膜を形成する下地層として好適である。なお、第２めっき膜４２として、Ｎｉめっき膜に代えて金めっき膜又は銀めっき膜を用いることもできるが、Ｎｉめっき膜よりも高コストになる。
反射膜２０上におけるＬＥＤ１１０を搭載する箇所には、金属膜３０が形成されている。つまり、金属膜３０の上にはＬＥＤ１１０が実装される。金属膜３０は、ＬＥＤ１１０を接合するための接合層であり、例えばはんだを用いることができる。本実施の形態における金属膜３０は、ＡｕＳｎ（金スズ）を含むＡｕＳｎはんだ（金スズはんだ）であり、例えば、Ａｕ−Ｓｎめっき膜（金スズめっき膜）である。なお、Ａｕ−Ｓｎはんだは、めっき法以外に、スパッタ法や蒸着法によっても形成することができる。
このように金属膜３０としてＡｕＳｎを含む金属膜を用いることにより、ＡｕＳｎの共晶結合によってインターポーザ１の実装電極（下地金属膜１２、めっき層４０及び反射膜２０）にＬＥＤ１１０を接合（ＡｕＳｎ接合）することができる。また、ＡｕＳｎは熱伝導率が高いので、ＬＥＤ１１０で発生する熱を効率良く基板１０へと伝導させることができる。
なお、図１に示すように、下地金属膜１２、めっき層４０及び反射膜２０の導電性積層膜は、所定の形状に分離される。これにより、導電性積層膜を、配線（中継配線）又は実装電極等の所定の機能を有する導電部として用いることができる。例えば、ＬＥＤ１１０の下方に位置する一対の導電性積層膜は、ＬＥＤ１１０を基板１０に実装するための実装電極（電極パッド）となる。
このように構成されるインターポーザ１にＬＥＤ１１０を搭載することによって、図２に示されるＬＥＤモジュール（発光モジュール）１００を得ることができる。図２は、本実施の形態に係るＬＥＤモジュールの一例を示す断面図であり、上記インターポーザ１にＬＥＤ１１０を搭載した状態を示している。
インターポーザ１に搭載するＬＥＤ１１０は、発光素子の一例であって、所定の電力により発光する。本実施の形態において、ＬＥＤ１１０は、直流電力が通電されることによって単色の可視光を発するベアチップ（ＬＥＤチップ）である。ＬＥＤ１１０としては、青色光を発する青色ＬＥＤチップ、赤色光を発する赤色ＬＥＤチップ又は緑色光を発する緑色ＬＥＤチップの可視域波長帯の光を発するＬＥＤチップだけではなく、紫外線発光のＬＥＤチップを用いることもできる。
ＬＥＤ１１０（ＬＥＤチップ）は、例えば、基板上に積層された複数の窒化物半導体層と当該窒化物半導体層の上面に形成された素子電極１１１とを備える。素子電極１１１は、ｐ側電極１１１ａとｎ側電極１１１ｂとからなる。
ＬＥＤ１１０は、フリップチップ実装によってインターポーザ１に実装される。つまり、ＬＥＤ１１０は、素子電極１１１が基板１０に向くようにして配置される。ＬＥＤ１１０の素子電極１１１と、下地金属膜１２、めっき層４０及び反射膜２０の導電性積層膜とは、ＡｕＳｎを含む金属膜３０によってＡｕＳｎ接合されている。
なお、素子電極１１１と金属膜３０との間にＡｕ層（金層）を形成してもよい。Ａｕ層を設けることによって、金属膜３０と素子電極１１１との接合性を向上させることができる。Ａｕ層は、例えば、めっき法によって形成することができる。また、ＬＥＤ１１０には、素子電極１１１が形成されていなくても構わない。この場合、ＬＥＤ１１０におけるｐ型半導体層及びｎ型半導体層に金属膜３０（又はＡｕ層）を接続すればよい。
また、本実施の形態では、インターポーザ１に搭載するＬＥＤ１１０の個数は１個としたが、複数のＬＥＤ１１０をインターポーザ１に搭載してもよい。
また、図示しないが、ＬＥＤ１１０を覆うように封止部材を形成してもよい。封止部材は、例えば、透明樹脂又は蛍光体含有樹脂である。蛍光体含有樹脂を用いる場合、ＬＥＤモジュール１００から白色光を放出させるために、例えば、ＬＥＤ１１０として青色ＬＥＤチップを用い、かつ、封止部材として、ＹＡＧ（イットリウム・アルミニウム・ガーネット）系の黄色蛍光体粒子が含有された透光性シリコーン樹脂を用いることができる。これにより、青色ＬＥＤチップが発した青色光の一部は封止部材に含まれる黄色蛍光体粒子によって黄色光に波長変換され、黄色蛍光体粒子に吸収されなかった青色光と黄色蛍光体粒子によって波長変換された黄色光とが混ざって白色光となって封止部材から放出される。なお、青色ＬＥＤチップとしては、例えばＩｎＧａＮ系の材料によって構成された、中心波長が４４０ｎｍ〜４７０ｎｍの窒化ガリウム系の半導体発光素子を用いることができる。
このように構成されるＬＥＤモジュール１００は、配線が形成された配線板等に実装される。これにより、ＬＥＤ１１０は、インターポーザ１を介して配線板の配線と電気的に接続され、配線板からの給電によって発光する。
なお、インターポーザ１にける各めっき膜は、一般的なめっき法によって形成することができる。
以上、本実施の形態に係るインターポーザ１及びＬＥＤモジュール１００によれば、反射膜２０として、耐食性の高いロジウムを用いたロジウムめっき膜が形成されている。これにより、反射膜２０の上に金属膜を形成する場合であっても、反射膜２０に保護膜を形成する必要がない。
特に、反射膜２０の上にＡｕＳｎめっき膜等のめっき膜を形成する場合には、めっき膜を形成する前の前処理としてジンケート処理をする必要があるが、反射膜２０として耐食性の高いロジウムを用いたロジウムめっき膜を用いることによって、ジンケート処理が不要となり、ジンケート処理のための保護膜を反射膜２０に形成する必要がなくなる。
このように、本実施の形態では、保護膜を形成することなく反射膜２０上に金属膜を形成することができるので、保護膜を形成することによるコストの増加と反射膜２０の反射性能の低下とを抑制できる。したがって、光取り出し効率の高いインターポーザ及びＬＥＤモジュールを低コストで作製することができる。
（実施の形態１の変形例）
次に、本発明の実施の形態１の変形例に係るインターポーザ２について、図３を用いて説明する。図３は、本発明の実施の形態１の変形例に係るインターポーザの断面図である。
図３に示すように、本変形例におけるインターポーザ２は、上記実施の形態１におけるインターポーザ１において、反射膜２０と金属膜３０との間に、さらに金属層５０を形成した構成となっている。また、金属層５０は、反射膜２０と接するようにして反射膜２０の上に形成されている。
本変形例では、金属膜３０をＡｕ−Ｓｎめっき膜（金スズめっき膜）とし、金属層５０をＡｕめっき膜（金めっき膜）としている。つまり、反射膜（ロジウムめっき膜）２０の上にＡｕめっき膜を形成し、当該Ａｕめっき膜の上にＡｕ−Ｓｎめっき膜を形成している。
以上、本変形例に係るインターポーザ２によれば、実施の形態１と同様に、反射膜２０として、耐食性の高いロジウムを用いたロジウムめっき膜が形成されている。これにより、保護膜を形成することなく反射膜２０上に金属膜を形成することができるので、保護膜によるコストの増加と反射膜２０の反射性能の低下とを抑制できる。
さらに、本変形例では、反射膜（ロジウムめっき膜）２０の上にＡｕめっき膜を形成し、当該Ａｕめっき膜の上にＡｕ−Ｓｎめっき膜を形成している。これにより、ＬＥＤ１１０の接合時にＡｕ−Ｓｎめっき膜が濡れやすくなるので、ＬＥＤ１１０を容易にＡｕＳｎ接合することができる。
なお、本変形例でも、上記実施の形態１と同様にしてインターポーザ２にＬＥＤを搭載することによって、ＬＥＤモジュール（発光モジュール）を得ることができる。
（実施の形態２）
次に、本発明の実施の形態２に係るＬＥＤモジュール（発光モジュール）２００について、図４を用いて説明する。図４は、本発明の実施の形態２に係るＬＥＤモジュールの断面図である。
図４に示すように、本実施の形態におけるＬＥＤモジュール２００は、上記実施の形態１におけるインターポーザ１にＬＥＤ１１０を搭載するとともに、インターポーザ１を実装基板２１０に配置した構成となっている。
実装基板２１０は、絶縁性を有する樹脂に銅が埋め込み形成された基板である。後述するように、本実施の形態における実装基板２１０は、搭載する電子部品との電気的な導通を行う配線基板（配線板）として機能するだけではなく、搭載する電子部品の熱引きを促す放熱基板（ヒートシンク）として機能する。なお、本実施の形態において、実装基板２１０は矩形基板であるが、円形又は多角形等の矩形以外の形状の基板を用いてもよい。
また、実装基板２１０は、樹脂材料からなるベース樹脂部２１１と、銅材料からなる薄板状の銅板部２１２とによって構成されている。
ベース樹脂部２１１は、銅板部２１２を収容するように成形されており、実装基板２１０の底部を構成する平板状の基部２１１ａと、基部２１１ａから実装基板２１０の主面垂直方向に突出するように設けられた環状の壁部２１１ｂとによって構成されている。壁部２１１ｂは、銅板部２１２が形成された領域（銅形成領域）を囲むように設けられている。本実施の形態における壁部２１１ｂは、平面視したときに、矩形環状（額縁状）に設けられている。
銅板部２１２は、銅表面が露出するようにしてベース樹脂部２１１に埋め込まれており、本実施の形態では、第１銅板部（第１の銅）２１２ａと第２銅板部（第２の銅）２１２ｂとの複数にパターン形成されている。つまり、第１銅板部２１２ａと第２銅板部２１２ｂとは、同一の銅板をパターニングすることによって形成することができる。
インターポーザ１は、第１銅板部２１２ａの上に配置されて、第１銅板部２１２ａとはんだ接合されている。第１銅板部２１２ａは、主にヒートシンク（放熱部材）として機能するので、一定以上の厚みとすることが好ましい。本実施の形態では、第１銅板部２１２ａの厚みは、２００μｍとしている。
本実施の形態において、第１銅板部２１２ａは電気的に浮いた状態であり、第１銅板部２１２ａにはＬＥＤ１１０を発光させるための電流が流れない。つまり、第１銅板部２１２ａは、少なくともＬＥＤ１１０の素子電極１１１（ｐ側電極１１１ａ、ｎ側電極１１１ｂ）の電位に対して電気的に浮いている。
このように、熱伝導率の高い金属材料であるはんだを用いて第１銅板部２１２ａとインターポーザ１（基板１０）とをはんだ接合することにより、樹脂接着材を用いて第１銅板部２１２ａとインターポーザ１（基板１０）とを接合する場合と比べて、第１銅板部２１２ａとインターポーザ１（基板１０）との間の熱抵抗を小さくすることができる。したがって、実装基板２１０とインターポーザ１（基板１０）との間の熱伝達効率を向上させることができる。
第２銅板部２１２ｂは第１銅板部２１２ａと分離して形成されている。つまり、第２銅板部２１２ｂと第１銅板部２１２ａとは電気的にも物理的にも接続されておらず、第２銅板部２１２ｂと第１銅板部２１２ａとの間には隙間が設けられている。
本実施の形態における第２銅板部２１２ｂは、ＬＥＤ１１０を発光させるための電流が流れる銅配線として機能し、高電位側の銅配線と低電位側の銅配線との２つの銅配線としてパターニングされている。後述するように、本実施の形態では、実装基板２１０の表面を覆うようにレジスト２１３が形成されており、第１銅板部２１２ａと第２銅板部２１２ｂとの間の隙間にはレジスト２１３が埋め込まれている。
なお、第２銅板部２１２ｂは、第１銅板部２１２ａと同じ銅板を用いて形成されるので、第２銅板部２１２ｂの板厚は、第１銅板部２１２ａの板厚と同じである。
第２銅板部２１２ｂには、インターポーザ１の反射膜２０とはワイヤ２２０によってワイヤボンディングされている。ワイヤ２２０は、例えばアルミニウム（Ａｌ）からなる金属線（Ａｌワイヤ）である。
本実施の形態において、実装基板２１０は、レジスト２１３で覆われている。レジスト２１３は、反射性及び絶縁性を有する樹脂材料によって構成された絶縁膜であり、例えば高反射率の白色レジストを用いることができる。
実装基板２１０の表面をレジスト２１３で覆うことによって、実装基板２１０に当たる光を反射させることができる。これにより、ＬＥＤモジュール２００の光取り出し効率を向上させることができる。
さらに、銅板部２１２の表面をレジスト２１３で被覆することによって、銅板部２１２の表面酸化を抑制することができる。また、配線として機能する第２銅板部２１２ｂが絶縁性のレジスト２１３で被覆されるので、実装基板２１０の絶縁性（耐圧）も向上させることができる。
インターポーザ１の基板１０と実装基板２１０とははんだ接合されており、基板１０と実装基板２１０との間にははんだ層６０が形成されている。本実施の形態では、基板１０は、実装基板２１０における第１銅板部２１２ａとはんだ接合されており、はんだ層６０は実装基板２１０と第１銅板部２１２ａとの間には形成されている。
はんだ層６０のはんだ材料としては、例えばＳｎ−Ａｇ系はんだを用いることができる。なお、はんだ層６０のはんだ材料としては、Ｓｎ系又はＩｎ系等の一般的な電子部品の接合に用いられる汎用のはんだ材料を用いてもよい。
また、本実施の形態では、基板１０の下面にはパッド部材（パッド電極）７０が形成されている。基板１０は、この下面に形成されたパッド部材７０がはんだ接合されることによって実装基板２１０に固定されている。つまり、はんだ層６０はパッド部材７０と実装基板２１０（第１銅板部２１２ａ）との間に形成されている。
パッド部材７０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、チタン（Ｔｉ）、白金（Ｐｔ）及び銅（Ｃｕ）の中から選ばれる少なくとも１種類の金属材料又は当該金属材料を含む合金層によって構成された単層又は複数層である。
以上、本実施の形態に係るＬＥＤモジュール２００によれば、ＬＥＤ１１０とインターポーザ１が高熱伝導率のＡｕＳｎ（金属膜３０）によって接合されるとともに、インターポーザ１と実装基板２１０の第１銅板部２１２ａとが高熱伝導率のはんだ（はんだ層６０）で接合されている。
これにより、ＬＥＤ１１０で発生した熱を、インターポーザ１を介して効率良く実装基板２１０に伝導させて、板状の第１銅板部２１２ａで二次元的に拡散させることができる。この結果、ＬＥＤ１１０の熱引きを効率良く行うことができるので、ＬＥＤ１１０の温度上昇を抑制することができる。
以上、本実施の形態に係るＬＥＤモジュール２００によれば、高い放熱性を得ることができる。また、上記実施の形態１と同様に、反射膜２０として、耐食性の高いロジウムを用いたロジウムめっき膜が形成されているので、保護膜を形成することなく反射膜２０上に金属膜を形成することができ、保護膜によるコストの増加と反射膜２０の反射性能の低下とを抑制できる。
したがって、本実施の形態では、光取り出し効率が高く、優れた放熱性を有するＬＥＤモジュールを低コストで作製することができる。
（実施の形態２の変形例）
次に、本発明の実施の形態２の変形例に係るＬＥＤモジュール３００について、図５を用いて説明する。図５は、本発明の実施の形態２の変形例に係るＬＥＤモジュールの断面図である。
図５に示すように、本変形例におけるＬＥＤモジュール３００は、上記実施の形態２におけるＬＥＤモジュール２００において、反射膜２０と金属膜３０との間に、さらに金属層５０を形成した構成となっている。金属層５０は、反射膜２０と接するようにして反射膜２０の上に形成されている。言い換えると、本変形例では、図３に示す実施の形態１の変形例におけるインターポーザ２を用いている。
本変形例では、実施の形態１の変形例と同様に、金属膜３０をＡｕ−Ｓｎめっき膜（金スズめっき膜）とし、金属層５０をＡｕめっき膜（金めっき膜）としており、反射膜（ロジウムめっき膜）２０の上にＡｕめっき膜を形成し、当該Ａｕめっき膜の上にＡｕ−Ｓｎめっき膜を形成している。
以上、本変形例に係るＬＥＤモジュール３００によれば、実施の形態２と同様に、光取り出し効率が高く、優れた放熱性を有するＬＥＤモジュールを低コストで作製することができる。
さらに、本変形例では、反射膜（ロジウムめっき膜）２０の上にＡｕめっき膜を形成し、当該Ａｕめっき膜の上にＡｕ−Ｓｎめっき膜を形成している。これにより、ＬＥＤ１１０の接合時にＡｕ−Ｓｎめっき膜が濡れやすくなるので、ＬＥＤ１１０を容易にＡｕＳｎ接合することができる。
（その他変形例）
以上、本発明に係るインターポーザ及び発光モジュールについて、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。
例えば、上記の実施の形態では、発光素子としてＬＥＤを例示したが、発光素子としては、半導体レーザ等の半導体発光素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）又は無機ＥＬ等のＥＬ素子等、その他の固体発光素子を用いてもよい。
その他に、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
１、２ インターポーザ
１０ 基板
１１ 絶縁膜
１２ 下地金属膜
２０ 反射膜
３０ 金属膜
４０ めっき層
４１ 第１めっき膜
４２ 第２めっき膜
５０ 金属層
６０ はんだ層
７０ パッド部材
１００、２００、３００ ＬＥＤモジュール（発光モジュール）
１１０ ＬＥＤ（発光素子）
１１１ 素子電極
１１１ａ ｐ側電極
１１１ｂ ｎ側電極
２１０ 実装基板
２１１ ベース樹脂部
２１１ａ 基部
２１１ｂ 壁部
２１２ 銅板部
２１２ａ 第１銅板部
２１２ｂ 第２銅板部
２１３ レジスト
２２０ ワイヤ

Claims (14)

  1. 発光素子を搭載するためのインターポーザであって、
    基板と、
    前記基板の上方に形成された反射膜と、
    前記反射膜上における前記発光素子を搭載する箇所に形成された金属膜とを備え、
    前記反射膜は、ロジウムめっき膜である
    インターポーザ。
  2. 前記基板と前記ロジウムめっき膜との間には、１層以上のめっき膜からなるめっき層が形成されている
    請求項１に記載のインターポーザ。
  3. 前記めっき層における最上層のめっき膜は、前記ロジウムめっき膜に接するニッケルめっき膜である
    請求項２に記載のインターポーザ。
  4. 前記基板と前記めっき層との間には、前記めっき層と接するように、クロム及び銅からなるクロム銅膜が形成されている
    請求項２又は３に記載のインターポーザ。
  5. 前記金属膜は、金スズめっき膜である
    請求項１〜４のいずれか１項に記載のインターポーザ。
  6. 前記金スズめっき膜と前記反射膜との間には、前記反射膜と接するように金めっき膜が形成されている
    請求項５に記載のインターポーザ。
  7. 請求項１〜６のいずれか１項に記載のインターポーザと、
    前記インターポーザを配置するための配線板と、
    前記インターポーザに搭載された発光素子とを備え、
    前記配線板は、絶縁性を有する樹脂に銅が埋め込み形成されて構成されており、
    前記インターポーザの前記基板は、前記銅とはんだ接合されており、
    前記発光素子は、前記インターポーザの前記金属膜と金スズ接合されている
    発光モジュール。
  8. 基板と、
    前記基板の上方に形成された反射膜と、
    前記反射膜上に形成された金属膜と、
    前記金属膜の上に搭載された発光素子とを備え、
    前記反射膜は、ロジウムめっき膜である
    発光モジュール。
  9. 前記基板と前記ロジウムめっき膜との間には、１層以上のめっきからなるめっき層が形成されている
    請求項８に記載の発光モジュール。
  10. 前記めっき層における最上層のめっき膜は、前記ロジウムめっき膜に接するニッケルめっき膜である
    請求項９に記載の発光モジュール。
  11. 前記基板と前記めっき層との間には、前記めっき層と接するようにクロム及び銅からなるクロム銅膜が形成されている
    請求項９又は１０に記載の発光モジュール。
  12. 前記金属膜は、金スズめっき膜である
    請求項８〜１１のいずれか１項に記載の発光モジュール。
  13. 前記金スズめっき膜と前記反射膜との間には、前記反射膜と接するように金めっき膜が形成されている
    請求項１２に記載の発光モジュール。
  14. さらに、前記基板を実装するための配線板を備え、
    前記配線板は、絶縁性を有する樹脂に銅が埋め込み形成されて構成されており、
    前記基板は、前記銅とはんだ接合されており、
    前記発光素子は、前記金属膜と金スズ接合されている
    請求項８〜１３のいずれか１項に記載の発光モジュール。
JP2013057372A 2013-03-19 2013-03-19 インターポーザ及び発光モジュール Pending JP2014183237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013057372A JP2014183237A (ja) 2013-03-19 2013-03-19 インターポーザ及び発光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013057372A JP2014183237A (ja) 2013-03-19 2013-03-19 インターポーザ及び発光モジュール

Publications (1)

Publication Number Publication Date
JP2014183237A true JP2014183237A (ja) 2014-09-29

Family

ID=51701644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013057372A Pending JP2014183237A (ja) 2013-03-19 2013-03-19 インターポーザ及び発光モジュール

Country Status (1)

Country Link
JP (1) JP2014183237A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062820B2 (en) 2015-05-15 2018-08-28 Panasonic Intellectual Property Management Co., Ltd. Interposer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062820B2 (en) 2015-05-15 2018-08-28 Panasonic Intellectual Property Management Co., Ltd. Interposer

Similar Documents

Publication Publication Date Title
JP4780203B2 (ja) 半導体発光装置
JP5273486B2 (ja) 照明装置
JP5842813B2 (ja) 発光装置および発光装置の製造方法
JP6090680B2 (ja) 発光モジュール
JP2008071955A (ja) 発光装置
JP2010263242A (ja) 照明装置
JP2008244165A (ja) 照明装置
JP2008085302A (ja) 照明装置
JP2008078401A (ja) 照明装置
KR20100026759A (ko) 발광 소자 패키지
JP2015050303A (ja) 発光装置
JP2014225600A (ja) Ｌｅｄモジュール
JP6520663B2 (ja) 素子載置用基板及び発光装置
JP2009289810A (ja) 照明装置
JP2008251664A (ja) 照明装置
JP2015115432A (ja) 半導体装置
JP6638748B2 (ja) 発光素子及び発光装置
JP6642552B2 (ja) 発光装置
JP2007027539A (ja) 半導体発光素子およびこれを用いた照明装置
JPWO2012057163A1 (ja) 発光装置及び照明装置
JP2007317956A (ja) 発光装置
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
TWI470836B (zh) 發光二極體封裝結構
JP2014183237A (ja) インターポーザ及び発光モジュール
JP5030009B2 (ja) 発光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312