JP2014178293A

JP2014178293A - マイクロプローブおよびマイクロプローブの製造方法

Info

Publication number: JP2014178293A
Application number: JP2013054240A
Authority: JP
Inventors: Nagayoshi Ri; 永芳李; Yasushi Tomizawa; 泰冨澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-03-15
Filing date: 2013-03-15
Publication date: 2014-09-25
Anticipated expiration: 2033-03-15
Also published as: US20140283230A1; JP5787923B2; US8988065B2

Abstract

【課題】プローブ先端の電気的な接触スポットの広がりを抑制することで電気的特性の長期安定化を実現する。
【解決手段】実施形態に係るマイクロプローブは、表面に第１電極を有する土台と、前記土台により支持され、第２電極および第３電極を有するレバーと、を具備する。前記第２電極は、前記第１電極と前記第３電極との間に接続される。前記第３電極は、前記第２電極から前記レバーの主面内の第１方向に突出するように形成される。前記主面内で前記第１方向に直交する第２方向における前記第３電極の幅は、前記主面に直交する第３方向に前記第３電極を用いて走査を行う際の電気的接触領域の幅を規定する。
【選択図】図１

Description

本発明の実施形態は、マイクロプローブおよびマイクロプローブの製造方法に関する。

プローブ型ストレージおよびプローブリソグラフィなどに使用するプローブデバイスにあっては、その電気的特性の長期安定化を図ることが必要である。何度も繰り返してプローブを記録媒体等の対象物に直に接触させる場合、プローブの先端が摩耗する。これによりプローブデバイスの電気的な接触が不安定になり、電気的特性の悪化を招く可能性がある。

米国特許第７，２８１，４１９号明細書米国特許第７，４４７，１４０号明細書

プローブ先端の電気的な接触スポットの広がりを抑制することで電気的特性の長期安定化を実現する。

実施形態に係るマイクロプローブは、表面に第１電極を有する土台と、前記土台により支持され、第２電極および第３電極を有するレバーと、を具備する。前記第２電極は、前記第１電極と前記第３電極との間に接続される。前記第３電極は、前記第２電極から前記レバーの主面内の第１方向に突出するように形成される。前記主面内で前記第１方向に直交する第２方向における前記第３電極の幅は、前記主面に直交する第３方向に前記第３電極を用いて走査を行う際の電気的接触領域の幅を規定する。

第１実施形態に係るプローブ型ＭＥＭＳメモリを示す斜視図図１のプローブ型ＭＥＭＳメモリが備えるマイクロプローブの拡大図マイクロプローブの側面図マイクロプローブの上面図電気的接触スポットの広がりの抑制について説明するための図第１実施形態に係るマイクロプローブの製造工程の一例を示す図第１実施形態に係るマイクロプローブの製造工程の一例を示す図第１実施形態に係るマイクロプローブの製造工程の一例を示す図第２実施形態に係るプローブ型ＭＥＭＳメモリを示す斜視図第２実施形態に係るマイクロプローブの製造工程の一例を示す図第２実施形態に係るマイクロプローブの製造工程の一例を示す図第２実施形態に係るマイクロプローブの製造工程の一例を示す図第２実施形態に係るマイクロプローブの製造工程の一例を示す図第３実施形態の一例に係るプローブ型ＭＥＭＳメモリを示す斜視図第３実施形態に係るマイクロプローブの製造工程の一部を示す図第３実施形態の別の例に係るプローブ型ＭＥＭＳメモリを示す斜視図第３実施形態に係るマイクロプローブの製造工程の一部を示す図第４実施形態に係るプローブリソグラフィ装置を示す斜視図第４実施形態に係るプローブリソグラフィ装置の拡大図第４実施形態に係るプローブリソグラフィの描画原理を示す図

以下、実施の形態について、図面を参照して説明する。

（第１実施形態）
第１実施形態は、プローブ型ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）メモリに関する。プローブ型ＭＥＭＳメモリは、走査型プローブ顕微鏡（ＳＰＭ：ＳｃａｎｎｉｎｇＰｒｏｂｅＭｉｃｒｏｓｃｏｐｅ）の原理を利用したものであり、マイクロプローブ先端の記録再生用電極と記録媒体との間の様々な相互作用を利用して情報の書き込み、読み出し、消去を行う記録装置である。

図１に示すように、第１実施形態に係るプローブ型ＭＥＭＳメモリは、基板１に複数のマイクロプローブ２ａ，２ｂ，．．．がアレイ状に配置されたマルチプローブである。図２に、マイクロプローブ２ａおよび２ｂの付近を拡大して示す。これらを含む複数のマイクロプローブは、基板１の表面の所定点を原点として２つの方向Ｄ２および方向Ｄ３に配列されており、各マイクロプローブにあっては、図２のように主面Ｓ１、主面Ｓ２、主面Ｓ３を定義した場合、主面Ｓ１において方向Ｄ１に突出するようにプローブ先端の電極が形成される。情報の書き込み、読み出し、消去を行う際には、基板１を方向Ｄ１に駆動することにより、プローブ先端の電極を記録媒体（不図示）に接触させる。

図３および図４は、マイクロプローブ２ａの側面図および上面図である。マイクロプローブ２ａは、土台２０と、方向Ｄ２に伸びるようにその基端部分が土台２０に接続されたレバー２１とを有する。土台２０（または土台２０の少なくとも表面）は、基板１の外部との電気的接続を図るための第１電極である。レバー２１の主面Ｓ１には、方向Ｄ２に沿って第２電極２２が形成されるとともに、方向Ｄ１に突出する第３電極２３が形成される。第２電極２２は、第１電極２０と第３電極２３とを電気的に接続する。第２電極２２は、第１電極２０と第３電極２３を電気的に接続するためにレバー２１の内部に貫通配線を設ける構成に代わるものであり、製造コストの削減および製造期間の短縮に寄与する。

ここではマイクロプローブ２ａを例に挙げたが、他のマイクロプローブも同様の構成としてもよい。

第３電極２３は、方向Ｄ２の幅をＴとし、かつ方向Ｄ１の断面を均一とした細い電極であって、この部分をプローブ先端の電極として記録媒体（不図示）に接触させる。第３電極２３を細い電極としたことにより、プローブ先端の電気的な接触スポットの広がりを抑制することができる。この点について図５を参照して説明する。

図５（ａ）は、例えば主面Ｓ１の全面に電極２３’が形成されたマイクロプローブ２ａ’を示しており、図５（ｂ）は、上述したように第３電極２３が形成された本実施形態に係るマイクロプローブ２ａを示している。

図５（ａ）のマイクロプローブ２ａ’にあっては、記録媒体Ｍに対して走査方向ＳＤ２に摺動した場合には接触範囲はＰ１となるが、摩耗が進行すると、走査方向ＳＤ２に摺動した場合には接触範囲がＰ２となって電気的な接触スポットが広がってしまう。

これに対し、図５（ｂ）の本実施形態のマイクロプローブ２ａにあっては、主面Ｓ１において第３電極２３が細く形成されていることから、摩耗が進行したとしても、記録媒体Ｍに対して走査方向ＳＤ２に摺動した場合の接触範囲Ｐ３と、走査方向ＳＤ２に摺動した場合の接触範囲Ｐ４は同図から明らかなように同程度の細さが維持され、摩耗に起因する電気的な接触スポットの広がりが抑制されている。したがって、マイクロプローブの電気特性の長期安定化を実現することができる。

なお、第３電極２３の素材をレバー２１の素材よりも硬いものとすれば、第３電極２３よりもレバー２１が先に摩耗する。すなわち、第３電極２３の摩耗量とレバー２１の摩耗量に差が生じて後者の摩耗が先に進行し、第３電極２３がレバー２１より突出することになるから、摩耗に起因してプローブ先端の電気的な接続が失われることを防止することができる。

図６Ａ乃至図６Ｃは、第１実施形態に係るマイクロプローブの製造工程の一例を示している。

（プロセス１）
まず、シリコン基板３０に犠牲層３１を成膜し、リソグラフィおよび反応性イオン・エッチング（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ、以下「ＲＩＥ」という）工程により、プローブの土台となる凹形状３２を形成する（図６Ａ（ａ））。犠牲層３１の材料として、例えばシリコン酸化物（ＳｉＯ_２等）、シリコン、ポリマー等を用いることができる。

（プロセス２）
犠牲層３１上に、プローブ土台の母体３２を成膜する（図６Ａ（ｂ））。母体３２の材料として、例えばタングステン、アルミニウム等を用いることができる。

（プロセス３）
ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）等により、犠牲層３１が露出するまで母体３２を研磨する。これにより、プローブの土台３３が形成される（図６Ａ（ｃ））。プローブの土台３３は、上述した第１電極２０に相当する。

（プロセス４）
プローブのレバーの母体３５を成膜し、リソグラフィ工程により、レバーを形成するためのレジスト３６を形成する（図６Ａ（ｄ））。レバーの母体３５として、例えばシリコン、窒化シリコン、シリコン酸化物（ＳｉＯ_２）等を用いることができる。

（プロセス５）
ＲＩＥ工程においてレジスト３６で保護されていない母体３５の部分を除去することにより、プローブのレバー３７を形成する（図６Ａ（ｅ））。

（プロセス６）
レバー３７の形成に用いたレジスト３６を除去する（図６Ａ（ｆ））。

（プロセス７）
金属薄膜３８を成膜する。この金属薄膜３８はプローブの側壁電極となるものであって、上述した第２電極および第３電極に相当する。金属薄膜３８の材料としては、タングステン、ルテニウム、白金、モリブデン、チタン、金、ロジウム等を用いることができる（図６Ｂ（ａ））。

（プロセス８）
上面（主面Ｓ３）のＲＩＥ工程により金属薄膜３８の一部を除去する。これにより、レバー３７および土台３３の上面がそれぞれ露出する（図６Ｂ（ｂ））。

（プロセス９）
リソグラフィ工程により、プローブ先端部分（３７，３８）を除く上面全体をレジスト３９で保護する（図６Ｂ（ｃ））。

（プロセス１０）
この状態で上部全面を覆うようにマスク４０を成膜する。マスク４０の材料としては、ＳｉＯ_２、アルミニウム等を用いることができる（図６Ｂ（ｄ））。

（プロセス１１）
ＲＩＥ工程によりマスク４０の一部を除去する。これにより、レジスト３９およびレバー３７の上面がそれぞれ露出する（図６Ｂ（ｅ））。

（プロセス１２）
レジスト３９によって覆われておらず突出するように露出したプローブの先端部分、すなわち、レバー３７の一部（その側面はマスク４０が成膜されている）をＲＩＥ工程により除去する（図６Ｂ（ｆ））。

（プロセス１３）
レジスト３９を除去したのち、ＲＩＥ工程により、細い帯状にプローブ先端の部分が覆われるようにマスク４０を形成する。また、側面の金属薄膜３８を露出させる（図６Ｃ（ａ））。

（プロセス１４）
ＲＩＥ工程により、レバー３７の側面（主面Ｓ１）の半分程度まで金属薄膜３８を除去する。このとき、材料特性の違いによりマスク４０はＲＩＥの作用を受けないことから、マスク４０によって保護された金属薄膜３８の部分はそのまま残る（図６Ｃ（ｂ））。

（プロセス１５）
マスク４０をすべて除去すると、エッチングされた金属薄膜３８に基づくレバー３７の電極３４が表に現れる（図６Ｃ（ｃ））。

（プロセス１６）
最後に、犠牲層３１を除去することによりプローブが完成する（図６Ｃ（ｄ））。プローブの土台３３（第１電極）、レバー３７の電極３４（第２電極２２および第３電極２３）は電気的に接続している。

（第２実施形態）
第２実施形態は、第１実施形態と同様にプローブ型ＭＥＭＳメモリに関するものであるが、プローブの電極を支持するレバーを多層構造としたものである。多層構造とする目的の一つは、プローブの電極を形成する電極を形成するための加工精度の向上、製造工程の容易化にある。

図７に示すように、第２実施形態に係るプローブ型ＭＥＭＳメモリは、基板１に複数のマイクロプローブ３がアレイ状に配置されたマルチプローブである。

マイクロプローブ３は、土台４１と、方向Ｄ２に伸びるようにその基端部分が土台４１に接続されたレバー下層４２と、レバー下層４２の上に形成されるレバー上層４３とを有する。

土台４１（または土台４１の少なくとも表面）は、基板１の外部との電気的接続を図るための第１電極である。レバー下層４２（または土台４１の少なくとも表面）の一部は、第２電極である。レバー上層４３の主面Ｓ１の端部には、第３電極４４が形成される。第３電極４４は、第２電極２２を介して第１電極４１に電気的に接続される。

第３電極４４は、第１実施形態と同様に、方向Ｄ２の幅が細く、かつ方向Ｄ１の断面を均一とした細い電極であって、この部分をプローブ先端の電極として記録媒体（不図示）に接触させて用いる。第３電極４４を細い電極としたことにより、第１実施形態と同様に、プローブ先端の電気的な接触スポットの広がりを抑制することができる。したがって、マイクロプローブの電気特性の長期安定化を実現することができる。

なお、第３電極４４の素材をレバー上層４３の素材よりも硬いものとすれば、第３電極４４よりもレバー上層４３が先に摩耗する。すなわち、第３電極４４の摩耗量とレバー上層４３の摩耗量に差が生じて後者の摩耗が先に進行し、第３電極４４がレバー上層４３より突出することになるから、摩耗に起因してプローブ先端の電気的な接続が失われることを防止することができる。

ここではマイクロプローブ３を例に挙げたが、他のマイクロプローブも同様の構成としてもよい。

図８Ａ乃至図８Ｄは、第２実施形態に係るマイクロプローブの製造工程の一例を示している。

（プロセス１）
まず、シリコン基板５０に犠牲層５１を成膜し、リソグラフィおよびＲＩＥ工程により、プローブの土台となる凹形状５２を形成する（図８Ａ（ａ））。犠牲層５１の材料として、例えばシリコン酸化物（ＳｉＯ_２等）、シリコン、ポリマー等を用いることができる。

（プロセス２）
犠牲層５１上に、プローブの土台の母体５２を成膜する（図８Ａ（ｂ））。母体５２の材料として、例えばタングステン、アルミニウム等を用いることができる。

（プロセス３）
ＣＭＰ等により、犠牲層５１が露出するまで母体５２を研磨する。これにより、プローブの土台５３が形成される（図８Ａ（ｃ））。プローブの土台５３は、上述した第１電極に相当する。

（プロセス４）
プローブのレバー下層の母体５５を成膜する。リソグラフィ工程により、レバーの下層を形成するためのレジスト５６を形成する（図８Ａ（ｄ））。レバー下層の母体５５として、例えばシリコン酸化物（ＳｉＯ_２等）、シリコン、ポリマー等を用いることができる。

（プロセス５）
ＲＩＥ工程においてレジスト５６によって保護されない母体５５の部分を除去することにより、プローブのレバー下層５７を形成する（図８Ａ（ｅ））。

（プロセス６）
プローブのレバー下層５７の形成に用いたレジスト５６を除去する（図８Ａ（ｆ））。

（プロセス７）
金属薄膜５８を成膜する。この金属薄膜５８はプローブのレバー下層５７の表面の電極となるものであって、上述した第２電極に相当する。金属薄膜５８の材料としては、タングステン、ルテニウム、白金、モリブデン、チタン、金、ロジウム等を用いることができる（図８Ｂ（ａ））。

（プロセス８）
リソグラフィ工程により、プローブのレバー下層５７の表面の金属薄膜５８を２つに分割するためのレジスト５９を形成する（図８Ｂ（ｂ））。

（プロセス９）
ＲＩＥ工程により、レジスト５９によって保護されない金属薄膜５８を除去する。これによりレバー下層５７が露出する（図８Ｂ（ｃ））。

（プロセス１０）
レジスト５９を徐去する。プローブのレバー下層５７の表面には、金属薄膜５８による２つの第２電極６０がパターニングされる（図８Ｂ（ｄ））。

（プロセス１１）
プローブのレバー上層の母体６０を成膜する（図８Ｂ（ｅ））。プローブのレバー上層の母体６０として、例えばシリコン酸化物（ＳｉＯ_２等）、シリコン、ポリマー等を用いることができる。なお、プローブのレバー上層の素材とレバー下層の素材が異なっていてもよい。

（プロセス１２）
リソグラフィおよびＲＩＥ工程により、母体６０にプローブのレバー上層６１をパターニングする（図８Ｂ（ｆ））。

（プロセス１３）
金属薄膜６２を成膜する。この金属薄膜６２はプローブのレバー上層６１の表面の電極となるものであって、上述した第３電極に相当する。金属薄膜６２の材料としては、タングステン、ルテニウム、白金、モリブデン、チタン、金、ロジウム等を用いることができる（図８Ｃ（ａ））。

（プロセス１４）
ＲＩＥ工程により、プローブのレバー上層６１の側面以外の金属薄膜６２を徐去する。これによりレバー上層６１に第３電極の母体６３が形成される（図８Ｃ（ｂ））。

（プロセス１５）
リソグラフィ工程により、プローブ先端部分（６０，６１，６３）を除く上面全体をレジスト６４で保護する（図８Ｃ（ｃ））。

（プロセス１６）
この状態で上部全面を覆うようにマスク６５を成膜する。マスク６５の材料としては、ＳｉＯ_２、アルミニウム等を用いることができる（図８Ｃ（ｄ））。

（プロセス１７）
ＲＩＥ工程により、プローブの表面のマスク６５の一部を除去する。これにより、レジスト６４の上面が露出する。マスク６５の幅ＴＭは、第３電極の幅（細さ）を規定する（図８Ｃ（ｅ））。

（プロセス１８）
プローブのレバー上層６１の一部（図８Ｃ（ｅ）の突出している部分）をＲＩＥ工程により除去する（図８Ｃ（ｆ））。

（プロセス１９）
マスク６５を残してレジスト６４を除去する。マスク６５は、細い帯状にレバー上層６１の先端部を覆うように形成される。プローブのレバー上層６１の側面において、第３電極の母体６３が露出する（図８Ｄ（ａ））。

（プロセス２０）
ＲＩＥ工程により、レバー上層６１の側面（主面Ｓ１）において第３電極の母体６３を除去する。このとき、材料特性の違いによりマスク６５はＲＩＥの作用を受けないことから、マスク６５によって保護された第３電極の母体６３の一部はそのまま残る。この部分は第３電極６６である。ここでのＲＩＥ工程には、レバーの上層６１からレバーの下層５７への深さ方向の加工制御が行いやすいという利点がある。マスク６５を除去すると、第３電極６６が表に現れる（図８Ｄ（ｂ））。

（プロセス２１）
最後に、犠牲層５１を除去することによりプローブが完成する（図８Ｄ（ｃ））。プローブの土台５３（第１電極）、レバー下層５７の第２電極６０、レバー上層の第３電極６６は電気的に接続している。

（第３実施形態）
第３実施形態は、第２実施形態の変形例に係るプローブ型ＭＥＭＳメモリに関するものであって、１つのマイクロプローブの先端に複数の第３電極を備える構成としたものである。

図９に示すように、第３実施形態の一例に係るプローブ型ＭＥＭＳメモリに適用されるマイクロプローブは、２つのサブ土台７０ａおよびサブ土台７０ｂ（不図示）で構成される土台７０と、方向Ｄ２に伸びるようにその基端部分が土台７０に接続されるレバー下層７１と、レバー下層７１の上に形成されるレバー上層７２とを有する。

サブ土台７０ａは、基板１の外部との第１の電気的接続を図るためのサブ第１電極であり、サブ土台７０ｂ（不図示）は、基板１の外部との第２の電気的接続を図るためのサブ第１電極である。

レバー下層７１には、サブ土台７０ａに電気的に接続されるサブ第２電極７１ａと、サブ土台７０ｂ（不図示）に電気的に接続されるサブ第２電極７１ｂとが形成される。

レバー上層７２の主面Ｓ２には、その端部に２つのサブ第３電極７３ａと、サブ第３電極７３ｂとが形成される。サブ第３電極７３ａはサブ第２電極７１ａを介してサブ土台７０ａ（サブ第１電極）に接続され、サブ第３電極７３ｂはサブ第２電極７１ｂを介してサブ土台７０ｂ（サブ第１電極）に接続される。

サブ第２電極７１ａおよび７１ｂは、サブ第１電極７０ａおよび７０ｂとサブ第３電極７３ａおよび７３ｂとを電気的に接続するためにレバー上層７２およびレバー下層７１の内部に貫通配線を設ける構成に代わるものであり、製造コストの削減および製造期間の短縮に寄与する。

また、サブ第１電極７０ａはサブ第２電極７１ａを介してサブ第３電極７３ａを制御することができ、サブ第１電極７０ｂはサブ第２電極７１ｂを介してサブ第３電極７３ｂを制御することができる（ただしこの場合、レバー下層７１およびレバー上層７２においてサブ第２電極７１ａとサブ第２電極７１ｂとの間は絶縁される必要がある）。サブ第３電極７３ａおよび７３ｂを個別に制御することにより、マルチプローブの読み出しまたは書き込みのレートを制御することができる。

サブ第３電極７３ａおよび７３ｂは、いずれも第２実施形態と同様に方向Ｄ２の幅が細く、かつ方向Ｄ１の断面を均一とした細い電極であって、この部分をプローブ先端の電極として記録媒体（不図示）に接触させて用いる。これらサブ第３電極７３ａおよび７３ｂを細い電極としたことにより、第２実施形態と同様に、プローブ先端の電気的な接触スポットの広がりを抑制することができる。したがって、マイクロプローブの電気特性の長期安定化を実現することができる。

第３実施形態に係るマイクロプローブの製造工程について説明する。

第２実施形態の図８Ａ（ａ）〜図８Ｂ（ｆ）に示したプロセスによって、２つのサブ土台７０ａおよび７０ｂ（サブ第１電極）、レバー下層７１（２つのサブ第２電極７１ａおよび７１ｂ）、レバー上層７２を形成したのち、ＲＩＥによってレバー下層７１の主面Ｓ２と、レバー上層７２の主面Ｓ２との間に段差を形成する。

レバー下層７１を含む上面に金属薄膜を形成する。これは、２つのサブ第２電極７１ａおよび７１ｂの母体となる。次に、図１０に示すように、リソグラフィおよびＲＩＥ工程により、レバー上層７２の主面Ｓ２において２つのサブ第３電極７３ａおよび７３ｂを含む部分をそれぞれ保護するマスク７４を形成する。

ＲＩＥ工程により、レバー上層７２の側面（主面Ｓ２）において第３電極の母体を除去する。このとき、材料特性の違いによりマスク７４はＲＩＥの作用を受けないことから、このマスク７４によって保護された第３電極の母体の一部はそのまま残る。この部分は２つのサブ第３電極７３ａおよび７３ｂとなる。ここでのＲＩＥ工程には、レバーの上層７２からレバーの下層７１への深さ方向の加工制御が行いやすいという利点がある。マスク７４を除去すると、２つのサブ第３電極７３ａおよび７３ｂが表に現れる。

図１１を参照して第３実施形態の別の例を説明する。第３実施形態のマイクロプローブは、３以上の複数のサブ土台８０ａ，８０ｂ（不図示），．．．で構成される土台８０と、方向Ｄ２に伸びるようにその基端部分が土台８０に接続されるレバー下層８１と、レバー下層８１の上に形成されるレバー上層８２とを有する。

サブ土台８０ａは、基板１の外部との第１の電気的接続を図るためのサブ第１電極であり、サブ土台８０ｂは、基板１の外部との第２の電気的接続を図るためのサブ第１電極である。

レバー下層８１には、サブ土台８０ａに電気的に接続されるサブ第２電極８１ａと、サブ土台８０ｂ（不図示）に電気的に接続されるサブ第２電極８１ｂとが形成される。

レバー上層８２の主面Ｓ２には、その端部に３以上の複数のサブ第３電極８３ａ，８３ｂ，．．．が形成される。サブ第３電極８３ａはサブ第２電極８１ａを介してサブ土台８０ａ（サブ第１電極）に接続され、サブ第３電極８３ｂはサブ第２電極８１ｂを介してサブ土台８０ｂ（サブ第１電極）に接続される。

サブ第２電極８１ａ，８１ｂ，．．．は、サブ第１電極８０ａ，８０ｂ，．．．とサブ第３電極８３ａ，８３ｂ，．．．とを電気的に接続するためにレバー上層８２およびレバー下層８１の内部に貫通配線を設ける構成に代わるものであり、製造コストの削減および製造期間の短縮に寄与する。

また、サブ第１電極８０ａはサブ第２電極８１ａを介してサブ第３電極８３ａを制御することができ、サブ第１電極８０ｂはサブ第２電極８１ｂを介してサブ第３電極８３ｂを制御することができる（ただしこの場合、レバー下層８１およびレバー上層８２においてサブ第２電極８１ａとサブ第２電極８１ｂとの間は絶縁される必要がある）。サブ第３電極８３ａおよび８３ｂを個別に制御することにより、マルチプローブの読み出しまたは書き込みのレートを制御することができる。

サブ第３電極８３ａ，８３ｂ，．．．は、いずれも第２実施形態と同様に方向Ｄ２の幅が細く、かつ方向Ｄ１の断面を均一とした細い電極であって、この部分をプローブ先端の電極として記録媒体（不図示）に接触させて用いる。これらサブ第３電極８３ａ，８３ｂ，．．．を細い電極としたことにより、第２実施形態と同様に、プローブ先端の電気的な接触スポットの広がりを抑制することができる。したがって、マイクロプローブの電気特性の長期安定化を実現することができる。

このマイクロプローブの製造工程について説明する。

第２実施形態の図８Ａ（ａ）〜図８Ｂ（ｆ）に示したプロセスによって、複数のサブ土台８０ａ，８０ｂ，．．．（サブ第１電極）、レバー下層８１（複数のサブ第２電極８１ａ，８１ｂ，．．．）、レバー上層８２を形成したのち、ＲＩＥによってレバー下層８１の主面Ｓ２と、レバー上層８２の主面Ｓ２との間に段差を形成する。

レバー下層８１を含む上面に金属薄膜を形成する。これは、複数のサブ第３電極８３ａ，８３ｂ，．．．の母体となる。次に、図１２に示すように、リソグラフィおよびＲＩＥ工程により、レバー上層８２の主面Ｓ２において複数のサブ第３電極８３ａ，８３ｂ，．．．を含む部分をそれぞれ保護するマスク８４を形成する。

ＲＩＥ工程により、レバー上層８２の側面（主面Ｓ２）において第３電極の母体を除去する。このとき、材料特性の違いによりマスク８４はＲＩＥの作用を受けないことから、このマスク８４によって保護された第３電極の母体の一部はそのまま残る。この部分は複数のサブ第３電極８３ａ，８３ｂ，．．．となる。ここでのＲＩＥ工程には、レバーの上層８２からレバーの下層８１への深さ方向の加工制御が行いやすいという利点がある。マスク８４を除去すると、複数のサブ第３電極８３ａ，８３ｂ，．．．が表に現れる。

（第４実施形態）
第４実施形態は、プローブリソグラフィに関する。
図１３に、本実施形態に係るプローブリソグラフィ装置１００を示す。図１４はその要部を拡大して示す図である。図１４に示すように、マイクロプローブ１０１を用いて描画シリコン基板１０２にパターン１０３を描画する。マイクロプローブ１０１は、上述した第１乃至第３実施形態と同様、その先端に少なくとも１つの第３電極を有する。パターン１０３を描画するときには第３電極に印加するバイアスをＯＮとし、非描画時には第３電極に印加するバイアスをＯＦＦとする。

図１５を参照してプローブリソグラフィの描画原理を説明する。大気中でマイクロプローブ１０１をシリコン基板１０２に接触させ、電源１０５により第３電極１０４とシリコン基板１０２の間に電圧を印加しながらパターン１０３を走査する。このとき、第３電極１０４とシリコン基板１０２の間に流れる微小電流（ｅ⁻）に、その部分に存在する吸着水（Ｈ_２Ｏ）が作用し、水の電気分解による陽極酸化反応が起こる。これにより酸化物のパターン１０３が生じる。反応式は、Ｓｉ＋４Ｈ^＋＋２ＯＨ⁻→ＳｉＯ_２＋２Ｈ^＋である。

第４実施形態に係るプローブリソグラフィ装置では、第１乃至第３実施形態と同様、第３電極１０４が細く形成されていることから、摩耗に起因する電気的な接触スポットの広がりが抑制され、描画パターンの品質低下を抑えることができる。

なお、第３実施形態のようにマイクロプローブ１０１に複数の第３電極を設け、これらを個別に制御可能とすれば、パターン１０３の描画レートを制御することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…基板
２ａ，２ｂ…マイクロプローブ
２０…土台（第１電極）
２１…レバー
２２…第２電極
２３…第３電極
３…マイクロプローブ
４１…土台（第１電極）
４２…レバー下層（第２電極）
４３…レバー上層
４４…第３電極
７０ａ，７０ｂ…サブ土台（サブ第１電極）
７１…レバー下層（サブ第２電極）
７２…レバー上層
７３ａ，７３ｂ…サブ第３電極
８０ａ，８０ｂ…サブ土台（サブ第１電極）
８１…レバー下層
８１ａ，８１ｂ…サブ第２電極
８２…レバー上層
８３ａ，８３ｂ…サブ第３電極
１００…プローブリソグラフィ装置
１０１…マイクロプローブ
１０２…シリコン基板
１０３…パターン
１０４…第３電極

Claims

表面に第１電極を有する土台と、
前記土台により支持され、第２電極および第３電極を有するレバーと、
を具備し、
前記第２電極は、前記第１電極と前記第３電極との間に接続され、
前記第３電極は、前記第２電極から前記レバーの主面内の第１方向に突出するように形成され、
前記主面内で前記第１方向に直交する第２方向における前記第３電極の幅が、前記主面に直交する第３方向に前記第３電極を用いて走査を行う際の電気的接触領域の幅を規定する、マイクロプローブ。
前記レバーは、第１主面および該第１主面に直交する第２主面のそれぞれの表面に前記第２電極が形成されるレバー下層と、第１主面に前記第３電極が形成されるレバー上層と、を具備し、
前記レバー下層の前記第２主面と、前記レバー上層の前記第１主面とが直交する、請求項１記載のマイクロプローブ。
前記レバー下層の素材と前記レバー上層の素材とが異なる、請求項２に記載のマイクロプローブ。
前記レバー下層の形状と前記レバー上層の形状とが異なる、請求項２または３に記載のマイクロプローブ。
前記第３電極の硬度は前記レバーの素材の硬度より相対的に高い、請求項１記載のマイクロプローブ。
前記第３電極の硬度は前記レバー上層の素材の硬度より相対的に高い、請求項２乃至４のいずれかに記載のマイクロプローブ。
前記第３電極は、前記第１方向に均一な断面を有する請求項１乃至６のいずれかに記載のマイクロプローブ。
前記レバーは、表面に前記第２電極が複数形成されるレバー下層と、表面に前記第３電極が複数形成されるレバー上層と、を具備する、請求項１乃至７のいずれかに記載のマイクロプローブ。
土台の表面に第１電極を形成し、
前記土台により支持されるレバーを形成し、
第２電極および第３電極の母体を前記レバーに形成し、
前記母体の前記第３電極に相当する部分にマスクを形成し、
前記母体と前記マスクの素材の相違を利用したエッチングにより前記第２電極を形成し、
前記マスクを除去することにより前記第３電極を形成するマイクロプローブの製造方法であって、
前記第３電極は、前記第２電極から前記レバーの主面内の第１方向に突出するように形成され、
前記主面内で前記第１方向に直交する第２方向における前記第３電極の幅が、前記主面に直交する第３方向に前記第３電極を用いて走査を行う際の電気的接触領域の幅を規定する、マイクロプローブの製造方法。