JP2014171212A - 整合バランを含む一体型受信フィルタ - Google Patents

Abstract

【課題】デュプレクサにおける構成部品のサイズ、コスト等の低減。
【解決手段】送信フィルタと、アンテナからの受信信号をフィルタリングするように構成された一体型受信フィルタとを含むデュプレクサ。一体型受信フィルタは、複数の音響共振器フィルタ要素を有する受信フィルタ部分と、整合バランのシングルエンド入力において受信フィルタ部分のシングルエンド出力から受信したシングルエンド入力信号を差動出力信号に変換するように構成された整合バランとを含む。整合バランは受信フィルタ部分の位相整合インダクタの代わりに配置され、受信フィルタ部分の位相整合インダクタ、及び整合バランの位相整合インダクタの必要性を無くす。整合バランのシングルエンド入力におけるインピーダンスは、受信フィルタ部分のシングルエンド出力におけるインピーダンスの複素共役を含む。
【選択図】図３

Description

本発明は、トランシーバにおけるデュプレクサ（送受共用器）に関し、特に、位相整合インダクタの代わりに整合バランを備えたデュプレクサに関する。

携帯電話機、携帯情報端末（ＰＤＡ）、電子ゲーム装置、ラップトップコンピュータ等のような携帯通信装置は、無線ネットワークを介して通信するように構成される。従って、かかる携帯通信装置はそれぞれ、通常、単一の、すなわち共通のアンテナに接続されたレシーバ及びトランスミッタによって、無線ネットワークを介してデータ及び制御信号を送受信する。もちろん、レシーバ及びトランスミッタは、レシーバ部及びトランスミッタ部を備えたトランシーバに組み込まれることもある。共通のアンテナを使用するために、アンテナと、レシーバ部及びトランスミッタ部の各々との間の境界には、デュプレクサ（送受共用器）が含められ、その結果、レシーバ部は、受信（ダウンリンク）周波数の信号を受信することができ、トランスミッタ部は、異なる送信（アップリンク）周波数の信号を送信することができる。受信信号及び送信信号は、例えば、無線周波数（ＲＦ）信号であってもよい。

種々のタイプの無線ネットワークが、ユニバーサル移動体通信システム（ＵＭＴＳ）、携帯通信のためのグローバルシステム（ＧＳＭ）、個人通信サービス（ＰＣＳ）、デジタルセルラー方式（ＤＣＳ）、インターナショナル・モバイル・テレコミニュケーション（ＩＭＴ）、及びＧＳＭエボリューションのための拡張データ速度（ＥＤＧＥ）といった異なる通信規格に従って実施されている。これらの通信規格は、信号を送受信するための個別の帯域を識別する。例えば、ＵＭＴＳ帯域２（ＰＣＳ）は、１８５０ＭＨｚ〜１９１０ＭＨｚのアップリンク周波数帯域を提供し、１９３０ＭＨｚ〜１９９０ＭＨｚのダウンリンク周波数帯域を提供し；ＵＭＴＳ帯域３（ＤＣＳ）は、１７１０ＭＨｚ〜１７８５ＭＨｚのアップリンク周波数帯域を提供し、１８０５ＭＨｚ〜１８８０ＭＨｚのダウンリンク周波数帯域を提供し、ＵＭＴＳ帯域７（ＩＭＴ−Ｅ）は、２５００ＭＨｚ〜２５７０ＭＨｚのアップリンク周波数帯域を提供し、２６２０ＭＨｚ〜２６９０ＭＨｚのダウンリンク周波数帯域を提供し；ＵＭＴＳ帯域８（ＧＭＳ−９００）は、８８０ＭＨｚ〜９１５ＭＨｚのアップリンク周波数帯域を提供し、９２５ＭＨｚ〜９６０ＭＨｚのダウンリンク周波数帯域を提供する。従って、ＵＭＴＳ規格に準拠して動作するデュプレクサは、対応するアップリンク周波数帯域内に通過帯域を有する送信フィルタと、対応するダウンリンク周波数帯域内に通過帯域を有する受信フィルタとを含む場合がある。

デュプレクサは、異なる通過帯域を有する２つのバンドパスフィルタを含み、それによって、受信信号と送信信号の間の干渉を防止し、又は低減する。すなわち、デュプレクサは、受信信号をフィルタリングするための受信通過帯域を有する受信フィルタと、送信信号をフィルタリングするための送信通過帯域を有する送信フィルタとを含む。これらのバンドパス送信フィルタ及び受信フィルタは、受信信号及び送信信号をフィルタリングするために、例えば表面弾性波（ＳＡＷ）共振器又は圧電薄膜共振器（ＦＢＡＲ）のような、音響共振器フィルタ要素を含む場合がある。一般に、デュプレクサをトランシーバのレシーバ部及びトランスミッタ部にそれぞれ接続するためには、インピーダンス整合回路が必要とされる。

ＳＡＷ共振器を有するバンドパスフィルタ（ＳＡＷフィルタ）と、ＦＢＡＲを有するバンドパスフィルタ（ＦＢＡＲフィルタ）の１つの違いは、ＳＡＷフィルタは生来的に、差動（平衡）信号のための差動入力端子又は差動出力端子を備えているのに対し、ＦＢＡＲフィルタは生来的に、シングルエンド（不平衡）信号のためのシングルエンド入力端子及びシングルエンド出力端子を備えている点にある。従って、ＳＡＷフィルタは、トランシーバのレシーバ部又はトランスミッタ部に直接接続することが可能であり、トランシーバも同様に、差動入力端子及び差動出力端子を備えている。一方、ＦＢＡＲフィルタは、トランシーバのトランスミッタ部及びレシーバ部と接続するために、（インピーダンス整合回路のほかに）例えばバラン回路によって、シングルエンド信号と差動信号との間の変換を行う。その結果、構成部品のサイズ、コスト、及びインサーション・ロスは増加する。

整合バラン回路は、インピーダンス整合を行うとともに、シングルエンド信号を差動出力信号に変換する。例えば、整合バランのシングルエンド入力端子のインピーダンスは、ＦＢＡＲフィルタのシングルエンド出力端子のインピーダンスと整合しなければならず、整合バランの差動出力端子の差動インピーダンスは、レシーバ部の差動入力端子の整合差動インピーダンスの一部に等しくなければならない。バラン機能及びインピーダンス整合機能は通常、インダクタ−コンデンサ（ＬＣ）回路を使用して提供され、インダクタ−コンデンサ（ＬＣ）回路は、多数のインダクタ及びコンデンサを必要とし、その一例は、図２を参照して以下で説明される。一般に、必要とされるインダクタ及びコンデンサの数が少数であるほど、整合バラン及び／又はデュプレクサの空間は小さくなり、製造工程の数は少なくなり、コスト及びロスは低減される。従って、可能な限り最小数のＬＣ素子をもって満足なバラン機能及びインピーダンス整合機能を実現するための設計上の努力が行われてきた。しかし、従来の整合バランは、最低限４つのＬＣ構成要素を必要とし、また、接続される整合回路（例えば、インダクタ）は、ＦＢＡＲフィルタの出力端子に直列に接続される。

概要
例示的実施形態において、デュプレクサは、トランシーバからの送信信号をフィルタリングするように構成された送信フィルタと、アンテナからの受信信号をフィルタリングするように構成された一体型受信フィルタとを含む。一体型受信フィルタは、複数の音響共振器フィルタ要素を有する受信フィルタ部分と、整合バランのシングルエンド入力において受信フィルタ部分のシングルエンド出力から受信されたシングルエンド入力信号を差動出力信号に変換するように構成された整合バランとを含む。整合バランは、受信フィルタ部分の位相整合インダクタの代わりに配置され、受信フィルタ部分の位相整合インダクタ、及び整合バランの位相整合インダクタの必要性を無くす。整合バランのシングルエンド入力におけるインピーダンスは、受信フィルタ部分のシングルエンド出力におけるインピーダンスの複素共役を含む。

他の例示的実施形態において、受信フィルタのシングルエンド出力において整合インダクタの代わりとして構成されたバランは、第１の及び第２の経路を含む。第１の経路は、受信フィルタのシングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む。第２の経路は、受信フィルタのシングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力するインダクタと、第２の差動出力端子とグラウンドとの間に接続された第２のコンデンサとを含む。バランの入力におけるインピーダンスは、バラン又は受信フィルタのいずれかにおいて位相整合インダクタを必要とすることなく、受信フィルタのシングルエンド出力におけるインピーダンスと整合する。

他の例示的実施形態において、受信フィルタのシングルエンド出力において整合インダクタの代わりに構成されたバランは、第１及び第２の経路を含む。第１の経路は、受信フィルタのシングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む。第２の経路は、受信フィルタのシングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力する第１のインダクタ及び第２のインダクタと、第１及び第２のインダクタとグラウンドとの間に接続された第２のコンデンサとを含む。バランの入力におけるインピーダンスは、バラン又は受信フィルタのいずれかにおいて位相整合インダクタを必要とすることなく、受信フィルタのシングルエンド出力におけるインピーダンスと整合する。

種々の例示的実施形態は、添付の図面とともに下記の詳細な説明を読んだときに、最もよく理解される。種々の特徴は、必ずしも寸法どおりに描かれていないことを強調する。実際、寸法は、説明の明確さのために、適宜、拡大又は縮小される場合がある。当てはまる場合は常に及び実際上、類似の参照符号は、類似の構成要素を示している。

デュプレクサを含む従来のトランシーバ回路を示すブロック図である。 図１の従来のトランシーバ回路の一部を示す略回路図である。 例示的実施形態による、整合バラン及び受信フィルタを含むトランシーバ回路の一体型受信フィルタを示す略回路図である。 他の例示的実施形態による、整合バラン及び受信フィルタを含むトランシーバ回路の一体型受信フィルタを示す略回路図である。 例示的実施形態による、整合バランのシミュレーション上の性能パラメータを示すグラフである。 例示的実施形態による、整合バランのシミュレーション上の性能パラメータを示すグラフである。 例示的実施形態による、整合バランのシミュレーション上の性能パラメータを示すグラフである。

詳細な説明
下記の詳細な説明では、本開示を完全に理解してもらうために、制限の目的ではなく例示の目的で、具体的詳細を開示する種々の例示的実施形態について説明する。しかしながら、本開示の利益を得た当業者には、本明細書に開示される具体的な詳細から外れた本教示による他の実施形態も添付の特許請求の範囲内にあることが、明白となるであろう。また、例示的実施形態の説明を不明瞭にしないように、周知の装置及び方法に関する説明は、省略される場合がある。そのような方法及び装置も明らかに、本教示の範囲内である。

図及びその中に描かれる種々の要素は、寸法どおりに描かれていないものと理解される。また、「上方」、「下方」、「上」、「下」、「上側」及び「下側」といった相対的用語が、添付の図面に示されるような、種々の要素の相互の関係を表すために使用される。これらの相対的用語は、図面に示された姿勢だけでなく、装置及び／又は要素の様々な姿勢を包含することを意図している。例えば、図面において、装置を見る方向を逆にした場合、他の要素の「上方」として説明された要素は、今度は、要素の下方になる場合がある。

一般に、整合バランの種々の実施形態によれば、差動出力端子における差動出力信号の種々の部分の間における振幅バランスをとるために、差動出力信号の一部分は、直列コンデンサを使用する第１の経路により生成される。差動出力信号の残りの部分の大きな位相遅延を生成するために、差動出力信号の残りの部分は、１つの直列インダクタ及びその後ろに接続された１つの分路コンデンサを使用する第２の経路（例えば、遅延経路、又は集中定数素子等価伝送線）により生成される。代替として、第２の経路は、（１つの直列インダクタのインダクタンスを分割する）２つの直列インダクタと、２つの直列インダクタの間に接続された１つの分路コンデンサとを使用する場合がある。差動モードは、一対の差動出力端子と十分にインピーダンス整合されるが、同時に、入力側においても十分に整合され、整合バランは、事実上、デュプレクサにおいて受信フィルタのシングルエンド出力における整合回路（例えば、直列インダクタ）を置き換える。

図１は、デュプレクサを含む従来のトランシーバ回路を示すブロック図である。図１を参照すると、トランシーバ回路１００は、デュプレクサ１３０を通して共通のアンテナ１２０に接続されたトランシーバ１１０を含む。トランシーバ１１０は、送信信号をアンテナ１２０に送信するためのトランスミッタ部分１１０Ｔｘと、アンテナ１２０から受信信号を受信するためのレシーバ部分１１０Ｒｘとを含む。トランスミッタ部分１１０Ｔｘは、デュプレクサ１３０の送信フィルタ１３１に接続され、レシーバ部分１１０Ｒｘは、デュプレクサ１３０の受信フィルタ１３２に接続される。送信フィルタ１３１及び受信フィルタ１３２は、例えば、ＦＢＡＲフィルタであってよい。送信フィルタ１３１及び受信フィルタ１３２は、アンテナ整合ネットワーク１２５を介して共通のアンテナ１２０に接続され、送信フィルタ１３１及び受信フィルタ１３２が、共通のアンテナ１２０と他方のフィルタとの間の不整合ネットワークとして機能しないようにする。アンテナ整合ネットワーク１２５は、例えば、グラウンドへの分路インダクタ、又は送信フィルタ１３１から受信フィルタ１３２まで延びる四分の一波長ラインであってもよく、他の実施形態も含まれ得る。上記のように、レシーバ部分１１０Ｒｘは、差動入力信号を必要とするため、受信フィルタ１３２により提供されるシングルエンド出力信号は、整合バラン１４０を通過し、整合バラン１４０は、シングルエンド入力信号を差動出力信号に変換し、差動出力信号は、受信フィルタ１３２のシングルエンド出力端子、及びレシーバ部分１１０Ｒｘの差動入力端子に関するイピーダンス整合を提供する。

図２は、図１の従来のトランシーバ回路の受信部分を示す略回路図である。具体的には、図２は、受信フィルタ１３２及び整合バラン１４０を含むトランシーバ回路１００の受信分岐１３０Ｒｘを示している。

受信フィルタ１３２は、例示的な直列ＦＢＡＲ２３１及び２３２、並びに例示的な分路ＦＢＡＲ２３３及び２３４を含むはしご形フィルタとして例示のために示された、複数のＦＢＡＲを含む（ただし、他の数及び結合の直列及び／又は分路ＦＢＡＲが、受信フィルタ１３２に含まれてもよい）。受信フィルタ１３２は、受信フィルタ１３２の最後のＦＢＡＲ（ＦＢＡＲ２３４）とシングルエンド出力端子２３６との間に直列に接続された整合インダクタ２３５をさらに含む。出力端子２３６のインピーダンス（例えば、５０オーム）は、抵抗器２３７によって知ることができる。なお、受信フィルタ１３２及び整合バラン１４０（例示のために分離した状態で示されている）が互いに接続される場合、当業者には明らかなように、抵抗器２３７の指示は存在しない場合がある。

上記のとおり、整合バラン１４０は、バラン機能とインピーダンス整合機能の両方を含む。従来の整合バランの例は、Bradley他による米国特許出願第２０１２／０１５４０７１（２０１２年６月２１日）により与えられ、この出願の内容は、参照により本明細書に援用される。整合バラン１４０は、コンデンサ２４１を含む第１の経路と、インダクタ２４２及びコンデンサ２４３を含む第２の経路とを含む。コンデンサ２４１は、整合バラン１４０のシングルエンド入力端子２５１と、第１の差動出力端子２５２との間に直列に接続される。インダクタ２４２は、シングルエンド入力端子２５１と第２の差動出力端子２５３との間に直列に接続され、コンデンサ２４３は、インダクタ２４２と第２の差動出力端子２５３との間においてグラウンドへ分路される。整合インダクタ２４４は、第１の差動出力端子２５２と第２の差動出力端子２５３との間に接続され、受信フィルタ１３２のシングルエンド出力端子２３６との整合インピーダンスを提供する。入力端子２５１のインピーダンス（例えば、５０オーム）は、抵抗器２５４によって知ることができ、第１及び第２の差動出力端子２５２及び２５３の差動インピーダンス（例えば、１００オーム）は、抵抗器２５５及び２５６によって知ることができる。上述のように、受信フィルタ１３２と整合バラン１４０が互いに接続されない場合、抵抗器２５４の指示は、存在しない場合があり、また、整合バラン１４０がレシーバ部分１１０Ｒｘに接続される場合、抵抗器２５２及び２５３の指示は、存在しない場合がある。

なお、受信フィルタ１３２における整合インダクタ２３５、及び整合バラン１４０における整合インダクタ２４４は、比較的大きく、従って、トランシーバ回路１００の中に組み込むためには、十分な空間を必要とする。また、整合インダクタ２３５及び２４４は、トランシーバ回路１００に損失を生じさせる。従って、そのような整合インダクタの必要性を無くすことが可能な整合バラン回路を設計することが望ましい。

図３は、例示的実施形態による、整合バラン及び受信フィルタを含むトランシーバ回路の一体型受信フィルタを示す略回路図である。

図３を参照すると、一体型フィルタ回路３１０は、図１及び図２に示したトランシーバ回路１００の受信分岐１３０Ｒｘを置き換えるように構成される。一体型フィルタ回路３１０は、受信フィルタ部分３３０及び整合バラン３４０を含み、整合バラン３４０は、事実上、受信フィルタ部分３３０の最後の音響共振器フィルタ要素（ＦＢＡＲ３３４）と直列に接続された整合インダクタ（例えば、整合インダクタ２３５）を置き換える。整合バラン３４０の配置及び構成は、受信フィルタ部分３３０又は整合バラン３４０のいずれかにおけるインピーダンス整合の必要性を無くす。

具体的には、図示した実施形態において、受信フィルタ部分３３０は、例示的な直列ＦＢＡＲ３３１及び３３２並びに例示的な分路ＦＢＡＲ３３３及び３３４を含むはしご形フィルタとして例示のために示された、複数の音響共振器フィルタ要素を含む。ただし、本教示の範囲を外れることなく、他の数及び結合の音響共振器フィルタ要素が、受信フィルタ部分３３０に含まれてもよい。整合バラン３４０は、受信フィルタ部分３３０の最後の音響共振器フィルタ要素と直列に接続され、当該最後の音響共振器フィルタ要素は、事実上、受信フィルタ部分３３０のシングルエンド出力を提供する。図示した例では、最後の音響共振器フィルタ要素は、分路ＦＢＡＲ３３４である。従って、従来の受信フィルタ（例えば、受信フィルタ１３２）において整合インダクタ（例えば、整合インダクタ２３５）が通常置かれている場所において、整合バラン３４０のシングルエンド入力は、分路ＦＢＡＲ３３４の第１の端子と直列に接続される。分路ＦＢＡＲ３３４の第２の端子は、直接的に、又は１以上のＬＣ要素を介して、グラウンドに接続される。

整合バラン３４０は、差動出力信号の第１の部分を第１の差動出力端子３５２に提供する第１の経路と、差動出力信号の第２の部分を第２の差動出力端子３５３に提供する第２の（遅延）経路とを有する。第１の経路は、インダクタ３４２及びコンデンサ３４３を含み、第１及び第２の差動出力端子３５２及び３５３のインピーダンス及び振幅バランスの細かい調節のために、コンデンサ３４１が、分路ＦＢＡＲ３３４の第１の端子と第１の差動出力端子３５２との間に直列に接続される。第２の経路は、インダクタ３４２及びコンデンサ３４３を含み、インダクタ３４２は、分路ＦＢＡＲ３３４の第１の端子と第２の差動出力端子３５３との間に直列に接続され、コンデンサ３４３は、インダクタ３４２と第２の差動出力端子３５３との間においてグラウンドへ分路され、例えば、第２の差動出力端子３５３のために約１８０度の遅延を生成する。コンデンサ３４１の第１の容量値は、例えば、コンデンサ３４３の第２の容量値の約半分である。第１及び第２の差動出力端子３５２及び３５３の差動インピーダンス（例えば、１００オーム）は、抵抗器３５５及び３５６によって知ることができる。

比較のために図２及び図３を参照すると、整合インダクタ２３５を事実上置き換えることによって、整合バラン３４０の設計は、従来の受信フィルタ１３２の整合インダクタ２３５、及び従来の整合バラン２４０の整合インダクタ２４４を不要にする。すなわち、受信フィルタ部分３３０を調べる整合バラン３４０の観点からは、バラン３４０は、出力インピーダンスの実数部及び虚数部（例えば、５０オーム−ｊ３０オーム）を観測する。一方、整合バラン３４０を調べる受信フィルタ部分３３０の観点からは、受信フィルタ部分３３０は、出力インピーダンスの実数部及び虚数部の複素共役（例えば、５０オーム＋ｊ３０オーム）を観測し、この複素共役は、虚数部を打ち消し、適当なインピーダンス整合を提供する。換言すれば、整合バラン３４０のシングルエンド入力におけるインピーダンスは、受信フィルタ部分３３０のシングルエンド出力におけるインピーダンスの複素共役（これは、必ずしも５０オームではない）を含む。整合バラン３４０は、整合インダクタ２４４を必要とせずに、異なる出力信号を生成するために、３つのＬＣ要素（コンデンサ３４１、３４３、及びインダクタ３４２）のみを含む。整合インダクタ２３５及び２４４を不要とすることで、デュプレクサ回路の物理的サイズ及び複雑さが低減され、同時に、コスト及びインサーション・ロスが低減される。

整合バラン３４０は、概念的には、受信フィルタ部分３３０のシングルエンド出力と直列に接続された負のインダクタンス値を有する仮想的な整合インダクタの追加として設計される場合がある。この負のインダクタンス値は、整合のために通常必要とされる受信フィルタ部分３３０のシングルエンド出力と直列に（従来の整合インダクタ２３５の場所において）接続される整合インダクタの正のインダクタンス値と、同じ大きさである。正・負のインダクタンス値は互いに打ち消しあい、それによって、上記のように、整合インダクタ２３５及び整合インダクタ２４４のいずれかの必要性を無くし、整合バラン３４０の３つのＬＣ要素のみが残され、インサーション・ロスが改善される。

例示的実施形態として、受信フィルタ部分３３０が、約３ｎＨの値を有する整合インダクタ（例えば、約２ＧＨｚ信号の場合）を必要とし、従って、受信フィルタ部分３３０の整合インダクタを打ち消すために、仮想的インダクタに、約−３ｎＨの値が割り当てられる場合を想定する。その結果、コンデンサ３４１、３４３及びインダクタ３４２のみが残され、コンデンサ３４１は、約１．１ｐＦの値を有するように決定され、コンデンサ３４３は、２．３ｐＦの値を有するように決定され、インダクタ３４３は、約５．７ｎＨの値を有するように決定される。もちろん、何らかの特定状況において固有の利益を得るために、又は種々の実施形態の特定用途向け設計要件を満たすために、ＬＣ構成要素の個々の値、及び／又は受信信号の周波数は、変更される場合がある。一般に、整合バラン３４０の種々のインダクタ値及びコンデンサ値は、受信信号の周波数の変化に伴い、逆向きに拡大縮小されるが、インピーダンスレベルが高くなるほど、それに比例してインダクタを拡大し、コンデンサを縮小する必要があり、インピーダンスレベルが低くなるほど、それに比例してインダクタを縮小し、コンデンサを拡大する必要がある。

従って、約２ＧＨｚの受信信号の場合、整合バラン３４０は、総合インダクタンスを約３ｎＨだけ、受信フィルタ（例えば、受信フィルタ部分３３０）のインダクタンスよりも上に増加させるにすぎない（例えば、２．９ｎＨの純変化量の場合、２．８ｎＨのインダクタ２３５が排除され、５．７ｎＨのインダクタ３４２が追加される）。上述のように、このインピーダンス値は、受信信号の周波数とは逆向きに変化する。これに対し、図１及び図２の整合バラン１４０のような従来の整合バランは、２ＧＨｚの受信信号の場合、総合インダクタンスを約１２ｎＨ（１ＧＨｚの受信信号の場合、約２４ｎＨ）だけ、受信フィルタ（例えば、受信フィルタ１３２）のインダクタンスインダクタンスよりも上に増加させる。換言すれば、整合バラン３４０によれば、追加的インダクタンスが４倍も少なくて済み、従って、従来技術に比べて４倍の改善をもたらす。さらに、従来の整合バランは、増加するインサーション・ロスが比較的大きく、増加するインサーションロスは、整合バラン３４０のものに比べて、約０．１ｄＢから０．１５ｄＢだけ大きい。

上述のように、総合インダクタンスの低減、及び位相整合インダクタの排除によって、デュプレクサの物理的サイズは、低減される。すなわち、１つのインダクタ３４２の物理的サイズは、従来の整合バランと受信フィルタの組み合わせにおける複数のインダクタに比べてはるかに小さい。従って、ＦＢＡＲフィルタの場合、厳しい公差及び小さいサイズで、コンデンサをＦＢＡＲ集積回路（ＩＣ）ダイに追加できる場合がある。整合バラン３４０は、従来技術に比べて無視できるほど小さい量だけデュプレクサのサイズを増加させ、例えば、約０．４ｄＢから約０．２５ｄＢだけ、インサーション・ロスに課されるペナルティを低減する。その結果、２ｍｍ×１．６ｍｍのフォームファクタ（このフォームファクタは、送受話器切替え器にとって必要とされる次世代のサイズ低減である）にフィットする整合バラン３４０を含むデュプレクサが実現される。整合バラン１４０のような従来の四要素整合バランによれば、非常に大きい２ｍｍ×２．５ｍｍのデュプレクサが得られ、そのようなデュプレクサは、小さいフォームファクタにフィットしない。また、整合バラン３４０によれば、シングルエンドデュプレクサにおけるインピーダンス整合のために通常使用される、受信フィルタにおける直列整合インダクタ（例えば、整合インダクタ２３５）の必要性が無くなるため、全反射損失ペナルティが、約０．１５ｄＢから約０．２ｄＢだけ低減される。

図４は、例示的実施形態による、整合バラン及び受信フィルタを含むトランシーバ回路の一体型受信フィルタを示す略回路図である。

図４を参照すると、集積回路４１０は、図１及び図２に示したトランシーバ回路１００の受信分岐１３０Ｒを置き換えるように構成される。一体型フィルタ回路４１０は、受信フィルタ部分３３０及び整合バラン４４０を含み、整合バラン４４０は、事実上、受信フィルタ部分３３０の最後の音響共振器フィルタ要素（ＦＢＡＲ３３４）と直列に接続された整合インダクタ（例えば、整合インダクタ２３５）を置き換え、従って、受信フィルタ部分３３０のシングルエンド出力を受信する。上記のように、整合バラン４４の配置及び構成は、事実上、受信フィルタ部分３３０又は整合バラン３４０のいずれかにおける整合回路の必要性を無くす。受信フィルタ部分３３０は、図３を参照して説明したものと同じものであり、従って、説明は繰り返さない。

整合バラン３４０の場合と同様に、整合バラン４４０は、受信フィルタ部分（分路ＦＢＡＲ３３４）の最後の共振器フィルタ要素と直列に接続され、該最後の共振器フィルタ要素は、事実上、受信フィルタ部分３３０のシングルエンド出力を提供する。換言すれば、従来の受信フィルタ（例えば、受信フィルタ１３２）において整合インダクタ（例えば、整合インダクタ２３５）が通常置かれる場所において、整合バラン４４０のシングルエンド入力は、分路ＦＢＡＲ３３４の第１の端子と直列に接続される。整合バラン４４０は、コンデンサ３４１を含む第１の経路と、インダクタ３４２ａ、３４２ｂにより示される分割インダクタ、及びコンデンサ３４３を含む第２の（遅延）経路とを有する。インダクタ３４２ａ及び３４２ｂは、図３のインダクタ３４２と同じ合計インダクタンス値を有する。

第１の経路において、コンデンサ３４１は、分路ＦＢＡＲ３３４の第１の端子と第１の差動出力端子３５２との間に直列に接続される。第２の経路において、インダクタ３４２ａ及び３４２ｂは、分路ＦＢＡＲ３３４の第１の端子と第２の差動出力端子３５３との間に直列に接続され、コンデンサ３４３は、インダクタ３４２ａと３４２ｂの間おいてグラウンドに分路される。その結果、第１及び第２の経路は、インダクタ３４２がインダクタ３４２ａ及び３４２ｂに分割されている点（その間に分路コンデンサ３４３が接続される）を除き、整合バラン３４０を参照して上で説明した整合バラン４４０の第１及び第２の経路と実質的に同じものとなり、整合バラン４４０は、他の利点を犠牲にすることなく、位相バラン及び振幅バランスを改善する場合がある。

図５Ａ〜図５Ｃは、例示的実施形態による、整合バランのシミュレーション上の性能パラメータを示すグラフである。シミュレーションにおいて、受信フィルタ部分３３０及び整合バラン３４０は、１．９６ＧＨｚの搬送波周波数を有する信号を受信する。整合バラン３４０は、上の例で説明したように構成され、コンデンサ３４１は、約１．１ｐＦの値を有し、コンデンサ３４３は、約２．３ｐＦの値を有し、インダクタ３４２は、約５．７ｎＨの値を有するものであった。

図５Ａは、第１及び第２の差動出力端子３５２及び３５３の間における振幅バランスを示している。水平軸は、受信信号の周波数をＧＨｚで示し、垂直軸は、第１及び第２の差動出力端子３５２及び３５３の信号間における振幅の差をｄＢで示している。図５Ａに示されているように、１．９６ＧＨｚの搬送波周波数のときに、振幅バランスはゼロとなり、整合バラン３４０により与えられる差動出力信号の振幅が、第１及び第２の差動出力端子３５２及び３５３の間で実質的に平衡化されることを示している。

図５Ｂは、第１及び第２の差動出力端子３５２及び３５３の間における位相バランスを示している。水平軸は、受信信号の周波数をＧＨｚで示し、垂直軸は、第１及び第２の差動出力端子３５２及び３５３における信号間における位相の差を示している。図５Ｂに示されているように、１．９６ＧＨｚの搬送波周波数のときに、位相バランスもまたゼロとなり、整合バラン３４０により与えられる差動出力信号を形成する信号の位相が、実質的に１８０度だけずれることを示している。

図５Ｃは、第１及び第２の差動出力端子３５２及び３５３のコモンモード除去比（ＣＭＲＲ）を示している。水平軸は、受信信号の周波数をＧＨｚで示している。垂直軸は、第１及び第２の差動出力端子３５２、３５３における信号の振幅の和と、第１及び第２の差動出力端子３５２、３５３における信号の振幅の差との比を示している。図５Ｃに示されているように、理想的なシミュレーションでは、１．９６ＧＨｚの搬送波周波数のときに、ＣＭＲＲは、無限大に近づく。ＣＭＲＲは、バランにより達成される位相及び振幅バランスの理想度を特徴付ける他の共通の手段である。

種々の構成要素、材料、構造、及びパラメータは、例示及び単なる例として含められたものであり、何ら制限の意図はない。本開示に照らして、当業者は、自身の応用形態、並びに、それらの応用形態を実施するために必要な構成要素、材料、構造、及び均等を決定する際に、本教示を実施することができるが、依然として、添付の特許請求の範囲内である。

本発明の例示的実施形態を以下に列挙する。
１．デュプレクサであって、
トランシーバからの送信信号をフィルタリングするように構成された送信フィルタと、
アンテナからの受信信号をフィルタリングするように構成された一体型受信フィルタと
を含み、前記一体型受信フィルタが、
複数の音響共振器フィルタ要素を含む受信フィルタ部分と、
整合バランのシングルエンド入力において前記受信フィルタ部分のシングルエンド出力から受信したシングルエンド入力信号を差動出力信号に変換するように構成された整合バランであって、前記受信フィルタ部分の位相整合インダクタの代わりに配置され、前記受信フィルタ部分の前記位相整合インダクタ、及び前記整合バランの位相整合インダクタの必要性を無くす、整合バランと
を含み、前記整合バランの前記シングルエンド入力におけるインピーダンスが、前記受信フィルタ部分の前記シングルエンド出力におけるインピーダンスの複素共役を含む、デュプレクサ。
２．前記整合バランは、３つのＬＣ要素から構成される、１に記載のデュプレクサ。
３．前記整合バランは、
前記シングルエンド入力と差動出力との間に直列に接続され、前記平衡化信号の第１第２部分を出力する第１のコンデンサと、
前記シングルエンド入力と第２の差動出力との間に直列に接続され、前記差動出力信号の第２の部分を出力するインダクタと、
前記第２の差動出力とグラウンドとの間に接続された第２のコンデンサと
を含む、１に記載のデュプレクサ。
４．前記整合バランは、
前記シングルエンド入力と差動出力との間に直列に接続され、前記平衡化信号の第１第２部分を出力する第１のコンデンサと、
前記シングルエンド入力と直列に接続された第１のインダクタと、
前記第１のインダクタと第２の差動出力との間に直列に接続され、前記差動出力信号の第２の部分を出力する第２のインダクタと、
前記第１及び第２のインダクタとグラウンドとの間に接続された第２のコンデンサと
を含む、１に記載のデュプレクサ。
５．前記第１のコンデンサの第１の容量値は、前記第２のコンデンサの第２の容量値の約半分である、１に記載のデュプレクサ。
６．前記受信フィルタ部分は、はしご型フィルタを含み、前記複数の音響共振器フィルタ要素は、直列及び分路接続された音響共振器を含む、１に記載のデュプレクサ。
７．前記音響共振器要素は、圧電薄膜共振器（ＦＢＡＲ）を含む、６に記載のデュプレクサ。
８．前記受信信号は、無線周波数（ＲＦ）信号を含む、１に記載のデュプレクサ。
９．５０オームシステムについて、前記受信信号が約２ＧＨｚの周波数を有する場合、前記整合バランのインダクタンスは、前記一体型受信機フィルタの合計インダクタンスの約３ｎＨである、１に記載のデュプレクサ。
１０．前記整合バランのインダクタンスは、前記受信信号の周波数の変化に伴い、逆向きに変化する、９に記載のデュプレクサ。
１１．受信フィルタのシングルエンド出力における整合インダクタの代わりとして構成されたバランであって、
前記受信フィルタの前記シングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む、第１の経路と、
前記受信フィルタの前記シングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力するインダクタと、前記第２の差動出力端子とグラウンドとの間に接続された第２のコンデンサとを含む、第２の経路と
を含み、前記バラン又は前記受信フィルタのいずれかにおいて位相整合インダクタを必要とすることなく、前記バランの入力におけるインピーダンスが、前記受信フィルタの前記シングルエンド出力におけるインピーダンスに一致する、バラン。
１２．前記第１の経路は、前記第１及び第２の差動出力端子における前記差動出力信号の前記第１の部分と前記第２の部分の間における振幅バランスをとるように構成される、１１に記載のバラン。
１３．前記第２の経路は、前記差動出力信号の前記第１及び第２の部分の位相が、約１８０度だけずれるような位相遅延を生成するように構成される、１２に記載のバラン。
１４．前記バランの入力におけるインピーダンスは、前記受信フィルタの前記シングルエンド出力におけるインピーダンスの複素共役を含む、１１に記載のバラン。
１５．前記第１及び第２の差動出力端子における差動インピーダンスが、約１００オームである、１４に記載のバラン。
１６．受信フィルタのシングルエンド出力における整合インダクタの代わりとして構成されたバランであって、
前記受信フィルタの前記シングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む、第１の経路と、
前記受信フィルタの前記シングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力する第１のインダクタ及び第２のインダクタと、前記第１及び第２のインダクタとグラウンドとの間に接続された第２のコンデンサとを含む、第２の経路と
を含み、前記受信フィルタの前記バラン又は前記受信フィルタのいずれかにおいて位相整合フィルタを必要とすることなく、前記バランの入力におけるインピーダンスが、前記受信フィルタの前記シングルエンド出力におけるインピーダンスに一致する、バラン。
１７．前記第１の経路は、前記第１及び第２の差動出力端子における前記差動出力信号の前記第１の部分と前記第２の部分との間における振幅バランスをとるように構成される、１６に記載のバラン。
１８．前記第２の経路は、前記差動出力信号の前記第１及び第２の部分の位相が、約１８０度だけずれるような位相遅延を生成するように構成される、１７に記載のバラン。
１９．前記バランの入力におけるインピーダンスは、前記受信フィルタの前記シングルエンド出力におけるインピーダンスの複素共役を含む、１６に記載のバラン。
２０．前記第１及び第２の差動出力端子における差動インピーダンスが、約１００オームである、１９に記載のバラン。

１３１ 送信フィルタ
３１０ 一体型受信フィルタ
３３０ 受信フィルタ部分
３４０ 整合バラン
４１０ 一体型受信フィルタ
４４０ 整合バラン
３４１ 第１のコンデンサ
３４２、３４２ａ、３４２ｂ インダクタ
３５２ 第１の差動出力
３５３ 第２の差動出力

Claims (20)

1. デュプレクサであって、
   トランシーバからの送信信号をフィルタリングするように構成された送信フィルタと、
   アンテナからの受信信号をフィルタリングするように構成された一体型受信フィルタと
   を含み、前記一体型受信フィルタが、
   複数の音響共振器フィルタ要素を含む受信フィルタ部分と、
   整合バランのシングルエンド入力において前記受信フィルタ部分のシングルエンド出力から受信したシングルエンド入力信号を差動出力信号に変換するように構成された整合バランであって、前記受信フィルタ部分の位相整合インダクタの代わりに配置され、前記受信フィルタ部分の前記位相整合インダクタ、及び前記整合バランの位相整合インダクタの必要性を無くす、整合バランと
   を含み、前記整合バランの前記シングルエンド入力におけるインピーダンスが、前記受信フィルタ部分の前記シングルエンド出力におけるインピーダンスの複素共役を含む、デュプレクサ。
2. 前記整合バランは、３つのＬＣ要素から構成される、請求項１に記載のデュプレクサ。
3. 前記整合バランは、
   前記シングルエンド入力と差動出力との間に直列に接続され、前記平衡化信号の第１第２部分を出力する第１のコンデンサと、
   前記シングルエンド入力と第２の差動出力との間に直列に接続され、前記差動出力信号の第２の部分を出力するインダクタと、
   前記第２の差動出力とグラウンドとの間に接続された第２のコンデンサと
   を含む、請求項１に記載のデュプレクサ。
4. 前記整合バランは、
   前記シングルエンド入力と差動出力との間に直列に接続され、前記平衡化信号の第１第２部分を出力する第１のコンデンサと、
   前記シングルエンド入力と直列に接続された第１のインダクタと、
   前記第１のインダクタと第２の差動出力との間に直列に接続され、前記差動出力信号の第２の部分を出力する第２のインダクタと、
   前記第１及び第２のインダクタとグラウンドとの間に接続された第２のコンデンサと
   を含む、請求項１に記載のデュプレクサ。
5. 前記第１のコンデンサの第１の容量値は、前記第２のコンデンサの第２の容量値の約半分である、請求項１に記載のデュプレクサ。
6. 前記受信フィルタ部分は、はしご型フィルタを含み、前記複数の音響共振器フィルタ要素は、直列及び分路接続された音響共振器を含む、請求項１に記載のデュプレクサ。
7. 前記音響共振器要素は、圧電薄膜共振器（ＦＢＡＲ）を含む、請求項６に記載のデュプレクサ。
8. 前記受信信号は、無線周波数（ＲＦ）信号を含む、請求項１に記載のデュプレクサ。
9. ５０オームシステムについて、前記受信信号が約２ＧＨｚの周波数を有する場合、前記整合バランのインダクタンスは、前記一体型受信機フィルタの合計インダクタンスの約３ｎＨである、請求項１に記載のデュプレクサ。
10. 前記整合バランのインダクタンスは、前記受信信号の周波数の変化に伴い、逆向きに変化する、請求項９に記載のデュプレクサ。
11. 受信フィルタのシングルエンド出力における整合インダクタの代わりとして構成されたバランであって、
    前記受信フィルタの前記シングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む、第１の経路と、
    前記受信フィルタの前記シングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力するインダクタと、前記第２の差動出力端子とグラウンドとの間に接続された第２のコンデンサとを含む、第２の経路と
    を含み、前記バラン又は前記受信フィルタのいずれかにおいて位相整合インダクタを必要とすることなく、前記バランの入力におけるインピーダンスが、前記受信フィルタの前記シングルエンド出力におけるインピーダンスに一致する、バラン。
12. 前記第１の経路は、前記第１及び第２の差動出力端子における前記差動出力信号の前記第１の部分と前記第２の部分の間における振幅バランスをとるように構成される、請求項１１に記載のバラン。
13. 前記第２の経路は、前記差動出力信号の前記第１及び第２の部分の位相が、約１８０度だけずれるような位相遅延を生成するように構成される、請求項１２に記載のバラン。
14. 前記バランの入力におけるインピーダンスは、前記受信フィルタの前記シングルエンド出力におけるインピーダンスの複素共役を含む、請求項１１に記載のバラン。
15. 前記第１及び第２の差動出力端子における差動インピーダンスが、約１００オームである、請求項１４に記載のバラン。
16. 受信フィルタのシングルエンド出力における整合インダクタの代わりとして構成されたバランであって、
    前記受信フィルタの前記シングルエンド出力と第１の差動出力端子との間に直列に接続され、差動出力信号の第１の部分を出力するコンデンサを含む、第１の経路と、
    前記受信フィルタの前記シングルエンド出力と第２の差動出力端子との間に直列に接続され、差動出力信号の第２の部分を出力する第１のインダクタ及び第２のインダクタと、前記第１及び第２のインダクタとグラウンドとの間に接続された第２のコンデンサとを含む、第２の経路と
    を含み、前記受信フィルタの前記バラン又は前記受信フィルタのいずれかにおいて位相整合フィルタを必要とすることなく、前記バランの入力におけるインピーダンスが、前記受信フィルタの前記シングルエンド出力におけるインピーダンスに一致する、バラン。
17. 前記第１の経路は、前記第１及び第２の差動出力端子における前記差動出力信号の前記第１の部分と前記第２の部分との間における振幅バランスをとるように構成される、請求項１６に記載のバラン。
18. 前記第２の経路は、前記差動出力信号の前記第１及び第２の部分の位相が、約１８０度だけずれるような位相遅延を生成するように構成される、請求項１７に記載のバラン。
19. 前記バランの入力におけるインピーダンスは、前記受信フィルタの前記シングルエンド出力におけるインピーダンスの複素共役を含む、請求項１６に記載のバラン。
20. 前記第１及び第２の差動出力端子における差動インピーダンスが、約１００オームである、請求項１９に記載のバラン。

Images