CN109818594B - 高频滤波器以及多工器 - Google Patents

Abstract

提供一种能够在抑制匹配元件的复杂化的同时使从一个输入输出端子侧观察到的阻抗比从另一个输入输出端子侧观察到的阻抗大的高频滤波器及多工器。梯子型的滤波器(10)具备：至少一个串联臂谐振器，连接在将输入输出端子(m11)和输入输出端子(m12)连结的路径上；至少两个并联臂谐振器，连接在设置于该路径上的连接节点和接地之间；以及电感器(L1)，在比至少一个串联臂谐振器以及至少两个并联臂谐振器更靠输入输出端子(m11)侧的位置，与至少一个串联臂谐振器串联连接，至少两个并联臂谐振器当中的与输入输出端子(m12)最接近地连接的并联臂谐振器(p14)的反谐振频率比其他任一个并联臂谐振器的反谐振频率高。

Description

高频滤波器以及多工器

技术领域

本发明涉及高频滤波器以及多工器。

背景技术

以往，在通过与天线连接的公共端子将多个滤波器公共连接的多工器中，为了改善插入损耗，使用梯子型滤波器。在该情况下，一般使从公共端子侧观察到的阻抗例如与50Ω相适应。为了实现该目的，例如，在专利文献1中，公开有将电感器串联连接在将公共端子和接收滤波器连结的路径上的结构。

具体来说，在电感器连接前，将该阻抗设计成使电阻值成为50Ω且使电抗成为负(电容性)。并且，若连接电感器，则该阻抗的电阻值保持50Ω不变，电抗大致成为0。由此，VSWR(Voltage Standing Wave Ratio)得到改善，能够改善滤波器的通带下的通过特性。

专利文献

专利文献1：JP特表2006-506881号公报

以往，在高频滤波器中，作为特性阻抗一般采用50Ω。在该情况下，在由弹性波谐振器构成的高频滤波器(除纵耦合型滤波器以外)中，通常，从一个输入输出端子侧观察到的阻抗和从另一个输入输出端子侧观察到的阻抗分别相等，为50Ω。但是，对于与高频滤波器连接的外围部件，有时输入阻抗或者输出阻抗不是50Ω，需要与该外围部件取得阻抗匹配。例如，作为高频滤波器而与接收滤波器连接的低噪声放大器(LNA)的输入阻抗一般大于50Ω。因此，相比从一个输入输出端子侧(例如公共端子侧，即，天线侧)观察到的阻抗，需要使从另一个输入输出端子侧(例如LNA侧)观察到的阻抗大。

但是，为了使从高频滤波器的LNA侧观察到的阻抗比从天线侧观察到的阻抗大，匹配元件会复杂化，存在会招致由该匹配元件带来的插入损耗的劣化进而招致高频滤波器的大型化这样的问题。

发明内容

本发明的目的在于提供一种能够在抑制匹配元件的复杂化的同时使从一个输入输出端子侧观察到的阻抗比从另一个输入输出端子侧观察到的阻抗大的高频滤波器等。

本发明的一个方案涉及的高频滤波器是梯子型的高频滤波器，其具备：至少一个串联臂谐振器，连接在将第1输入输出端子和第2输入输出端子连结的路径上；至少两个并联臂谐振器，连接在设置于所述路径上的连接节点和接地之间；以及电感器，在比所述至少一个串联臂谐振器以及所述至少两个并联臂谐振器更靠所述第1输入输出端子侧的位置，与所述至少一个串联臂谐振器串联连接，

所述至少两个并联臂谐振器当中的与所述第2输入输出端子最接近地连接的第1并联臂谐振器的反谐振频率比其他任一个并联臂谐振器的反谐振频率高。

第1并联臂谐振器成为构成高频滤波器的至少两个并联臂谐振器当中最接近第2输入输出端子且容易对从高频滤波器的第2输入输出端子侧观察到的阻抗造成影响的谐振器。此外，第1并联臂谐振器由于在至少两个并联臂谐振器当中反谐振频率最高，因此在高频滤波器的通带的大部分作为感应性元件起作用。

并且，将连接电感器以及第1并联臂谐振器之前的高频滤波器的阻抗设计成电容性。具体来说，以如下方式进行设计，即，在史密斯圆图上阻抗成为在例如50Ω的等电阻值圆上从电抗为0的点起按逆时针方向旋转后的位置。换言之，以如下方式进行设计，即，在导纳圆图上阻抗位于通过电阻值大于50Ω且电抗为0的点的等电导圆上。由此，在连接了电感器的状态下，从第1输入输出端子侧观察到的阻抗在史密斯圆图上按顺时针方向在50Ω的等电阻值圆上旋转，电阻值大致为50Ω，电抗大致成为0。此外，在连接了第1并联臂谐振器的状态下，从第2输入输出端子侧观察到的阻抗在导纳圆图上按逆时针方向在通过电阻值大于50Ω且电抗为0的点的等电导圆上旋转，电阻值大于50Ω，电抗大致成为0。因此，作为匹配元件，仅使用电感器即可，因此能够在抑制匹配元件的复杂化的同时使从一个输入输出端子侧(第2输入输出端子侧)观察到的阻抗比从另一个输入输出端子侧(第1输入输出端子侧)观察到的阻抗大。具体来说，能够使从第2输入输出端子侧观察到的阻抗下的电阻值大于50Ω，且能够使电抗大致成为0。由此，例如，高频滤波器与LNA的阻抗匹配就会很容易。

此外，可以所述第1并联臂谐振器所连接的所述连接节点和所述第2输入输出端子不经由所述至少一个串联臂谐振器中任一个串联臂谐振器地被连接。

由于串联臂谐振器具有电感分量，因此在将串联臂谐振器连接在连接了第1并联臂谐振器的连接节点和第2输入输出端子之间的情况下，在史密斯圆图上，从第2输入输出端子侧观察到的阻抗会因该电感分量而在等电阻值圆上按顺时针方向旋转。因此，从第2输入输出端子侧观察到的阻抗就会移位到低阻抗侧，使该阻抗成为高阻抗的效果就会变弱。因此，通过连接了第1并联臂谐振器的连接节点和第2输入输出端子不经由串联臂谐振器地被连接，能够抑制从第2输入输出端子侧观察到的阻抗变小。

此外，所述至少两个并联臂谐振器的反谐振频率可以是按照从与所述第1输入输出端子接近地连接的并联臂谐振器到与所述第2输入输出端子接近地连接的并联臂谐振器的顺序变高。

在至少两个并联臂谐振器当中，越是接近于第2输入输出端子的并联臂谐振器，则越会成为容易对从高频滤波器的第2输入输出端子侧观察到的阻抗造成影响的谐振器。因此，由于越是接近于第2输入输出端子的并联臂谐振器，反谐振频率越高，因此能够使从第2输入输出端子侧观察到的阻抗更大。

本发明的一方案涉及的多工器具备包含上述的高频滤波器在内的多个滤波器，所述多个滤波器各自的一个输入输出端子与公共端子直接或者间接地连接。

据此，能够提供一种能够在抑制匹配元件的复杂化的同时使从一个输入输出端子侧观察到的阻抗比从另一个输入输出端子侧观察到的阻抗大的多工器。

此外，也可以所述至少两个并联臂谐振器当中与所述第1输入输出端子最接近地连接的并联臂谐振器所连接的所述连接节点和所述第1输入输出端子不经由所述至少一个串联臂谐振器中任一个串联臂谐振器地被连接。

由于高频滤波器的通带外(例如，在公共端子处与该高频滤波器公共连接的其他滤波器的通带)的阻抗大，因此能够抑制该高频滤波器与该其他滤波器的干扰。但是，在将串联臂谐振器连接在与第1输入输出端子最接近的并联臂谐振器所连接的连接节点和第1输入输出端子之间的情况下，由于对于该其他滤波器的通带下的阻抗来说，相位更向电容性旋转，因此作为电感器，电感值需要更大。因此，通过与第1输入输出端子最接近地连接的并联臂谐振器所连接的连接节点和第1输入输出端子不经由串联臂谐振器地被连接，从而能够减小电感器的电感值，能够抑制电感值小的部分的损耗，进而，能够实现高频滤波器的小型化。

发明效果

根据本发明涉及的高频滤波器等，能够在抑制匹配元件的复杂化的同时使从一个输入输出端子侧观察到的阻抗比从另一个输入输出端子侧观察到的阻抗大。

附图说明

图1是实施方式涉及的多工器的电路结构图。

图2是表示分配了Rx端的终端阻抗时的滤波器的通过特性的曲线图。

图3是表示分配了Rx端的终端阻抗时的Rx端的VSWR特性的曲线图。

图4是对分配了Rx端的终端阻抗时的滤波器的Rx通带下的插入损耗的最差值进行比较的曲线图。

图5是对分配了Rx端的终端阻抗时的Rx端的Rx通带下的VSWR的最差值进行比较的曲线图。

图6是表示分配了Ant端的终端阻抗时的Ant端的VSWR特性的曲线图。

图7是对分配了Ant端的终端阻抗时的Ant端的Rx通带下的VSWR的最差值进行比较的曲线图。

图8是表示在实施例中连接了电感器的情况下和未连接的情况下的滤波器的Ant端的阻抗特性的史密斯圆图。

图9是表示在实施例中连接了第1并联臂谐振器的情况下和未连接的情况下的滤波器的Rx端的阻抗特性的导纳圆图。

图10是表示实施例以及比较例1中的滤波器的Ant端的阻抗特性的史密斯圆图。

图11是表示实施例以及比较例1中的滤波器的Rx端的阻抗特性的史密斯圆图。

图12是用于说明谐振器作为感应性元件起作用的频带的图。

图13是比较例2涉及的多工器的电路结构图。

图14是表示在比较例2中连接了电感器的情况下和未连接的情况下的滤波器的Ant端的阻抗特性的导纳圆图。

图15是表示在比较例2中连接了第1并联臂谐振器的情况下和未连接的情况下的滤波器的Rx端的阻抗特性的导纳圆图。

图16是表示实施例以及比较例2中的滤波器的Ant端的阻抗特性的史密斯圆图。

图17是表示实施例以及比较例2中的滤波器的Rx端的阻抗特性的史密斯圆图。

-符号说明-

1、1a 多工器

10、10a 滤波器(高频滤波器)

20 滤波器

L1、L1a、La、Lb 电感器

m1 公共端子

m11 输入输出端子(第1输入输出端子)

m12 输入输出端子(第2输入输出端子)

m21、m22 输入输出端子

n1～n4 节点

p11～p13、p21～p24 并联臂谐振器

p14 并联臂谐振器(第1并联臂谐振器)

s11～s18、s21～s28 串联臂谐振器。

具体实施方式

以下，使用附图详细说明本发明的实施方式。另外，以下说明的实施方式任一个都示出通用的或具体的例子。在以下的实施方式中示出的数值、形状、材料、结构要素、结构要素的配置以及连接方式等是一个例子，并不想要对本发明进行限定。在以下的实施方式中的结构要素当中，针对独立权利要求中未记载的结构要素，作为任意的结构要素来说明。此外，在各图中，有时对实质相同的结构附加相同的符号，而省略或简化重复的说明。

(实施方式1)

[1.多工器的结构]

首先，说明实施方式1涉及的多工器的结构。

图1是实施方式1涉及的多工器1的电路结构图。

多工器1是分波·合波器，其具备包含梯子型的滤波器10(高频滤波器)的多个滤波器，且多个滤波器各自的一个输入输出端子(输入输出端子m11以及m21)与公共端子m1公共连接。多个滤波器例如通带彼此不同。在本实施方式中，多工器1是具备两个滤波器的双工器。如图1所示，多工器1分别具备梯子型的滤波器10以及20。例如经由开关电路等将天线元件与公共端子m1连接，这一点未图示。天线元件是收发高频信号的、例如遵循LTE(LongTerm Evolution)等通信标准的多频带对应的天线。在本实施方式中，经由开关电路将天线元件与公共端子m1连接。此外，例如经由开关电路或功率放大器(PA)、低噪声放大器(LNA)等放大电路等将RF信号处理电路(RFIC：Radio Frequency Integrated Circuit)与多个滤波器各自的另一个输入输出端子(输入输出端子m12以及m22)连接，这一点未图示。由该RFIC来控制通信中使用的滤波器。例如，可以通过同时使用滤波器10以及20来进行载波聚合(CA)。

滤波器10例如是将LTE的Band25Rx(1930-1995MHz)作为通带的接收滤波器。滤波器10例如是梯子型的弹性波滤波器。将LNA与作为接收滤波器的滤波器10的输入输出端子m12连接。

滤波器10具备连接在将输入输出端子m11(第1输入输出端子)和输入输出端子m12(第2输入输出端子)连结的路径上的至少一个串联臂谐振器。在本实施方式中，滤波器10具备彼此串联连接的串联臂谐振器s11～s17。

此外，滤波器10具备连接在设置于该路径上的连接节点和接地之间的至少两个并联臂谐振器。连接节点是指元件和元件或者元件和端子之间的连接点，在图1中，由以n1等表示的点来示出。在本实施方式中，滤波器10具备以下并联臂谐振器来作为至少两个并联臂谐振器：连接在后述的电感器L1以及串联臂谐振器s11之间的节点n1和接地之间的并联臂谐振器p11；连接在串联臂谐振器s13以及s14之间的节点n2和接地之间的并联臂谐振器p12；连接在串联臂谐振器s15以及s16之间的节点n3和接地之间的并联臂谐振器p13；以及连接在串联臂谐振器s17以及输入输出端子m12之间的节点n4和接地之间的并联臂谐振器p14。

并联臂谐振器p14是构成滤波器10的至少两个并联臂谐振器(并联臂谐振器p11～p14)当中与输入输出端子m12最接近地连接的第1并联臂谐振器。并联臂谐振器p14由于在这些并联臂谐振器当中与输入输出端子m12最接近地连接，因此成为容易对从滤波器10的输入输出端子m12侧观察到的阻抗造成影响的谐振器。另外，所谓与输入输出端子m12最接近地连接是指，在电路图上与输入输出端子m12最接近。即，例如针对基板上等的配置，并联臂谐振器p14也可以在并联臂谐振器p11～p14当中不配置得与输入输出端子m12最接近。

此外，连接了并联臂谐振器p14的节点n4和输入输出端子m12不经由至少一个串联臂谐振器中的任一个串联臂谐振器地被连接。因此，由于在节点n4的输入输出端子m12侧并未连接串联臂谐振器，因此滤波器10从输入输出端子m12侧来看成为从并联臂谐振器p14起始的梯子型滤波器。

此外，至少两个并联臂谐振器当中与输入输出端子m11最接近地连接的并联臂谐振器p11所连接的节点n1和输入输出端子m11不经由至少一个串联臂谐振器中的任一个串联臂谐振器地被连接。因此，由于在节点n1的输入输出端子m11侧并未连接串联臂谐振器，因此滤波器10从滤波器10从输入输出端子m11侧来看成为接着电感器L1从并联臂谐振器p11起始的梯子型滤波器。

另外，由于输入输出端子m11以及公共端子m1与天线元件连接，因此以下将输入输出端子m11以及公共端子m1也称为Ant端。此外，由于将LNA等接收用电路与输入输出端子m12连接，因此以下将输入输出端子m12也称为Rx端。

至少一个串联臂谐振器以及至少两个并联臂谐振器是使用弹性波的谐振器，例如，是利用了SAW(Surface Acoustic Wave)的谐振器、利用了BAW(Bulk Acoustic Wave)的谐振器、或者FBAR(Film Bulk Acoustic Resonator)等。另外，在SAW中不仅包含表面波而且也包含边界波。这里，将这些谐振器称为SAW谐振器。由此，由于利用形成在具有压电性的基板上的IDT(Inter Digital Transducer)电极来构成滤波器10，因此能够实现具有陡峭度高的通过特性的小型且薄型的滤波器电路。另外，具有压电性的基板是至少在表面具有压电性的基板。该基板例如可以在表面具备压电薄膜，由音速与该压电薄膜不同的膜以及支承基板等的层叠体构成。此外，该基板例如也可以是以下层叠体：包含高音速支承基板和形成在高音速支承基板上的压电薄膜的层叠体；包含高音速支承基板、形成在高音速支承基板上的低音速膜、形成在低音速膜上的压电薄膜的层叠体；或者包含支承基板、形成在支承基板上的高音速膜、形成在高音速膜上的低音速膜、形成在低音速膜上的压电薄膜的层叠体。另外，该基板也可以在基板整体具有压电性。此外，由于对于以下说明的谐振器也同样，因此以下省略详细的说明。

在本发明中，在至少两个并联臂谐振器当中与输入输出端子m12最接近地连接的并联臂谐振器p14的反谐振频率比其他任一个并联臂谐振器的反谐振频率高。表1示出此时的各个并联臂谐振器的反谐振频率的详细情况。以下，将各个并联臂谐振器的反谐振频率成为表1所示的反谐振频率的例子也称为实施例。

【表1】

如表1所示，在实施例中，至少两个并联臂谐振器(并联臂谐振器p11～p14)按照从与输入输出端子m11接近地连接的并联臂谐振器p11到与输入输出端子m12接近地连接的并联臂谐振器p14的顺序，反谐振频率变高。在并联臂谐振器为SAW谐振器的情况下，并联臂谐振器的反谐振频率由构成IDT电极的电极指的反复周期规定。例如，通过使该反复周期变窄，能够提高反谐振频率。

此外，滤波器10在比至少一个串联臂谐振器以及至少两个并联臂谐振器更靠输入输出端子m11侧具备与至少一个串联臂谐振器串联连接的电感器L1。具体来说，如图1所示，电感器L1连接在输入输出端子m11和节点n1之间。电感器L1是用于取得与天线元件连接的开关电路等和滤波器10的匹配的匹配元件。

这里，说明图1所示的滤波器10这样的梯子型滤波器的特征。梯子型滤波器通常在设计原理上输入和输出的阻抗大致相同。例如，滤波器10中的节点n1处的阻抗和节点n4处的阻抗大致相同。这是因为梯子型滤波器不具有纵耦合型滤波器这样的阻抗变换功能。

在纵耦合型滤波器中，由于区分输入IDT和输出IDT，因此通过使输入IDT的阻抗和输出IDT的阻抗不同，能够比较自由地调整输入和输出的阻抗。但是，纵耦合型滤波器与梯子型滤波器相比，由于IDT的对数少，因此具有损耗大且不抗电涌破坏这样的缺点。

另一方面，在梯子型滤波器中，由于输入和输出的阻抗分别由相同的一端子对谐振器来构成，因此很难有很大不同。但是，梯子型滤波器与纵耦合型滤波器相比，具有低损耗且抗电涌破坏这样的优点。在本发明中，能够使低损耗且抗电涌破坏的梯子型滤波器的输入和输出的阻抗不同，详细情况后述。具体来说，能够使输入输出端子m12处的阻抗大于输入输出端子m11处的阻抗。

滤波器20例如是将LTE的Band25Tx(1850-1915MHz)设为通带的发送滤波器。滤波器20例如是梯子型的弹性波滤波器。将PA与作为发送滤波器的滤波器20的输入输出端子m22连接。

滤波器20具备连接在将输入输出端子m21和输入输出端子m22连结的路径上的串联臂谐振器s21～s28。此外，滤波器20具备：连接在串联臂谐振器s21以及s22之间的节点和接地之间的并联臂谐振器p21；连接在串联臂谐振器s23以及s24之间的节点和接地之间的并联臂谐振器p22；连接在串联臂谐振器s25以及s26之间的节点和接地之间的并联臂谐振器p23；以及连接在串联臂谐振器s27以及s28之间的节点和接地之间的并联臂谐振器p24。并联臂谐振器p21～p23经由电感器La而与接地连接，并联臂谐振器p24经由电感器Lb而与接地连接。与并联臂谐振器p21～p23串联连接的电感器La能够使并联臂谐振器p21～p23的谐振频率移位，与并联臂谐振器p24串联连接的电感器Lb能够使并联臂谐振器p24的谐振频率移位。即，由此，能够调整滤波器20的通带的带宽、通带低频侧的衰减频带的带宽等。

[2.终端阻抗和滤波器特性的关系]

接着，使用图2～图7来说明滤波器10的终端阻抗和滤波器特性的关系。

图2是表示分配了Rx端的终端阻抗时的滤波器10的通过特性的曲线图。所谓Rx端的终端阻抗是指从输入输出端子m12观察到的阻抗。图2中的虚线、点线、实线、单点划线示出Rx端的终端阻抗按照顺序为50Ω、60Ω、70Ω、80Ω时的滤波器10的通过特性。

图3是表示分配了Rx端的终端阻抗时的Rx端的VSWR特性的曲线图。图3中的虚线、点线、实线、单点划线示出Rx端的终端阻抗按照顺序为50Ω、60Ω、70Ω、80Ω时的Rx端的VSWR特性。

在图2以及图3中，示出各个滤波器10的通带(1930-1995MHz)附近的特性。这里，为了判断分配了Rx端的终端阻抗时的各特性的好坏，而对该通带下的最差值进行比较。

图4是对分配了Rx端的终端阻抗时的滤波器10的Rx通带下的插入损耗的最差值进行比较的曲线图。另外，由于滤波器10是接收滤波器，因此将滤波器10的通带也称为Rx通带。

图5是对分配了Rx端的终端阻抗时的Rx端的Rx通带下的VSWR的最差值进行比较的曲线图。

如上所述，将LNA与输入输出端子m12(Rx端)连接，LNA的输入阻抗一般比50Ω大，大多为65Ω以上。在本实施方式中，设与输入输出端子m12连接的LNA的输入阻抗为70Ω。

因此，如图4以及图5所示，在滤波器10的通带下的Rx端的终端阻抗为70Ω时，在该通带取得滤波器10和LNA的阻抗匹配，插入损耗以及VSWR成为最小。

图6是表示分配了Ant端的终端阻抗时的Ant端的VSWR特性的曲线图。所谓Ant端的终端阻抗是指从输入输出端子m11观察到的阻抗。图6中的虚线、实线、点线示出Ant端的终端阻抗按照顺序为40Ω、50Ω、60Ω时的Ant端的VSWR特性。

在图6中，示出滤波器10的通带(1930-1995MHz)以及滤波器20的通带(1850-1915MHz)附近的VSWR特性。这里，为了判断分配Rx端的终端阻抗时的针对滤波器10的VSWR特性的好坏，对滤波器10的通带下的最差值进行比较。

图7是对分配了Ant端的终端阻抗时的Ant端的Rx通带下的VSWR的最差值进行比较的曲线图。

如上所述，将开关电路与公共端子m1(Ant端)连接，与无线通信用的天线元件连接的开关电路的输出阻抗一般大多为50Ω。在本实施方式中，设与公共端子m1连接的开关电路的输出阻抗为50Ω。

因此，如图7所示，在滤波器10的通带下的Ant端的终端阻抗为50Ω时，在该通带取得滤波器10和开关电路的阻抗匹配，VSWR成为最小。

这样，在滤波器10为接收滤波器且连接了LNA的情况下等，需要与LNA的输入阻抗相适应地，相比从滤波器10的一个输入输出端子(输入输出端子m11)侧观察到的阻抗，而使从另一个输入输出端子(输入输出端子m12)侧观察到的阻抗更大。

[3.实施例中的阻抗特性]

接着，使用图8以及图9来说明实施例中的滤波器10的阻抗特性。

图8是表示在实施例中连接了电感器L1的情况下和未连接的情况下的滤波器10的Ant端的阻抗特性的史密斯圆图。图8中的虚线示出未连接电感器L1的情况下的阻抗特性，实线示出连接了电感器L1的情况下的阻抗特性。所谓未连接电感器L1的意思是将输入输出端子m11和节点n1不经由电感器L1地连接。此外，包含图8的以后说明的史密斯圆图以及导纳圆图示出1930MHz至1995MHz下的阻抗特性，将中心设为50Ω。

如图8所示，在未连接电感器L1的情况下，按照如下方式来设计滤波器10，即，在史密斯圆图上Ant端的阻抗成为在50Ω的等电阻值圆上从电抗为0的点起按逆时针方向旋转后的位置(成为电容性的位置：图8中的虚线)。由此，在连接了电感器L1的状态下，滤波器10的通带下的Ant端的阻抗在史密斯圆图上按顺时针方向在50Ω的等电阻值圆上旋转，电阻值大致成为50Ω，电抗大致成为0(图8中的实线)。此时，在连接了电感器L1的状态下，滤波器10的通带外(例如，滤波器20的通带)的阻抗变大，这一点未图示。这是因为，由于电感器L1，滤波器20的通带下的阻抗在史密斯圆图上按顺时针方向在等电阻值圆上较大地旋转。这样，通过将未连接电感器L1的状态下的阻抗没计成电容性，从而在连接了电感器L1的状态下，能够将滤波器10的通带下的Ant端的阻抗设为50Ω，能够增大滤波器20的通带下的Ant端的阻抗(能够接近于开路(open))。

图9是表示在实施例中连接了并联臂谐振器p14的情况下和未连接的情况下的滤波器10的Rx端的阻抗特性的导纳圆图。图9中的虚线示出未连接并联臂谐振器p14的情况下的阻抗特性，实线示出连接了并联臂谐振器p14的情况下的阻抗特性。所谓未连接并联臂谐振器p14是指在节点n4和接地之间没有连接并联臂谐振器p14。

如图9所示，在未连接并联臂谐振器p14的情况下，在史密斯圆图上Rx端的阻抗成为在50Ω的等电阻值圆上从0的点起按逆时针方向旋转后的位置(成为电容性的位置：图9中的虚线)。如上所述，这是因为，在梯子型滤波器中，输入和输出的阻抗大致相同，具体来说，滤波器10中的节点n1处的阻抗和节点n4处的阻抗大致相同。该位置在导纳圆图上处于通过电阻值大于50Ω例如电阻值为70Ω且电抗为0的点的等电导圆(以下，称为通过70Ω的等电导圆)上。

相对于此，在连接了并联臂谐振器p14的状态下，由于并联臂谐振器作为感应性元件起作用，因此滤波器10的通带下的Rx端的阻抗在导纳圆图上按逆时针方向在通过70Ω的等电导圆上旋转，电阻值大致成为70Ω，电抗大致成为0。

[4.实施例和比较例1的阻抗特性的比较]

接着，使用图10至图12来说明实施例中的滤波器10的阻抗和比较例1中的滤波器的阻抗的比较。关于比较例1中的滤波器，电路结构与实施例中的滤波器10相同，并联臂谐振器的反谐振频率不同。

表2示出比较例1中的滤波器的各个并联臂谐振器的反谐振频率的详细情况。

【表2】

如表2所示，在比较例1中，在至少两个并联臂谐振器(并联臂谐振器p11～p14)当中，并联臂谐振器p13的反谐振频率最高。即，与输入输出端子m12最接近地连接的并联臂谐振器p14的反谐振频率不是最高。

图10是表示实施例以及比较例1中的滤波器的Ant端的阻抗特性的史密斯圆图。图11是表示实施例以及比较例1中的滤波器的Rx端的阻抗特性的史密斯圆图。各图中的实线示出实施例中的滤波器10的阻抗特性，虚线示出比较例1中的滤波器的阻抗特性。

如图10所示，实施例以及比较例1都是Ant端的阻抗成为50Ω，是最佳的。另一方面，Rx端的阻抗如图11所示，在比较例1中与实施例相比，成为电容性，小到60Ω左右。这是因为，在各滤波器的通带，在实施例中，并联臂谐振器p14容易作为感应性元件起作用，在比较例1中，并联臂谐振器p14容易作为电容性元件起作用。使用图12来更详细地说明该情况。

图12是用于说明谐振器作为感应性元件起作用的频带的图。在图12的上侧示出的图是示意性表示实施例以及比较例1中的并联臂谐振器p14的阻抗特性的曲线图。图12中的实线示出实施例中的并联臂谐振器p14的阻抗特性，虚线示出比较例1中的并联臂谐振器p14的阻抗特性。在图12的下侧示出的图是示意性表示实施例以及比较例1中的滤波器的通过特性的曲线图。

梯子型滤波器的通带由构成梯子型滤波器的串联臂谐振器的谐振频率以及并联臂谐振器的反谐振频率形成。因此，在实施例以及比较例1中，若着眼于并联臂谐振器，则由并联臂谐振器p11～p14的反谐振频率来形成通带。在实施例中，在并联臂谐振器p11～p14当中，由于并联臂谐振器p14的反谐振频率最高，因此如图12所示，该反谐振频率处于通带的高频端。另一方面，在比较例1中，在并联臂谐振器p11～p14当中，由于并联臂谐振器p14的反谐振频率不是最高，因此该反谐振频率与实施例相比处于通带的低频侧。

在谐振器中，与频率相应地，存在作为电容性元件起作用的频带和作为感应性元件起作用的频带。具体来说，在反谐振频率以上以及谐振频率以下的频带中，谐振器作为电容性元件起作用，在反谐振频率至谐振频率的频带中，作为感应性元件起作用。因此，在反谐振频率位于通带的高频侧的情况下，在该通带，谐振器容易作为感应性元件起作用，在反谐振频率位于通带的低频侧的情况下，在该通带，谐振器容易作为电容性元件起作用。如图12所示，在实施例中，由于通带和反谐振频率-谐振频率间的频带相重复的部分多，因此并联臂谐振器p14在该通带容易作为感应性元件起作用，在比较例1中，由于通带和反谐振频率-谐振频率间的频带相重复的部分少，因此并联臂谐振器p14在该通带容易作为电容性元件起作用。

由此，如图11所示，在实施例中，通过连接反谐振频率最高且容易产生平行电感器的作用的并联臂谐振器p14，从而从Rx端观察到的阻抗在通带内成为感应性，在导纳圆图上的通过70Ω的等电导圆上按逆时针方向旋转，电阻值大致成为70Ω，电抗大致成为0。在比较例1中，通过连接反谐振频率低且容易产生平行电容器的作用的并联臂谐振器p14，从而Rx端的阻抗就会在导纳圆图上的通过70Ω的等电导圆上按顺时针方向旋转，因此与实施例相比，成为电容性且低阻抗。

这样，在至少两个并联臂谐振器当中，与输入输出端子m12(Rx端)最接近地连接且对Rx端的阻抗造成最多影响的并联臂谐振器p14的反谐振频率最高，从而能够使Rx端的阻抗比Ant端的阻抗大。因而，作为匹配元件而使用简单的结构的电感器L1，仅使与Rx端最接近地连接的并联臂谐振器p14的反谐振频率最高，就能够实现与输入阻抗大于50Ω的LNA之间的阻抗匹配。

[5.实施例的其他特征]

接着，说明实施例的其他特征。

如图1所示，与输入输出端子m12最接近地连接的并联臂谐振器p14所连接的节点n4和输入输出端子m12不经由串联臂谐振器地被连接。由于串联臂谐振器具有电感分量，因此在将串联臂谐振器连接在节点n4和输入输出端子m12之间的情况下，在史密斯圆图上，从输入输出端子m12侧观察到的阻抗(Rx端的阻抗)由于该电感分量而在等电阻值圆上按顺时针方向旋转，与此相应地从输入输出端子m12侧观察到的阻抗向低阻抗侧移位。相对于此，在并联臂谐振器p14所连接的节点n4和输入输出端子m12不经由串联臂谐振器地被连接的情况下，能够使从输入输出端子m12侧观察到的阻抗更大。

此外，如图1所示，与输入输出端子m11最接近地连接的并联臂谐振器p11所连接的节点n1和输入输出端子m11不经由串联臂谐振器地被连接。滤波器10的通带外(例如，滤波器20的通带)的阻抗大，从而能够抑制滤波器10和滤波器20的干扰。在将串联臂谐振器连接在节点n1和输入输出端子m11之间的情况下，关于滤波器20的通带下的阻抗，相位更向电容性旋转，相对于此，在节点n1和输入输出端子m11不经由串联臂谐振器地被连接的情况下，能够进一步使电感器L1的电感值减小相位不旋转的量，因此能够抑制损耗，进而，能够实现滤波器10的小型化。

此外，如表1所示，并联臂谐振器p11～p14的反谐振频率按照从与输入输出端子m11接近地连接的并联臂谐振器p11到与输入输出端子m12接近地连接的并联臂谐振器p14的顺序变高。在并联臂谐振器p11～p14当中，越是接近于输入输出端子m12的并联臂谐振器，就越会成为容易对从滤波器10的输入输出端子m12侧观察到的阻抗造成影响的谐振器。因此，由于越是接近于输入输出端子m12的并联臂谐振器，反谐振频率就越高，因此能够使从输入输出端子m12侧观察到的阻抗更大。

[6.比较例2]

接着，使用图13至图15来说明比较例2。

图13是比较例2涉及的多工器1a的电路结构图。在比较例2中，多工器1a具备电感器L1a。此外，多工器1a取代实施例涉及的滤波器10而具备滤波器10a。

滤波器10a不具备电感器L1。即，多工器1a取代电感器L1而具备电感器L1a。此外，在实施例涉及的滤波器10中，没有将串联臂谐振器连接在节点n1和输入输出端子m11之间，但是比较例2涉及的滤波器10a将串联臂谐振器s18连接在节点n1和输入输出端子m11之间。如上所述，优选将节点n1和输入输出端子m11不经由串联臂谐振器地连接，但是也可以如滤波器10a这样来连接。

表3示出比较例2中的滤波器10a的各个并联臂谐振器的反谐振频率的详细情况。

【表3】

如表3所示，与实施例同样地，在并联臂谐振器p11～p14当中，并联臂谐振器p14的反谐振频率最高。如上所述，优选按照从并联臂谐振器p11到并联臂谐振器p14的顺序，反谐振频率变高，但是也可以如比较例2这样，不按照从并联臂谐振器p11到并联臂谐振器p14的顺序，反谐振频率变高。

多工器1a中的其他点与实施例涉及的多工器1相同，因此省略说明。

电感器L1a连接在公共端子m1和输入输出端子m11以及m21之间。电感器L1a是用于取得与天线元件连接的开关电路等和滤波器10a以及20的匹配的匹配元件。在实施例中，Ant端的匹配通过电感器L1来进行，但是也能够如比较例2这样，由电感器L1a来进行。

图14是表示在比较例2中连接了电感器L1a的情况下和未连接的情况下的滤波器10a的Ant端的阻抗特性的导纳圆图。图14中的虚线示出未连接电感器L1a的情况下的阻抗特性，实线示出连接了电感器L1a的情况下的阻抗特性。所谓未连接电感器L1a的意思是指，在将公共端子m1和输入输出端子m11或者m21连结的路径和接地之间没有连接电感器L1a。

如图14所示，在未连接电感器L1a的情况下，按照以下方式来设计滤波器10a，即，在导纳圆图上Ant端的阻抗成为在通过电阻值为50Ω且电抗为0的点的等电导圆(以下，也称为通过50Ω的等电导圆)上从电阻值为50Ω且电抗为0的点起按顺时针方向旋转后的位置(成为电容性的位置：图14中的虚线)。由此，在连接了电感器L1a的状态下，滤波器10a的通带下的Ant端的阻抗在导纳圆图上按逆时针方向在通过50Ω的等电导圆上旋转，电阻值大致成为50Ω，电抗大致成为0(图14中的实线)。

图15是表示在比较例2中连接了并联臂谐振器p14的情况下和未连接的情况下的滤波器10a的Rx端的阻抗特性的导纳圆图。图15中的虚线示出未连接并联臂谐振器p14的情况下的阻抗特性，实线示出连接了并联臂谐振器p14的情况下的阻抗特性。

如图15所示，在未连接并联臂谐振器p14的情况下，在导纳圆图上Rx端的阻抗成为在通过50Ω的等电导圆上从电阻值为50Ω且电抗为0的点起按顺时针方向旋转后的位置(成为电容性的位置：图15中的虚线)。如上所述，这是因为，在梯子型滤波器中，输入和输出的阻抗大致相同，具体来说，滤波器10a中的节点n1处的阻抗和节点n4处的阻抗大致相同。

相对于此，在连接了并联臂谐振器p14的状态下，滤波器10a的通带下的Rx端的阻抗在导纳圆图上按逆时针方向在通过50Ω的等电导圆上旋转，电阻值大致成为50Ω，电抗大致成为0(图15中的实线)。

[7.实施例和比较例2的阻抗特性的比较]

接着，使用图16以及图17来说明实施例中的滤波器10的阻抗和比较例2中的滤波器10a的阻抗的比较。

图16是表示实施例以及比较例2中的滤波器的Ant端的阻抗特性的史密斯圆图。图17是表示实施例以及比较例2中的滤波器的Rx端的阻抗特性的史密斯圆图。各图中的实线示出实施例中的滤波器10的阻抗特性，虚线示出比较例2中的滤波器10a的阻抗特性。

如图16所示，实施例以及比较例2都是Ant端的阻抗成为50Ω，是最佳的。另一方面，Rx端的阻抗如图17所示，在比较例2中与实施例同样地电抗大致成为0，但是电阻值成为50Ω左右，比实施例的70Ω小。这是因为，以如下方式来设计滤波器10a，即，连接电感器L1a之前的滤波器10a的阻抗成为在通过50Ω的等电导圆上按顺时针方向旋转后的位置(成为电容性的位置)。该位置是电阻值小于50Ω的位置，通过连接反谐振频率高的并联臂谐振器p14，从而即使设Rx端的阻抗从该位置起在等电导圆上按逆时针方向旋转，也不会大于50Ω。

这样，在取代电感器L1而使用电感器L1a的比较例2中，虽然连接了反谐振频率最高的并联臂谐振器p14，但是很难使Rx端的阻抗比Ant端的阻抗大。在比较例2中，由于Rx端的阻抗和Ant端的阻抗大致相同，因此即使进行设计变更使得Rx端的阻抗大于50Ω，Ant端的阻抗也会大于50Ω，很难使Ant端和Rx端的阻抗这两者最佳地相适应。

[8.总结]

如以上说明的，并联臂谐振器p14成为构成滤波器10的并联臂谐振器p11～p14当中最接近于输入输出端子m12且容易对从滤波器10的输入输出端子m12侧观察到的阻抗造成影响的谐振器。此外，由于并联臂谐振器p14在并联臂谐振器p11～p14当中反谐振频率最高，因此在滤波器10的通带下的大部分作为感应性元件起作用。

并且，将连接电感器L1以及并联臂谐振器p14之前的滤波器10的阻抗设计成电容性。具体来说，按照以下方式来进行设计，即，在史密斯圆图上阻抗成为在例如50Ω的等电阻值圆上从电抗为0的点起按逆时针方向旋转后的位置。换言之，按照以下方式来进行设计，即，在导纳圆图上阻抗位于通过电阻值大于50Ω且电抗为0的点的等电导圆上。由此，在连接了电感器L1的状态下，从输入输出端子m11侧观察到的阻抗在史密斯圆图上按顺时针方向在50Ω的等电阻值圆上旋转，电阻值大致成为50Ω，电抗大致成为0。此外，在连接了并联臂谐振器p14的状态下，从输入输出端子m12侧观察到的阻抗在导纳圆图上按逆时针方向在通过电阻值大于50Ω且电抗为0的点的等电导圆上旋转，电阻值比50Ω大(例如70Ω)，电抗大致成为0。因此，作为匹配元件，由于仅使用电感器L1即可，因此能够在抑制匹配元件的复杂化的同时使从一个输入输出端子m12侧观察到的阻抗比从另一个输入输出端子m11侧观察到的阻抗大。具体来说，能够使从输入输出端子m12侧观察到的阻抗的电阻值大于50Ω，能够使电抗大致成为0。由此，例如，容易实现滤波器10和LNA的阻抗匹配。

(其他实施方式)

以上，列举实施方式说明了本发明涉及的高频滤波器(滤波器10)以及多工器1，本发明并不限定于上述实施方式。在将上述实施方式中的任意结构要素组合而实现的另一实施方式、对上述实施方式在不脱离本发明的主旨的范围内实施本领域技术人员所能想到的各种变形而得到的变形例、内置有本发明涉及的滤波器10以及多工器1的各种设备也都包含在本发明中。

例如，在上述实施方式中，多工器1是双工器，但是也可以是三工器、四工器等。

此外，例如，在上述实施方式中，滤波器10的通带是LTE的Band25Rx(1930-1995MHz)，滤波器20的通带是LTE的Band25Tx(1850-1915MHz)，但这些仅是一例，可按照请求规格而适当决定。此外，滤波器20是发送滤波器，但也可以是接收滤波器。此外，滤波器20是梯子型的弹性波滤波器，但也可以是LC滤波器等。

-工业可利用性-

本发明作为能够应用于多频带系统的高频滤波器以及多工器，能够广泛利用于移动电话等通信设备。

Claims (4)

1.一种高频滤波器，是梯子型的高频滤波器，具备：

至少一个串联臂谐振器，连接在将第1输入输出端子和第2输入输出端子连结的路径上；

至少两个并联臂谐振器，连接在设置于所述路径上的连接节点和接地之间；以及

电感器，在比所述至少一个串联臂谐振器以及所述至少两个并联臂谐振器更靠所述第1输入输出端子侧的位置，与所述至少一个串联臂谐振器串联连接，

所述至少两个并联臂谐振器当中的与所述第2输入输出端子最接近地连接的第1并联臂谐振器的反谐振频率比其他任一个并联臂谐振器的反谐振频率高，

所述至少两个并联臂谐振器当中的与所述第1输入输出端子最接近地连接的并联臂谐振器所连接的所述连接节点和所述第1输入输出端子不经由所述至少一个串联臂谐振器中的任一个串联臂谐振器地被连接。

2.根据权利要求1所述的高频滤波器，其中，

所述第1并联臂谐振器所连接的所述连接节点和所述第2输入输出端子不经由所述至少一个串联臂谐振器中的任一个串联臂谐振器地被连接。

3.根据权利要求1或2所述的高频滤波器，其中，

所述至少两个并联臂谐振器的反谐振频率按照从与所述第1输入输出端子接近地连接的并联臂谐振器到与所述第2输入输出端子接近地连接的并联臂谐振器的顺序变高。

4.一种多工器，具备：

包含权利要求1～3中任一项所述的高频滤波器在内的多个滤波器，

所述多个滤波器各自的一个输入输出端子与公共端子直接或者间接地连接。