JP2013123270A

JP2013123270A - フィルタ、デュープレクサ、通信モジュール

Info

Publication number: JP2013123270A
Application number: JP2013031288A
Authority: JP
Inventors: Motoaki Hara; 基揚原; Shogo Inoue; 将吾井上; Masafumi Iwaki; 匡郁岩城; Jun Tsutsumi; 潤堤; Masanori Ueda; 政則上田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2013-02-20
Filing date: 2013-02-20
Publication date: 2013-06-20
Anticipated expiration: 2029-01-27
Also published as: JP5503764B2

Abstract

【課題】高周波帯の適切な周波数位置に減衰極を配置することができるとともに低損失なフィルタを提供する。
【解決手段】信号線に直列接続される複数の直列共振子と、信号線に並列接続される複数の並列共振子とを含むフィルタであって、複数の直列共振子のうち二つの直列共振子間の信号線に少なくとも二つの並列共振子が並列接続され、二つの並列共振子にそれぞれインダクタが直列接続され、インダクタは互いに異なるインダクタンスを有する。
【選択図】図８

Description

本願の開示は、フィルタに関する。また、フィルタを備えたデュープレクサ、通信モジュールに関する。

携帯電話端末に代表される無線機器の急速な普及により、高周波フィルタへの需要が急速に拡大している。特に、小型で高い急峻性を有する弾性波フィルタへの需要は旺盛である。

近年、無線システムの高度化が急速に進展しており、それに伴い、高周波フィルタへの要求仕様は非常に複雑化している。例えば、デュープレクサに含まれる送信フィルタおよび受信フィルタは、通過帯域において低損失であり、相手帯域（送信フィルタの帯域に対する受信フィルタの帯域、および受信フィルタの帯域に対する送信フィルタの帯域）において抑圧が高いことが好ましい。

一般に、携帯電話端末等に搭載されるフィルタは、通過帯域を広く確保するため、共振子を多段接続することが多い。例えば、特許文献には、ラダーフィルタの一例が開示されている。

特開２００４−１５３９７号公報

しかしながら、上記従来の構成では、抑圧帯域における減衰極の数を増やすためにラダーフィルタの段数を増加させると、通過帯域の損失を増加させてしまう。

また、並列共振子にインダクタを接続する構成では、減衰極を、最も抑圧を必要とする周波数帯域に配置することが困難である。

そのため、本発明は、適切な周波数位置に減衰極を配置することができるとともに低損失なフィルタを提供することを目的とする。また、そのようなフィルタを備えたデュープレクサ、通信モジュールを提供することを目的とする。

本願に開示するフィルタは、信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、前記複数の直列共振子のうち二つの直列共振子間の信号線に、少なくとも二つの並列共振子が並列接続され、前記二つの並列共振子にそれぞれインダクタが直列接続され、前記インダクタは、互いに異なるインダクタンスを有するものである。

本願の開示によれば、高周波帯の適切な周波数位置に減衰極を配置することができ、十分な不要帯域の抑圧を実現することができる。また、フィルタの段数を大幅に増加させずに減衰極を増やすことができるため、通過帯域の損失を低減することができる。

入力端子Ｔ_inと出力端子Ｔ_outとに直列に共振子Ｓを接続した回路図入力端子Ｔ_inと出力端子Ｔ_outとの間に並列に共振子Ｐを接続した回路図共振子Ｓ及び共振子Ｐの周波数特性を示す特性図図１Ａに示す共振子Ｓを直列腕に配し、図１Ｂに示す共振子Ｐを並列腕に配した回路図図２Ａに示すフィルタの周波数特性を示す特性図ラダーフィルタの構成を示す回路図ラダーフィルタの構成を示す回路図並列共振子にインダクタンスを接続したフィルタの回路図図４Ａに示すフィルタの周波数特性を示す特性図並列共振子にインダクタンスを接続したフィルタの回路図図４Ａに示すフィルタの周波数特性を示す特性図従来のフィルタの変形例を示す回路図従来のフィルタの変形例を示す回路図従来のフィルタの変形例を示す回路図図６Ａに示すフィルタの周波数特性を示す特性図本実施の形態のフィルタの第１の構成を示す回路図本実施の形態のフィルタの第２の構成を示す回路図本実施の形態のフィルタの変形例を示す回路図本実施の形態のフィルタの変形例を示す回路図本実施の形態のフィルタの変形例を示す回路図従来のフィルタ（図６Ａに示すフィルタ）に回路定数を付加した回路図本実施の形態のフィルタ（図１０Ｃに示すフィルタ）に回路定数を付加した回路図図１１Ｂに示すフィルタの周波数特性を示す特性図図１２に示す周波数特性と、図１１Ａに示す従来のフィルタの周波数特性とを示す特性図図１３におけるＺ部の拡大図図１４ＡにおけるＹ部の拡大図本実施の形態のフィルタを採用した弾性表面波フィルタ（ＳＡＷフィルタ）のチップレイアウトの一例を示す模式図図１５Ａに示すフィルタチップを実装可能なプリント基板の平面図本実施の形態のフィルタを採用した圧電薄膜共振子フィルタ（ＦＢＡＲフィルタ）のチップレイアウトの一例を示す模式図図１６Ａに示すフィルタチップを実装可能なプリント基板の平面図本実施の形態のフィルタを備えたデュープレクサのブロック図ＲＦモジュールのブロック図ラチスフィルタの回路図

本発明の実施形態におけるフィルタは、上記構成を基本として、以下のような態様をとることができる。

すなわち、フィルタにおいて、前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている構成とすることができる。

フィルタにおいて、前記複数の直列共振子と前記複数の並列共振子は、ラチス型に接続されている構成とすることができる。

フィルタにおいて、互いに異なるインダクタンスを有するインダクタが接続された並列共振子を含む複数の並列共振子が、一つのインダクタを介して接地されている構成とすることができる。

（実施の形態）
〔１．フィルタの原理等〕
上述したように、フィルタは、通過帯域の低損失化と、抑圧帯域における高い抑圧が求められる。さらに近年では、例えば、混変調を防ぐために通過帯域の高調波（２倍波、３倍波）での高い抑圧も要求されることもある。また、例えば、ワイヤレスＬＡＮ（Local Area Network）やブルートゥース（登録商標）といった無線システムとの干渉を防ぐため、これらの使用周波数帯での抑圧の要求も存在する。

低損失な高周波フィルタを実現する手法として、ラダーフィルタが広く用いられている。ラダーフィルタは、共振周波数の異なる二つの共振子を梯子状に結線して構成される高周波フィルタである。図１Ａ〜図１Ｃを参照して、フィルタの原理を説明する。

図１Ａは、入力端子Ｔ_inと出力端子Ｔ_outとに直列に共振子Ｓを接続した回路である。図１Ｂは、入力端子Ｔ_inと出力端子Ｔ_outとの間に並列に共振子Ｐを接続した回路である。図１Ａに示す共振子Ｓは、共振周波数ｆ_rs、反共振周波数ｆ_asを有する。図１Ｂに示す共振子Ｐは、共振周波数ｆ_rp、反共振周波数ｆ_apを有する。図１Ｃは、共振子Ｓと共振子Ｐの共振特性を示す。

図２Ａは、図１Ａに示す共振子Ｓを直列腕に配し、図１Ｂに示す共振子Ｐを並列腕に配した回路図を示す。図２Ａにおいて共振子Ｐの反共振周波数ｆ_apと共振子Ｓの共振周波数ｆ_rsとがほぼ同じ値を有するとき、図２Ｂに示すフィルタ特性を実現することができる。すなわち、共振器Ｐの共振周波数ｆ_rpと共振子Ｓの反共振周波数ｆ_asとの間を通過帯域とし、共振周波数ｆ_rpよりも低域側および反共振周波数ｆ_asよりも高域側を減衰域とした、バンドパスフィルタを実現することができる。

一般に、携帯電話端末等に搭載されるフィルタは、通過帯域を図２Ｂに示す帯域よりも広く確保するため、図２Ａに示す共振子を多段接続することが多い。共振子を多段接続するフィルタとして、一対の梯子型回路を多段に接続したラダーフィルタがある。

図３Ａは、ラダーフィルタの一例を示す。図３Ａに示すように、ラダーフィルタは、共振子を多段接続する際、各段間での反射を防ぐため、隣り合う梯子型回路はミラー反転させた形で接続される。なお、以下の説明において、直列腕に接続された共振子を直列共振子と称し、並列腕に接続された共振子を並列共振子と称する。

図３Ａに示すように共振子を多段接続すると、図中の破線枠に示すように、直列腕において同種の直列共振子が接続されている箇所と、並列腕において同種の並列共振子が接続されている箇所とが存在する。これらの同種の共振子は、図３Ｂに示すように一つの共振子として容量的に合成することができるため、チップサイズを小型化することができる。なお、特許文献１には、図３Ｂに示すラダーフィルタの一例が開示されている。

図３Ｂに示すラダーフィルタにおいて、前述したように通過帯域の高調波（２倍波、３倍波）において高い抑圧を実現するために、並列共振子にインダクタを接続する構成が提案されている。なお、共振子は、共振動作する周波数帯域外では容量として機能するため、インダクタが接続された並列共振子は共振動作する周波数帯域外ではＬＣ共振子として機能する。

図４Ａは、並列共振子にインダクタを接続したフィルタを示す。図４Ａに示すように、容量Ｃｐを有する二つの並列共振子Ｐ１１，Ｐ１２に、それぞれインダクタンスＨ１，Ｈ２を有するインダクタＬ１，Ｌ２を直列接続した場合、図４Ｂに示すように通過帯域外の周波数ｆ１，ｆ２において減衰極が生成される。減衰極の周波数ｆ１，ｆ２は、以下の数式に基づいて算出することができる。以下の数式において、Ｃｐは並列共振子の容量である。

ｆ１＝１／｛２π（Ｈ１・Ｃｐ）^1/2｝
ｆ２＝１／｛２π（Ｈ２・Ｃｐ）^1/2｝
以上のように並列共振子を増設し、その並列共振子にインダクタを直列接続することで、減衰極の数を増やすことが可能となる。

一方、図５Ａに示すように、並列共振子Ｐ１１，Ｐ１２に対して一つのインダクタＬ３を接続した場合、図５Ｂに示すように通過帯域外の周波数ｆ３において減衰極が生成される。

図４Ａに示すフィルタは、図６Ａ〜図６Ｃに示すようないくつかの変形例が考えられるが、いずれも通過帯域の高周波帯にインダクタによって二つの減衰極が生成され、図４Ａと等価の回路となる。

ここで、減衰極の数を増やすためにラダーフィルタの段数を増加させると、通過帯域の損失を増加させてしまう。また、並列共振子にインダクタを接続する構成では、減衰極を、最も抑圧を必要とする周波数帯域に配置することが困難である。

例えば、図７は、図６Ａに示すフィルタの周波数特性を示した図である。図７に示すように、図６Ａに示すフィルタでは、高周波帯に生成される二つの減衰極は、Ｒｘ帯とブルートゥース（以下、ＢＴと称する）帯との間（減衰極Ａ）と、Ｔｘ２倍波とＴｘ３倍波との間（減衰極Ｂ）とに配置される。これらの減衰極を、最も抑圧を必要とする周波数帯域（ＢＴ帯、Ｔｘ２倍波帯、Ｔｘ３倍波帯）に配置することが求められる
下記の実施形態では、高周波帯の適切な周波数位置に減衰極を配置することができるとともに低損失なフィルタを提供することができる。

〔２．フィルタの構成〕
図８は、本実施の形態にかかるフィルタの第１の構成の回路図である。図８に示すフィルタでは、直列腕（信号線）に直列共振子Ｓ１１，Ｓ１２，Ｓ１３が接続されている。また、隣り合う直列共振子Ｓ１１及びＳ１２の間に、直列腕（信号線）に対して並列に並列共振子Ｐ２１，Ｐ２２が接続されている。また、隣り合う直列共振子Ｓ１２及びＳ１３の間に、直列腕に対して並列に並列共振子Ｐ２３，Ｐ２４が接続されている。また、並列共振子Ｐ２１には、インダクタＬ１１が接続されている。また、並列共振子Ｐ２２には、インダクタＬ１２が接続されている。また、並列共振子Ｐ２３には、インダクタＬ１３が接続されている。また、並列共振子Ｐ２４には、インダクタＬ１４が接続されている。インダクタＬ１１〜Ｌ１４は、それぞれ異なるインダクタンス（値）を有する。

図８に示すフィルタでは、一つにまとめられていた並列共振子が並列分割され、各々の並列共振子にそれぞれ異なるインダクタンスを有するインダクタが接続されている。このような回路構成とすることにより、共振子の段数を増やすことなく減衰極を増やすことが可能となる。すなわち、図８に示すフィルタは、共振子の段数が図４Ａに示すフィルタなどと同様で４段であるが、減衰極を４カ所に形成することができる（図４Ａに示すフィルタでは減衰極は２カ所）。

なお、フィルタの段数は、一つの直列共振子と一つの並列共振子とで１段とする。例えば、図４Ａに示す回路では、Ｓ１１とＰ１１、Ｓ１２とＰ１１、Ｓ１３とＰ１２，Ｓ１４とＰ１２がそれぞれ組となり、合計４段のフィルタを実現している。一方、図８に示す回路では、Ｓ１１とＰ２１、Ｓ１２とＰ２２、Ｓ１３とＰ２３、Ｓ１４とＰ２４がそれぞれ組となり、合計４段のフィルタを実現している。

図９は、本実施の形態にかかるフィルタの第２の構成の回路図である。図９に示すフィルタは、直列腕に直列共振子Ｓ１１，Ｓ１２，Ｓ１３が接続されている。また、直列共振子Ｓ１１及びＳ１２の間に、直列腕に対して並列に並列共振子Ｐ２１，Ｐ２２が接続されている。また、直列共振子Ｓ１２及びＳ１３の間に、直列腕に対して並列に並列共振子Ｐ２３が接続されている。また、並列共振子Ｐ２１には、インダクタＬ１１が接続されている。また、並列共振子Ｐ２２には、インダクタＬ１２が接続されている。また、並列共振子Ｐ２３には、インダクタＬ１３が接続されている。インダクタＬ１１〜Ｌ１３は、それぞれ異なるインダクタンスを有する。

図９に示すフィルタでは、一つにまとめられていた並列共振子が並列分割され、各々の並列共振子にそれぞれ異なるインダクタンスを有するインダクタが接続される。このような回路構成とすることにより、共振子の段数を増やすことなく減衰極を増設することが可能となる。すなわち、図９に示すフィルタは、共振子の段数が図４Ａに示すフィルタなどと同様で４段であるが、減衰極を３カ所に形成することができる（図４Ａに示すフィルタでは減衰極は２カ所）。

なお、本実施の形態におけるフィルタは、一例として、ＷＣＤＭＡ＿Ｂａｎｄ２に対応したフィルタとして用いることができる。ＷＣＤＭＡ＿Ｂａｎｄ２では、高周波帯に必要とされる減衰極は３つ（ＢＴ帯，Ｔｘ２倍波帯，Ｔｘ３倍波帯）である。したがって、図８に示すフィルタは、ＷＣＤＭＡ＿Ｂａｎｄ２に対応することができる。また、図９に示すように、並列共振子とインダクタとを接続したブランチを一つ削除してもＷＣＤＭＡ＿Ｂａｎｄ２に対応することができる。

図１０Ａ〜図１０Ｃは、本実施の形態のフィルタの変形例を示す。図１０Ａに示すフィルタは、インダクタＬ１１を並列共振子Ｐ２１に接続し、インダクタＬ１２を並列共振子Ｐ２２に接続し、インダクタＬ１３をインダクタＬ１１，Ｌ１２，および並列共振子Ｐ２３に接続している。このとき、インダクタＬ１１及びＬ１３の合成インダクタンスと、インダクタＬ１２及びＬ１３の合成インダクタンスと、インダクタＬ１３のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。

図１０Ｂに示すフィルタは、インダクタＬ１１を並列共振子Ｐ２１に接続し、インダクタＬ１２を並列共振子Ｐ２３に接続し、インダクタＬ１３をインダクタＬ１１，Ｌ１２，および並列共振子Ｐ２２に接続している。このとき、インダクタＬ１１及びＬ１３の合成インダクタンスと、インダクタＬ１２及びＬ１３の合成インダクタンスと、インダクタＬ１３のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。

図１０Ｃに示すフィルタは、インダクタＬ１１を並列共振子Ｐ２１に接続し、インダクタＬ１２を並列共振子Ｐ２４に接続し、インダクタＬ１３をインダクタＬ１１，Ｌ１２，並列共振子Ｐ２２，Ｐ２３に接続している。このとき、インダクタＬ１１及びＬ１３の合成インダクタンスと、インダクタＬ１２及びＬ１３の合成インダクタンスと、インダクタＬ１３のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。

以下、図６Ａのフィルタと図１０Ｃのフィルタとの比較について説明する。

図１１Ａは、図６Ａに示すフィルタに回路定数を付加した図である。図１１Ｂは、本実施の形態のフィルタ（図１０Ｃに示すフィルタ）に回路定数を付加した図である。図１１Ｂに示す回路定数は、一例として、Ｔｘ２倍波（３７６０ＭＨｚ）の要求抑圧を２５ｄＢ、Ｔｘ３倍波（５６４０ＭＨｚ）の要求抑圧を２５ｄＢ、ＢＴ帯（２４００〜２５００ＭＨｚ帯）の要求抑圧を３０ｄＢとなるように設定した。

図１２は、図１１Ｂに示す回路定数を有するフィルタの周波数特性を示す。図１２に示すように、本実施の形態のフィルタによれば、減衰極を３カ所に形成することができるとともに、それぞれの減衰極を抑圧が必要な周波数帯域に配置することができる。すなわち、減衰極ＡはＢＴ帯の近くに配置することができ、減衰極ＢはＴｘ２倍波帯（以下２Ｔｘ帯と称する）の近くに配置することができ、減衰極ＣはＴｘ３倍波帯（以下３Ｔｘ帯と称する）の近くに配置することができる。

図１３は、図１２に示す周波数特性（図中の実線）と、図１１Ａに示す回路定数を有するフィルタの周波数特性（図中の破線）とを示す。図１３に示すように、図１１Ａに示すフィルタでは、減衰極ＤがＲｘ帯とＢＴ帯との間に配置され、減衰極Ｅが２Ｔｘ帯と３Ｔｘ帯との間との間に配置されていたため、最も抑圧させたいＢＴ帯、２Ｔｘ帯、および３Ｔｘ帯において十分な抑圧を得ることができなかった。一方、本図１１Ｂのフィルタでは、減衰極ＡがＢＴ帯の近くに配置され、減衰極Ｂが２Ｔｘ帯の近くに配置され、減衰極Ｃが３Ｔｘ帯の近くに配置されるため、最も抑圧させたい周波数帯域を抑圧することができる。

図１４Ａは、図１３における通過帯域（Ｚ部）を拡大した図である。図１４Ｂは、図１４ＡにおけるＹ部を拡大した図である。図１４Ａ及び図１４Ｂにおいて、実線は図１１Ｂに示すフィルタにおける周波数特性で、破線は図１１Ａに示すフィルタにおける周波数特性である。図１４Ａ及び図１４Ｂに示すように、高周波帯において所望の周波数帯は減衰極によって抑制されるため、ラダーフィルタ自身の減衰量を低く設定できる。その結果、通過帯域の損失も大幅に改善することが可能となる。

図１５Ａは、本実施の形態のフィルタを採用した弾性表面波フィルタ（ＳＡＷフィルタ）のチップレイアウトの一例である。図１５Ｂは、図１５Ａに示す弾性表面波フィルタをフリップボンディングが可能なプリント基板の平面図である。図１５Ａに示すフィルタは、図１０Ｃに示すフィルタのチップレイアウトの一例である。図１５Ａに示すフィルタは、通信装置などに搭載される送信フィルタチップの一例である。図１５Ａにおいて、バンプ電極１１は、図１５Ｂに示すアンテナ端子Ａｎｔに接続される。バンプ電極１２は、図１５Ｂに示すＴｘ端子に接続され、送信回路またはパワーアンプに接続される。バンプ電極１３は、図１５Ｂに示すインダクタＬ１１に接続される。バンプ電極１４は、図１５Ｂに示すインダクタＬ１２に接続される。バンプ電極１５は、図１５Ｂに示すインダクタＬ１３に接続される。バンプ電極１１〜１５は、互いに導体パターン１６で電気的に接続されている。また、バンプ電極間を接続する導体パターン１６には、共振子が配されている。また、図１５Ｂに示すインダクタＬ１１，Ｌ１２，Ｌ１３は、スパイラルコイルで形成されている。

図１５Ａにおいて、共振子Ｃ_s11及びＣ_s12は、図１０Ｃにおける直列共振子Ｓ１１に相当する。共振子Ｃ_s21〜Ｃ_s23は、図１０Ｃにおける直列共振子Ｓ１２に相当する。共振子Ｃ_s31〜Ｃ_s33は、図１０Ｃにおける直列共振子Ｓ１３に相当する。共振子Ｃ_p11及びＣ_p12は、図１０Ｃにおける並列共振子Ｐ２１に相当する。共振子Ｃ_p21及びＣ_p22は、図１０Ｃにおける並列共振子Ｐ２２に相当する。共振子Ｃ_p3は、図１０Ｃにおける並列共振子Ｐ２３に相当する。共振子Ｃ_p4は、図１０Ｃにおける並列共振子Ｐ２４に相当する。

図１６Ａは、本実施の形態のフィルタを採用した圧電薄膜共振子フィルタ（ＦＢＡＲフィルタ）のチップレイアウトの一例である。図１６Ｂは、図１６Ａに示すフィルタチップを実装可能なプリント基板の平面図である。図１６Ａに示すフィルタは、図１０Ｃに示すフィルタのチップレイアウトの一例である。図１６Ａに示すフィルタは、通信装置などに搭載される送信フィルタチップの一例である。図１６Ａにおいて、バンプ電極２１は、図１６Ｂに示すアンテナ端子Ａｎｔに接続される。バンプ電極２２は、図１６Ｂに示すＴｘ端子に接続され、送信回路またはパワーアンプに接続される。バンプ電極２３は、インダクタＬ１１に接続される。バンプ電極２４は、インダクタＬ１２に接続される。バンプ電極２５は、インダクタＬ１３に接続される。バンプ電極２１〜２５は、互いに導体パターン２６で電気的に接続されている。また、バンプ電極間を接続する導体パターン２６には、共振子が配されている。また、図１６Ｂに示すインダクタＬ１１，Ｌ１２，Ｌ１３は、スパイラルコイルで形成されている。

図１６Ａにおいて、共振子Ｃ_s1は、図１０Ｃにおける直列共振子Ｓ１１に相当する。共振子Ｃ_s2は、図１０Ｃにおける直列共振子Ｓ１２に相当する。共振子Ｃ_s11及びＣ_s12は、図１０Ｃにおける直列共振子Ｓ１３に相当する。共振子Ｃ_p1は、図１０Ｃにおける並列共振子Ｐ２１に相当する。共振子Ｃ_p2は、図１０Ｃにおける並列共振子Ｐ２２に相当する。共振子Ｃ_p3は、図１０Ｃにおける並列共振子Ｐ２３に相当する。共振子Ｃ_p4は、図１０Ｃにおける並列共振子Ｐ２４に相当する。

〔３．デュープレクサの構成〕
図１７は、本実施の形態のフィルタを備えたデュープレクサのブロック図である。図１７に示すように、デュープレクサ１０２は、受信フィルタ１０３と送信フィルタ１０４とを備えている。デュープレクサ１０２は、アンテナ１０１を介して入力される受信信号を受信フィルタ１０３でフィルタリングし、所望の周波数帯域の受信信号Ｒｘを抽出する。また、デュープレクサ１０２は、入力される送信信号Ｔｘを送信フィルタ１０４でフィルタリングし、アンテナ１０１を介して出力する。

送信フィルタ１０４の回路構成は、例えば、図８、図９、図１０Ａ、図１０Ｂあるいは図１０Ｃとすることができる。これにより、送信フィルタ１０４を、例えば、ＷＣＤＭＡ＿Ｂａｎｄ２の仕様に対応させることができる。一例として、送信フィルタ１０４の通過帯域は、１８５０ＭＨｚ〜１９１０ＭＨｚとすることができる。相手帯域（受信フィルタ通過帯域）は、１９３０ＭＨｚ〜１９９０ＭＨｚである。この場合、Ｔｘ２倍波は３７６０ＭＨｚ、Ｔｘ３倍波は５６４０ＭＨｚとすることができる。また、ブルートゥース規格のシステムとの干渉を防ぐため、２４００〜２５００ＭＨｚ帯での抑圧も可能である。

〔４．実施の形態の効果、他〕
本実施の形態によれば、ラダーフィルタにおける並列共振子に、互いにインダクタンスが異なるインダクタを接続する構成としたことにより、フィルタの段数を大幅に増やすことなく減衰極を増やすことができる。また、減衰極を所望の周波数帯域に配置することができるため、所望の周波数帯域を抑圧することができるフィルタを実現することができる。また、通過帯域における抑圧を低減することができる。

なお、本実施の形態では、比較を明確にするため、フィルタに用いられる全共振子の容量比は表面波デバイスを想定して「１６」に固定した。また、フィルタに含まれる複数の直列共振子の共振周波数は、すべて同一とした。また、フィルタに含まれる複数の並列共振子の共振周波数は、すべて同一とした。なお、本実施の形態のフィルタに基づき実際に回路設計を行う際は、各共振子の容量比および共振周波数は任意に設定されうる。

本実施の形態では、フィルタの実現例として弾性表面波デバイスを挙げたが、圧電薄膜共振子（ＦＢＡＲ（Film Bulk Acoustic Resonator）型，ＳＭＲ（Solid Mounted Resonator）型）や、その他セラミックフィルタにおいても適応可能である。

また、本実施の形態のフィルタは、デュープレクサに限らず、複数のデュープレクサをモジュール化したデュープレクサ・バンク・モジュールや、増幅器とデュープレクサをモジュール化したデュープレクサ・アンプ・モジュールのようなＲＦモジュールにも適応可能である。

図１８は、デュープレクサ・バンク・モジュールを備えたＲＦモジュールのブロック図である。図１８に示すようにＲＦモジュールは、スイッチモジュール２０２、デュープレクサ・バンク・モジュール２０３、およびアンプモジュール２０４を備えている。スイッチモジュール２０２は、アンテナ２０１ａ及び２０１ｂ、デュープレクサ・バンク・モジュール２０３内のデュープレクサに接続されている。デュープレクサ・バンク・モジュール２０３は、複数のデュープレクサ２０３ａ，２０３ｂ，２０３ｃ，・・・を備えている。本実施の形態のフィルタは、デュープレクサ・バンク・モジュール２０３内のデュープレクサ２０３ａ，２０３ｂ，２０３ｃ，・・・における受信フィルタおよび／または送信フィルタに搭載することができる。

また、本実施の形態では、ラダーフィルタを一例として挙げて説明したが、図１９に示すように、共振子をラチス型に接続したラチスフィルタであっても同様の効果を得ることができる。ラチスフィルタは、二つの信号線と、信号線間に接続された連絡線とを備え、信号線に直列共振子が接続され、連絡線に並列共振子が接続される。並列共振子は、信号線の間に少なくとも二つ並列に接続される。その二つの並列共振子に対して直列にインダクタを接続し、さらにそのインダクタを互いにインダクタンスが異なる素子で実現することにより、本実施の形態と同様の効果を得ることができる。

（付記１）
信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、
前記複数の直列共振子のうち二つの直列共振子間の信号線に、少なくとも二つの並列共振子が並列接続され、
前記二つの並列共振子にインダクタが直列接続され、
前記インダクタは、互いに異なるインダクタンスを有する、フィルタ。

（付記２）
前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている、付記１記載のフィルタ。

（付記３）
前記複数の直列共振子と前記複数の並列共振子は、ラチス型に接続されている、付記１記載のフィルタ。

（付記４）
互いに異なるインダクタンスを有するインダクタが接続された並列共振子を含む複数の並列共振子が、一つのインダクタを介して接地されている、付記１〜３のいずれか一項に記載のフィルタ。

（付記５）
信号線に接続される複数の直列共振子と帰還線に接続される複数の並列共振子とによって構成される多段ラダーフィルタにおいて、直列共振子間の少なくとも一つの並列共振子が二つ以上に並列分轄されており、かつ、分轄された各々の共振子に直列に接続されるインダクタンスが異なる値を有する、フィルタ。

（付記６）
二つの信号線に接続される複数の共振子と信号線間を結線する連絡線に接続される複数の共振子とによって構成される多段ラチスフィルタにおいて、連絡線に接続される少なくとも一つの共振子が二つ以上に並列分轄されており、かつ、分轄された各々の共振子に直列に接続されるインダクタンスが異なる値を有する、フィルタ。

（付記７）
並列分轄され、異なるインダクタンスが接続された並列共振子を含む複数の並列共振子が、一つの共有されたインダクタンスを介して接地されている、付記５記載のフィルタ。

（付記８）
共有化されたインダクタンスがパッケージもしくはプリント板に内蔵されている、付記７記載のフィルタ。

（付記９）
前記直列共振子、前記並列共振子のうち少なくとも一つは、弾性表面波素子である、付記５〜８のうちいずれか一項に記載のフィルタ。

（付記１０）
前記直列共振子、前記並列共振子のうち少なくとも一つは、圧電薄膜共振子である、付記５〜８のうちいずれか一項に記載のフィルタ。

（付記１１）
前記直列共振子、前記並列共振子のうち少なくとも一つは、バルク波素子である、付記５〜８のうちいずれか一項に記載のフィルタ。

（付記１２）
付記１〜１１のうちいずれか一項に記載のフィルタを備えた、デュープレクサ。

（付記１３）
付記１〜１１のうちいずれか一項に記載のフィルタを備えた、通信モジュール。

本発明は、フィルタ、デュープレクサ、通信モジュールに関する。

Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４直列共振子
Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４並列共振子

Claims

信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、
前記複数の直列共振子のうち隣り合う二つの直列共振子間の信号線に、二つの隣り合う並列共振子が並列接続されるとともに、別の隣り合う二つの直列共振子間の信号線に、少なくとも一つの並列共振子が並列接続され、
前記隣り合う二つの直列共振子間の信号線に並列接続された二つの隣り合う並列共振子の一方の並列共振子には第１のインダクタが直列接続され、
前記別の隣り合う二つの直列共振子間の信号線に並列接続された少なくとも一つの並列共振子の一つの並列共振子には第２のインダクタが直列接続され、
前記隣り合う二つの直列共振子間の信号線に並列接続された二つの隣り合う並列共振子と、前記別の隣り合う二つの直列共振子間の信号線に並列接続された少なくとも一つの並列共振子とに対して、第３のインダクタが接続され、
前記第１、第２、及び第３のインダクタでは、前記第１のインダクタと前記第３のインダクタとの合成インダクタンスと、前記第２のインダクタと前記第３のインダクタとの合成インダクタンスとが同じ値とならないように設定されている、フィルタ。
前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている、請求項１記載のフィルタ。
前記複数の直列共振子と前記複数の並列共振子は、ラチス型に接続されている、請求項１記載のフィルタ。
互いに異なるインダクタンスを有するインダクタが接続された前記少なくとも二つの並列共振子を含む複数の並列共振子が、一つの共有インダクタを介して接地されている、請求項１または２に記載のフィルタ。
前記共有インダクタンスがパッケージもしくはプリント板に内蔵されている、請求項４に記載のフィルタ。
請求項１〜４のうちいずれか一項に記載のフィルタを備えた、デュープレクサ。
請求項１〜４のうちいずれか一項に記載のフィルタを備えた、通信モジュール。