JP6385891B2 - ラダー型フィルタ、デュプレクサおよびモジュール - Google Patents

Description

本発明は、ラダー型フィルタ、デュプレクサおよびモジュールに関し、例えば並列共振器にインダクタおよびキャパシタが接続されたラダー型フィルタ、デュプレクサおよびモジュールに関する。

高周波通信システムにラダー型フィルタが用いられている。ラダー型フィルタの並列共振器とグランドとの間にインダクタとキャパシタとが並列に接続された共振回路を接続することが知られている（特許文献１から３）。複数の並列共振器のグランド端子間をキャパシタ等で接続することが知られている（特許文献４および５）。

特開平９−２６１００２号公報 特開平９−３２１５７３号公報 特開２００８−２０５９４７号公報 特開２００４−７２４１１号公報 特開２０１２−１７５４３８号公報

特許文献１から３のような共振回路を設けることにより、ラダー型フィルタの通過帯域外に減衰極を形成することができる。しかしながら、共振回路により、１つの減衰極を形成する。このため、複数の減衰極を形成することができない。

本発明は、上記課題に鑑みなされたものであり、複数の減衰極を形成することを目的とする。

本発明は、入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続された複数の並列共振器と、前記複数の並列共振器のうち少なくとも２つの並列共振器とグランドとの間にそれぞれ位置する少なくとも２つのノード間に直列に接続された第１インダクタと、前記少なくとも２つのノード間に、前記第１インダクタと直列に接続された第１キャパシタと、を具備し、前記少なくとも２つのノード間に他のキャパシタは接続されていないことを特徴とするラダー型フィルタである。

上記構成において、前記少なくとも２つのノードのうち少なくとも１つのノードと前記グランドとの間に直列に接続された第２インダクタと、前記少なくとも１つのノードと前記グランドとの間に前記第２インダクタと並列に接続された第２キャパシタと、を具備する構成とすることができる。

上記構成において、前記少なくとも１つのノードと前記グランドとの間に前記第２インダクタと並列に、かつ前記第２キャパシタと直列に接続された第３インダクタを具備する構成とすることができる。

上記構成において、前記少なくとも２つのノードと前記グランドとの間に直列にそれぞれ接続された第２インダクタと、前記少なくとも２つのノードと前記グランドとの間にそれぞれ前記第２インダクタと並列に接続された第２キャパシタと、を具備する構成とすることができる。

上記構成において、前記少なくとも２つのノードと前記グランドとの間にそれぞれ前記第２インダクタと並列にかつ前記第２キャパシタと直列に接続された第３インダクタを具備する構成とすることができる。

上記構成において、前記１または複数の直列共振器および前記複数の並列共振器が形成されたフィルタチップと、前記フィルタチップを搭載する基板と、を具備し、前記第１インダクタおよび前記第１キャパシタの少なくとも１つは前記基板に搭載されたチップ部品である構成とすることができる。

上記構成において、前記１または複数の直列共振器および前記複数の並列共振器が形成されたフィルタチップと、前記フィルタチップを搭載する基板と、を具備し、前記第１インダクタおよび前記第１キャパシタの少なくとも１つは前記基板内に形成されている構成とすることができる。

本発明は、送信端子と共通端子との間に接続された送信フィルタと、受信端子と前記共通端子との間に接続された受信フィルタと、を具備し、前記送信フィルタおよび前記受信フィルタの少なくとも一方は上記ラダー型フィルタであることを特徴とするデュプレクサである。

本発明は、上記ラダー型フィルタを備えることを特徴とするモジュールである。

本発明によれば、複数の減衰極を形成することができる。

図１（ａ）および図１（ｂ）は、それぞれフィルタＡ（比較例１）およびフィルタＢ（実施例１）の回路図である。 図２（ａ）および図２（ｂ）は、フィルタＡおよびＢの減衰特性を示す図である。 図３は、フィルタＣ（実施例１の変形例１）の回路図である。 図４（ａ）および図４（ｂ）は、フィルタＡおよびＣの減衰特性を示す図である。 図５は、フィルタＤ（実施例１の変形例２）の回路図である。 図６（ａ）および図６（ｂ）は、フィルタＡおよびＤの減衰特性を示す図である。 図７（ａ）および図７（ｂ）は、それぞれ並列腕ＡおよびＢの回路図である。 図８（ａ）および図８（ｂ）は、並列腕ＡおよびＢの減衰特性を示す図である。 図９（ａ）から図９（ｃ）は、実施例１の別の変形例に係るフィルタＥからＧを示す回路図である。 図１０（ａ）および図１０（ｂ）は、実施例１の別の変形例に係るフィルタＨおよびＩを示す回路図である。 図１１（ａ）は、実施例２に係る送信フィルタを有するデュプレクサを示すブロック図であり、図１１（ｂ）は、実施例２に係る送信フィルタの回路図である。 図１２は、実施例２に係るラダー型フィルタの断面図である。 図１３（ａ）および図１３（ｂ）は、配線基板の各層の平面図（その１）である。 図１４（ａ）および図１４（ｂ）は、配線基板の各層の平面図（その２）である。 図１５（ａ）および図１５（ｂ）は、配線基板の各層の平面図（その３）である。 図１６（ａ）および図１６（ｂ）は、配線基板の各層の平面図（その４）である。 図１７は、実施例２および比較例２に係るラダー型フィルタの減衰特性を示す図である。 図１８（ａ）から図１８（ｃ）は、実施例２および比較例２のデュプレクサ特性を示す図である。 図１９は、実施例２の変形例１に係るラダー型フィルタの回路図である。 図２０（ａ）および図２０（ｂ）は、実施例２の変形例１および比較例３に係るラダー型フィルタの減衰特性を示す図である。 図２１は、実施例２の変形例２に係るラダー型フィルタの回路図である。 図２２は、実施例３に係るモジュールを含むシステムのブロック図である。

以下、図面を参照し、本発明の実施例について説明する。

各フィルタについて減衰特性をシミュレーションした。図１（ａ）および図１（ｂ）は、それぞれフィルタＡ（比較例１）およびフィルタＢ（実施例１）の回路図である。図１（ａ）に示すように、フィルタＡは、直列共振器Ｓ１、並列共振器Ｐ１およびＰ２、並びに共振回路Ｒ２１およびＲ２２を有する。直列共振器Ｓ１は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に直列に接続されている。並列共振器Ｐ１およびＰ２は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に並列に接続されている。共振回路Ｒ２１およびＲ２２は、それぞれ並列共振器Ｐ１およびＰ２のグランド端子とグランドとの間に接続されている。

共振回路Ｒ２１は、インダクタＬ２１およびキャパシタＣ２１を有する。インダクタＬ２１とキャパシタＣ２１は、並列共振器Ｐ１のグランド端子とグランドとの間に電気的に接続されている。共振回路Ｒ２２は、インダクタＬ２２およびキャパシタＣ２２を有する。インダクタＬ２２とキャパシタＣ２２は、並列共振器Ｐ２のグランド端子とグランドとの間に電気的に接続されている。

図１（ｂ）に示すように、フィルタＢにおいては、共振回路Ｒ２１およびＲ２２はそれぞれインダクタＬ３１およびＬ３２を備える。インダクタＬ３１は、キャパシタＣ２１と直列に接続され、インダクタＬ２１に並列に接続されている。インダクタＬ３２は、キャパシタＣ２２と直列に接続され、インダクタＬ２２に並列に接続されている。その他の構成はフィルタＡと同じであり説明を省略する。

シミュレーションに用いたフィルタＡおよびＢの各インダクタおよびキャパシタのインダクタンスおよびキャパシタンスは以下である。フィルタＡとして、共振回路Ｒ２１のＣ２１およびＬ２１が異なるフィルタＡ１およびＡ２についてシミュレーションした。
フィルタＡ１：
共振回路Ｒ２１：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．３３ｎＨ
共振回路Ｒ２２：Ｃ２２＝１０ｐＦ、Ｌ２２＝０．３２ｎＨ
フィルタＡ２：
共振回路Ｒ２１：Ｃ２１＝１３．４５ｐＦ、Ｌ２１＝０．１２６ｎＨ
共振回路Ｒ２２：Ｃ２２＝１０ｐＦ、Ｌ２２＝０．３２ｎＨ
フィルタＢ：
共振回路Ｒ２１：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．３３ｎＨ、Ｌ３１＝１．８ｎＨ
共振回路Ｒ２２：Ｃ２２＝１０ｐＦ、Ｌ２２＝０．３２ｎＨ、Ｌ３２＝０．００１ｎＨ
フィルタＡ１、Ａ２、ＢのＣ２２およびＬ２２は同じである。フィルタＡ１のＣ２１およびＬ２１はフィルタＢと同じである。フィルタＡ２はフィルタＢと減衰極の周波数が一致するように、フィルタＡ１からＣ２１およびＬ２１を変更している。

図２（ａ）および図２（ｂ）は、フィルタＡおよびＢの減衰特性を示す図である。図２（ｂ）は、図２（ａ）より広帯域な図である。図２（ａ）および図２（ｂ）に示すように、フィルタＡ１、Ａ２およびＢの通過帯域ＰＢ１は約２ＧＨｚである。フィルタＡ１、Ａ２およびＢの共振回路Ｒ２２により約２．６ＧＨｚに減衰極ＡＰ１が形成される。フィルタＡ１では、共振回路Ｒ２１により約５．７ＧＨｚに減衰極ＡＰ２´が形成される。フィルタＡ２では、共振回路Ｒ２１のＣ２１およびＬ２１を変更したことにより、減衰極ＡＰ２´の周波数が約３．５ＧＨｚとなり減衰極ＡＰ２が形成される。フィルタＢでは、共振回路Ｒ２１およびＲ２２がインダクタＬ３１およびＬ３２を有することにより、減衰極ＡＰ２に加え周波数が約１１．５ＧＨｚの減衰極ＡＰ３が形成される。フィルタＢでは、フィルタＡ２に比べ約４ＧＨｚ以上で減衰量が大きくなる。

フィルタＢにおいて、Ｌ３１を大きくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ２およびＡＰ３は低周波数に移動する。Ｌ３１を小さくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ２およびＡＰ３は高周波数に移動する。Ｌ３２を大きくすると減衰極ＡＰ２は変化しないが、減衰極ＡＰ１およびＡＰ３は低周波数に移動する。Ｌ３２を小さくすると減衰極ＡＰ２は変化しないが、減衰極ＡＰ１およびＡＰ３は高周波数に移動する。これにより、減衰極ＡＰ１は、主に共振回路Ｒ２２により形成され、減衰極ＡＰ２は、主に共振回路Ｒ２１により形成されている。減衰極ＡＰ３は、主にＬ３１およびＬ３２により形成されていると考えられる。

このように、フィルタＢでは、フィルタＡ２に対し減衰極ＡＰ１およびＡＰ２の減衰特性を変化させずに、減衰極を増やすことができる。

図３は、フィルタＣ（実施例１の変形例１）の回路図である。図３に示すように、フィルタＣでは、並列共振器Ｐ１のグランド端子と共振回路Ｒ２１との間のノードＮ１と、並列共振器Ｐ２のグランド端子と共振回路Ｒ２２との間のノードＮ２と、の間に、共振回路Ｒ１が接続されている。共振回路Ｒ１は、ノードＮ１とＮ２との間に直列に接続されたキャパシタＣ１およびインダクタＬ１を備える。その他の構成は、フィルタＡ１と同じであり説明を省略する。

シミュレーションに用いたフィルタＣの各インダクタおよびキャパシタのインダクタンスおよびキャパシタンスは以下である。
フィルタＣ：
共振回路Ｒ２１：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．３３ｎＨ
共振回路Ｒ２２：Ｃ２２＝１０ｐＦ、Ｌ２２＝０．３２ｎＨ
共振回路Ｒ１：Ｃ１＝０．３４ｐＦ、Ｌ１＝２．１ｎＨ
フィルタＣの共振回路Ｒ２１およびＲ２２の各キャパシタンスおよびインダクタンスはフィルタＡ１と同じである。

図４（ａ）および図４（ｂ）は、フィルタＡおよびＣの減衰特性を示す図である。図４（ｂ）は、図４（ａ）より広帯域な図である。図４（ａ）および図４（ｂ）に示すように、フィルタＣでは、フィルタＡ１の減衰極ＡＰ２´が約４．４ＧＨｚの減衰極ＡＰ４と約７．８ＧＨｚの減衰極ＡＰ５の２つになる。

フィルタＣにおいて、Ｃ１を大きくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ４およびＡＰ５は低周波数に移動する。Ｃ１を小さくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ４およびＡＰ５は高周波数に移動する。Ｌ１を大きくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ４およびＡＰ５は低周波数に移動する。Ｌ１を小さくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ４およびＡＰ５は高周波数に移動する。これにより、減衰極ＡＰ４およびＡＰ５は、主に共振回路Ｒ１により形成されていると考えられる。

このように、フィルタＣでは、フィルタＡ１に対し、減衰極を増やすことができる。新たに形成される減衰極ＡＰ４およびＡＰ５は減衰極ＡＰ２´以上に急峻な減衰特性となる。

図５は、フィルタＤ（実施例１の変形例２）の回路図である。図５に示すように、フィルタＤでは、並列共振器Ｐ１のグランド端子と共振回路Ｒ２１との間のノードＮ１と、並列共振器Ｐ２のグランド端子と共振回路Ｒ２２との間のノードＮ２と、の間に、共振回路Ｒ１が接続されている。共振回路Ｒ１は、ノードＮ１とＮ２との間に直列に接続されたキャパシタＣ１およびインダクタＬ１を備える。その他の構成は、フィルタＢと同じであり説明を省略する。

シミュレーションに用いたフィルタＤの各インダクタおよびキャパシタのインダクタンスおよびキャパシタンスは以下である。
フィルタＤ：
共振回路Ｒ２１：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．３３ｎＨ、Ｌ３１＝１．８ｎＨ
共振回路Ｒ２２：Ｃ２２＝１０ｐＦ、Ｌ２２＝０．３２ｎＨ、Ｌ３２＝０．００１ｎＨ
共振回路Ｒ１：Ｃ１＝０．３４ｐＦ、Ｌ１＝２．１ｎＨ
フィルタＤの共振回路Ｒ２１およびＲ２２の各キャパシタンスおよびインダクタンスはフィルタＡ１と同じである。フィルタＤの共振回路Ｒ１のＣ１およびＬ１はフィルタＣと同じである。

図６（ａ）および図６（ｂ）は、フィルタＡおよびＤの減衰特性を示す図である。図６（ｂ）は、図６（ａ）より広帯域な図である。図６（ａ）および図６（ｂ）に示すように、フィルタＤでは、フィルタＡ１の減衰極ＡＰ２´が約１２．５ＧＨｚの減衰極ＡＰ３、約３．５ＧＨｚの減衰極ＡＰ４および約５．４ＧＨｚの減衰極ＡＰ５の３つになる。

フィルタＤにおいて、Ｌ３１を大きくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ３からＡＰ５は低周波数に移動する。Ｌ３１を小さくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ３からＡＰ５は高周波数に移動する。Ｌ３２を大きくすると減衰極ＡＰ４は変化しないが、減衰極ＡＰ１、ＡＰ３およびＡＰ５は低周波数に移動する。Ｌ３２を小さくすると減衰極ＡＰ４は変化しないが、減衰極ＡＰ１、ＡＰ３およびＡＰ５は高周波数に移動する。Ｃ１を大きくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ３からＡＰ５は低周波数に移動する。Ｃ１を小さくすると減衰極ＡＰ１は変化しないが、減衰極ＡＰ３からＡＰ５は高周波数に移動する。Ｌ１を大きくすると減衰極ＡＰ１およびＡＰ４は変化しないが、減衰極ＡＰ３およびＡＰ５は低周波数に移動する。Ｌ１を小さくすると減衰極ＡＰ１およびＡＰ４は変化しないが、減衰極ＡＰ３およびＡＰ５は高周波数に移動する。これにより、減衰極ＡＰ３からＡＰ５は、主に共振回路Ｒ１およびインダクタＬ３１およびＬ３２から形成されていると考えられる。

このように、フィルタＤでは、フィルタＡ１に対し減衰極を２つ増やすことができる。

次に、共振回路Ｒ２１を共振器に置き換えた場合についてシミュレーションした。図７（ａ）および図７（ｂ）は、それぞれ並列腕ＡおよびＢの回路図である。図７（ａ）に示すように、並列腕Ａは、フィルタＢの並列共振器Ｐ１を有する並列腕である。図７（ｂ）に示すように、並列腕Ｂは、共振回路Ｒ２１´を有する。共振回路Ｒ２１´は、インダクタＬ３１を有さず、インダクタＬ２１に直列にキャパシタＣ３１が接続されている。共振回路Ｒ２１´は、弾性波共振器の等価回路に相当する。その他の構成は並列腕Ａと同じであり、説明を省略する。

シミュレーションに用いた並列腕ＡおよびＢの各インダクタおよびキャパシタのインダクタンスおよびキャパシタンスは以下である。
並列腕Ａ：
共振回路Ｒ２１：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．３３ｎＨ、Ｌ３１＝１．８ｎＨ
並列腕Ｂ：
共振回路Ｒ２１´：Ｃ２１＝０．８５ｐＦ、Ｌ２１＝０．８ｎＨ、Ｃ３１＝１０．３ｐＦ

図８（ａ）および図８（ｂ）は、並列腕ＡおよびＢの減衰特性を示す図である。図８（ｂ）は、図８（ａ）より広帯域な図である。図８（ａ）および図８（ｂ）に示すように、並列腕ＡおよびＢともに、約１．８ＧＨｚに並列共振器Ｐ１に起因する減衰極ＡＰ０および約３．６ＧＨｚに共振回路Ｒ２１およびＲ２１´に起因した減衰極ＡＰ２が形成されている。並列腕Ａでは、約１０．５ＧＨｚに減衰極ＡＰ３が形成されている。並列腕Ａにおける減衰極ＡＰ２の減衰特性は、並列腕Ｂに比べ急峻である。

このように、並列腕Ｂは並列腕Ａに比べ形成される減衰極が少ない。また、減衰極の減衰特性が緩い。これにより、フィルタＢの共振回路Ｒ２１を弾性波共振器に置き換えても、フィルタＢのように減衰極を増やすことができない。

図９（ａ）から図１０（ｂ）は、実施例１の別の変形例に係るフィルタＥからＩを示す回路図である。図９（ａ）に示すように、フィルタにおいては、フィルタＤに比べ、共振回路Ｒ２１およびＲ２２は設けられていない。その他の構成はフィルタＤと同じであり、説明を省略する。フィルタＥのように、共振回路Ｒ２１およびＲ２２の少なくとも１つは設けられていなくてもよい。

図９（ｂ）に示すように、フィルタＦにおいては、フィルタＤに比べ、共振回路Ｒ２１およびＲ２２が共振回路Ｒ２１´およびＲ２２´に置き換わっている。共振回路Ｒ２１´およびＲ２２´では、それぞれインダクタＬ３１およびＬ３２が設けられておらず、キャパシタＣ３１およびＣ３２がインダクタＬ２１およびＬ２２に直列に接続されている。その他の構成はフィルタＤと同じであり、説明を省略する。フィルタＦのように、共振回路Ｒ２１およびＲ２２の少なくとも１つは共振回路Ｒ２１´およびＲ２２´でもよい。

図９（ｃ）に示すように、フィルタＧにおいては、フィルタＤに比べ、共振回路Ｒ２２にインダクタＬ３２が設けられていない。その他の構成はフィルタＤと同じであり、説明を省略する。フィルタＧのように、共振回路Ｒ２１およびＲ２２の少なくとも１つにおいてインダクタＬ３１およびＬ３２は設けられていなくてもよい。

図１０（ａ）に示すように、フィルタＨにおいては、フィルタＤに比べ、共振回路Ｒ１にインダクタＬ１が設けられていない。その他の構成はフィルタＤと同じであり、説明を省略する。フィルタＨのように、共振回路Ｒ１にインダクタＬ１は設けられていなくてもよい。

図１０（ｂ）に示すように、フィルタＩにおいては、フィルタＤに比べ、共振回路Ｒ１にキャパシタＣ１が設けられていない。その他の構成はフィルタＤと同じであり、説明を省略する。フィルタＩのように、共振回路Ｒ１にキャパシタＣ１は設けられていなくてもよい。

実施例１によれば、フィルタＣからＧのように、インダクタＬ１（第１インダクタ）は、ノードＮ１とＮ２間に直列に接続されている。キャパシタＣ１（第１キャパシタ）は、ノードＮ１とＮ２間に、インダクタＬ１と直列に接続されている。これにより、通過特性を劣化させることなく、減衰特性の急峻な減衰極を形成することができる。

直列共振器Ｓ１は複数設けられていてもよい。また、並列共振器Ｐ１およびＰ２は３以上設けられていてもよい。直列共振器Ｓ１および並列共振器Ｐ１からＰ２は、例えば弾性波表面共振器、弾性波境界波共振器、ラブ波共振器および圧電薄膜共振器等の弾性波共振器とすることができる。

並列共振器が３以上設けられている場合、インダクタＬ１およびキャパシタＣ１は、複数の並列共振器のうち少なくとも２つの並列共振器とグランドとの間にそれぞれ位置する少なくとも２つのノード間に接続されていればよい。すなわち、共振回路Ｒ１は複数設けられていてもよい。また、複数の並列共振器の一部の並列共振器がノードＮ１またはＮ２において共通に接続されていてもよい。

また、インダクタＬ２１およびＬ２２（第２インダクタ）は、それぞれノードＮ１およびＮ２とグランドとの間に直列に接続されている。キャパシタＣ２１およびＣ２２（第２キャパシタ）は、ノードＮ１およびＮ２とグランドとの間にインダクタＬ２１およびＬ２２と並列に接続されている。これにより、図４（ａ）および図４（ｂ）のフィルタＣのように、減衰特性の急峻な減衰極を複数形成することができる。

共振回路Ｒ２１およびＲ２２は、いずれか一方のみ設けられていてもよい。共振回路Ｒ２１およびＲ２２はいずれも設けられていてもよい。すなわち、共振回路Ｒ１が接続されるノードのうち少なくとも１つのノードとグランドとの間に、インダクタＬ２１およびＬ２２並びにキャパシタＣ２１およびＣ２２が接続されていればよい。

減衰極を多く形成するため、共振回路Ｒ２１およびＲ２２は、両方設けられていることが好ましい。すなわち、共振回路Ｒ１が接続されるノードのそれぞれのノードとグランドとの間に、インダクタＬ２１およびＬ２２並びにキャパシタＣ２１およびＣ２２が接続されていることが好ましい。

さらに、インダクタＬ３１およびＬ３２は、それぞれノードＮ１およびＮ２とグランドとの間にインダクタＬ２１およびＬ２２と並列に、かつキャパシタＣ２１およびＣ２２と直列に接続されている。これにより、図６（ａ）および図６（ｂ）のフィルタＤのように、減衰特性の急峻な減衰極をさらに多く形成することができる。

インダクタＬ３１およびＬ３２は、共振回路Ｒ１が接続されるノードのうち少なくとも１つのノードとグランドとの間に接続されていればよい。また、インダクタＬ３１およびＬ３２は、共振回路Ｒ１が接続されるノードのそれぞれのノードとグランドとの間に接続されていることが好ましい。

また、フィルタＢ、ＨおよびＩのように、インダクタＬ１およびキャパシタＣ１の少なくとも一方は設けられておらず、インダクタＬ３１およびＬ３２が設けられていてもよい。これにより、図２（ａ）および図２（ｂ）のフィルタＢのように、減衰特性の急峻な減衰極を複数形成することができる。

実施例２は、バンド２（送信帯域：１８５０−１９１０ＧＨｚ、受信帯域：１９３０−１９９０ＧＨｚ）の送信フィルタの例である。図１１（ａ）は、実施例２に係る送信フィルタを有するデュプレクサを示すブロック図であり、図１１（ｂ）は、実施例２に係る送信フィルタの回路図である。

図１１（ａ）に示すように、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ８０が接続され、アンテナ端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ８２が接続されている。送信フィルタ８０は、送信端子Ｔｘから入力した信号のうち送信帯域の信号をアンテナ端子Ａｎｔに出力する。受信フィルタ８２は、アンテナ端子Ａｎｔに入力した信号のうち受信帯域の信号を受信端子Ｒｘに出力する。

図１１（ｂ）に示すように、送信フィルタ８０において、送信端子Ｔｘとアンテナ端子Ａｎｔとの間に直列共振器Ｓ１からＳ４が直列に接続され、並列共振器Ｐ１からＰ３が並列に接続されている。直列共振器Ｓ２およびＳ４はそれぞれ２分割および３分割されている。並列共振器Ｐ１およびＰ２は共通にノードＮ１に接続されている。その他の構成はフィルタＤと同じであり説明を省略する。

図１２は、実施例２に係るラダー型フィルタの断面図である。図１２に示すように、フィルタチップ２０および２１およびチップ部品２２が配線基板１０上に搭載されている。配線基板１０はマザーボード２９上に搭載されている。フィルタチップ２０には、直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３が形成されている。直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３は、弾性表面波共振器である。配線基板１０は、複数の層１１から１７が積層し形成されている。複数の層１１から１７は、樹脂またはセラミックからなる絶縁層である。層１１から１７の上面および下面には金属層が形成されている。また、層１１から１７を貫通する貫通電極が形成されている。配線基板１０の上面にはパッド２４が形成されている。パッド２４には、半田または金バンプ２３を用いフィルタチップ２０および２１がフリップチップマウントされている。パッド２４にはチップ部品２２が搭載されている。配線基板１０の下面にはフットパッド２６が形成されている。マザーボード２９の上面に形成されたパッド２８とフットパッド２６とは半田２７を用い接続されている。

図１３（ａ）から図１６（ｂ）は、配線基板の各層の平面図である。図１３（ａ）から図１６（ａ）は、それぞれ層１１から１７の上面を示す。図１６（ｂ）は、層１７の下面を上から透視した図である。各層１１から１７の上面および下面には、金属層３０が形成されている。各層１１から１７を貫通する貫通電極３２が形成されている。金属層３０に上から接続する貫通電極３２を円内の上向きの三角▲で示し、下から接続する貫通電極３２を円内の下向きの三角▼で示す。金属層３０に上および下から接続する貫通電極３２を円内のひし形◆で示す。金属層３０および貫通電極３２は、金層または銅層等の金属層により形成されている。なお、送信フィルタ８０に接続する金属層３０以外の金属層３０は図示を簡略化している。

図１３（ａ）に示すように、層１１の上面にフィルタチップ２０、２１およびチップ部品２２が搭載されている。金属層３０により、送信パッドＰｔｘ、アンテナパッドＰａｎｔ、グランドパッドＧ１およびＧ２、並びにグランド配線Ｇｎｄが形成されている。送信パッドＰｔｘ、アンテナパッドＰａｎｔ、グランドパッドＧ１およびＧ２は、図１２のパッド２４に相当し、それぞれフィルタチップ２０のうち図１１（ｂ）の送信端子Ｔｘ、アンテナ端子Ａｎｔ、ノードＮ１およびＮ２に相当するパッドに接続されている。グランド配線Ｇｎｄはグランド電位が供給される配線である。チップ部品２２はチップコンデンサであり、キャパシタＣ２２に相当する。金属層３０によりインダクタＬ３２の一部が形成されている。図１３（ｂ）に示すように、層１２の上面には、金属層３０によりグランド配線Ｇｎｄが形成されている。

図１４（ａ）に示すように、層１３の上面には、金属層３０によりインダクタＬ１、Ｌ２２およびＬ３１の一部、キャパシタＣ１およびＣ２１の電極、並びにグランド配線Ｇｎｄが形成されている。図１４（ｂ）に示すように、層１４の上面には、金属層３０によりインダクタＬ１、Ｌ２１およびＬ２２の一部、キャパシタＣ１の電極が形成されている。図１５（ａ）および図１５（ｂ）に示すように、層１５および１６の上面には、金属層３０によりインダクタＬ１の一部、キャパシタＣ１の電極および並びにグランド配線Ｇｎｄが形成されている。

図１６（ａ）に示すように、層１７の上面には、金属層３０によりグランド配線Ｇｎｄが形成されている。図１６（ｂ）に示すように、層１７の下面には、金属層３０により、図１２のフットパッド２６に相当する送信フットパッドＦｔｘ、アンテナフットパッドＦａｎｔおよびグランドフットパッドＦｇｎｄが形成されている。

実施例２に係るラダー型フィルタの減衰特性をシミュレーションした。シミュレーションに用いた各インダクタおよびキャパシタのインダクタンスおよびキャパシタンスは以下である。
共振回路Ｒ１：Ｃ１＝０．７５ｐＦ、Ｌ１＝１．０ｎＨ
共振回路Ｒ２１：Ｃ２１＝１．２ｐＦ、Ｌ２１＝０．３３ｎＨ、Ｌ３１＝１．３ｎＨ
共振回路Ｒ２２：Ｃ２１＝１０ｐＦ、Ｌ２１＝０．１５ｎＨ、Ｌ３１＝０．００１ｎＨ
比較例２として、共振回路Ｒ１、インダクタＬ３１およびＬ３２を設けないラダー型フィルタについてもシミュレーションした。

図１７は、実施例２および比較例２に係るラダー型フィルタの減衰特性を示す図である。図１７に示すように、実施例２では、通過帯域ＰＢ１の高周波側に減衰極ＡＰ６からＡＰ８を形成できる。減衰極ＡＰ６からＡＰ８は、それぞれ無線ＬＡＮ（Local Area Network）、通過帯域の２倍波および通過帯域の３倍波に対応する。このように、任意の周波数に複数の減衰極を形成できる。

実施例２に係るラダー型フィルタを送信フィルタ８０とし、バンド２用の受信フィルタ８２を用いたデュプレクサについてシミュレーションした。図１８（ａ）から図１８（ｃ）は、実施例２および比較例２のデュプレクサ特性を示す図である。図１８（ａ）は通帯域付近の通過特性を示し、図１８（ｂ）は送信端子Ｔｘから受信端子Ｒｘへのアイソレーション特性を示し、図１８（ｃ）は、通過帯域近傍の送信フィルタの通過特性を示す。

図１８（ａ）から図１８（ｃ）に示すように、実施例２の通過帯域近傍の通過特性およびアイソレーション特性は比較例２とほとんど同程度である。

このように、実施例２では、比較例２に対し通過帯域近傍の通過特性及びアイソレーション特性の劣化をともなうことなく、急峻な減衰極を複数形成することができる。

共振回路Ｒ１、Ｒ２１およびＲ２２のインダクタの少なくとも１つは、配線基板１０内の金属層３０を用い形成することができる。共振回路Ｒ１、Ｒ２１およびＲ２２のキャパシタの少なくとも１つは、配線基板１０内の層を挟む金属層３０を用いた電極を用い形成することができる。共振回路Ｒ１、Ｒ２１およびＲ２２のインダクタおよびキャパシタの少なくとも１つは、配線基板１０上に搭載されたチップインダクタまたはチップコンデンサにより形成してもよい。このように、共振回路Ｒ１、Ｒ２１およびＲ２２のインダクタおよびキャパシタの少なくとも１つは配線基板１０に搭載されたチップ部品とすることができる。また共振回路Ｒ１、Ｒ２１およびＲ２２のインダクタおよびキャパシタの少なくとも１つは配線基板１０内に形成することができる。

図１９は、実施例２の変形例１に係るラダー型フィルタの回路図である。ラダー型フィルタ８６および８８が設けられている。ラダー型フィルタ８６および８８は、それぞれバンド２およびバンド４（送信帯域：１７１０−１７５５ＧＨｚ、受信帯域：２１００−２１５５ＧＨｚ）用送信フィルタである。ラダー型フィルタ８６および８８の回路は、実施例２と同じである。ラダー型フィルタ８６のノードＮ２とラダー型フィルタ８８のノードＮ１との間に共振回路Ｒ４が接続されている。ラダー型フィルタ８６のノードＮ１とラダー型フィルタ８８のノードＮ２との間に共振回路Ｒ５が接続されている。ラダー型フィルタ８６のノードＮ１とラダー型フィルタ８８のノードＮ１との間に共振回路Ｒ６が接続されている。ラダー型フィルタ８６のノードＮ２とラダー型フィルタ８８のノードＮ２との間に共振回路Ｒ７が接続されている。共振回路Ｒ４は直列に接続されたキャパシタＣ４およびインダクタＬ４を有する。共振回路Ｒ５は直列に接続されたキャパシタＣ５およびインダクタＬ５を有する。共振回路Ｒ６は直列に接続されたキャパシタＣ６およびインダクタＬ６を有する。共振回路Ｒ７は直列に接続されたキャパシタＣ７およびインダクタＬ７を有する。

実施例２の変形例１に係るラダー型フィルタの減衰特性をシミュレーションした。シミュレーションに用いたラダー型フィルタ８６の各インダクタおよびキャパシタは以下である。
共振回路Ｒ１：Ｃ１＝０．０７３ｐＦ、Ｌ１＝０．２８ｎＨ
共振回路Ｒ４：Ｃ４＝０．０５３ｐＦ、Ｌ４＝１．３６ｎＨ
共振回路Ｒ５：Ｃ５＝０．０２２ｐＦ、Ｌ５＝０．７５ｎＨ
共振回路Ｒ６：Ｃ６＝０．０６ｐＦ、Ｌ６＝２．４ｎＨ
共振回路Ｒ７：Ｃ７＝２．６５ｐＦ、Ｌ７＝０．１９ｎＨ
共振回路Ｒ２１：Ｃ２１＝２．４５ｐＦ、Ｌ２１＝０．８２ｎＨ、Ｌ３１＝０．４３ｎＨ
共振回路Ｒ２２：Ｃ２１＝７４ｐＦ、Ｌ２１＝０．３ｎＨ、Ｌ３１＝１．６７ｎＨ

比較例３として、共振回路Ｒ１、Ｒ４−Ｒ７、インダクタＬ３１およびＬ３２を設けないラダー型フィルタについてもシミュレーションした。

図２０（ａ）および図２０（ｂ）は、実施例２の変形例１および比較例３に係るラダー型フィルタの減衰特性を示す図である。図２０（ａ）および図２０（ｂ）は、それぞれバンド２用のラダー型フィルタ８６およびバンド４用のラダー型フィルタ８８の減衰特性である。図２０（ａ）に示すように、ラダー型フィルタ８６の減衰特性は実施例２と同様である。実施例２の変形例１では、無線ＬＡＮ、通過帯域の２倍波、３倍波に相当する周波数に減衰極が形成される。図２０（ｂ）に示すように、実施例２の変形例１では、５ＧＨｚと５．５ＧＨｚに２つの減衰極が形成されている。これにより、４．５ＧＨｚから６ＧＨｚの減衰量が大きくなっている。この周波数帯域は、通過帯域の３倍波、無線ＬＡＮおよびＩＭＳ（Industry Science Medical)バンドで用いられる周波数に対応する。また、比較例３に比べ通過帯域の低周波数側における減衰特性が改善している。

図２１は、実施例２の変形例２に係るラダー型フィルタの回路図である。図２１に示すように、共振回路Ｒ６およびＲ７が設けられていない。その他の構成は実施例２の変形例１と同じであり説明を省略する。

実施例２の変形例１および２によれば、ラダー型フィルタ８６の並列共振器とグランドとの間のノードとラダー型フィルタ８８の並列共振器とグランドとの間のノードとの間に、共振回路Ｒ４からＲ７の少なくとも１つを設けることもできる。

図１１（ａ）のデュプレクサの送信フィルタ８０および受信フィルタ８２の少なくとも１つに実施例１、２およびその変形例のラダー型フィルタを用いることができる。

実施例３は、実施例１および２のラダー型フィルタを有するモジュールの例である。図２２は、実施例３に係るモジュールを含むシステムのブロック図である。図２２に示すように、システムは、モジュール５０、集積回路５２およびアンテナ５４を備えている。モジュール５０は、ダイプレクサ７０、スイッチ７６、デュプレクサ６０およびパワーアンプ６６を備えている。ダイプレクサ７０は、ローパスフィルタ（ＬＰＦ）７２およびハイパスフィルタ（ＨＰＦ）７４を備えている。ＬＰＦ７２は、端子７１と７３との間に接続されている。ＨＰＦ７４は、端子７１と７５との間に接続されている。端子７１はアンテナ５４に接続されている。ＬＰＦ７２は、アンテナ５４から送受信される信号のうち低周波信号を通過させ、高周波数信号を抑圧する。ＨＰＦ７４は、アンテナ５４から送受信される信号のうち高周波信号を通過させ、低周波数信号を抑圧する。

スイッチ７６は端子７３（または７５）を複数の端子６１のうち１つの端子に接続する。デュプレクサ６０は、送信フィルタ６２および受信フィルタ６４を備えている。送信フィルタ６２は、端子６１と６３との間に接続されている。受信フィルタ６４は、端子６１と６５との間に接続されている。送信フィルタ６２は送信帯域の信号を通過させ、他の信号を抑圧する。受信フィルタ６４は、受信帯域の信号を通過させ、他の信号を抑圧する。パワーアンプ６６は、送信信号を増幅し、端子６３に出力する。ローノイズアンプ６８は端子６５に出力された受信信号を増幅する。

デュプレクサ６０の送信フィルタ６２および受信フィルタ６４の少なくとも一方に実施例１または２のフィルタを用いることができる。実施例３では、モジュールの例として、移動通信端末用のフロントエンドモジュールを例に説明したが、他の種類のモジュールでもよい。

実施例においては、主に共振器として弾性表面波共振器を例に説明したが、共振器は、弾性境界波共振器、ラブ波共振器または圧電薄膜共振器でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 配線基板
１１−１７ 層
２０、２１ フィルタチップ
２２ チップ部品
３０ 金属層
３２ 貫通電極

Claims (12)

1. 入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、
   前記入力端子と前記出力端子との間に並列に接続された複数の並列共振器と、
   前記複数の並列共振器のうち少なくとも２つの並列共振器とグランドとの間にそれぞれ位置する少なくとも２つのノード間に直列に接続された第１インダクタと、
   前記少なくとも２つのノード間に、前記第１インダクタと直列に接続された第１キャパシタと、
   を具備し、
   前記少なくとも２つのノード間に他のキャパシタは接続されていないことを特徴とするラダー型フィルタ。
2. 前記少なくとも２つのノードのうち少なくとも１つのノードと前記グランドとの間に直列に接続された第２インダクタと、
   前記少なくとも１つのノードと前記グランドとの間に前記第２インダクタと並列に接続された第２キャパシタと、
   を具備することを特徴とする請求項１記載のラダー型フィルタ。
3. 前記少なくとも１つのノードと前記グランドとの間に前記第２インダクタと並列に、かつ前記第２キャパシタと直列に接続された第３インダクタを具備することを特徴とする請求項２記載のラダー型フィルタ。
4. 前記少なくとも２つのノードと前記グランドとの間に直列にそれぞれ接続された第２インダクタと、
   前記少なくとも２つのノードと前記グランドとの間にそれぞれ前記第２インダクタと並列に接続された第２キャパシタと、
   を具備することを特徴とする請求項１記載のラダー型フィルタ。
5. 第１減衰極と前記第１減衰極と異なる周波数を有する第２減衰極とが、いずれも主に前記第１インダクタおよび前記第１キャパシタにより形成されることを特徴とする請求項４記載のラダー型フィルタ。
6. 前記少なくとも２つのノードと前記グランドとの間にそれぞれ前記第２インダクタと並列にかつ前記第２キャパシタと直列に接続された第３インダクタを具備することを特徴とする請求項４記載のラダー型フィルタ。
7. 第１減衰極と、前記第１減衰極と異なる周波数を有する第２減衰極と、前記第１減衰極および前記第２減衰極と異なる周波数を有する第３減衰極と、が、いずれも主に前記第１インダクタ、前記第１キャパシタおよび前記第３インダクタにより形成されることを特徴とする請求項６記載のラダー型フィルタ。
8. 前記１または複数の直列共振器および前記複数の並列共振器が形成されたフィルタチップと、
   前記フィルタチップを搭載する基板と、
   を具備し、
   前記第１インダクタおよび前記第１キャパシタの少なくとも１つは前記基板に搭載されたチップ部品であることを特徴とする請求項１から７のいずれか一項記載のラダー型フィルタ。
9. 前記１または複数の直列共振器および前記複数の並列共振器が形成されたフィルタチップと、
   前記フィルタチップを搭載する基板と、
   を具備し、
   前記第１インダクタおよび前記第１キャパシタの少なくとも１つは前記基板内に形成されていることを特徴とする請求項１から７のいずれか一項記載のラダー型フィルタ。
10. 送信端子と共通端子との間に接続された送信フィルタと、
    受信端子と前記共通端子との間に接続された受信フィルタと、
    を具備し、
    前記送信フィルタおよび前記受信フィルタの少なくとも一方は請求項１から９のいずれか一項記載のラダー型フィルタであることを特徴とするデュプレクサ。
11. 請求項１から９のいずれか一項記載のラダー型フィルタを備えることを特徴とするモジュール。
12. 請求項１から９のいずれか一項記載のラダー型フィルタである第１ラダー型フィルタと、
    請求項１から９のいずれか一項記載のラダー型フィルタである第２ラダー型フィルタと、
    前記第１ラダー型フィルタにおける前記少なくとも２つのノードのうち１つの第１ノードと、前記第２ラダー型フィルタにおける前記少なくとも２つのノードのうち１つの第２ノードと、の間に直列に接続された第４インダクタと、
    前記第１ノードと前記第２ノードとの間に、前記第４インダクタと直列に接続された第４キャパシタと、
    を具備することを特徴とするラダー型フィルタ。

Images