CN111342811B

CN111342811B - 多通道滤波器及其组件、电子设备

Info

Publication number: CN111342811B
Application number: CN201811551312.6A
Authority: CN
Inventors: 庞慰; 边子鹏; 郑云卓
Original assignee: Tianjin University; ROFS Microsystem Tianjin Co Ltd
Current assignee: Tianjin University; ROFS Microsystem Tianjin Co Ltd
Priority date: 2018-12-18
Filing date: 2018-12-18
Publication date: 2023-12-15
Anticipated expiration: 2038-12-18
Also published as: WO2020125214A1; CN111342811A

Abstract

本发明涉及一种多通道滤波器，包括：串联谐振器支路，具有多个串联谐振器单元，每个串联谐振器单元具有并联的n个不同质量负载的串联谐振器，其中n为不小于2的自然数；和并联谐振器支路，具有多个并联谐振器单元，每个并联谐振器单元具有串联的并联谐振器，至少一个并联谐振器单元具有n个不同质量负载的并联谐振器。串联谐振器单元中的第i串联谐振器构成第i组串联谐振器，第i组串联谐振器中的谐振器均具有串联第i质量负载，i为自然数且1≤i≤n；所有并联谐振器单元中的第i个并联谐振器构成第i组并联谐振器，第i组并联谐振器中的谐振器均具有并联第i质量负载；第i组串联谐振器与第i组并联谐振器共同构成第i频率通带；n个串联谐振器的质量负载彼此不同，n个并联谐振器的质量负载彼此不同。

Description

多通道滤波器及其组件、电子设备

技术领域

本发明的实施例涉及半导体领域，尤其涉及一种多通道滤波器，一种具有该滤波器的组件，以及一种具有上述滤波器或者组件的电子设备。

背景技术

随着无线通讯应用的发展，人们对于数据传输速率的要求越来越高，与数据传输速率相对应的是频谱资源的高利用率和频谱的复杂化。通信协议的复杂化对于射频系统的各种性能提出了严格的要求，在射频前端模块，射频滤波器起着至关重要的作用，它可以将带外干扰和合噪声滤除掉以满足射频系统和通信协议对于信噪比的要求。

射频滤波器主要应用于无线通信系统，例如，基站的射频前端，移动电话，电脑，卫星通讯，雷达，电子对抗系统等等。射频滤波器的主要性能指标为插损、带外抑制、功率容量、线性度、器件尺寸和成本。良好的滤波器性能可以在一定程度上提高通信系统的数据传输速率、寿命及可靠性。所以对于无线通信系统高性能、简单化滤波器的设计是至关重要的。

图5中的(a)是压电声波谐振器的电学符号，图5中的(b)是其等效电学模型图，在不考虑损耗项的情况下，电学模型简化为Lm、Cm和C0组成的谐振电路。根据谐振条件可知，该谐振电路存在两个谐振频点：一个是谐振电路阻抗值达到最小值时的fs，将fs定义为该谐振器的串联谐振频点；另一个是当谐振电路阻抗值达到最大值时的fp，将fp定义为该谐振器的并联谐振频点。其中，

并且，fs比fp要小。同时，定义了谐振器的有效机电耦合系数kt²eff，它可以用fs和fp来表示：

图6示出了谐振器阻抗与频率之间的关系。在某一特定的频率下，有效机电耦合系数越大，则fs和fp的频率差越大，即两个谐振频点离得越远。

图10示出了薄膜体声波谐振器结构600的切面示意图，611是半导体衬底材料，601是通过刻蚀得到的空气腔，薄膜体声波谐振器的底电极631淀积于半导体衬底611之上，621为压电薄膜材料，641为顶电极，651、652和653分别为薄膜体声波谐振器的第一层质量负载、第二层质量负载和第三层质量负载。虚线框选区域为601空气腔、631上电极、641下电极、质量负载和621压电层的重叠区域，此区域为有效谐振区。

图11示出了固态装配体声波压电谐振器结构700的切面示意图，应用具有高声阻抗材料771、772、773、774和低声阻抗材料761、762、763交替堆叠来代替图10中的601空气腔，高声阻抗材料和低声阻抗材料的厚度为四分之一声波波长，高声阻抗材料和低声阻抗材料层叠的数目可以自由选择。751、752和753分别为固态装配体声波压电谐振器的第一层质量负载、第二层质量负载和第三层质量负载。

基于图10和图11体声波谐振器设计多通道滤波器，传统的多通道滤波器是通过多个滤波器级联或者并联的方式得到的。如图1所示，为一通过滤波器级联方式得到的双通道滤波器100，第一级梯型电路网络101与第二级梯型电路网络102级联，在此例中，第一级梯型电路网络101和第二级梯型电路网络102都分别包含四个串联谐振器和三个并联谐振器，这样的做法会使多通道滤波器的带外抑制增大，但是滤波器的插损恶化较严重。如图2所示，为一通过滤波器并联的方式得到的双通道滤波器200，第一级梯型电路网络201与第二级梯型电路网络202并联，在此例中，第一级梯型电路网络201和第二级梯型电路网络202都分别包含四个串联谐振器和三个并联谐振器，这样的做法会得到较好的插损，但是带外抑制相对较差。

此外，对于薄膜体声波谐振器和固态装配体声波压电谐振器类器件，上述两种设计方法共同的缺点是多通道滤波器有几个通道就要设计几颗管芯(die)，无论是设计还是制造上都具有一定的复杂性。

发明内容

为缓解或解决使用现有技术中的上述问题的至少一个方面，提出本发明。

本发明提出了一种多通道滤波器，包括：

串联谐振器支路，具有多个串联谐振器单元，每一个串联谐振器单元具有并联的n个串联谐振器，其中n为不小于2的自然数；和

并联谐振器支路，具有多个并联谐振器单元，每个并联谐振器单元具有串联的n个并联谐振器，每一个并联谐振器单元的一端连接到对应串联谐振器单元的端口，另一端适于通过对应的接地电感连接到接地端，

其中：

所有串联谐振器单元中的第i个串联谐振器构成第i组串联谐振器，第i组串联谐振器中的谐振器均具有串联第i质量负载，i为自然数且1≤i≤n；

所有并联谐振器单元中的第i个并联谐振器构成第i组并联谐振器，第i组并联谐振器中的谐振器均具有并联第i质量负载；

第i组串联谐振器与第i组并联谐振器共同构成第i频率通带；且

串联谐振器单元中，n个串联谐振器的质量负载彼此不同，且并联谐振器单元中，n个并联谐振器的质量负载彼此不同。

可选的，第i个串联谐振器的串联谐振频率大于第i个并联谐振器的串联谐振频率。

可选的，第i个并联谐振器的串联谐振频率大于第i+1个串联谐振器的串联谐振频率，其中i≤n-1。

可选的，第i个串联谐振器的串联谐振频率大于第i个并联谐振器的并联谐振频率。

本发明的实施例还涉及一种多通道滤波器，包括：

并联谐振器支路，具有多个并联谐振器单元，每个并联谐振器单元具有串联的m个并联谐振器，至少一个并联谐振器单元具有n个并联谐振器，每一个并联谐振器单元的一端连接到对应串联谐振器单元的端口，另一端适于通过对应的接地电感连接到接地端，其中m为小于n的自然数，

其中：

串联谐振器支路中，具有相同质量负载的串联谐振器构成一个串联谐振器组，所述串联谐振器支路具有n个串联谐振器组；

并联谐振器支路中，具有相同质量负载的并联谐振器构成一个并联谐振器组，所述并联谐振器支路具有n个并联谐振器组；

串联谐振器组与对应的并联谐振器组分别共同构成频率通带；

各个谐振器组对应的负载质量彼此不同。

可选的，各谐振器组对应的谐振频率彼此之间不同。

可选的，在上述多通道滤波器中，基于质量负载的膜层厚度不同而谐振器的质量负载不同。进一步的，不同滤波器的膜层厚度为频率通带之间的频差以及频率通带的带宽的函数。

通带带宽由串联谐振器组和对应并联谐振器组之间的质量负载膜层厚度差决定，定义n通道滤波器的频带由高到低分别为第1、2…i、i+1…n通带，其中i≤n-1，第i通带和第i+1通带之间的频差由第i并联谐振器组和第i+1串联谐振器组之间的质量负载膜层厚度差来决定，一般情况下，加质量负载谐振器的谐振器频率相对于质量负载膜层厚度呈线性变化，近似满足如下关系f_ML＝f₀-T_ML*K，其中f₀为不加质量负载谐振器的谐振频率，f_ML为加质量负载膜层厚度为T_ML后的谐振器谐振频率，K为系数。

可选的，上述多通道滤波器还包括：连接在一个并联谐振器支路的两个并联谐振器之间的节点与另一个并联谐振器支路的两个并联谐振器之间的节点之间的电感。

可选的，在上述多通道滤波器中，一个并联谐振器支路与另一个并联谐振器支路共接地端。

可选的，在上述多通道滤波器中，所述谐振器为具有空气隙的体声波压电谐振器或者具有布拉格阻抗反射层的固态装配体声波压电谐振器。

可选的，在上述多通道滤波器中，所述多通道滤波器具有输入/输出端口，输入/输出端口与串联谐振器支路之间设置有阻抗匹配器件。进一步的，所述阻抗匹配器件为无源器件，所述无源器件包括电感器、传输线，所述无源器件的实现方式包括键合线、芯片集成无源器件(IPD)、封装载体集成或分立器件。

可选的，在上述多通道滤波器中，所述多通道滤波器的输入/输出端口处设置有接地电感。

本发明的实施例还涉及一种多通道滤波器组件，包括至少两个上述的多通道滤波器，其中：所述至少两个多通道滤波器级联连接，或者所述至少两个多通道滤波器并联连接。

本发明的实施例还涉及一种电子设备，具有上述的多通道滤波器或者上述的多通道滤波器组件。

本专利针对例如薄膜体声波谐振器和固态装配体声波压电谐振器类器件，提出了一种多通道滤波器的电路架构，这种电路架构利用质量负载可在单一管芯实现多通道滤波器设计，如此，器件尺寸可缩小近一倍，从而可更好的实现器件的微型化；同时设计所需的接地电感数量也会倍减，而且在很大程度上减小了设计以及制造上的复杂度，大幅度减少了生产成本。

附图说明

以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：

图1为现有技术中的双通道滤波器的结构示意图，其中通过两个滤波器级联实现双通道滤波器设计；

图2为现有技术中的双通道滤波器的结构示意图，其中通过两个滤波器并联实现双通道滤波器设计；

图3、图3-1、图3-2、图3-3、图3-4、图3-5分别为根据本发明的示例性实施例的双通道滤波器的结构示意图；

图4为根据本发明的一个示例性实施例的三通道滤波器的结构示意图；

图5中的(a)为压电声波谐振器的电学符号，图5中的(b)是其等效电学模型图；

图6是图5所示谐振器的阻抗频率特性曲线；

图7-1示出了基于图3中工作于不同频率的谐振器的阻抗频率特性曲线；

图7-2中，(a)示例性示出了质量负载单一管芯双通道滤波器的串联谐振器单元，(b)示例性示出了质量负载单一管芯双通道滤波器的并联谐振器单元；

图7-3的示例性曲线图中，MagZ_Series对应7-2(a)串联谐振器单元的阻抗幅度频率特性曲线，MagZ_Shunt对应7-2(b)并联谐振器单元阻抗幅度频率特性曲线，S21为质量负载单一管芯双通道滤波器的传输特性曲线；

图8a示意性示出了基于图3所示电路的输入输出传输的频率特性曲线；

图8b示意性示出了将基于图3所示电路的输入输出传输的频率特性曲线放大；

图8c示意性示出了基于图3所示电路的输入端口和输出端口的反射系数的频率特性曲线；

图9a示意性示出了基于图4所示电路的输入输出传输频率特性曲线；

图9b示意性示出了基于图4所示电路的输入输出传输频率特性曲线的放大；

图9c示意性示出了基于图4所示电路的输入端口和输出端口的反射系数的频率特性曲线；

图10是薄膜体声波谐振器结构的剖面示意图；

图11是固态装配体声波压电谐振器结构的剖面示意图；

图12为根据本发明的一个实施例的串联谐振器支路中串联谐振器单元的示例性形式的示意图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。

图3是一种复合梯形结构多通道滤波器的电路图300。T1为双通道滤波器的输入端子，T2为双通道滤波器的输出端子，该输入和输出端子为连接至双通道滤波器的外部信号的端口。在输入端子T1和输出端子T2之间，有一系列位于串联通路位置上、并联串联相接的串联第一谐振器S11、S21、S31、S41，串联第二谐振器S10、S20、S30、S40，串联第一谐振器与串联第二谐振器分别并联相接，然后再串联相接。串联第一谐振器具有串联第一串联谐振频率fss1和串联第一并联谐振频率fsp1，串联第二谐振器具有串联第二串联谐振频率fss2和串联第二并联谐振频率fsp2；以及位于并联通路位置、从串联通路上的某些节点引出的并联第一谐振器P10、P20、P30，和并联第二谐振器P11、P21、P31；并联第一谐振器P10的一端连接至串联第一谐振器S11和串联第一谐振器S21之间的节点；并联第一谐振器P20的一端连接至串联第一谐振器S21和串联第一谐振器S31之间的节点；并联第一谐振器P30的一端连接至串联第一谐振器S31和串联第一谐振器S41之间的节点。并联第一谐振器P10和并联第二谐振器P11串联相接，并联第一谐振器P20和并联第二谐振器P21串联相接，并联第一谐振器P30和并联第二谐振器P31串联相接。并联第一谐振器P10、P20、P30具有并联第一串联谐振频率fps1和并联第一并联谐振频率fpp1，并联第二谐振器P11、P21、P31具有并联第二串联谐振频率fps2和并联第二并联谐振频率fpp2。

串联第一谐振器、串联第二谐振器、并联第一谐振器和并联第二谐振器的谐振频率关系如图7-1所示，其中fps2<fss2<fps1<fss1。换言之，在图3的示例中，串联第一谐振器、串联第二谐振器、并联第一谐振器和并联第二谐振器的谐振频率的谐振频率由高到底分别为：串联第一谐振器、并联第一谐振器、串联第二谐振器、并联第二谐振器。

如图7-2所示，(a)为串联谐振器单元，包含一个串联第一谐振器和一个串联第二谐振器。第二串联谐振器在第一串联谐振器谐振频段内等效为一个电容器，从而在第二串联谐振器的作用下，串联第一谐振器的串联第一并联谐振频率向低频段移动，串联第一串联谐振频率不变；同理，串联第二谐振器的串联第二并联谐振频率向低频段移动，串联第二串联谐振频率不变。(b)为并联谐振器单元，包含一个并联第一谐振器、一个并联第二谐振器和一个第二电感器。并联第二谐振器和第二电感综合作用于并联第一谐振器，从而影响并联第一谐振器的并联第一串联谐振频率，并联第一并联谐振频率不变；同理，并联第一谐振器和第二电感综合作用于并联第二谐振器，从而影响并联第二谐振器的并联第二串联谐振频率，并联第二并联谐振频率不变。如图7-3所示，其中MagZ_Series对应7-2(a)串联谐振器单元的阻抗幅度-频率特性曲线，MagZ_Shunt对应7-2(b)并联谐振器单元阻抗幅度频率特性曲线，S21为质量负载单一管芯双通道滤波器的传输特性曲线。当该双通道滤波器的输入信号频率为fps2时，并联谐振器单元的阻抗为极小值，信号几乎全部被短路到地，因此fps2点处出现双通道滤波器低频通带的左传输零点；当该双通道滤波器的输入信号频率在fpp2和fss2附近时，并联谐振器单元的阻抗最大，此时并联支路为开路状态，信号不会流经到地，串联谐振器单元阻抗最小，此时串联支路为短路状态，信号几乎无损地通过串联支路；当该双通道滤波器的输入信号频率为fsp2时，串联谐振器单元的阻抗为极大值，而并联谐振器单元的阻抗相对较小，信号几乎全部被短路到地，fsp2点处出现双通道滤波器低频通带的右传输零点；因此，频率在fpp2和fss2的输入信号被双通道滤波器筛选出来。当该双通道滤波器的输入信号频率为fps1时，并联谐振器单元的阻抗为极小值，信号几乎全部被短路到地，因此fps1点处出现双通道滤波器高频通带的左传输零点；当该双通道滤波器的输入信号频率在fpp1和fss1附近时，并联谐振器单元的阻抗最大，此时并联支路为开路状态，信号不会流经到地，串联谐振器单元阻抗最小，此时串联支路为短路状态，信号几乎无损地通过串联支路；当该双通道滤波器的输入信号频率为fsp1时，串联谐振器单元的阻抗为极大值，而并联谐振器单元的阻抗相对较小，信号几乎全部被短路到地，fsp1点处出现双通道滤波器低频通带的右传输零点；因此，频率在fpp1和fss1的输入信号被双通道滤波器筛选出来。

另外，为了将串联谐振器与滤波器的输入、输出端子相接，添加了辅助电感器L1和L2，为了将并联谐振器连接到接地点，添加了辅助电感器L5、L6、L7。上述辅助电感可以是用于芯片与封装载体相连接的键合线，也可以是用于将芯片倒装焊接在封装载体上的金属导体，如铜柱、锡球等。辅助电感器L1、L2、L5、L6、L7也可称为第二电感，该第二电感器的电感值一般在0.1nH--0.8nH范围内。

为了使滤波器在通带范围内都能达到较好的特性，在靠近输入端子T1附近添加了用于阻抗匹配的第一电感器L3，在靠近输出端子T2附近添加了用于阻抗匹配的第一电感器L4，第一电感L3和第一电感L4的电感值在1nH—20nH范围内，更进一步的，在1nH—10nH范围内。即第一电感器的电感值比第二电感器的电感值大。其中，用户阻抗匹配的阻抗匹配器件不限于电感器，其还可以包括其他无源器件，诸如电容器、传输线等，并且无源器件的实现方式包括但不限于键合线、芯片集成无源器件(IPD)、封装载体集成、分立器件等。

在本发明中，根据本发明的一个实施例，所述第一电感和第二电感可在封装基板上实现。根据本发明的一个实施例，所述第一电感和第二电感也可以为分立的电感器件，设置在芯片外部并且集成在封装载体中，所述封装载体包括所述芯片。

根据本发明的一个实施例，所述第二电感器包括用于芯片与封装载体相连接的键合线、或者包括用于将所述芯片倒装焊接在所述封装载体上的金属导体。

图8是多通道滤波器300的插入损耗和回波损耗的幅度-频率响应曲线图，其中图8a是滤波器宽频带的插入损耗曲线，图8b是滤波器进通带插入损耗的曲线，图8c中S11是滤波器输入端口的回波损耗曲线，S22是滤波器输出端口的回波损耗曲线。对于具有空气隙的体声波压电谐振器(FBAR)或者具有布拉格阻抗反射层的固态装配体声波压电谐振器(SMR)类器件，双通道滤波器传统的设计方法是采用两个滤波器级联或是并联的方法，这两种方法共同的缺点是多通道滤波器有几个通道就要设计几颗管芯，无论是设计还是制造上都具有一定的复杂性。基于本发明的一个实施例的滤波器300，对于FBAR和SMR类器件，提出了一种新的设计多通道滤波器的方法，这种电路架构利用质量负载可单颗管芯实现多通道滤波器设计，在很大程度上减小了设计以及制造上的复杂度，而且器件尺寸缩小近一倍,能够更好的实现器件的微型化。

图3-1是基于本发明的一个实施例。双通道滤波器中一个或多个并联支路可由单个并联第一谐振器或单个并联第二谐振器单独组成，此实施例中串联第一谐振器S10、S20、S30、S40和并联第一谐振器P10、P20组成高频段滤波器通带，串联第二谐振器S11、S21、S31、S41和P11、P21、P31组成低频段滤波器通带。一般情况下，滤波器串联谐振器的数量越少，其插损越小，带外抑制越差，故可应用类似架构来设计具有特定指标要求的双通道滤波器，同时在一定程度上也增加了设计灵活性。

图3-2是基于本发明的又一实施例。此实施例中串联第一谐振器S10、S20、S30、S40和并联第一谐振器P10、P20、P30组成高频段滤波器通带，串联第二谐振器S11、S21、S31、S41和P11、P21、P31组成低频段滤波器通带。双通道滤波器中任意两个并联支路的并联第一谐振器和并联第二谐振器的连接节点之间加一电感L8，高频段滤波器工作时，电感L8相连的两个支路实现合地，从而可应设计指标要求改变滤波器近阻带抑制。

图3-3是基于本发明的又一实施例。此实施例中串联第一谐振器S10、S20、S30、S40和并联第一谐振器P10、P20、P30组成高频段滤波器通带，串联第二谐振器S11、S21、S31、S41和P11、P21、P31组成低频段滤波器通带。双通道滤波器中任意两个并联支路接地端节点之间相连，高频段滤波器和低频段滤波器可同时实现两个并联支路之间的合地。

图3-4是基于本发明的又一实施例。此实施例可由两颗工作于不同频段双通道滤波器管芯组成，实现四通道滤波器。

图3-5是基于本发明的又一实施例。此实施例将两颗双通道滤波器(die1、die2)级联，当两颗管芯工作于不同频段时实现四通道滤波器设计；当两颗管芯工作于相同频段时，可实现超高带外抑制的双通道滤波器设计。

图4是基于本发明的又一个实施例400的原理图。T1为滤波器的输入端子，T2为滤波器的输出端子。该输入和输出端子为连接至双通道滤波器的外部信号的端口。在输入端子T1和输出端子T2之间，有一系列位于串联通路位置上并联串联相接的串联第一谐振器S12、S22、S32、S42，串联第二谐振器S11、S21、S31、S41，串联第三谐振器S10、S20、S30、S40，串联第一谐振器、串联第二谐振器和串联第三谐振器分别并联相接，然后再串联相接。串联第一谐振器具有串联第一串联谐振频率fss1和串联第一并联谐振频率fsp1，串联第二谐振器具有串联第二串联谐振频率fss2和串联第二并联谐振频率fsp2，串联第三谐振器具有串联第三串联谐振频率fss3和串联第三并联谐振频率fsp3；以及位于并联通路位置、从串联通路上的某些节点引出的并联第一谐振器P10、P20、P30，并联第二谐振器P11、P21、P31，和并联第三谐振器P12、P22、P32；并联第一谐振器P10的一端连接至串联第一谐振器S12和串联第一谐振器S22之间的节点；并联第一谐振器P20的一端连接至串联第一谐振器S22和串联第一谐振器S32之间的节点；并联第一谐振器P30的一端连接至串联第一谐振器S32和串联第一谐振器S42之间的节点。并联第一谐振器P10、并联第二谐振器P11和并联第三谐振器P12串联相接，并联第一谐振器P20、并联第二谐振器P21和并联第三谐振器P22串联相接，并联第一谐振器P30、并联第二谐振器P31和并联第三谐振器P32串联相接。并联第一谐振器P10、P20、P30具有并联第一串联谐振频率fps1和并联第一并联谐振频率fpp1，并联第二谐振器P11、P21、P31具有并联第二串联谐振频率fps2和并联第二并联谐振频率fpp2，并联第三谐振器P12、P22、P32具有并联第三串联谐振频率fps3和并联第三并联谐振频率fpp3，串联第一谐振器、串联第二谐振器、串联第三谐振器、并联第一谐振器、并联第二谐振器和并联第三谐振器的谐振频率关系为fps3<fss3<fps2<fss2<fps1<fss1。

基于以上，本发明提出了一种多通道滤波器，包括：

其中：

需要专门指出的是，在本发明中，第i个串联谐振器的表述虽然使用了“个”，但是该“个”不仅包括实际中的一个串联谐振器的情形，也包括多个串联谐振器等效为一个串联谐振器的情形。具体的，在图7-2的(a)中的位于上方的串联谐振器，可以为图3中的单个串联谐振器S10，也可以是图12中示出的两个串联谐振器(当然也可以有更多个)对应的等效串联谐振器。对于第i个并联谐振器中的表述“个”也做类似的理解。这些均在本发明的保护范围之内。

相应的，本发明还提出了一种多通道滤波器，包括：

其中：

串联谐振器组与对应的并联谐振器组分别共同构成频率通带；且

各个谐振器组对应的质量负载彼此不同。

可选的，各谐振器组对应的谐振频率彼此之间不同。

另外，为了将串联谐振器与滤波器的输入、输出端子相接，添加了辅助电感器L1和L2，为了将并联谐振器连接到接地点，添加了辅助电感器L5、L6、L7。上述辅助电感可以是用于芯片与封装载体相连接的键合线，也可以是用于将芯片倒装焊接在封装载体上的金属导体，如铜柱、锡球等。辅助电感器L1、L2、L5、L6、L7也可称为第二电感，该第二电感器的电感值一般在0.1nH--0.8nH范围内。为了使滤波器在通带范围内都能达到较好的特性，在靠近输入端子T1附近添加了用于阻抗匹配的第一电感器L3，在靠近输出端子T2附近添加了用于阻抗匹配的第一电感器L4，第一电感L3和第一电感L4的电感值在1nH—20nH范围内。即第一电感器的电感值比第二电感器的电感值大。其中，用户阻抗匹配的阻抗匹配器件不限于电感器，其还可以包括其他无源器件，诸如电容器、传输线等，并且无源器件的实现方式包括但不限于键合线、芯片集成无源器件(IPD)、封装载体集成、分立器件等。

图9是多通道滤波器400的插入损耗和回波损耗的幅度-频率响应曲线图，其中图9a是滤波器宽频带的插入损耗曲线，图9b是滤波器进通带插入损耗的曲线，图9c中S11是滤波器输入端口的回波损耗曲线，S22是滤波器输出端口的回波损耗曲线。

另外，基于此发明更多通道滤波器的实现可以通过增加串联通路上的并联支路和并联通路上的串联支路来实现，n通道滤波器由第一串联谐振器、第二串联谐振器……第n串联谐振器和第一并联谐振器、第二并联谐振器……第n并联谐振器组成，在此不再赘述。

此外，本发明中出现的“近似”、“相近”、“大约”等是指在本领域技术人员所公认的误差范围内。

本发明的实施例也涉及一种电子设备，包括上述的滤波器。需要指出的是，这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims

1.一种多通道滤波器，包括：

其中：

串联谐振器单元中，n个串联谐振器的质量负载彼此不同，且并联谐振器单元中，n个并联谐振器的质量负载彼此不同；

第i个串联谐振器的串联谐振频率大于第i个并联谐振器的串联谐振频率。

2.根据权利要求1所述的多通道滤波器，其中：

第i个并联谐振器的串联谐振频率大于第i+1个串联谐振器的串联谐振频率，其中i≤n-1。

3.根据权利要求1或2所述的多通道滤波器，其中：

第i个串联谐振器的串联谐振频率大于第i个并联谐振器的并联谐振频率。

4.一种多通道滤波器，包括：

其中：

各个谐振器组对应的质量负载彼此不同；

在所述串联谐振器单元和具有n个并联谐振器的并联谐振器单元中，第i个串联谐振器的串联谐振频率大于第i个并联谐振器的串联谐振频率，i为自然数且1≤i≤n。

5.根据权利要求1或4所述的多通道滤波器，其中：

各谐振器组对应的谐振频率彼此之间不同。

6.根据权利要求1或4所述的多通道滤波器，其中：

基于质量负载的膜层厚度不同而谐振器的质量负载不同。

7.根据权利要求5所述的多通道滤波器，其中：

不同滤波器的膜层厚度为频率通带之间的频差以及频率通带的带宽的函数。

8.根据权利要求1或4所述的多通道滤波器，还包括：

连接在一个并联谐振器支路的两个并联谐振器之间的节点与另一个并联谐振器支路的两个并联谐振器之间的节点之间的电感。

9.根据权利要求1或4所述的多通道滤波器，其中：

一个并联谐振器支路与另一个并联谐振器支路共接地端。

10.根据权利要求1或4所述的多通道滤波器，其中：

所述谐振器为具有空气隙的体声波压电谐振器或者具有布拉格阻抗反射层的固态装配体声波压电谐振器。

11.根据权利要求1或4所述的多通道滤波器，其中：

所述多通道滤波器具有输入/输出端口，输入/输出端口与串联谐振器支路之间设置有阻抗匹配器件。

12.根据权利要求11所述的多通道滤波器，其中：

所述阻抗匹配器件为无源器件，所述无源器件包括电感器、传输线，所述无源器件的实现方式包括键合线、芯片集成无源器件(IPD)、封装载体集成或分立器件。

13.根据权利要求1或4所述的多通道滤波器，其中：

所述多通道滤波器的输入/输出端口处设置有接地电感。

14.一种多通道滤波器组件，包括至少两个根据权利要求1-9中任一项所述的多通道滤波器，其中：所述至少两个多通道滤波器级联连接，或者所述至少两个多通道滤波器并联连接。

15.一种电子设备，具有根据权利要求1-13中任一项所述的多通道滤波器或者根据权利要求14所述的多通道滤波器组件。