CN111600571A - 一种滤波器、信号处理设备及制造所述滤波器的方法 - Google Patents

一种滤波器、信号处理设备及制造所述滤波器的方法 Download PDF

Info

Publication number
CN111600571A
CN111600571A CN202010006578.3A CN202010006578A CN111600571A CN 111600571 A CN111600571 A CN 111600571A CN 202010006578 A CN202010006578 A CN 202010006578A CN 111600571 A CN111600571 A CN 111600571A
Authority
CN
China
Prior art keywords
resonator
resonators
series
parallel
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010006578.3A
Other languages
English (en)
Inventor
庞慰
郑云卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202010006578.3A priority Critical patent/CN111600571A/zh
Publication of CN111600571A publication Critical patent/CN111600571A/zh
Priority to PCT/CN2020/140935 priority patent/WO2021136282A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本申请提供一种滤波器及提高滤波器性能的方法和信号处理设备。其中，滤波器包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；和/或，所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。如此，可以改善滤波器的性能，并降低滤波器尺寸。

Description

一种滤波器、信号处理设备及制造所述滤波器的方法
技术领域
本发明涉及通信用滤波类器件领域，具体而言，涉及一种滤波器、信号处理设备及制造所述滤波器的方法。
背景技术
随着市场的迅猛发展，无线通讯终端和设备不断朝着小型化，多模-多频段的方向发展。近年来，一些窄带的通信频段逐渐兴起。这些频段的附近通常存在其它可能存在干扰的频段，因此对滤波器的滚降特性有较高的要求。例如，北斗导航的下行频段采用S波段，频率为2483.5MHz～2500MHz，它低频一侧是ISM频段(2400MHz～2483.5MHz),高频一侧则是LTE的频段7的发送频段(2500MHz～2570MHz)，它们之间几乎没有空隙。再如，ISM频段(2400MHz～2483.5MHz)，除了高频一侧是LTE的频段7的发送频段(2500MHz～2570MHz)之外，它的低频一侧是LTE的频段40(2300MHz～2400MHz)，之间同样没有空隙。各种通信频段之间干扰的消除，一部分可以通过通信资源块的分配来实现优化，另一种则主要通过射频滤波器进行滤波。这种频率资源的拥挤，对滤波器提出了更高的要求。
目前，能够满足通讯终端使用的小尺寸滤波器主要是压电声波滤波器，构成此类声波滤波器的谐振器主要包括：FBAR(Film Bulk Acoustic Resonator，薄膜体声波谐振器)，SMR(Solidly Mounted Resonator，固态装配谐振器)和SAW(Surface Acoustic Wave，表面声波谐振器)。其中基于体声波原理制造的FBAR和SMR双工器，相比基于表面声波原理制造的SAW双工器，具有更高的Q值。
图11(a)是压电声波谐振器的电学符号，图11(b)是其等效电学模型图，在不考虑损耗项的情况下，电学模型简化为Lm、Cm和C0组成的谐振电路。根据谐振条件可知，该谐振电路存在两个谐振频点：一个是谐振电路阻抗值达到最小值时的fs，将fs定义为该谐振器的串谐振频率；另一个是当谐振电路阻抗值达到最大值时的fp，将fp定义为该谐振器的反谐振频率。其中，
Figure BDA0002355490320000021
并且，fs比fp要小。同时，定义了谐振器的机电耦合系数Kt2，它可以用fs和fp来表示：
Figure BDA0002355490320000022
图12示出了谐振器阻抗与fs和fp之间的关系。在某一特定的频率下，Kt2越大，则fs和fp的频率差越大，即两个谐振频率离得越远，Kt2越小，则fs和fp的频率差越小，即两个谐振频率离得越近。
谐振器在Fs处的阻抗定义为谐振阻抗Rs，谐振器在Fp处的阻抗定义为反谐振阻抗Rp，通常，Rs越小，或Rp越大，均代表谐振器的Q值越高，所制作的滤波器的损耗也越小。
普通梯形结构滤波器的带宽主要取决于其所包含的谐振器的谐振频率与反谐振频率的差值，或者说，取决于其所包含谐振器的Kt2，为了实现较窄带宽的滤波器，或者实现较快的边沿滚降，就要想办法减少谐振器的Kt2。但是，Kt2与多种因素相关，并不可以按用户的需要而无限制的减少。以氮化铝(AlN)为压电材料制作的FBAR谐振器举例，其Kt2一般可以做到5～6％左右，这个范围内的谐振器损耗性能较好，但是用常规制作出来的滤波器带宽较宽，滚降较慢，而且滤波器的尺寸也相对较大。而当Kt2降到4.5％以下，因为谐振器面积，层叠厚度配比等因素，谐振器损耗特性会下降较快，用这样的谐振器做出来的滤波器虽然带宽比较合适，但是大多插入损耗较差，仍然没有办法满足通信要求。
如何利用谐振器损耗较好的Kt2区间，实现窄带高滚降的滤波器，同时缩小滤波器的尺寸，逐渐成为一个滤波器设计工程师亟待解决的问题。
发明内容
有鉴于此，本申请提供一种滤波器及提高滤波器性能的方法和信号处理设备，以改善滤波器的性能。
具体地，本申请是通过如下技术方案实现的：
第一方面，本申请实施例中提供了一种滤波器，包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；
和/或，
所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；
所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
可选地，所述指定串联谐振器的谐振频率大于所述第一谐振器的谐振频率；
所述指定串联谐振器与其他所述串联谐振器设置于第一晶圆上，所述第一谐振器与所述并联谐振器设置于第二晶圆上。
可选地，所述指定串联谐振器的反谐振频率与所述第一谐振器的谐振频率之差小于预设值。
可选地，所述指定并联谐振器的谐振频率小于所述第二谐振器的谐振频率；
所述第二谐振器与所述串联谐振器设置于第一晶圆上，所述指定并联谐振器与其他所述并联谐振器设置于第二晶圆上。
可选地，所述指定并联谐振器的反谐振频率与所述第二谐振器的谐振频率之差小于预设值。
可选地，所述指定并联谐振器与电容串联时，所述电容的一端与相邻两个串联谐振器的节点相连，所述电容的另一端与所述指定并联谐振器的一端相连接，所述指定并联谐振器的另一端与接地电感相连接；
所述串联谐振器设置于第一晶圆上，所述第一谐振器和所述电容、所述指定并联谐振器和其他所述并联谐振器设置于第二晶圆上。
第二方面，本申请实施例中提供了一种信号处理设备，包括：信号输入电路、信号输出电路和如第一方面所述的滤波器；所述信号输入电路与所述滤波器相连接，所述滤波器与所述信号输出电路相连接。
第三方面，本申请实施例中提供了一种滤波器制造的方法，所述滤波器包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，所述方法包括：
设置所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；
和/或，
所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；
将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
可选地，所述方法还包括：
设置所述指定串联谐振器的谐振频率大于所述第一谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
设置所述指定串联谐振器与其他所述串联谐振器设置于第一晶圆上，所述第一谐振器与所述并联谐振器设置于第二晶圆上。
可选地，所述方法还包括：
设置所述指定串联谐振器的反谐振频率与所述第一谐振器的谐振频率之差小于预设值。
可选地，所述方法还包括：
设置所述指定并联谐振器的谐振频率小于所述第二谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
将所述第二谐振器与所述串联谐振器设置于第一晶圆上，所述指定并联谐振器与其他所述并联谐振器设置于第二晶圆上。
可选地，所述方法还包括：
设置所述指定并联谐振器的反谐振频率与所述第二谐振器的谐振频率之差小于预设值。
可选地，所述方法还包括：
所述指定并联谐振器与电容串联时，将所述电容的一端与相邻两个串联谐振器的节点相连，所述电容的另一端与所述指定并联谐振器的一端相连接，所述指定并联谐振器的另一端与接地电感相连接；
将所述串联谐振器设置于第一晶圆上，所述第一谐振器和所述电容、所述指定并联谐振器和其他所述并联谐振器设置于第二晶圆上
本申请实施例所提供的一种滤波器及提高滤波器性能的方法和信号处理设备，通过设置多个串联谐振器包括一个或多个指定串联谐振器，该指定串联谐振器与至少一个第一谐振器并联；和/或，设置多个并联谐振器中包括一个或多个指定并联谐振器，该指定并联谐振器与至少一个第二谐振器或者电容串联；并将多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。使得在保证滤波器的通带插损不变差的同时，使得滚降会变得更好，并且降低了滤波器的尺寸。
附图说明
图1是现有技术中的一种滤波器的结构示意图。
图2是本申请实施例1示出的滤波器的电路结构示意图；
图3是上述实施例1示出的滤波的侧视图；
图4a是上述图2所示的实施例1中上晶圆202的芯片设计示意图；
图4b是上述图2所示的实施例1中下晶圆201的芯片设计示意图；
图5a和图5b是上述图2所示的实施例1的滤波器的插入损耗与频率关系曲线与现有技术的效果对比示意图；
图6是本申请提供的实施例2的滤波器电路结构示意图；
图7是上述图6所示的实施例2的滤波器的侧视图；
图8a是上述的实施例2中滤波器上晶圆的芯片设计示意；
图8b是上述的实施例2中滤波器下晶圆的芯片设计示意；
图9是本发明实施例3中滤波器的电路结构示意图；
图10是本发明实施例4中滤波器的电路结构示意图；
图11(a)是压电声波谐振器的电学符号；
图11(b)是压电声波谐振器等效电学模型图；
图12示出了谐振器阻抗与fs和fp之间的关系；
图13是一个由两个具有不同谐振频率的谐振器并联连接形成的一个并联组合谐振器Res的示意图；
图14是图13中并联组合谐振器Res、第一谐振器Res1和第一谐振器Res2的阻抗及Kt关系示意图；
图15是一个由两个具有不同谐振频率的谐振器串联连接形成的一个串联组合谐振器Res的结构示意图；
图16是图15中串联组合谐振器Res、第一谐振器Res1和第一谐振器Res2的阻抗及Kt关系示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
图1为现有技术中的一种滤波器的结构示意图。参照图1所示，现有技术中的普通梯形结构滤波器包括多个谐振器，该多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，图中以包含有4个串联谐振器S1、S2、S3、S4和3个并联谐振器P1、P2、P3为例，并且该滤波器的输入端连接有第一电感，滤波器的输出端连接有第二电感，滤波器的接地端分别连接有第三电感，每个第三电感一端与并联谐振器连接，另一端接地。其中，连接到输入端、输出端的第一电感、第二电感，主要位于封装基板上，并且现有技术中所有的谐振器设置于一个晶圆上的，容易受到晶圆材料的限制，使得该谐振器的性能不能被继续优化。
本申请实施例中提供了一种滤波器，包括：多个谐振器，该多个谐振器包括多个串联谐振器和多个并联谐振器，串联谐振器彼此串联连接，并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，该电感接地，其中，多个串联谐振器包括一个或多个指定串联谐振器，该指定串联谐振器与至少一个第一谐振器并联。
和/或，
上述多个并联谐振器中包括一个或多个指定并联谐振器，该指定并联谐振器与至少一个第二谐振器或者电容串联；
并且上述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
上述指定串联谐振器与第一谐振器并联后，可以等效为一个并联组合谐振器。
图13是一个由两个具有不同谐振频率的谐振器并联连接形成的一个并联组合谐振器Res，两个谐振器分别为第一谐振器1和第二谐振器2，其中第一谐振器1的谐振频率大于第二谐振器2的谐振频率，这个频率之间的差异，主要是通过在第二谐振器2上添加质量负载层(Mass load)来实现的。
图14是图13中并联组合谐振器Res、第一谐振器Res1和第一谐振器Res2的阻抗及Kt关系示意图。并联组合谐振器Res1具有谐振频率Fs1和反谐振频率Fp1，第二谐振器Res2具有谐振频率Fs2和反谐振频率Fp2，其中Fs2<Fs1，并且Fp2与Fs1相对比较接近。由于上述这种频率关系，并联组合谐振器Res形成了如图14中的粗实线所示的阻抗特性，它包含4个谐振频率：与Fs1相同的阻抗低点谐振频率Fs3，以及位于Fs1与Fp1之间的反谐振频率Fp3，其中Fp3>Fs3，且Fp3<Fp1。与Fs2相同的阻抗低点谐振频率Fs4，以及位于Fs2与Fp2之间的反谐振频率Fp4，其中Fp4>Fs3，且Fp4<Fp2。并且，并联组合谐振器Res在Fp3处的阻抗值低于谐振器Res1在其反谐振频率Fp1处的阻抗，或者谐振器Res2在其反谐振频率Fp2处的阻抗。组合谐振器Res在Fp4处的阻抗值，又低于其在Fp3处的阻抗值。将组合谐振器Fs3和Fp3处的谐振定义为主谐振，Fs4和Fp4处的谐振定义为次谐振，则相比谐振器Res1，并联组合谐振器Res的主谐振由于Fp3的位置相比Fp1发生了左移，因此主谐振的Kt2小于谐振器Res1。并且，主谐振的Rp小于谐振器Res1，次谐振器Rp又小于主谐振，而主谐振与次谐振的Rs均与谐振器Res1基本相同。因此，可以将并联组合谐振器Res，看作是一个与谐振器Res1相比，Rs不变，Rp变差，但同时Kt2变小的谐振器。如果将这个并联组合谐振器放在滤波器的串联位置，则滤波器的通带插损不会变差，同时右侧滚降会变得更好。
进而，本申请上述实施例中，通过设置指定串联谐振器，使该指定串联谐振器与第一谐振器并联，构成如图13所示的并联组合谐振器，可以使得滤波器在保持通带插损不会变差，使得右侧滚降会变得更好。
图2是本发明实施例1的电路结构示意图。参照图2所示，该电路中包含了串联谐振器S2、S3，和指定串联谐振器S1、S4，该指定串联谐振器S1与第一谐振器SP1并联，指定串联谐振器S4与第一谐振器SP4并联；进而相对于图1现有的电路结构，在串联位置的串联谐振器S1，替换成了由指定串联谐振器S1与第一谐振器SP1并联形成的并联组合谐振器，在串联位置的串联谐振器S4，替换成了由指定串联谐振器S4与第一谐振器SP4并联形成的并联组合谐振器。其中谐振器SP1、SP4的谐振频率与并联谐振器P1～P3的谐振频率相同或相近，因此，本实施例中将S1～S4四个谐振器设置在下晶圆201上，而谐振器P1～P3、SP1、SP4做在了上晶圆202上。
分成两个晶圆制作，则可以采用不同的层叠，甚至选择不同的压电材料，从而实现两片晶圆上的Kt2自由度，即二者可以相同，也可以不同，设计灵活度大大提升。而在现有技术中，由于所有谐振器都是在一片晶圆上同时制作，只能通过质量负载来调节，因此谐振器S1～S4，P1～P3这些谐振器的Kt2基本相同。
图3是上述图2所示的实施例1的侧视图，参照图3所示，该滤波器中，上晶圆202上设置有并联谐振器P1、P2、P3以及第一谐振器SP1、SP4，下晶圆201上设置有串联谐振器S1、S2、S3、S4；谐振器最下方为基板。
图4a和4b是上述图2所示的实施例1中上晶圆202和下晶圆201的芯片设计示意图，本实施例中在串并联折断的位置(上晶圆和下晶圆连接部位)添加了新的键合区J1、J2和J3，此新的键合区J1、J2和J3只是用来将上晶圆与下晶圆连接在一起，而不需要通过过孔向芯片外部连接，因此其形状都与连接过孔的键合区不同，面积则仅为原来的二分之一。虚线的圆圈则示意出了与就近的晶圆过孔相连的芯片焊球的位置。连接到输入、输出端子的电感，主要位于封装基板上。
图5a和图5b是上述图2所示的实施例1的滤波器的插入损耗与频率关系曲线与现有技术的效果对比示意图；以作为一个应用于WLAN CH1～CH11的窄带滤波器，通带范围为2402MHz～2472MHz为例，其左右两侧均需要做到较好的滚降特性。
具体的，图中实线为本实施例的滤波器插入损耗与频率关系曲线，虚线为用现有技术设计的插入损耗与频率关系曲线，可见，由于带宽相对较窄，采用现有技术时，所有的谐振器Kt2基本一样，而且当Kt2较小的谐振器的损耗也较差。而采用本发明的实施例1，串并联谐振器分开设计，包括组合谐振器，也分别做在两片晶圆上，因此两片晶圆上谐振器的Kt2可以不同，且均大于现有技术的谐振器Kt2，但组合谐振器的Kt2可以达到更小。正是因为这个特点，实施例中的谐振器损耗特性较好，做成滤波器的插损更好，滚降更快，以左侧滚降为例，从通带2dB插损到40dB抑制的滚降距离，由现有技术的15.5MHz，减少到了12MHz，提高了3.5MHz。并且，由于串并联谐振器的折叠，实现了芯片尺寸的小型化。
图15是一个由两个具有不同谐振频率的谐振器串联连接形成的一个串联组合谐振器Res，两个谐振器分别为第一谐振器1’和第二谐振器2’，其中第一谐振器1’的谐振频率大于第二谐振器2’的谐振频率，该频率之间的差异，主要是通过在第二谐振器2’上添加质量负载层(Mass load)来实现的。一般情况下，第一谐振器1’的反谐振频率与第二谐振器2’的谐振频率比较接近。
图16是图15中串联组合谐振器Res、第一谐振器Res1和第一谐振器Res2的阻抗及Kt关系示意图。第一谐振器Res1具有谐振频率Fs1和反谐振频率Fp1，第二谐振器Res2具有谐振频率Fs2和反谐振频率Fp2，其中Fs2<Fs1，并且Fp2与Fs1相对比较接近。由于上述这种频率关系，串联组合谐振器Res形成了如图16中的粗实线所示的阻抗特性，该阻抗特性包含4个谐振频率：与Fs1相同的阻抗低点谐振频率Fs3，以及位于Fs1与Fp1之间的反谐振频率Fp3，其中Fp3>Fs3，主谐振的反谐振频率Fp3与谐振器1的Fp1相同，Fs3则位于Fs1与Fp3之间，相当于Fs1右移。与Fs2相同的阻抗低点谐振频率Fs4，以及位于Fs2与Fp2之间的反谐振频率Fp4，其中Fp4>Fs3，且Fp4<Fp2。并且，串联组合谐振器Res在Fp3处的阻抗值低于谐振器Res1在其反谐振频率Fp1处的阻抗，或者谐振器Res2在其反谐振频率Fp2处的阻抗。组合谐振器Res在Fp4处的阻抗值，又低于其在Fp3处的阻抗值。将组合谐振器Fs3和Fp3处的谐振定义为主谐振，Fs4和Fp4处的谐振定义为次谐振，则相比谐振器Res1，串联组合谐振器Res的主谐振由于Fp3的位置相比Fp1发生了左移，因此主谐振的Kt2小于谐振器Res1。并且，主谐振的Rp小于谐振器Res1，次谐振器Rp又小于主谐振，同时，主谐振的Rs差于谐振器Res1，次谐振又差于主谐振，而两个反谐振阻抗则与谐振器Res1基本相同。如果将这个串联组合谐振器放在滤波器的并联位置，则滤波器的通带插损不会变差，同时左侧滚降会变得更好。
进而，本申请上述实施例中，通过设置指定并联谐振器，使该指定并联谐振器与第二谐振器串联，构成如图15所示的串联组合谐振器，可以使得滤波器在保持通带插损不会变差，使得右侧滚降会变得更好。
图6是本申请提供的实施例2的电路结构示意图，参照图6所示，与现有技术不同的是，本实施例中将并联位置的部分谐振器，替换为组合谐振器，并且做在两片晶圆上。
具体的，参照图6所示，该滤波器中包括串联谐振器S1、S2、S3、S4，和并联谐振器P1、P2、P3，其中并联谐振器中包含有指定并联谐振器P1、P3，该指定并联谐振器P1、P3分别与第二谐振器PS1、PS3串联，第二谐振器PS1的一端与串联谐振器S1、S2的连接点相连，第二谐振器PS1的另一端与指定并联谐振器P1相连接，该指定并联谐振器还与电感相连接，该电感接地。图7是上述图6所示的实施例2的滤波器的侧视图，参照图7所示，该滤波器中，上晶圆302上设置有并联谐振器P1、P2、P3；下晶圆301上设置有串联谐振器S1、S2、S3、S4以及第二谐振器PS1、PS2最下方为基板。
图8a和8b是上述的实施例2中滤波器上晶圆302和下晶圆301的芯片设计示意图，本实施例中在串并联折断的位置(上晶圆和下晶圆连接部位)添加了新的键合区J1、J2和J3，此新的键合区J1、J2和J3只是用来将上晶圆与下晶圆连接在一起，而不需要通过过孔向芯片外部连接，因此其形状都与连接过孔的键合区不同，面积则仅为原来的二分之一。虚线的圆圈则示意出了与就近的晶圆过孔相连的芯片焊球的位置。
图9是本发明实施例3中滤波器的电路结构示意图，本实施例中串联位置和并联位置均采用了组合谐振器，并且根据谐振器的频率，分别做在两片晶圆上。
具体的，参照图9所示，该滤波器中包括串联谐振器S1、S2、S3、S4，和并联谐振器P1、P2、P3，其中并联谐振器中包含有指定并联谐振器P2，该指定并联谐振器P2与第二谐振器PS2串联，第二谐振器PS2的一端与串联谐振器S2、S3的连接点相连，第二谐振器PS2的另一端与指定并联谐振器P2相连接，该指定并联谐振器P2还与电感相连接，该电感接地。
本实施例中，上述串联谐振器S1、S2、S3、S4，以及第二谐振器PS2设置于下晶圆401上，上述并联谐振器P1、P2、P3，以及第一谐振器SP1、SP4设置于上晶圆402上。
图10是本发明实施例4中滤波器的电路结构示意图，与实施例3不同的是，本电路结构中并联位置的组合谐振器中起辅助作用的谐振器，替换成了制作在晶圆上的电容，这种辅助谐振器替换为电容的组合谐振器，只有一个主谐振，原理与前述相同，但不存在次谐振。
具体的，该滤波器中包括串联谐振器S1、S2、S3、S4，和并联谐振器P1、P2、P3，其中并联谐振器中包含有指定并联谐振器P1、P2，该指定并联谐振器P1、P2分别与电容CP1、CP2串联，电容CP2的一端与串联谐振器S2、S3的连接点相连，电容CP2的另一端与指定并联谐振器P2相连接，该指定并联谐振器P2还与电感相连接，该电感接地；电容CP1的一端与串联谐振器S1、S2和第一谐振器SP1的连接点相连，电容CP1的另一端与指定并联谐振器P1相连接，该指定并联谐振器P1还与电感相连接，该电感接地。
需要说明的是，以上各例将滤波器中各谐振器的谐振频率简化为只有两种，对应附图图示，一种是空白的，一种是加阴影的谐振器。实际上，由于所有谐振器被单独做在两片晶圆上，因此如果在同一片晶圆上添加不同的厚度较薄的质量负载，则可以实现更多种频率的谐振器，提高设计的自由度，从而更好的改善滤波器的匹配、插损和滚降特性。
另外，如果只从缩小Kt2的角度考虑，也可以在串联位置上使用串联连接的组合谐振器，或者在并联位置上使用并联连接的组合谐振器，但如前面对于谐振阻抗Rs和反谐振阻抗Rp的分析，这样的应用通常会导致滤波器插损变大，因此一般并不采用。
现有技术中，做窄带滤波器，一般需要小的机电耦合系数，但是如果用传统的设计方法，小机电耦合系数的谐振器，存在谐振器性能较差，或者工艺制作尺寸容差特性较差等缺点，因此利用具有不同谐振频率的谐振器组合，可以实现相对较小的机电耦合系数。组合方式可以为串联，或者并联，组合谐振器的位置可以是在串联位置，也可以并联位置。本发明实施例中主要提出了两种结构，一种是在串联位置，用两种频率谐振并联连接形成的组合谐振器，另一种是在并联位置，用两种频率谐振器串联连接形成的组合谐振器。并且，根据谐振器频率的不同，把这些谐振器分开做在上、下两片晶圆上。特别的，组合谐振器中的两个谐振器因为频率不同，分别位于两片晶圆上，一方面降低了谐振器的尺寸，并且提高了性能。
本申请一实施例中还提供了一种信号处理设备，包括：信号输入电路、信号输出电路和如上述任一实施例所述的滤波器；所述信号输入电路与所述滤波器相连接，所述滤波器与所述信号输出电路相连接。
本实施例提供的信号处理设备中，滤波器在在串联位置，用两种频率谐振器并联连接形成的组合谐振器，和/或，在并联位置，用两种频率谐振器串联连接形成的组合谐振器。并且，根据谐振器频率的不同，把这些谐振器分开做在上、下两片晶圆上。特别的，组合谐振器中的两个谐振器因为频率不同，分别位于两片晶圆上，如此一方面降低了设备的尺寸，并且提高了性能。
本申请又一实施例中还提供了一种滤波器制造的方法，用于制造上述任一实施例中所述的滤波器，该滤波器包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，所述方法包括：
设置所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；
和/或，
所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；
将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
可选地，上述方法还包括：
设置所述指定串联谐振器的谐振频率大于所述第一谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
设置所述指定串联谐振器与其他所述串联谐振器设置于第一晶圆上，所述第一谐振器与所述并联谐振器设置于第二晶圆上。
可选地，上述方法还包括：
设置所述指定串联谐振器的反谐振频率与所述第一谐振器的谐振频率之差小于预设值。
可选地，上述方法还包括：
设置所述指定并联谐振器的谐振频率小于所述第二谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
将所述第二谐振器与所述串联谐振器设置于第一晶圆上，所述指定并联谐振器与其他所述并联谐振器设置于第二晶圆上。
可选地，上述方法还包括：
设置所述指定并联谐振器的反谐振频率与所述第二谐振器的谐振频率之差小于预设值。
可选地，上述方法还包括：
所述指定并联谐振器与电容串联时，将所述电容的一端与相邻两个串联谐振器的节点相连，所述电容的另一端与所述指定并联谐振器的一端相连接，所述指定并联谐振器的另一端与接地电感相连接；
将所述串联谐振器设置于第一晶圆上，所述第一谐振器和所述电容、所述指定并联谐振器和其他所述并联谐振器设置于第二晶圆上。
应用本方法所制造的谐振器，具有降低了谐振器的尺寸，并且提高了谐振器性能等的优点。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (13)

1.一种滤波器，包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，其特征在于，所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；
和/或，
所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；
所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
2.根据权利要求1所述的滤波器，其特征在于，所述指定串联谐振器的谐振频率大于所述第一谐振器的谐振频率；
所述指定串联谐振器与其他所述串联谐振器设置于第一晶圆上，所述第一谐振器与所述并联谐振器设置于第二晶圆上。
3.根据权利要求1或2所述的滤波器，其特征在于，所述指定串联谐振器的反谐振频率与所述第一谐振器的谐振频率之差小于预设值。
4.根据权利要求1所述的滤波器，其特征在于，所述指定并联谐振器的谐振频率小于所述第二谐振器的谐振频率；
所述第二谐振器与所述串联谐振器设置于第一晶圆上，所述指定并联谐振器与其他所述并联谐振器设置于第二晶圆上。
5.根据权利要求4所述的滤波器，其特征在于，所述指定并联谐振器的反谐振频率与所述第二谐振器的谐振频率之差小于预设值。
6.根据权利要求1所述的滤波器，其特征在于，所述指定并联谐振器与电容串联时，所述电容的一端与相邻两个串联谐振器的节点相连，所述电容的另一端与所述指定并联谐振器的一端相连接，所述指定并联谐振器的另一端与接地电感相连接；
所述串联谐振器设置于第一晶圆上，所述第一谐振器和所述电容、所述指定并联谐振器和其他所述并联谐振器设置于第二晶圆上。
7.一种信号处理设备，其特征在于，包括：信号输入电路、信号输出电路和如权利要求1-6中任一项所述的滤波器；所述信号输入电路与所述滤波器相连接，所述滤波器与所述信号输出电路相连接。
8.一种滤波器制造的方法，所述滤波器包括：多个谐振器，所述多个谐振器包括多个串联谐振器和多个并联谐振器，所述串联谐振器彼此串联连接，所述并联谐振器一端连接至两个串联谐振器的连接点，另一端连接电感，所述电感接地，其特征在于，所述方法包括：
设置所述多个串联谐振器包括一个或多个指定串联谐振器，所述指定串联谐振器与至少一个第一谐振器并联；
和/或，
所述多个并联谐振器中包括一个或多个指定并联谐振器，所述指定并联谐振器与至少一个第二谐振器或者电容串联；
将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上。
9.根据权利要求8所述的方法，其特征在于，还包括：
设置所述指定串联谐振器的谐振频率大于所述第一谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
设置所述指定串联谐振器与其他所述串联谐振器设置于第一晶圆上，所述第一谐振器与所述并联谐振器设置于第二晶圆上。
10.根据权利要求8或9所述的方法，其特征在于，还包括：
设置所述指定串联谐振器的反谐振频率与所述第一谐振器的谐振频率之差小于预设值。
11.根据权利要求8所述的方法，其特征在于，还包括：
设置所述指定并联谐振器的谐振频率小于所述第二谐振器的谐振频率；
所述将所述多个谐振器按照谐振频率的不同分别设置于不同的晶圆上，包括：
将所述第二谐振器与所述串联谐振器设置于第一晶圆上，所述指定并联谐振器与其他所述并联谐振器设置于第二晶圆上。
12.根据权利要求11所述的方法，其特征在于，还包括：
设置所述指定并联谐振器的反谐振频率与所述第二谐振器的谐振频率之差小于预设值。
13.根据权利要求8所述的方法，其特征在于，还包括：
所述指定并联谐振器与电容串联时，将所述电容的一端与相邻两个串联谐振器的节点相连，所述电容的另一端与所述指定并联谐振器的一端相连接，所述指定并联谐振器的另一端与接地电感相连接；
将所述串联谐振器设置于第一晶圆上，所述第一谐振器和所述电容、所述指定并联谐振器和其他所述并联谐振器设置于第二晶圆上。
CN202010006578.3A 2020-01-03 2020-01-03 一种滤波器、信号处理设备及制造所述滤波器的方法 Pending CN111600571A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010006578.3A CN111600571A (zh) 2020-01-03 2020-01-03 一种滤波器、信号处理设备及制造所述滤波器的方法
PCT/CN2020/140935 WO2021136282A1 (zh) 2020-01-03 2020-12-29 一种滤波器、信号处理设备及制造所述滤波器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010006578.3A CN111600571A (zh) 2020-01-03 2020-01-03 一种滤波器、信号处理设备及制造所述滤波器的方法

Publications (1)

Publication Number Publication Date
CN111600571A true CN111600571A (zh) 2020-08-28

Family

ID=72191998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010006578.3A Pending CN111600571A (zh) 2020-01-03 2020-01-03 一种滤波器、信号处理设备及制造所述滤波器的方法

Country Status (2)

Country Link
CN (1) CN111600571A (zh)
WO (1) WO2021136282A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136282A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波器、信号处理设备及制造所述滤波器的方法
WO2022121904A1 (zh) * 2020-12-08 2022-06-16 诺思(天津)微系统有限责任公司 声波滤波器、多工器以及通信设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009269A1 (en) * 2007-06-08 2009-01-08 The Regents Of The University Of Michigan Resonator System Such As A Microresonator System And Method Of Making Same
CN101785184A (zh) * 2007-08-23 2010-07-21 富士通株式会社 弹性波滤波器、使用该弹性波滤波器的双工器及使用该双工器的通信机
CN109643984A (zh) * 2016-06-21 2019-04-16 诺思(天津)微系统有限责任公司 一种梯形结构宽带压电滤波器
CN109831177A (zh) * 2018-12-20 2019-05-31 天津大学 一种多阻带滤波器及其实现方法
CN110492864A (zh) * 2019-08-09 2019-11-22 天津大学 一种体声波滤波器的封装结构及该滤波器的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8923794B2 (en) * 2011-11-02 2014-12-30 Triquint Semiconductor, Inc. Temperature compensation of acoustic resonators in the electrical domain
CN103427779B (zh) * 2012-05-16 2018-11-02 中兴通讯股份有限公司 一种梯形结构声波窄带带通滤波器
WO2016190216A1 (ja) * 2015-05-22 2016-12-01 京セラ株式会社 弾性波装置および通信装置
DE102015119995B4 (de) * 2015-11-18 2024-05-29 Snaptrack, Inc. Filterschaltung mit zusätzlichen Polen außerhalb des Passbands
CN111342811B (zh) * 2018-12-18 2023-12-15 天津大学 多通道滤波器及其组件、电子设备
CN111600571A (zh) * 2020-01-03 2020-08-28 诺思(天津)微系统有限责任公司 一种滤波器、信号处理设备及制造所述滤波器的方法
CN111600565A (zh) * 2020-01-03 2020-08-28 诺思(天津)微系统有限责任公司 一种滤波电路、信号处理设备及制造所述滤波电路的方法
CN111211754B (zh) * 2020-02-12 2021-02-26 诺思(天津)微系统有限责任公司 调整fbar寄生分量的方法和滤波器、多工器、通信设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009269A1 (en) * 2007-06-08 2009-01-08 The Regents Of The University Of Michigan Resonator System Such As A Microresonator System And Method Of Making Same
CN101785184A (zh) * 2007-08-23 2010-07-21 富士通株式会社 弹性波滤波器、使用该弹性波滤波器的双工器及使用该双工器的通信机
CN109643984A (zh) * 2016-06-21 2019-04-16 诺思(天津)微系统有限责任公司 一种梯形结构宽带压电滤波器
CN109831177A (zh) * 2018-12-20 2019-05-31 天津大学 一种多阻带滤波器及其实现方法
CN110492864A (zh) * 2019-08-09 2019-11-22 天津大学 一种体声波滤波器的封装结构及该滤波器的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021136282A1 (zh) * 2020-01-03 2021-07-08 诺思(天津)微系统有限责任公司 一种滤波器、信号处理设备及制造所述滤波器的方法
WO2022121904A1 (zh) * 2020-12-08 2022-06-16 诺思(天津)微系统有限责任公司 声波滤波器、多工器以及通信设备

Also Published As

Publication number Publication date
WO2021136282A1 (zh) 2021-07-08

Similar Documents

Publication Publication Date Title
US10243537B2 (en) Compensation circuit for use with acoustic resonators to provide a bandstop
JP4144509B2 (ja) ラダー型フィルタ、分波器、通信装置
US8902020B2 (en) Resonator filter with multiple cross-couplings
KR100708062B1 (ko) 탄성 표면파 장치, 통신기
WO2017219251A1 (zh) 一种梯形结构宽带压电滤波器
EP1653612A2 (en) Piezoelectric thin-film resonator and filter using the same
WO2021208925A1 (zh) 压电滤波器及其带外抑制改善方法、多工器、通信设备
WO2020108527A1 (zh) 具有带通和高通双重功能的基于体声波谐振器的滤波器
US20150372658A1 (en) Low-insertion-loss piezoelectric acoustic wave band-pass filter and realization method thereof
WO2021136281A1 (zh) 一种滤波电路、信号处理设备及制造所述滤波电路的方法
JP2006129445A (ja) 分波器
WO2007052483A1 (ja) 弾性波フィルタ装置
WO2021136282A1 (zh) 一种滤波器、信号处理设备及制造所述滤波器的方法
CN111010143A (zh) 体声波滤波器及其制造方法以及双工器
CN112398460B (zh) 多工器和通讯设备
US20050073375A1 (en) Single chip-type film bulk acoustic resonator duplexer
CN111130498A (zh) 一种双工器
CN111342806B (zh) 具有兰姆波谐振器的压电滤波器、双工器和电子设备
JP2001251102A (ja) 薄膜共振器フィルタとその構成方法
US11923827B2 (en) Bulk acoustic wave resonator stacked onto an integrated passive device
CN112187210B (zh) 滤波器封装结构、多工器和通信设备
JP2004023335A (ja) バンドパスフィルタ
CN210927578U (zh) 一种双工器
Satoh et al. Development of 5GHz FBAR filters for wireless systems
JP2004023334A (ja) バンドパスフィルタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination