JP2014158015A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014158015A
JP2014158015A JP2013242056A JP2013242056A JP2014158015A JP 2014158015 A JP2014158015 A JP 2014158015A JP 2013242056 A JP2013242056 A JP 2013242056A JP 2013242056 A JP2013242056 A JP 2013242056A JP 2014158015 A JP2014158015 A JP 2014158015A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
bonding pad
wire
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013242056A
Other languages
English (en)
Inventor
Chuta Kondo
宙太 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013242056A priority Critical patent/JP2014158015A/ja
Priority to US14/149,031 priority patent/US20140197512A1/en
Publication of JP2014158015A publication Critical patent/JP2014158015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 小型化を図ることが可能な半導体装置を提供すること。
【解決手段】 半導体装置１０１は、第１および第２基板下面電極２５１，２５２を有する基板２００と、基板２００の厚さ方向において互いに反対側に配置された素子上面電極３２０および素子下面電極３３０を有し、基板２００に支持された半導体素子３００と、半導体素子３００の素子下面電極３３０と基板２００とを接合する導電性接合材４００と、素子上面電極３２０と基板２００とを接続するワイヤ５００と、半導体素子３００およびワイヤ５００を覆う封止樹脂６００と、を備えており、基板２００は、導電性接合材４００の少なくとも一部を囲む段差部２０５を有する。
【選択図】 図４

Description

本発明は、半導体装置に関する。
半導体装置として、たとえば受光面を有する受光素子を備えた半導体装置が広く用いられている。特許文献１に開示された半導体装置においては、上記受光素子が基板に搭載されている。上記受光面は、上記基板とは反対側を向く姿勢とされている。上記受光素子は、互いに反対側に位置する素子上面電極および素子下面電極とを有している。上記素子下面電極は、たとえば導電性接合材によって上記基板に接合されている。また、上記素子上面電極は、ワイヤを介して上記基板に導通している。上記受光素子および上記ワイヤは、封止樹脂によって覆われている。この封止樹脂は、上記受光素子の受光面が受光すべきたとえば赤外線は透過させる一方、可視光を遮蔽する。上記基板には、上記素子下面電極および上記素子上面電極に導通する第１および第２基板下面電極を有している。これらの第１および第２基板下面電極を用いることにより、上記半導体装置は、面実装が可能に構成されている。
上記導電性接合材は、ペースト状態で上記基板に塗布され、このペースト状の上記導電性接合材に上記受光素子が押し付けられ、その後、上記導電性接合材を硬化させることにより上記受光素子の接合がなされる。ペースト状の上記導電性接合材は、上記受光素子からその周囲に広がりやすい。このため、上記基板のサイズを、上記導電性接合材が広がると想定される範囲をカバーする程度の大きさとする必要がある。このため、上記半導体装置のサイズは、上記受光素子のサイズ、さらには上記受光面のサイズよりも相当に大きいものとならざるを得ない。上記半導体装置が実装される電子機器などの小型化が求められることから、上記半導体装置の小型化の要請が強い。
特開２００７−１２９４７号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、第１および第２基板下面電極を有する基板と、上記基板の厚さ方向において互いに反対側に配置された素子上面電極および素子下面電極を有し、上記基板に支持された半導体素子と、上記半導体素子の上記素子下面電極と上記基板とを接合する導電性接合材と、上記素子上面電極と上記基板とを接続するワイヤと、上記半導体素子および上記ワイヤを覆う封止樹脂と、を備えており、上記基板は、上記導電性接合材の少なくとも一部を囲む段差部を有することを特徴としている。
本発明の好ましい実施の形態においては、上記基板は、上記半導体素子を収容するとともに、底面および内向き側面を有する凹部を有しており、上記凹部の上記内向き側面によって、上記段差部が形成されている。
本発明の好ましい実施の形態においては、上記基板は、上記凹部の上記底面を構成する第１基材と、この第１基材に積層されており、上記内向き側面を構成する第２基材と、を有している。
本発明の好ましい実施の形態においては、上記基板は、上記第２基材上に形成されており、上記ワイヤが接合されるワイヤボンディング用パッドを有する。
本発明の好ましい実施の形態においては、上記基板は、厚さ方向に延びる溝部と、この溝部を覆い、かつ上記ワイヤボンディング用パッドと上記２基板下面電極とを導通させる溝部導電部を有する。
本発明の好ましい実施の形態においては、上記基板は、上記内向き側面を覆う内向き側面導電部を有する。
本発明の好ましい実施の形態においては、上記凹部の底面には、上記導電性接合材によって上記半導体素子が接合されたダイボンディング用パッドが形成されている。
本発明の好ましい実施の形態においては、上記凹部の平面視形状と上記半導体素子の平面視形状とは、相似形である。
本発明の好ましい実施の形態においては、上記基板は、上記凹部の底面から上記第１基板下面電極側に貫通する素子側スルーホールと、この素子側スルーホールの内周面を覆い、かつ上記導電性接合材と上記第１基板下面電極とを導通させる素子側スルーホール導電部を有する。
本発明の好ましい実施の形態においては、上記素子側スルーホールは、平面視において上記半導体素子に重なっている。
本発明の好ましい実施の形態においては、上記基板は、全体として平面視環状に形成された絶縁レジスト膜を有しており、上記絶縁レジスト膜の内縁によって、上記段差部が構成されている。
本発明の好ましい実施の形態においては、上記基板は、上記ワイヤが接合されるワイヤボンディング用パッドを有する。
本発明の好ましい実施の形態においては、上記基板は、上記ワイヤボンディング用パッドから上記第２基板下面電極に貫通するワイヤ側スルーホールと、このワイヤ側スルーホールの内周面を覆い、かつ上記ワイヤボンディング用パッドと上記２基板下面電極とを導通させるワイヤ側スルーホール導電部を有する。
本発明の好ましい実施の形態においては、上記ワイヤ側スルーホールと上記半導体素子とが、平面視において重なっている。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、上記ワイヤボンディング用パッドの一部を覆っている。
本発明の好ましい実施の形態においては、上記ワイヤボンディング用パッドのうち上記絶縁レジスト膜によって覆われた部分が、平面視において上記半導体素子と重なっている。
本発明の好ましい実施の形態においては、上記基板には、上記導電性接合材によって上記半導体素子が接合されたダイボンディング用パッドが形成されている。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、上記ダイボンディング用パッドを避けた位置に設けられている。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、上記ダイボンディング用パッドの周縁部を覆っている。
本発明の好ましい実施の形態においては、上記ダイボンディング用パッドは、上記段差部によって囲まれた領域に位置し、かつ厚さ方向において上記半導体素子側に隆起する隆起部を有する。
本発明の好ましい実施の形態においては、上記隆起部の厚さは、上記絶縁レジスト膜の厚さよりも薄い。
本発明の好ましい実施の形態においては、上記ダイボンディング用パッドは、内方に凹むように湾曲している凹辺を有する。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、上記基板の側面に対して傾いた斜行部を有しており、上記基板のうち上記斜行部よりも外方に位置する角部と上記封止樹脂とが接触している。
本発明の好ましい実施の形態においては、上記基板は、上記絶縁レジスト膜が形成された側から上記第１基板下面電極側に貫通する素子側スルーホールと、この素子側スルーホールの内周面を覆い、かつ上記導電性接合材と上記第１基板下面電極とを導通させる素子側スルーホール導電部を有する。
本発明の好ましい実施の形態においては、上記素子側スルーホールは、平面視において上記半導体素子に重なっている。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、全体が連続した環状である。
本発明の好ましい実施の形態においては、上記絶縁レジスト膜は、複数の部位に分割されている。
本発明の好ましい実施の形態においては、上記半導体素子は、上記素子上面電極と同じ側に設けられた受光面を有する受光素子として構成されている。
本発明の好ましい実施の形態においては、上記封止樹脂は、赤外線を透過させる一方、可視光を遮蔽する。
このような構成によれば、上記段差部によって上記導電性接合材が過度に広がってしまうことを抑制することができる。このため、上記導電性接合材が極端に広がることを考慮した余裕部分を上記基板に設ける必要がない。したがって、上記半導体装置の小型化を図ることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す平面図である。 図１の半導体装置の基板を示す平面図である。 図１の半導体装置を示す底面図である。 図１のＩＶ−ＩＶ線に沿う断面図である。 図１のＶ−Ｖ線に沿う断面図である。 図１のＶＩ−ＶI線に沿う要部断面図である。 本発明の第２実施形態に基づく半導体装置を示す平面図である。 図７の半導体装置の基板を示す平面図である。 図７の半導体装置を示す底面図である。 図７のＸ−Ｘ線に沿う断面図である。 図７のＸＩ−ＸＩ線に沿う断面図である。 図７のＸＩＩ−ＸＩＩ線に沿う要部断面図である。 本発明の第３実施形態に基づく半導体装置を示す平面図である。 図１３の半導体装置の基板を示す平面図である。 図１３の半導体装置を示す底面図である。 図１３のＸＶＩ−ＸＶＩ線に沿う断面図である。 図７のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 本発明の第４実施形態に基づく半導体装置を示す平面図である。 本発明の第５実施形態に基づく半導体装置を示す断面図である。 本発明の第６実施形態に基づく半導体装置を示す断面図である。 本発明の第７実施形態に基づく半導体装置を示す断面図である。 本発明の第８実施形態に基づく半導体装置を示す平面図である。 図２２の半導体装置の基板を示す平面図である。 図２２の半導体装置を示す底面図である。 図２２のＸＸＶ−ＸＸＶ線に沿う断面図である。 本発明の第９実施形態に基づく半導体装置を示す平面図である。 図２６の半導体装置の基板を示す平面図である。 本発明の第１０実施形態に基づく半導体装置を示す平面図である。 図２８の半導体装置の基板を示す平面図である。 図２８のＸＸＸ−ＸＸＸ線に沿う断面図である。 本発明の第１１実施形態に基づく半導体装置を示す平面図である。 図３１の半導体装置の基板を示す平面図である。 本発明の第１２実施形態に基づく半導体装置を示す断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１、図３〜図６は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０１は、基板２００、半導体素子３００、導電性接合材４００、ワイヤ５００および封止樹脂６００を備えている。本実施形態においては、半導体装置１０１は、受けた光の輝度に応じた電気信号を出力する受光装置として構成されている。図１は半導体装置１０１の平面図、図３は半導体装置１０１の底面図、図４は図１のＩＶ−ＩＶ線に沿う断面図、図５は図１のＶ−Ｖ線に沿う断面図、図６は図１のＶＩ−ＶＩ線に沿う要部断面図である。また、図２は、基板２００を示す平面図である。なお、図１においては、理解の便宜上、封止樹脂６００を省略している。また、図２においては、後述するダイボンディング用パッド２４１およびワイヤボンディング用パッド２４２に斜線ハッチングを付している。半導体装置１０１の寸法の一例を挙げると、ｘ方向寸法が３．４ｍｍ程度、ｙ方向寸法が３．０ｍｍ程度、ｚ方向寸法が０．７ｍｍ程度である。
基板２００は、半導体素子３００を支持するとともに、半導体素子３００からの電気信号を出力するための信号経路を形成している。
基板２００は、第１基材２１１および第２基材２１２を有している。第１基材２１１および第２基材２１２は、たとえばガラスエポキシ樹脂などの絶縁材料からなる。第１基材２１１は、略矩形状でありその厚さがたとえば０．１ｍｍ程度である。第２基材２１２は、第１基材２１１に積層されており、たとえばその厚さが０．２ｍｍ程度である。第１基材２１１と第２基材２１２とは、たとえば接着シート２１５によって接合されている。
基板２００のｚ方向下面には、第１基板下面電極２５１および第２基板下面電極２５２が形成されている。第１基板下面電極２５１および第２基板下面電極２５２は、それぞれがｙ方向を長手方向とする略長方形とされている。第１基板下面電極２５１および第２基板下面電極２５２は、Ｃｕ層とフラックス層とが積層された構成、あるいは、Ｃｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
基板２００には、凹部２２０が形成されている。凹部２２０は、平面視矩形状であり、たとえばｘ方向寸法が３．１ｍｍ、ｙ方向寸法が２．９ｍｍ、ｚ方向深さが０．２ｍｍ程度である。本実施形態においては、第２基材２１２に矩形状の貫通孔が形成されていることによって、凹部２２０が設けられている。
凹部２２０は、底面２２１および内向き側面２２２を有している。底面２２１は、第１基材２１１によって構成されており、内向き側面２２２は、第２基材２１２によって構成されている。底面２２１には、ダイボンディング用パッド２４１が形成されている。ダイボンディング用パッド２４１は、平面視矩形状であり、本実施形態においては、底面２２１よりも若干小とされている。ダイボンディング用パッド２４１は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
本実施形態においては、凹部２２０の内向き側面２２２によって段差部２０５が構成されている。段差部２０５は、矩形状である。
内向き側面２２２は、内向き側面導電部２７５によって覆われている。本実施形態においては、内向き側面導電部２７５は、ダイボンディング用パッド２４１に繋がっている。内向き側面導電部２７５は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
第１基材２１１には、素子側スルーホール２６１が形成されている。素子側スルーホール２６１は、第１基材２１１を貫通しており、平面視においてダイボンディング用パッド２４１および第１基板下面電極２５１のいずれとも重なる位置に設けられている。素子側スルーホール２６１の内周面は、素子側スルーホール導電部２７１によって覆われている。素子側スルーホール導電部２７１は、ダイボンディング用パッド２４１と第１基板下面電極２５１とに繋がっておりこれらを導通させている。素子側スルーホール導電部２７１は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
第２基材２１２のｚ方向上面には、ワイヤボンディング用パッド２４２が形成されている。ワイヤボンディング用パッド２４２は、凹部２２０に対してｘ方向にシフトした位置に設けられている。ワイヤボンディング用パッド２４２は、ｘ方向寸法が大となった部位を有する。また、ワイヤボンディング用パッド２４２は、ｘ方向寸法が大となった部位からからｙ方向に延びる２つの帯状部を有する。ワイヤボンディング用パッド２４２は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
基板２００の四隅のうち図１におけるｘ方向右方に位置する２つの隅部には、２つの溝部２６２が形成されている。溝部２６２は、基板２００の全厚にわたってｚ方向に延びており、断面四半円形状である。溝部２６２は、溝部導電部２７２によって覆われている。溝部導電部２７２は、ワイヤボンディング用パッド２４２と第２基板下面電極２５２とに繋がっており、これらを導通させている。溝部導電部２７２は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
半導体素子３００は、本実施形態においては、受けた光の輝度に応じた電気信号を出力する光電変換機能を有する受光素子として構成されており、受光面３１０、素子上面電極３２０および素子下面電極３３０を有している。半導体素子３００は、ｘ方向寸法がたとえば３．０ｍｍ程度、ｙ方向寸法が２．８ｍｍ程度、ｚ方向厚さが０．２ｍｍ程度とされる。
受光面３１０は、光電変換されるべき光を受ける面であり、半導体素子３００のｚ方向上面のほとんどを占めている。受光面３１０は、ｘ方向寸法がたとえば２．９ｍｍ程度、ｙ方向寸法が２．７ｍｍ程度である。素子上面電極３２０は、受光面３１０と同じ側に設けられており、基板２００のワイヤボンディング用パッド２４２に近接した位置に設けられている。素子下面電極３３０は、半導体素子３００のｚ方向下面に形成されており、この下面の全面もしくは一部を覆うように形成されている。
半導体装置１０１の平面視における面積に受光面３１０が占める割合は、好ましくは６０％以上、８０％以下であり、半導体装置１０１の平面視における面積に半導体素子３００が占める割合は、好ましくは７０％以上、８５％以下である。また、半導体装置１０１のｘ方向寸法に占める受光面３１０のｘ方向寸法の割合は、好ましくは８５％以上、９５％以下である。図１において受光面３１０のｘ方向右端と半導体装置１０１のｘ方向右端との距離は、半導体装置１０１のｘ方向寸法の好ましくは５％以上、１５％以下である。半導体素子３００と半導体装置１０１の外縁との間の最も狭い部分の間隔は、０．１ｍｍ以下である。なお、本実施形態では、最も狭くなる部分の間隔は、図１における左側の辺１１１における半導体素子３００と半導体装置１０１の外縁との間の間隔である。ｙ方向を向いた２つの辺１１２のそれぞれにおける半導体素子３００と半導体装置１０１の外縁との間の間隔は、辺１１１における間隔よりも大きいが、その間隔は共に０．１ｍｍとなっており、１．５ｍｍ以下が好ましい。また、図１における右側の辺１１３における半導体素子３００と半導体装置１０１の外縁との間の間隔は、最も大きくなるが、０．３２５ｍｍとなっており、５．０ｍｍ以下が好ましい。
導電性接合材４００は、半導体素子３００の主に素子下面電極３３０と基板２００の主にダイボンディング用パッド２４１とを接合している。導電性接合材４００の一例としては、たとえばエポキシ樹脂材料にＡｇが混入されたものが挙げられる。図４および図５に示すように、本実施形態においては、導電性接合材４００は、素子下面電極３３０とダイボンディング用パッド２４１との全面にわたって広がっており、さらに、半導体素子３００と内向き側面導電部２７５の隙間に入り込んでいる。
本実施形態においては、凹部２２０内に導電性接合材４００のすべてがとどまっている。すなわち、凹部２２０の内向き側面２２２によって構成された段差部２０５によって、導電性接合材４００のすべてが囲まれている。
ワイヤ５００は、一端が半導体素子３００の素子上面電極３２０にボンディングされており、他端が基板２００のワイヤボンディング用パッド２４２にボンディングされている。ワイヤ５００は、たとえばＡｕからなる。
封止樹脂６００は、半導体素子３００およびワイヤ５００を保護するためのものであり、これらを覆っている。本実施形態においては、封止樹脂６００は、半導体素子３００が受光すべき赤外線を透過させる一方、可視光を遮蔽する。本実施形態においては、封止樹脂６００は、図４および図５に示すように半導体装置１０１の片面全面を覆っている。封止樹脂６００のｚ方向厚さは、凹部２２０を埋めている部分において０．６ｍｍ程度である。
次に、半導体装置１０１の作用について説明する。
本実施形態によれば、段差部２０５によって導電性接合材４００が過度に広がってしまうことを抑制することができる。このため、導電性接合材４００が広がることを考慮した余裕部分を基板２００に設ける必要がない。したがって、半導体装置１０１の小型化を図ることができる。
半導体素子３００を収容可能な凹部２２０の内向き側面２２２によって段差部２０５を構成することにより、導電性接合材４００が段差部２０５を超えて広がることを確実に阻止することができる。第１基材２１１と第２基材２１２とを張り合わせる構成を採用することにより、凹部２２０を深く形成することが可能であり、段差部２０５による堰き止め効果を高めることができる。
ダイボンディング用パッド２４１に導通する内向き側面導電部２７５を設けておくことにより、この内向き側面導電部２７５に導電性接合材４００が接触すると、半導体素子３００の素子下面電極３３０と基板２００の第１基板下面電極２５１との間の低抵抗化を図ることができる。
第２基材２１２上にワイヤボンディング用パッド２４２を形成することにより、半導体素子３００の素子上面電極３２０とワイヤボンディング用パッド２４２とのｚ方向高さを近づけることができる。これにより、ワイヤ５００の長さを短縮することが可能である。
図７〜図２１は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図７、図９〜図１２は、本発明の第２実施形態に基づく半導体装置を示している。図７は半導体装置１０２の平面図、図９は半導体装置１０２の底面図、図１０は図７のＸ−Ｘ線に沿う断面図、図１１は図７のＸＩ−ＸＩ線に沿う断面図、図１２は図７のＸＩＩ−ＸＩＩ線に沿う要部断面図である。また、図８は、基板２００を示す平面図である。なお、図７においては、理解の便宜上、封止樹脂６００を省略している。また、図８においては、理解の便宜上、ダイボンディング用パッド２４１およびワイヤボンディング用パッド２４２に斜め右上がり方向の斜線ハッチングを付しており、絶縁レジスト膜２３０に斜め左上がり方向の斜線ハッチングを付している。本実施形態の半導体装置１０２は、主に基板２００の構成が半導体装置１０１と異なっており、これに伴って半導体素子３００の接合形態が異なっている。
本実施形態においては、基板２００は、第１基材２１１を有している。ダイボンディング用パッド２４１は、第１基材２１１の大部分を覆っている。ダイボンディング用パッド２４１は、全体として略矩形状とされているが、第１基材２１１の各辺の中央付近および四隅付近に切り欠きが設けられている。また、ワイヤボンディング用パッド２４２は、比較的小サイズの矩形状とされており、第１基材２１１のｘ方向右端縁付近においてｙ方向中央に配置されている。ダイボンディング用パッド２４１には、ワイヤボンディング用パッド２４２の一部が食い込むことを許容する凹部が形成されている。
第１基材２１１には、ワイヤ側スルーホール２６３が形成されている。ワイヤ側スルーホール２６３は、第１基材２１１を貫通しており、平面視においてワイヤボンディング用パッド２４２と第２基板下面電極２５２に重なる位置に形成されている。ワイヤ側スルーホール２６３の内周面は、ワイヤ側スルーホール導電部２７３によって覆われている。ワイヤ側スルーホール導電部２７３は、ワイヤボンディング用パッド２４２と第２基板下面電極２５２とに繋がっておりこれらを導通させている。ワイヤ側スルーホール導電部２７３は、たとえばＣｕ層、Ｎｉ層、Ａｕ層が積層された構成とされる。上記Ｃｕ層の厚さは、たとえば４０μｍ程度、上記Ｎｉ層の厚さは、たとえば５μｍ程度、上記Ａｕ層の厚さはたとえば０．２μｍ程度である。
本実施形態においては、基板２００が絶縁レジスト膜２３０を有している。絶縁レジスト膜２３０は、絶縁性樹脂からなり、本実施形態においては、その厚さがたとえば２０μｍ程度である。図８によく表れているように、絶縁レジスト膜２３０は、複数の区画２３１，２３２からなる。複数の区画２３１は、第１基材２１１の各辺あるいは隅部に沿って形成されており、上述したダイボンディング用パッド２４１の切欠き内に設けられている。区画２３２は、平面視コの字状であり、ワイヤボンディング用パッド２４２の一部と重なっている。また、区画２３２は、ダイボンディング用パッド２４１に食い込むような形状および配置とされている。同図に示すように、本実施形態においては、絶縁レジスト膜２３０の複数の区画２３１，２３２の内縁によって、全体として環状をなす段差部２０５が構成されている。
図１０および図１１に示すように、少なくとも段差部２０５が設けられた部位においては、導電性接合材４００は、段差部２０５を超えて広がってはいない。一方、段差部２０５の切れ目となっている部位においては、導電性接合材４００が若干ながら広がりうる。すなわち、本実施形態においては、導電性接合材４００の少なくとも一部が段差部２０５によって囲まれており、場合によっては、導電性接合材４００のすべてが段差部２０５に囲まれうる。
本実施形態においては、第１基材２１１に複数のアンカー凹部２８０が形成されている。複数のアンカー凹部２８０は、第１基材２１１のうちダイボンディング用パッド２４１、ワイヤボンディング用パッド２４２および絶縁レジスト膜２３０から露出した部位に形成されており、ｘ方向右端付近においてｙ方向に配列されている。アンカー凹部２８０は、第１基材２１１を貫通しない凹部であり、たとえば第１基材２１１に対してレーザ光を照射することによって形成されている。図１２に示すように、複数のアンカー凹部２８０には、封止樹脂６００が入り込んでいる。
このような実施形態によっても、半導体装置１０２の小型化を図ることができる。また、絶縁レジスト膜２３０は、比較的複雑な形状であっても形成しやすい。これは、導電性接合材４００の堰き止め効果を高めつつ、半導体素子３００のボンディングを適切に行えるような絶縁レジスト膜２３０の形状を選択できるという利点がある。
絶縁レジスト膜２３０を複数の区画２３１，２３２に分割された構成とすることにより、万が一多量の導電性接合材４００が塗布されてしまった場合であっても、複数の区画２３１，２３２の間から余分な導電性接合材４００を外方へと逃すことができる。これにより、余分な導電性接合材４００によって半導体素子３００が傾いてしまうなどの不具合を回避することができる。
ワイヤ側スルーホール２６３を設ける構成の場合、ワイヤボンディング用パッド２４２の大きさをワイヤ側スルーホール２６３と十分に重なる程度の大きさとする必要がある。このワイヤボンディング用パッド２４２の一部を絶縁レジスト膜２３０の区画２３２によって覆うことにより、ワイヤボンディング用パッド２４２と半導体素子３００との一部ずつを重ねることができる。これは、半導体装置１０２の小型化に有利である。
複数のアンカー凹部２８０に封止樹脂６００を入り込ませることにより、基板２００と封止樹脂６００との接合強度を高めることができる。
図１３、図１５〜図１７は、本発明の第３実施形態に基づく半導体装置を示している。図１３は半導体装置１０３の平面図、図１５は半導体装置１０３の底面図、図１６は図１３のＸＶＩ−ＸＶＩ線に沿う断面図、図１７は図１３のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。また、図１４は、基板２００を示す平面図である。なお、図１３においては、理解の便宜上、封止樹脂６００を省略している。また、図１４においては、理解の便宜上、ダイボンディング用パッド２４１およびワイヤボンディング用パッド２４２に斜め右上がり方向の斜線ハッチングを付しており、絶縁レジスト膜２３０に斜め左上がり方向の斜線ハッチングを付している。本実施形態の半導体装置１０３は、主に基板２００の構成が半導体装置１０１，１０２と異なっており、これに伴って半導体素子３００の接合形態が異なっている。
図１４に示すように、ダイボンディング用パッド２４１は、矩形状とされており、第１基材２１１の端縁から内方に退避した形状となっている。絶縁レジスト膜２３０は、本実施形態においては、連続した矩形環状とされている。このため、段差部２０５も連続した矩形環状となっている。絶縁レジスト膜２３０によってダイボンディング用パッド２４１の周縁部分が覆われている。また、図１３に示すように、本実施形態においては、ダイボンディング用パッド２４１の平面視寸法が半導体素子３００の平面視寸法よりも小であり、平面視においてダイボンディング用パッド２４１が半導体素子３００に内包されている。
ワイヤボンディング用パッド２４２は、略矩形状とされており、ダイボンディング用パッド２４１に近い側の部分が絶縁レジスト膜２３０によって覆われている。このワイヤボンディング用パッド２４２のうち絶縁レジスト膜２３０により覆われた部分は、その一部が半導体素子３００と平面視において重なっている。また、ワイヤ側スルーホール２６３は、その大部分が絶縁レジスト膜２３０と平面視において重なっている。さらに、図１３および図１６によく表れているように、本実施形態においては、ワイヤ側スルーホール２６３の一部が半導体素子３００と平面視において重なっている。なお、半導体装置１０３の製造工程における導電性接合材４００の量や半導体素子３００の押し付け力によっては、導電性接合材４００の一部が段差部２０５を若干超えることが想定される。この場合、絶縁レジスト膜２３０と半導体素子３００との間に導電性接合材４００が介在する。
図１６および図１７に示すように、本実施形態においては、導電性接合材４００は、そのすべてが段差部２０５によって囲まれている。
このような実施形態によっても、半導体装置１０３の小型化を図ることができる。絶縁レジスト膜２３０によって半導体素子３００を支える関係となることにより、半導体素子３００が不当に傾くことを抑制することができる。
絶縁レジスト膜２３０を介在させることにより、半導体素子３００とワイヤ側スルーホール２６３とを重ならせることができる。これにより、ワイヤボンディング用パッド２４２のうち半導体素子３００からはみ出る部分の大きさをより小さくすることができる。これは、半導体装置１０３の小型化に好適である。
本実施形態においては、ダイボンディング用パッド２４１が半導体素子３００より小である。また、段差部２０５は平面視において半導体素子３００に内包されている。このような構成により、導電性接合材４００を半導体素子３００と重なる領域に確実に閉じ込めておくことができる。これは、半導体装置１０３の小型化に有利である。
図１８は、本発明の第４実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０４は、絶縁レジスト膜２３０の構成が上述した半導体装置１０３と異なっている。なお、本図においては、理解の便宜上、封止樹脂６００を省略している。
絶縁レジスト膜２３０は、２つの区画２３１によって構成されている。２つの区画２３１は、第１基材２１１のｘ方向中央付近において隙間を隔てて配置されている。このため、本実施形態においては、段差部２０５も全体として環状をなすものの、２つの部分に分割されている。このような実施形態によっても、半導体装置１０４の小型化を図ることができる。また、２つの区画２３１の間から余分な導電性接合材４００を逃がす効果が期待できる。
図１９〜図２１は、本発明の第５〜７実施形態に基づく半導体装置を示している。図１９に示された半導体装置１０５は、ダイボンディング用パッド２４１および内向き側面導電部２７５を備えない点が、上述した半導体装置１０１と異なっている。図２０に示された半導体装置１０６は、ダイボンディング用パッド２４１を備えない点が、上述した半導体装置１０２と異なっており、図２１に示された半導体装置１０７は、ダイボンディング用パッド２４１を備えない点が、上述した半導体装置１０３と異なっている。これらの実施形態においては、半導体素子３００の素子下面電極３３０は、導電性接合材４００のみを介して素子側スルーホール導電部２７１、さらには第１基板下面電極２５１に導通する。このような実施形態によっても、半導体装置１０５〜１０７の小型化を図ることができる。
図２２、図２３および図２５は、本発明の第９実施形態に基づく半導体装置を示している。図２２は半導体装置１０８の平面図、図２３は半導体装置１０８の底面図、図２５は図１２２のＸＸＶ−ＸＸＶ線に沿う断面図である。また、図２４は、基板２００を示す平面図である。なお、図２２においては、理解の便宜上、封止樹脂６００を省略している。また、図２４においては、理解の便宜上、ダイボンディング用パッド２４１およびワイヤボンディング用パッド２４２に斜め右上がり方向の斜線ハッチングを付しており、絶縁レジスト膜２３０に斜め左上がり方向の斜線ハッチングを付している。本実施形態の半導体装置１０３は、主に基板２００の構成が半導体装置１０１，１０２と異なっており、これに伴って半導体素子３００の接合形態が異なっている。
図２３に示すように、ダイボンディング用パッド２４１は、第１基材２１１の端縁に到達する２つの帯状部を有している。また、ダイボンディング用パッド２４１は、３つの凹辺２４１ｂを有している。これらの凹辺２４１ｂは、ｘ方向においてワイヤボンディング用パッド２４２とは反対側に位置する１つの凹辺２４１ｂ、およびｙ方向に互いに離間する２つの凹辺２４１ｂを含む。各凹辺２４１ｂは、ｚ方向視において内方に凹むように湾曲している。
絶縁レジスト膜２３０は、本実施形態においては、連続した矩形環状とされており、絶縁被覆部２３０ａ、２つの側縁部２３０ｂ、端縁部２３０ｃおよび２つの斜辺部２３０ｄを有している。また、段差部２０５も連続した矩形環状となっている。絶縁被覆部２３０ａは、ダイボンディング用パッド２４１およびワイヤボンディング用パッド４２の双方に重なっており、特に半導体素子３００の素子下面電極３３０とワイヤボンディング用パッド２４２との絶縁を担っている。２つの側縁部２３０ｂは、第１基材２１１のｙ方向両端に沿って形成されている。端縁部２３０ｃは、ｘ方向においてワイヤボンディング用パッド２４２とは反対側に位置する端縁に沿って形成されている。２つの斜辺部２３０ｄは、各々が側縁部２３０ｂの一端と端縁部２３０ｃの一端とに繋がっており、ｘ方向およびｙ方向のいずれに対しても傾いている。
図２２に示すように、半導体素子３００は、絶縁レジスト膜２３０の絶縁被覆部２３０ａ、端縁部２３０ｃおよび２つの斜辺部２３０ｄの少なくとも一部ずつと重なっている。一方、半導体素子３００は、２つの側縁部２３０ｂとは重なっていない。
図２５に示すように、本実施形態においては、導電性接合材４００は、そのほとんどが段差部２０５によって囲まれている。
図２４に示すように、基板２００の第１基材２１１の裏面には、裏面絶縁膜２３５が形成されている。裏面絶縁膜２３５は、ｘ方向において第１基板下面電極２５１と第２基板下面電極２５２との間に配置されている。裏面絶縁膜２３５は、半導体装置１０８の向きを認識するために設けられている。
このような実施形態によっても、半導体装置１０８の小型化を図ることができる。
絶縁レジスト膜２３０に２つの斜辺部２３０ｄが設けられていることにより、基板２００の第１基材２１１の２つの角部と封止樹脂６００とが接している。第１基材２１１と封止樹脂６００との接合強度が、絶縁レジスト膜２３０と封止樹脂６００との接合強度よりも強いことが期待できるため、基板２００と封止樹脂６００との剥離を抑制することができる。
ダイボンディング用パッド２４１の凹辺２４１ｂと第１基材２１１とは、めっき厚さ分の段差を生じる。この段差は、導通性接合材４００の流出を阻止する機能を果たしうる。凹辺２４１ｂが内方に凹むように湾曲していることにより、導電性接合材４００の流出を、より内側の位置において阻止することを試みることが可能である。したがって、導電性接合材４００が不当に広がることをさらに抑制することができる。
図２６および図２７は、本発明の第９実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０９においては、絶縁レジスト膜２３０が区画２３１と２つの区画２３２とを有している。
区画２３１は、上述した半導体装置１０８における絶縁被覆部２３０ａに相当する。２つの区画２３２は、上述した半導体装置１０８の２つの斜辺部２３０ｄに相当する。
このような実施形態によっても、半導体装置１０９の小型化を図ることができる。
図２８〜図３０は、本発明の第１０実施形態に基づく半導体装置を示している。本実施形態の半導体装置１１０は、ダイボンディング用パッド２４１が隆起部２４１ａを有しており、その他の構成は、上述した半導体装置１０８とほぼ共通している。
隆起部２４１ａは、ダイボンディング用パッド２４１の一部が、ｚ方向上方に隆起した部分である。隆起部２４１ａは、絶縁レジスト膜２３０に囲まれた領域に形成されており、本実施形態においては、絶縁レジスト膜２３０によって形成された段差部２０５に略沿った形状であり、段差部２０５から若干内方に退避した形状および大きさである。
図３０に示すように、ダイボンディング用パッド４２１の隆起部２４１ａと半導体素子３００の素子下面電極３３０との間に、導電性接合材４００が介在している。なお、絶縁レジスト膜２３０の厚さが２０μｍ程度であるのに対し、隆起部２４１ａの厚さは１０〜１５μｍ程度と若干薄く形成されている。このため、半導体素子３００の素子下面電極３３０が絶縁レジスト膜２３０と当接しても、素子下面電極３３０と隆起部２４１ａとの間には、導電性接合材４００が介在しうる。隆起部２４１ａは、たとえば部分的なめっきを施すことによって形成される。
このような実施形態によっても、半導体装置１１０の小型化を図ることができる。
また、隆起部２４１ａが設けられていることにより、半導体素子３００の素子下面電極３３０と隆起部２４１ａとの間に過度に大きな隙間が存在することが回避される。導電性接合材４００となるペースト材料を塗布する際に、上述した過大な隙間が存在すると、ペースト材料の塗布量や粘度などのばらつきによって、このペースト材料が素子下面電極３３０に充分に接し得ない事態が想定される。この点、隆起部２４１ａが形成されていることにより、素子下面電極３３０と隆起部２４１あとによって、上記ペースト材料をより確実に挟みこむことが可能であり、素子下面電極３３０とダイボンディング用パッド４２１とを導電性接合材４００によってより確実に接合することができる。
図３１および図３２は、本発明の第１１実施形態に基づく半導体装置を示している。本実施形態の半導体装置１１１は、上述した半導体装置１０９に、半導体装置１１０と同様の隆起部２４１ａが設けられている。
このような実施形態によっても、半導体装置１１１の小型化を図ることができる。また、素子下面電極３３０とダイボンディング用パッド４２１とを導電性接合材４００によってより確実に接合することができる。
図３３は、本発明の第１２実施形態に基づく半導体装置を示している。本実施形態の半導体装置１１２は、上述した半導体装置１０９において、導電性接合材４００に代えて、導電性接合シート４１０を用いて、半導体素子３００の素子下面電極３３０とダイボンディング用パッド４２１とが接合されている。
導電性接合シート４１０は、表裏面が互いに導通しており、かつ表裏面が接合力を発揮する構成とされている。導電性接合シート４１０は、半導体素子３００の素子下面電極３３０とダイボンディング用パッド２４１の隆起部２４１ａとに挟まれるようにして、これらを互いに接合し、かつ導通させている。
このような実施形態によっても、半導体装置１１２の小型化を図ることができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本発明で言う半導体素子は、受光素子に限定されず、半導体発光素子、トランジスタ、ダイオードなど、種々の半導体素子を採用することができる。
１０１〜１０７ 半導体装置
２００ 基板
２０５ 段差部
２１１ 第１基材
２１２ 第２基材
２１５ 接着シート
２２０ 凹部
２２１ 底面
２２２ 内向き側面
２８０ アンカー凹部
２３０ 絶縁レジスト膜
２３０ａ 絶縁被覆部
２３０ｂ 側縁部
２３０ｃ 端縁部
２３０ｄ 斜辺部
２３１，２３２ 区画
２３５ 裏面絶縁膜
２４１ ダイボンディング用パッド
２４１ａ 隆起部
２４１ｂ 凹辺
２４２ ワイヤボンディング用パッド
２５１ 第１基板下面電極
２５２ 第２基板下面電極
２６２ 溝部
２７２ 溝部導電部
２６１ 素子側スルーホール
２７１ 素子側スルーホール導電部
２６３ ワイヤ側スルーホール
２７３ ワイヤ側スルーホール導電部
２７５ 内向き側面導電部
３００ 半導体素子
３１０ 受光面
３２０ 素子上面電極
３３０ 素子下面電極
４００ 導電性接合材
４１０ 導電性接合シート
５００ ワイヤ
６００ 封止樹脂

Claims (29)

  1. 第１および第２基板下面電極を有する基板と、
    上記基板の厚さ方向において互いに反対側に配置された素子上面電極および素子下面電極を有し、上記基板に支持された半導体素子と、
    上記半導体素子の上記素子下面電極と上記基板とを接合する導電性接合材と、
    上記素子上面電極と上記基板とを接続するワイヤと、
    上記半導体素子および上記ワイヤを覆う封止樹脂と、を備えており、
    上記基板は、上記導電性接合材の少なくとも一部を囲む段差部を有することを特徴とする、半導体装置。
  2. 上記基板は、上記半導体素子を収容するとともに、底面および内向き側面を有する凹部を有しており、
    上記凹部の上記内向き側面によって、上記段差部が形成されている、請求項１に記載の半導体装置。
  3. 上記基板は、上記凹部の上記底面を構成する第１基材と、この第１基材に積層されており、上記内向き側面を構成する第２基材と、を有している、請求項２に記載の半導体装置。
  4. 上記基板は、上記第２基材上に形成されており、上記ワイヤが接合されるワイヤボンディング用パッドを有する、請求項３に記載の半導体装置。
  5. 上記基板は、厚さ方向に延びる溝部と、この溝部を覆い、かつ上記ワイヤボンディング用パッドと上記２基板下面電極とを導通させる溝部導電部を有する、請求項４に記載の半導体装置。
  6. 上記基板は、上記内向き側面を覆う内向き側面導電部を有する、請求項２ないし５のいずれかに記載の半導体装置。
  7. 上記凹部の底面には、上記導電性接合材によって上記半導体素子が接合されたダイボンディング用パッドが形成されている、請求項２ないし６のいずれかに記載の半導体装置。
  8. 上記凹部の平面視形状と上記半導体素子の平面視形状とは、相似形である、請求項２ないし７のいずれかに記載の半導体装置。
  9. 上記基板は、上記凹部の底面から上記第１基板下面電極側に貫通する素子側スルーホールと、この素子側スルーホールの内周面を覆い、かつ上記導電性接合材と上記第１基板下面電極とを導通させる素子側スルーホール導電部を有する、請求項２ないし８のいずれかに記載の半導体装置。
  10. 上記素子側スルーホールは、平面視において上記半導体素子に重なっている、請求項９に記載の半導体装置。
  11. 上記基板は、全体として平面視環状に形成された絶縁レジスト膜を有しており、
    上記絶縁レジスト膜の内縁によって、上記段差部が構成されている、請求項１に記載の半導体装置。
  12. 上記基板は、上記ワイヤが接合されるワイヤボンディング用パッドを有する、請求項１１に記載の半導体装置。
  13. 上記基板は、上記ワイヤボンディング用パッドから上記第２基板下面電極に貫通するワイヤ側スルーホールと、このワイヤ側スルーホールの内周面を覆い、かつ上記ワイヤボンディング用パッドと上記２基板下面電極とを導通させるワイヤ側スルーホール導電部を有する、請求項１２に記載の半導体装置。
  14. 上記ワイヤ側スルーホールと上記半導体素子とが、平面視において重なっている、請求項１３に記載の半導体装置。
  15. 上記絶縁レジスト膜は、上記ワイヤボンディング用パッドの一部を覆っている、請求項１２ないし１４のいずれかに記載の半導体装置。
  16. 上記ワイヤボンディング用パッドのうち上記絶縁レジスト膜によって覆われた部分が、平面視において上記半導体素子と重なっている、請求項１５に記載の半導体装置。
  17. 上記基板には、上記導電性接合材によって上記半導体素子が接合されたダイボンディング用パッドが形成されている、請求項１１ないし１６のいずれかに記載の半導体装置。
  18. 上記絶縁レジスト膜は、上記ダイボンディング用パッドを避けた位置に設けられている、請求項１７に記載の半導体装置。
  19. 上記絶縁レジスト膜は、上記ダイボンディング用パッドの周縁部を覆っている、請求項１７に記載の半導体装置。
  20. 上記ダイボンディング用パッドは、上記段差部によって囲まれた領域に位置し、かつ厚さ方向において上記半導体素子側に隆起する隆起部を有する、請求項１７ないし１９のいずれかに記載の半導体装置。
  21. 上記隆起部の厚さは、上記絶縁レジスト膜の厚さよりも薄い、請求項２０に記載の半導体装置。
  22. 上記ダイボンディング用パッドは、内方に凹むように湾曲している凹辺を有する、請求項２０または２１に記載の半導体装置。
  23. 上記絶縁レジスト膜は、上記基板の側面に対して傾いた斜行部を有しており、
    上記基板のうち上記斜行部よりも外方に位置する角部と上記封止樹脂とが接触している、請求項１１ないし２２のいずれかに記載の半導体装置。
  24. 上記基板は、上記絶縁レジスト膜が形成された側から上記第１基板下面電極側に貫通する素子側スルーホールと、この素子側スルーホールの内周面を覆い、かつ上記導電性接合材と上記第１基板下面電極とを導通させる素子側スルーホール導電部を有する、請求項１１ないし２３のいずれかに記載の半導体装置。
  25. 上記素子側スルーホールは、平面視において上記半導体素子に重なっている、請求項２４に記載の半導体装置。
  26. 上記絶縁レジスト膜は、全体が連続した環状である、請求項１１ないし２５のいずれかに記載の半導体装置。
  27. 上記絶縁レジスト膜は、複数の部位に分割されている、請求項１１ないし２５のいずれかに記載の半導体装置。
  28. 上記半導体素子は、上記素子上面電極と同じ側に設けられた受光面を有する受光素子として構成されている、請求項１ないし２７のいずれかに記載の半導体装置。
  29. 上記封止樹脂は、赤外線を透過させる一方、可視光を遮蔽する、請求項２８に記載の半導体装置。
JP2013242056A 2013-01-15 2013-11-22 半導体装置 Pending JP2014158015A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013242056A JP2014158015A (ja) 2013-01-15 2013-11-22 半導体装置
US14/149,031 US20140197512A1 (en) 2013-01-15 2014-01-07 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013004789 2013-01-15
JP2013004789 2013-01-15
JP2013242056A JP2014158015A (ja) 2013-01-15 2013-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2014158015A true JP2014158015A (ja) 2014-08-28

Family

ID=51164549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013242056A Pending JP2014158015A (ja) 2013-01-15 2013-11-22 半導体装置

Country Status (2)

Country Link
US (1) US20140197512A1 (ja)
JP (1) JP2014158015A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762472B2 (en) * 2002-08-30 2004-07-13 Agilent Technologies, Inc. Signal communication structures
JP2004265979A (ja) * 2003-02-28 2004-09-24 Noritsu Koki Co Ltd 発光ダイオード光源ユニット
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置

Also Published As

Publication number Publication date
US20140197512A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
US8089092B2 (en) Semiconductor light emitting device
WO2010001503A1 (ja) 電子部品
KR101139567B1 (ko) 반도체 발광 장치
JP6318004B2 (ja) Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
US8587947B2 (en) Heat spreader for IC package, and IC package clamper having the heat spreader
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
JP7029223B2 (ja) 半導体発光装置
TWI406376B (zh) 晶片封裝構造
JP6092645B2 (ja) 半導体装置
JP2020161697A (ja) 半導体発光装置
JP2011077164A (ja) 半導体発光装置
JP2014158015A (ja) 半導体装置
JP2017199897A (ja) 半導体装置
US10847689B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP5822468B2 (ja) 半導体装置
US10211179B2 (en) Semiconductor device
JP2015228529A (ja) 半導体装置、および、半導体装置の実装構造
JP2014146846A (ja) チップ型発光素子
JP2012227320A (ja) 半導体装置
JP6179003B2 (ja) 半導体装置
CN108807337B (zh) 一种cob封装结构
JP2006060094A (ja) 基板及び半導体装置
JP5800076B2 (ja) 電子装置および電子装置の取付構造
JP6254807B2 (ja) 半導体装置および電子機器
JP3119516U (ja) 半導体装置