JP2014154687A - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP2014154687A
JP2014154687A JP2013022601A JP2013022601A JP2014154687A JP 2014154687 A JP2014154687 A JP 2014154687A JP 2013022601 A JP2013022601 A JP 2013022601A JP 2013022601 A JP2013022601 A JP 2013022601A JP 2014154687 A JP2014154687 A JP 2014154687A
Authority
JP
Japan
Prior art keywords
substrate
main surface
less
intermediate layer
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013022601A
Other languages
English (en)
Other versions
JP5989559B2 (ja
Inventor
Katsunobu Kitada
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013022601A priority Critical patent/JP5989559B2/ja
Publication of JP2014154687A publication Critical patent/JP2014154687A/ja
Application granted granted Critical
Publication of JP5989559B2 publication Critical patent/JP5989559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】 生産性の高い複合基板を提供する。
【解決手段】 第1主面10aと第2主面10bとを有し、複数の結晶粒11を含む多結晶体からなり、第1主面10aに露出する結晶粒11において、それぞれの露出面のRqが1nm以下であり、それぞれの粒径が1.5μm以下であり、かつ、粒界の厚み方向における深さが10nm以下である第1基板10と、Rqが1nm以下の第3主面20aを有する第2基板20と、第1主面10aに接合される第1接合面30aと、第3主面20aに接合される第2接合面30bとを有し、かつ、第1基板10及び第2基板20に比べ単位体積当たりの欠陥数が多い中間層30と、第1基板10の第1主面10aを除く外周面を被覆する、第1基板10に比べて単位体積あたりの欠陥数の多い多結晶体からなるカバー層40と、を有する。
【選択図】 図2

Description

本発明は、機能層を有する複合基板に関する。
近年、機能層の性能向上、生産性向上等を図るべく、2つの基板を貼り合わせて複合基板を得る基板接合技術の開発が進められている。一般に基板接合技術において、接合を実現するために接合面の平坦性が求められている。求められる平坦性として、例えば、二乗平均平方根粗さ(Rq)が1nm以下であることが挙げられる。これに対して、例えば特許文献1には、基板に非晶質層を製膜後、表面を研磨して結合可能な接合面を得る技術が開示されている。また、特許文献2には、基板に金属層を製膜後、表面を研磨して結合可能な接合面を得る技術が開示されている。
特開2012−99848号公報 特開2012−124473号公報
しかし、特許文献1,2に記載された技術では、非晶質層または金属層を中間層とすると、この中間層と機能層とを構成する材料との組み合わせや、中間層の厚みに制限があった。これにより、材料の組み合わせ等の設計の自由度の低いものとなったり、中間層の影響が複合基板の特性にまで影響を及ぼす恐れがあったりする恐れがあった。また、中間層形成後に二乗平均平方根粗さ1.0nm以下という厳しい精度で研磨する工程が必要となり生産性が低下する恐れがあった。
本発明は上述の事情を鑑みて案出されたものであり、二乗平均平方根粗さが0.5nmを超える第1基板であっても機能層を構成する第2基板と中間層を介して機能層の性能を損なうことなく接合した生産性の高い複合基板を提供することを目的とする。
本発明の複合基板の実施形態は、第1主面と第2主面とを有し、複数の結晶粒を含む多結晶体からなり、前記第1主面に露出する前記複数の結晶粒において、それぞれの露出面の二乗平均平方根粗さが1nm以下であり、それぞれの粒径が1.5μm以下であり、かつ、粒界の厚み方向における深さが10nm以下である第1基板と、二乗平均平方根粗さが1nm以下の第3主面を有する第2基板と、前記第1基板と前記第2基板との間に位置し、前記第1基板の前記第1主面に接合される第1接合面と、前記第2基板の前記第3主面に接合される第2接合面とを有し、かつ、前記第1基板及び前記第2基板に比べ単位体積当たりの欠陥数が多い中間層と、前記第1基板の前記第1主面を除く外周面を被覆する、前記第1基板に比べて単位体積あたりの欠陥数の多い多結晶体または非晶質体からなるカバー層と、を有するものである。
本発明によれば、生産性の高い複合基板を提供することができる。
本発明の複合基板の一実施形態を説明する概略図である。 (a),(b)はそれぞれ、複合基板100を構成する第1基板10の要部上面図及び要部断面図である。 第1基板10の第1主面10aにおける表面形状を示す図である。 第1基板10の第1主面10aにおける表面形状を示す図である。
本発明の複合基板の実施形態の一例について、図面を参照しつつ、説明する。
本実施形態の複合基板100は、図1に示すように、第1基板10と、機能層を形成する第2基板20と、中間層30とカバー層40とを有する。
(第1基板10)
第1基板10は、機能層となる第2基板20を支持するためのものであり、セラミックス等の多結晶体からなる。言い換えると、複数の結晶粒11の集合体からなる。このような第1基板10を構成する材料としては、複合基板10の用途に合わせて種々の材料を選択することができるが、例えば窒化アルミニウム(AlN),窒化ケイ素(SiNx),炭化ケイ素(SiC),酸化アルミニウム(AlOx;アルミナセラミックス)等の絶縁性セラミック材料が例示できる。ここでは、アルミナセラミックスを用いる。すなわち、結晶粒11はアルミナを主成分とし、この結晶粒11間の粒界には酸化イットリウム,酸化マグネシウム,酸化鉄等々の不純物を結晶粒11に比べて多く含む構成となっている。
第1基板10は第1主面10a,第2主面10bを有する。ここで、図2に示すように、第1主面10aにおける表面状態を以下の通りとする。まず、第1主面10aに露出する各結晶粒11の露出面の二乗平均平方根粗さを1nm以下とする。より好ましくは0.5nm以下とする。そして、結晶粒の径を1.5μm以下とする。より好ましくは1.0μ以下とする。ここで、結晶粒11の径とは、円相当径(Heywood Diameter)であり、結晶粒11の面積を測定して、その図形と等しい面積をもつ円を仮定し、その円の直径を指すものとする。結晶粒11の露出面における最長長さ(絶対最大長MX
LNG:Maximum Length)が1.5μm以下であるとさらに好ましい。
さらに、各結晶粒11間の粒界深さ(高さ)15nm以下、より好ましくは10nm以下とする。
このように構成することにより、後述の中間層30を形成するときに、第1主面10aの表面形状を中間層30で緩和可能な範囲に収めることができる。個々の結晶粒11の露出面(テラス)が平坦であり、かつ、ごく僅かな高さ位置の違いは存在するが、その平坦なテラスが第1主面10aに並ぶことにより、粒界の存在に拘わらず中間層30がカバレッジ性よく被覆可能であるからである。また、仮に、複数の結晶粒11のうちある結晶粒11の露出面の高さ位置が他の露出面(テラス)から下方に離れた位置に存在する場合であっても、その凹んだ領域は結晶粒11の径が非常に小さいため、実際の第1主面10と中間層30との接合強度に悪影響を及ぼすことはない。後述の第2基板20の機能層に形成される素子領域の大きさよりも結晶粒11のサイズが小さいときには、素子領域ごとに分割したとしても確実に中間層30との剥離と抑制することができるとともに、例えば放熱性等の素子性能への影響も凹んだ領域以外の第1基板10と中間層30との接合部により担保することができる。
また、第1主面10aに露出する複数の結晶粒11のうち、各結晶粒11の露出面同士の厚み方向における高さ位置の差が1nm以下の範囲に存在する結晶粒11の割合が90%以上であることが好ましい。これにより、第1主面10aにおける結晶粒11の露出面の殆どが同じ高さ位置に存在することとなる。すなわち、高さ位置が1nm以下の範囲で異なるテラスが並ぶ形状となる。これにより、中間層30を化学的結合に加えて、アンカ
ー効果によって接合強度を強めることができる。
また、第1基板10を構成するセラミック材料の気孔率を5%以下、より好ましくは2%以下とすれば、粒界の影響を削減することができるので好ましい。
なお、各結晶粒11の露出面同士は平行であることが好ましい。
このような表面形状を有する第1基板10を得るためには、焼結温度,時間,焼結助剤を調整して、気孔率が小さく結晶粒11の粒径が1.5μm以下となるような緻密なアルミナセラミックスを得た後に、その表面を精密研磨することにより得ることができる。
精密研磨の手法の一例として、化学機械研磨(CMP)を例示することができる。CMPにおいて研磨剤を、結晶粒11の組成、粒径、粒界の成分等により適宜調整することで上述の表面形状を得ることができる。例えば、研磨剤としてフラーレン誘導体のナノ粒子を用いたりすればよい。
第1基板10の第1主面10aの表面状態を原子間力顕微鏡(AFM)で測定した結果を示す。具体的には5μm□の領域について、第1基板10の第1主面10aにおいて、周辺部分,中央部分をランダムに数点測定した。なお、第1基板10を構成するアルミナセラミックス材料の気孔率は0.03%のものを用いた。
図3は第1基板10の中央付近の測定結果の一例を示す上面図であり、図4は斜め方向からみたときの斜視図である。いずれの結晶粒においても1つの結晶粒11内において露出面のRqは0.5nm以下となっていた。例えば、図3の左上部においてRqは0.167nmであり、Raは0.127nmであった。また、粒界を含まず、複数の結晶粒11を含む領域において、Rqは0.461nm,Raは0.351nmとなっていた。同様に粒界の深さは10nmとなっていた。さらに、図5に示すように、AFMで観察し、最も奥まった位置に存在する結晶粒と最も手前に位置する結晶粒の露出面の高さの差を測定したところ1.096nmであった。このことより、最も奥まった位置に存在する結晶粒以外の結晶粒は高低差1nm以内の範囲内に露出面を並べていることが確認できた。
なお、第2主面10bは一般的な平坦性を有していればよく、第1主面10aと同様の精度の平坦性は要求されない。
(第2基板20)
第2基板20は、半導体素子や電子部品等として、電気的、光学的、音響波的に機能する機能層となるものである。例えば、半導体素子として機能させるためには、Si,GaN,GaAs,AlAs等の半導体結晶性材料を用い、光学素子として用いる場合には、水晶等を用い、音響波素子として用いる場合には、LT基板等の圧電性を有する単結晶材料を用いる。また、第2基板20は、厚み方向にドーパント濃度が分布を有するものであってもよいし、複数の半導体層を積層した積層体であってもよい。
この例では、一般的な半導体素子として機能させることを目的としてSi単結晶基板を用いることができる。なお、Si単結晶基板は一般的にその主面の平坦性を二乗平均平方根粗さで1nm以下とすることが可能である。このようなRq1nm以下となっている側の主面を第3主面20aとする。
(中間層30)
中間層30は、第1基板10と第2基板20との間に位置し、第1基板10の第1主面10aに接合された第1接合面30aと、第2基板20の第3主面20aに接合された第
2接合面30bとを有する。すなわち、中間層30は図1に示す図において、下方の面を第1基板10に、上方の面を第2基板20にそれぞれ接合させている。
中間層30は、第1基板10の第1主面10a上に薄膜形成方法により製膜して形成される。そして、中間層30のうち、第1基板10と接する側と反対側の面(第2接合面30b)の表面状態を活性化させ、同様に第3主面20aを活性化させた第2基板20と接着剤等の必要とせずに直接接合する。
ここで、中間層30は、AlOx,SiOx,GaOx等種々の材料を選択することができるが、第1主面10aとの密着性及び第1主面10aの表面の凹凸をカバーする観点から、第1基板10を構成する材料の主成分と同様の材料を主成分として含む材料からなるアモルファスであることが好ましい。この例ではAlOxのアモルファス層としている。
また、第2基板20との直接接合を可能とする観点から、中間層30の製膜後の表面(第2基板20と接合されて接合面30bとなる面)の二乗平均平方根粗さが1nm以下であり、かつ算術平均粗さが1nm以下とすることが好ましい。第2基板20と接合する側の面である第2接合面30bの接合面30b(上面)をこのような表面状態とするためには、製膜時にカバレッジ性の高い手法を用いるとともに、その膜厚を、第1基板10の第1主面10aにおける、粒界深さ以上の厚みとすることが好ましい。この例では第1主面10aに露出する粒界深さが10nmとなっている第1基板10に対して40nmの厚みの中間層30を形成している。
このような中間層30を形成するには、原子層堆積法(ALD法)で形成することが好ましい。ALD法により形成した中間層30は、内部のダングリングボンドが水素で終端されており、水素含有量が単結晶体やスパッタ膜に比べて多く、直接接合にも適したものとなる。
この例では、AlOxからなる厚み40nmの中間層30をALD法により300℃の製膜温度で形成した。そして第2接合面30bのRq及びRaをAFMにより測定したところいずれも1nm以下の良好な平坦性を有することが確認できた。
なお、第1接合面30aと第1基板10との接合面における断面観察を行った結果、第1接合面30aは第1主面10aの表面形状に沿って各テラスと間隙なく確実に接合されていることを確認できた。なお、断面観察はFIB(収束イオンビーム)加工により所望の断面を形成したのちに透過型電子顕微鏡(TEM)で行なった。
このような中間層30の第2接合面30bの表面をイオンガン,中性子ガンの照射により活性化させた後に、同様の手法で活性化した第2基板の第3主面20aと接触させることで両者を接合させることが可能であることを確認した。また、接合後に接合強度を測定したところ、通常の表面が二乗平均平方根粗さ1nm以下の単結晶基板同士を接合した際と同等の強度であることが確認された。
以上をまとめると、中間層30は、第1接合面30aが、第1基板10の第1主面10aの表面形状に沿う形状であり、第2接合面30bは、二乗平均平方根粗さが1nm以下の第2基板20の第3主面20aの表面形状に沿うものである。すなわち、第1接合面30aと第2接合面30bとで平坦性の異なる膜となっている。特に第2接合面30bは研磨面ではなく、成膜されたままの表面形状である。このため、研磨に伴う欠陥も少なく、なだらかな変動のみがある表面状態となる。
そして、中間層30と第2基板20とは、脱水反応を伴わず、分子間力で結合されている。このため、脱水反応に伴うボイド,水分の残留がなく、品質の高い第2接合面30bを得ることができる。
なお、中間層30と第2基板20との接合の際に、その接合強度を高めるために、若干の圧力を印加することがある。その場合には、中間層30の硬度が第1基板10及び第2基板20に比べて小さいことが好ましい。このように形成することで、中間層30により、第1基板10,第2基板20のうねり,表面形状の差を吸収することができる。中間層30の硬度は、例えばナノインデンターにより測定することができる。
(カバー層40)
カバー層40は、第1基板10の結晶粒の粒界に存在する不純物が外部に拡散することを防止するために必要となるものであり、第1基板10の中間層30との接合する第1主面10aを除く外周面を被覆するように形成される。より好ましくは、中間層30との接合面以外の外周を被覆するように形成される。この例では、中間層30との接合面を除く外周を被覆するとともに、中間層30の側面も被覆して形成されている。
カバー層40は単位体積あたりの欠陥数(粒界数)が第1基板10よりも多い多結晶体もしくはアモルファスからなる。カバー層40の欠陥により、第1基板10に含まれる不純物をトラップすることができる。
このようなカバー層40としては、例えば、ポリシリコンや、アルミナ,酸化シリコン等のアモルファス膜を例示できる。このように、第1基板10,第2基板20を構成する材料系と同様の材料で構成するときには、意図しない新たな不純物の発生を抑制することができるので好ましい。この例ではポリシリコンを用いる場合について説明する。
ポリシリコンからなるカバー層40は、従来公知の技術により製膜することができるが、例えば減圧化学気相成長法(LPCVD)法で製膜することが好ましい。このように、カバー層40をポリシリコンとした場合には、複合基板100のうち外部雰囲気に対して露出する部分が全て同一材料となる。これにより、外部雰囲気に対して安定であり、かつ、複合基板100を構成する材料のうち、機能層である第2基板20を構成する材料と異なる材料が第2基板20のうち露出する面に付着することを抑制することができ、信頼性の高いものとなる。さらに、カバー層40は、光の透過性の低い材料(有色)であり、かつ導電性を有することから、複合基板100を搬送する際に、光学センサにより認識が可能であり、かつ静電チャックも可能となるため、ハンドリングが容易となる。
(複合基板100)
上述のような複合基板100によれば、従来はその表面粗さ及び不純物の多さから直接接合不可能とされていたセラミック基板を第1基板10として用いることができる。すなわち、第1基板10の第1主面10aにおける個々の結晶粒11上の二乗平均平方根粗さ,結晶粒11間の厚み方向における高さ位置,結晶粒11の大きさ,粒界深さを制御することにより、中間層30の第2接合面30b全体の二乗平均平方根粗さをコントロールすることができ、これにより、各構成要素を構成する材料等に制限なく第2基板20と直接接合可能とすることができる。
また、第1基板10の第1主面10aにおける、平坦なテラス(結晶粒11の露出面)が高さ位置を1nm以下の範囲で上下させて並んでいることから、中間層30の密着強度を高めることができる。
また、不純物の存在により特性が変わる機能層を用いる場合には不純物の多いセラミッ
ク基板を第1基板10として用いることができなかった。しかしながら、セラミミック基板の接合面,外周にそれぞれ内部に欠陥を有する中間層30,カバー層40を形成していることから、セラミック基板である第1基板10からの不純物の拡散を中間層30,カバー層40により抑制することができる。これにより、不純物の雰囲気中への外方拡散,機能層である第2基板20側への拡散を抑制することができ、機能層の性能を安定させることができる。
また、中間層30の第1接合面30aは、第1基板10の第1主面10aの表面形状に沿う形状となっている。すなわち、積極的にカバレッジよく中間層30を成膜することで、結晶粒11の露出面に沿うのみではなく、結晶粒11間の間隙にも沿う形状となっている。言い換えると、結晶粒11間の間隙、即ち粒界部分は他の結晶粒11面等に比べて膜厚を大きくしていることとなる。ここで、粒界部分において偏析する不純物を積極的に中間層30へ取り込むこととなる。しかしながら、この粒界部分の膜厚が他の部位に比べ大きく、かつ面方向への拡散が抑制される形状となっていることから、効果的に不純物を閉じ込め、第2基板20への不純物の影響を抑制するものとなる。
以上より、各構成要素の材料の選択性を高め、かつ機能層となる第2基板20の性能を安定したものとすることができる、設計自由度が高く高性能な複合基板100を構成することができる。
(変形例1:構成要素の材料の組み合わせ例)
第1基板10としてアルミナセラミックスを用い,第2基板20としてGaAs基板にGaAs系半導体層を積層したGaAs系積層体を用い、中間層30として非晶質(アモルファス)のAlOxを用い、カバー層40としてポリシリコンを用いて構成してもよい。
上述のように機能層としてGaAs系半導体材料からなる第2基板20を用いる場合には、機能層に半導体素子部を作りこむ工程における熱履歴がSi系の半導体材料からなる場合に比べて低くなる。このため、複合基板100は、第1基板10が含有する不純物の影響を抑制した構成となっているが、この効果をより確実なものとすることができる。例えば、予想される熱履歴による不純物の拡散距離を求め、その厚み以上の中間層とすることが好ましい。このような厚みとしても、機能層の放熱性、寄生容量等に与える影響は少ない。
(変形例2:中間層30)
中間層30は多層構造としてもよい。例えば、第1基板10側に不純物のゲッタリング効果の高い第1中間層を形成し、その上にキャップ層となる第2中間層を形成してもよい。第1基板10から離れるにつれて結晶性が高くなるような中間層としてもよい。
(変形例3:カバー層40)
第1基板10が、主成分を除く不純物としてFeを有し、カバー層40が不純物としてFeを有することが好ましい。第1基板10とカバー層40とが同一の不純物を有することで、両者の接合強度を高めることができる。
(変形例4:第2基板20)
第2基板20と中間層30とを接合した後に第2基板20を薄層化する工程を追加してもよい。薄層化工程後の第2基板20残部を機能層21とする。
この機能層21の製造方法は、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。例えば以下のような
な化学的手法を用いることができる。
まず、第2基板20としてSi単結晶基板上にSi層をエピタキシャル成長させる。ここで、Si単結晶基板を高いドーパント濃度を有するものとする。具体的には、p型またはn型のシリコンを採用し、ドーパント濃度として、相対的に高濃度のp++およびn++、ならびに中濃度のpおよびnのものを採用する。p++のドーパント濃度としては、1×1018以上1×1021〔atoms/cm〕以下の範囲が挙げられる。p+のドーパント濃度としては、1×1016以上1×1018〔atoms/cm〕未満の範囲が挙げられる。n++のドーパント濃度としては、5×1017以上1×1021〔atoms/cm〕以下の範囲が挙げられる。nのドーパント濃度としては、5×1015以上5×1017〔atoms/cm〕未満の範囲が挙げられる。本実施形態では、p型でドーパント濃度がp++のものを第1基板として採用する。なお、「p」および「n」の右上に記載している「++」および「+」の記載は、シリコンの抵抗値を基準とするものである。
そして、その上に形成されるSi層は、Si単結晶基板側からドーパントが拡散することによりSi単結晶基板から離れるにつれてドーパント濃度が低下するものとなる。
ここで、Si層側を中間層30と接合し、Si単結晶基板側から、ドーパント濃度によりエッチングレートが変化する選択的なエッチングを行なうことにより、Si層の厚みの途中までエッチングを行なうことで残存したSi層を機能層21とすればよい。なお、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。このエッチング液は、p型シリコンを採用している本変形例において、ドーパント濃度が7×1017〜2×1018[atoms/cm]を境にしてエッチング速度が著しく低下するように調整されている。
また、第2基板20として、GaAs基板上にAlAs,GaAs等の複数の半導体層を積層させた構成を用い、半導体層側を中間層30と接合させた後に、GaAs基板のみ化学的手法により半導体層の一部を溶解させ、機能層21となる半導体層の残り部分とGaAs基板とを分離することにより、薄層化してもよい。この場合には、GaAs基板を再利用することができるので、生産性を高めることができる。
なお上述の例において、第1基板10の第1主面10aの表面形状について詳しく規定したが、この表面形状は第1主面10a全領域において満たす必要はない。例えば、複合基板100形成後に一般的には外周部を研削除去することが多くある。このため、このような外周面においては上述の表面形状を満たす必要はない。また、中間層30,機能層(第2基板20)に上部を覆われている領域であっても、機能層に素子部を作りこまない領域においては上述の表面形状を満たさない領域を有していてもよい。
10・・・第1基板
20・・・第2基板
30・・・中間層
40・・・カバー層

Claims (4)

  1. 第1主面と第2主面とを有し、複数の結晶粒を含む多結晶体からなり、前記第1主面に露出する前記複数の結晶粒において、それぞれの露出面の二乗平均平方根粗さが1nm以下であり、それぞれの粒径が1.5μm以下であり、かつ、粒界の厚み方向における深さが10nm以下である第1基板と、
    二乗平均平方根粗さが1nm以下の第3主面を有する第2基板と、
    前記第1基板と前記第2基板との間に位置し、前記第1基板の前記第1主面に接合される第1接合面と、前記第2基板の前記第3主面に接合される第2接合面とを有し、かつ、前記第1基板及び前記第2基板に比べ単位体積当たりの欠陥数が多い中間層と、
    前記第1基板の前記第1主面を除く外周面を被覆する、前記第1基板に比べて単位体積あたりの欠陥数の多い多結晶体または非晶質体からなるカバー層と、を有する複合基板。
  2. 前記第1基板は、気孔率が2%以下のセラミック材料からなり、前記第1主面に露出する前記複数の結晶粒のうち、前記複数の結晶粒の前記露出面の厚み方向における位置の差が1nm以下の範囲に存在する結晶粒の割合が90%以上である、請求項1に記載の複合基板。
  3. 前記第1基板は、アルミナセラミックスであり、
    前記中間層は、アルミナを主成分とする非晶質体である、請求項1または2に記載の複合基板。
  4. 前記第2基板は、シリコン単結晶基板であり、
    前記カバー層は、ポリシリコンからなり、前記第1基板の前記第1主面のうち前記中間層と接合されていない面と、前記中間層の側面とを覆う、請求項1乃至3のいずれかに記載の複合基板。
JP2013022601A 2013-02-07 2013-02-07 複合基板 Active JP5989559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013022601A JP5989559B2 (ja) 2013-02-07 2013-02-07 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022601A JP5989559B2 (ja) 2013-02-07 2013-02-07 複合基板

Publications (2)

Publication Number Publication Date
JP2014154687A true JP2014154687A (ja) 2014-08-25
JP5989559B2 JP5989559B2 (ja) 2016-09-07

Family

ID=51576257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013022601A Active JP5989559B2 (ja) 2013-02-07 2013-02-07 複合基板

Country Status (1)

Country Link
JP (1) JP5989559B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097384A (ko) * 2013-03-27 2015-08-26 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판
WO2015125770A1 (ja) * 2014-02-18 2015-08-27 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP2017175618A (ja) * 2016-03-22 2017-09-28 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213452A (ja) * 1995-02-07 1996-08-20 Ube Ind Ltd 誘電体分離基板およびその製造方法
JP2004086975A (ja) * 2002-08-26 2004-03-18 Kyocera Corp 薄膜磁気ヘッド用基板およびその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
WO2013002212A1 (ja) * 2011-06-30 2013-01-03 京セラ株式会社 複合基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213452A (ja) * 1995-02-07 1996-08-20 Ube Ind Ltd 誘電体分離基板およびその製造方法
JP2004086975A (ja) * 2002-08-26 2004-03-18 Kyocera Corp 薄膜磁気ヘッド用基板およびその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
WO2013002212A1 (ja) * 2011-06-30 2013-01-03 京セラ株式会社 複合基板およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150097384A (ko) * 2013-03-27 2015-08-26 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판
KR101595693B1 (ko) 2013-03-27 2016-02-18 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판
US9305827B2 (en) 2013-03-27 2016-04-05 Ngk Insulators, Ltd. Handle substrates of composite substrates for semiconductors
WO2015125770A1 (ja) * 2014-02-18 2015-08-27 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
JPWO2015125770A1 (ja) * 2014-02-18 2017-03-30 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
US10204838B2 (en) 2014-02-18 2019-02-12 Ngk Insulators, Ltd. Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP2017175618A (ja) * 2016-03-22 2017-09-28 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
CN107406335A (zh) * 2016-03-22 2017-11-28 住友电气工业株式会社 陶瓷基板、层叠体和saw器件
JP2021170782A (ja) * 2016-03-22 2021-10-28 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
JP7033852B2 (ja) 2016-03-22 2022-03-11 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
JP7095785B2 (ja) 2016-03-22 2022-07-05 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス

Also Published As

Publication number Publication date
JP5989559B2 (ja) 2016-09-07

Similar Documents

Publication Publication Date Title
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
CN110177905B (zh) 用于功率器件的氮化镓外延结构
KR102109668B1 (ko) 발광 장치 및 그 제조 방법
TW202203473A (zh) 用於功率及rf應用的工程基板結構
KR20230156078A (ko) 다결정성 세라믹 기판 및 그 제조 방법
JP5989559B2 (ja) 複合基板
US11335557B2 (en) Multi-deposition process for high quality gallium nitride device manufacturing
JP5928481B2 (ja) 複合基板
CN108695341B (zh) 外延基板及其制造方法
JP5404135B2 (ja) 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
US8766407B2 (en) Semiconductor wafer and laminate structure including the same
WO2015125722A1 (ja) 複合基板
US20170110362A1 (en) Soi structure and fabrication method
JP5484578B2 (ja) 複合基板および製造方法
JP5644670B2 (ja) 貼り合わせsoiウェーハの製造方法
CN114628523B (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
JP2021508088A (ja) 複合単結晶薄膜
JP2008041830A (ja) Soi基板およびその製造方法
JP2012033729A (ja) 半導体層接合基板の製造方法および発光素子
TW201802881A (zh) 用於製造用以形成三維單片積體電路之結構的方法
JP2008262973A (ja) 半導体ウエハとその製造方法
JP2013135175A (ja) 複合基板およびその製造方法
CN117198887A (zh) 半导体结构及其形成方法
JPWO2023047864A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160810

R150 Certificate of patent or registration of utility model

Ref document number: 5989559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150