JP2014146414A - ローカル電流シンクを有するメモリデバイス - Google Patents
ローカル電流シンクを有するメモリデバイス Download PDFInfo
- Publication number
- JP2014146414A JP2014146414A JP2014097448A JP2014097448A JP2014146414A JP 2014146414 A JP2014146414 A JP 2014146414A JP 2014097448 A JP2014097448 A JP 2014097448A JP 2014097448 A JP2014097448 A JP 2014097448A JP 2014146414 A JP2014146414 A JP 2014146414A
- Authority
- JP
- Japan
- Prior art keywords
- write
- electronic device
- mtj
- bit line
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 230000003071 parasitic effect Effects 0.000 claims description 18
- 238000012360 testing method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000000694 effects Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000000977 initiatory effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】特定の一実施形態では、電子デバイスが開示される。電子デバイスは、1つまたは複数の書込みドライバを含む。電子デバイスは、ビットラインに結合され、ソースラインに結合された少なくとも1つの磁気トンネル接合(MTJ)を含む。電子デバイスは、ビットラインおよびソースラインに結合される単一のトランジスタを含む電流シンク回路も含む。MTJがフリー層、トンネル障壁層、およびピンド層を含む。MTJがアクセストランジスタを介して前記ソースラインに結合される。
【選択図】図1
Description
102 書込みドライバ
103 第1の書込みドライバ
104 マルチプレクサ
105 第2の書込みドライバ
106 電流シンク回路
108 ビットライン
110 ソースライン
120 第1のMTJ
121 第2のMTJ
122 第3のMTJ
123 第4のMTJ
126 第1のアクセストランジスタ
127 第2のアクセストランジスタ
128 第3のアクセストランジスタ
129 第4のアクセストランジスタ
130 トランジスタ
131 グランド
140 第1の書込み操作
141 第2の書込み操作
162 フリー層
164 トンネル障壁層
166 ピンド層
200 メモリデバイス
202 書込みドライバ
203 第1の書込みドライバ
204 マルチプレクサ
205 第2の書込みドライバ
206 電流シンク回路
208 ビットライン
210 ソースライン
220 第1のMTJ
221 第2のMTJ
222 第3のMTJ
223 第4のMTJ
226 第1のアクセストランジスタ
227 第2のアクセストランジスタ
228 第3のアクセストランジスタ
229 第4のアクセストランジスタ
230 第1のトランジスタ
231 グランド
232 第2のトランジスタ
240 第1の書込み操作
241 第2の書込み操作
250 テストモード信号線
252 テストモード信号
260 放電経路
270 第1のデータ値
271 第2のデータ値
300 メモリデバイス
302 ビットライン
303 ビットライン
304 ソースライン
305 ソースライン
308 マルチプレクサ
310 ワードライン
311 ワードライン
312 ワードライン
320 第1のローカルグランド
321 第2のローカルグランド
332 書込みドライバ
333 第1の書込みドライバ
335 第2の書込みドライバ
340 第1の電流シンク回路
341 第2の電流シンク回路
350 第1のMTJ
351 第2のMTJ
352 第3のMTJ
353 第4のMTJ
354 第5のMTJ
355 第6のMTJ
500 電子デバイス製造プロセス
502 物理デバイス情報
504 ユーザインターフェース
506 研究用コンピュータ
508 プロセッサ
510 メモリ
512 ライブラリファイル
514 設計用コンピュータ
516 プロセッサ
518 メモリ
520 電子設計自動化(EDA)ツール
522 回路設計情報
524 ユーザインターフェース
526 GDSIIファイル
528 製造プロセス
530 マスク製造業者
532 マスク
534 ウエハ
536 ダイ
538 パッケージングプロセス
540 パッケージ
542 PCB設計情報
544 ユーザインターフェース
546 コンピュータ
548 プロセッサ
550 メモリ
552 GERBERファイル
554 基板組立プロセス
556 PCB
558 プリント回路アセンブリ(PCA)
560 製品製造プロセス
562 第1の代表的な電子デバイス
564 第2の代表的な電子デバイス
600 デバイス
610 デジタル信号プロセッサ(DSP)
622 システムオンチップデバイス
626 ディスプレイコントローラ
628 ディスプレイ
630 入力デバイス
632 メモリデバイス
634 コーダ/デコーダ(コーデック)
636 スピーカー
638 マイクロフォン
640 ワイヤレスコントローラ
642 ワイヤレスアンテナ
644 電源
650 メモリ
652 ソフトウェア
Claims (26)
- 第1の書込みドライバと、
第2の書込みドライバと、
ビットラインに結合され、ソースラインに結合された少なくとも1つの磁気トンネル接合(MTJ)と、
単一のトランジスタを含む電流シンク回路であって、前記単一のトランジスタは、前記ビットラインおよび前記ソースラインに結合された、前記電流シンク回路と、
前記第1の書込みドライバから前記MTJを介して前記第2の書込みドライバへの第1の経路であって、第1の長さを有する、前記第1の経路と、
前記第1の書込みドライバから前記MTJを介して前記電流シンク回路への第2の経路であって、第2の長さを有する、前記第2の経路と
を含み、
第1の書込み操作が実行されて前記第1の長さが前記第2の長さより短い時、書込み電流は、前記第1の書込みドライバから前記MTJおよび前記第2の書込みドライバに流れ、前記第1の書込み操作が実行されて前記第2の長さが前記第1の長さより短い時、前記書込み電流は、前記第1の書込みドライバから前記MTJおよび前記電流シンク回路に流れ、第2の書込み操作が実行される時、前記書込み電流は、前記第2の書込みドライバから前記MTJおよび前記第1の書込みドライバに流れることを特徴とする電子デバイス。 - 前記MTJは、フリー層、トンネル障壁層、およびピンド層を含むことを特徴とする請求項1に記載の電子デバイス。
- 前記MTJは、アクセストランジスタを介して前記ソースラインに結合されることを特徴とする請求項2に記載の電子デバイス。
- 前記MTJは、前記電流シンク回路と前記1つまたは複数の書込みドライバとの間の前記ビットラインに結合されることを特徴とする請求項1に記載の電子デバイス。
- 前記単一のトランジスタのゲートは、前記ソースラインに結合され、前記単一のトランジスタのソース端は、前記ビットラインに結合されることを特徴とする請求項1に記載の電子デバイス。
- 前記1つまたは複数の書込みドライバに前記ビットラインおよび前記ソースラインを結合するマルチプレクサをさらに含むことを特徴とする請求項1に記載の電子デバイス。
- 前記ビットラインに結合された少なくとも1つの追加のMTJをさらに含むことを特徴とする請求項1に記載の電子デバイス。
- 前記電子デバイスは、スピントルクトランスファ磁気抵抗ランダムアクセスメモリ(STT−MRAM)デバイスに組込まれることを特徴とする請求項1に記載の電子デバイス。
- 少なくとも1つの半導体ダイに内蔵されることを特徴とする請求項1に記載の電子デバイス。
- 前記電子デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項1に記載の電子デバイス。
- ビットラインおよびソースラインに結合された少なくとも1つの抵抗メモリと、
単一の放電経路を含む電流シンク回路であって、前記単一の放電経路は、前記ビットラインをローカルグランドに結合するように構成された、前記電流シンク回路と、
第1の書込みドライバから前記少なくとも1つの抵抗メモリを介して第2の書込みドライバへの第1の経路であって、第1の長さを有する、前記第1の経路と、
前記第1の書込みドライバから前記少なくとも1つの抵抗メモリを介して前記電流シンク回路への第2の経路であって、第2の長さを有する、前記第2の経路と
を含み、
第1の書込み操作が実行されて前記第1の長さが前記第2の長さより短い時、書込み電流は、前記第1の書込みドライバから前記少なくとも1つの抵抗メモリおよび第2の書込みドライバに流れ、前記第1の書込み操作が実行されて前記第2の長さが前記第1の長さより短い時、前記書込み電流は、前記第1の書込みドライバから前記少なくとも1つの抵抗メモリおよび前記電流シンク回路に流れ、第2の書込み操作が実行される時、前記書込み電流は、前記第2の書込みドライバから前記少なくとも1つの抵抗メモリおよび前記第1の書込みドライバに流れることを特徴とする電子デバイス。 - 前記単一の放電経路は、前記ソースラインに結合されたゲートを含む第1のトランジスタを含み、前記ビットラインは、前記ソースラインの電圧に応じて前記ローカルグランドに選択的に結合されることを特徴とする請求項11に記載の電子デバイス。
- 前記単一の放電経路は、前記第1のトランジスタに選択的に結合された第2のトランジスタをさらに含み、前記第2のトランジスタは、前記単一の放電経路を介して前記ビットラインの放電を選択的に阻止するためにテストモード信号に応じることを特徴とする請求項12に記載の電子デバイス。
- 前記電子デバイスは、抵抗ランダムアクセスメモリ(R−RAM)デバイスに組込まれることを特徴とする請求項11に記載の電子デバイス。
- アクティブ化されている前記電流シンク回路を含む前記第1の書込み操作の間に前記ビットラインの第1の寄生抵抗は、アクティブ化されていない前記電流シンク回路を含む前記第2の書込み操作の間に前記ビットラインの第2の寄生抵抗より低いことを特徴とする請求項11に記載の電子デバイス。
- 前記第1の寄生抵抗は、第1のソースローディング効果に寄与し、前記第2の寄生抵抗は、前記第1のソースローディング効果より大きな第2のソースローディング効果に寄与することを特徴とする請求項15に記載の電子デバイス。
- 前記電流シンク回路は、1ナノファラドより低いかまたは等しいキャパシタンスを有することを特徴とする請求項11に記載の電子デバイス。
- 前記電流シンク回路に結合されたテストモード信号ラインをさらに含むことを特徴とする請求項11に記載の電子デバイス。
- 前記テストモード信号ラインを介して送信されたテストモード信号は、前記単一の放電経路の放電動作を制御することを特徴とする請求項18に記載の電子デバイス。
- 前記単一の放電経路は、2マイクロメートルより短いかまたは等しい幅を有するトランジスタを含むことを特徴とする請求項11に記載の電子デバイス。
- 少なくとも1つの半導体ダイに内蔵されることを特徴とする請求項11に記載の電子デバイス。
- 前記電子デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項11に記載の電子デバイス。
- ソースラインまたはビットラインに書込み電圧を印加するための第1の手段と、
ソースラインまたはビットラインに書込み電圧を印加するための第2の手段と、
データ値を格納するための手段であって、前記データ値を格納するための手段は、前記ソースラインおよびビットラインに結合された、前記格納するための手段と、
第1の書込み操作の間に前記ビットラインに放電経路を提供するための手段と、
前記書込み電圧を印加するための第1の手段から前記データ値を格納するための手段を介して前記書込み電圧を印加するための第2の手段への第1の経路であって、第1の長さを有する、前記第1の経路と、
前記書込み電圧を印加するための第1の手段から前記データ値を格納するための手段を介して前記放電経路を提供するための手段への第2の経路であって、第2の長さを有する、前記第2の経路と
を含み、
第1の書込み操作が実行されて前記第1の長さが前記第2の長さより短い時、書込み電流は、前記書込み電圧を印加するための第1の手段から前記データ値を格納するための手段および前記書込み電圧を印加するための第2の手段に流れ、前記第1の書込み操作が実行されて前記第2の長さが前記第1の長さより短い時、前記書込み電流は、前記書込み電圧を印加するための第1の手段から前記データ値を格納するための手段および前記放電経路を提供するための手段に流れ、第2の書込み操作が実行される時、前記書込み電流は、前記書込み電圧を印加するための第2の手段から前記データ値を格納するための手段および前記書込み電圧を印加するための第1の手段に流れることを特徴とする装置。 - 前記格納するための手段は、少なくとも1つの磁気トンネル接合(MTJ)を含むことを特徴とする請求項23に記載の装置。
- 少なくとも1つの半導体ダイに内蔵されることを特徴とする請求項23に記載の装置。
- 前記装置が組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項23に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/778,337 US9042163B2 (en) | 2010-05-12 | 2010-05-12 | Memory device having a local current sink |
US12/778,337 | 2010-05-12 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510243A Division JP5551307B2 (ja) | 2010-05-12 | 2011-05-10 | ローカル電流シンクを有するメモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014146414A true JP2014146414A (ja) | 2014-08-14 |
JP5728604B2 JP5728604B2 (ja) | 2015-06-03 |
Family
ID=44279071
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510243A Expired - Fee Related JP5551307B2 (ja) | 2010-05-12 | 2011-05-10 | ローカル電流シンクを有するメモリデバイス |
JP2014097448A Expired - Fee Related JP5728604B2 (ja) | 2010-05-12 | 2014-05-09 | ローカル電流シンクを有するメモリデバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510243A Expired - Fee Related JP5551307B2 (ja) | 2010-05-12 | 2011-05-10 | ローカル電流シンクを有するメモリデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US9042163B2 (ja) |
EP (1) | EP2569773B1 (ja) |
JP (2) | JP5551307B2 (ja) |
KR (1) | KR101424663B1 (ja) |
CN (2) | CN105719700A (ja) |
WO (1) | WO2011143221A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9196341B2 (en) * | 2010-05-12 | 2015-11-24 | Qualcomm Incorporated | Memory device having a local current sink |
US9190147B2 (en) * | 2013-02-06 | 2015-11-17 | Kabushiki Kaisha Toshiba | Resistance changing memory with a first driver closer than a second driver |
KR102131746B1 (ko) | 2013-09-27 | 2020-07-08 | 인텔 코포레이션 | Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법 |
WO2015065462A1 (en) * | 2013-10-31 | 2015-05-07 | Intel Corporation | Apparatus for improving read and write operations of a nonvolatile memory |
US9583171B2 (en) * | 2015-03-11 | 2017-02-28 | Qualcomm Incorporated | Write driver circuits for resistive random access memory (RAM) arrays |
KR20170132510A (ko) * | 2016-05-24 | 2017-12-04 | 에스케이하이닉스 주식회사 | 저항변화 메모리 장치 및 동작 방법 |
KR102435906B1 (ko) * | 2017-06-26 | 2022-08-24 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2007287193A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | 磁気記憶装置 |
JP2010027178A (ja) * | 2008-07-23 | 2010-02-04 | Sony Corp | 記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6813181B1 (en) | 2003-05-27 | 2004-11-02 | Infineon Technologies Ag | Circuit configuration for a current switch of a bit/word line of a MRAM device |
US7483332B2 (en) | 2005-08-11 | 2009-01-27 | Texas Instruments Incorporated | SRAM cell using separate read and write circuitry |
US7272034B1 (en) * | 2005-08-31 | 2007-09-18 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells |
US7646627B2 (en) * | 2006-05-18 | 2010-01-12 | Renesas Technology Corp. | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance |
JP4883982B2 (ja) | 2005-10-19 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
WO2007142137A1 (ja) * | 2006-06-08 | 2007-12-13 | Nec Corporation | Mramにおける電流終端回路 |
US7672152B1 (en) * | 2007-02-27 | 2010-03-02 | Purdue Research Foundation | Memory cell with built-in process variation tolerance |
US8004880B2 (en) * | 2007-03-06 | 2011-08-23 | Qualcomm Incorporated | Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory |
US7764537B2 (en) | 2007-04-05 | 2010-07-27 | Qualcomm Incorporated | Spin transfer torque magnetoresistive random access memory and design methods |
-
2010
- 2010-05-12 US US12/778,337 patent/US9042163B2/en active Active
-
2011
- 2011-05-10 KR KR1020127032513A patent/KR101424663B1/ko active IP Right Grant
- 2011-05-10 JP JP2013510243A patent/JP5551307B2/ja not_active Expired - Fee Related
- 2011-05-10 CN CN201610035201.4A patent/CN105719700A/zh active Pending
- 2011-05-10 EP EP11724313.9A patent/EP2569773B1/en not_active Not-in-force
- 2011-05-10 CN CN201180023083.0A patent/CN102893336B/zh not_active Expired - Fee Related
- 2011-05-10 WO PCT/US2011/035928 patent/WO2011143221A1/en active Application Filing
-
2014
- 2014-05-09 JP JP2014097448A patent/JP5728604B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2007287193A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | 磁気記憶装置 |
JP2010027178A (ja) * | 2008-07-23 | 2010-02-04 | Sony Corp | 記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2013531859A (ja) | 2013-08-08 |
EP2569773A1 (en) | 2013-03-20 |
KR20130018327A (ko) | 2013-02-20 |
CN105719700A (zh) | 2016-06-29 |
JP5728604B2 (ja) | 2015-06-03 |
CN102893336A (zh) | 2013-01-23 |
JP5551307B2 (ja) | 2014-07-16 |
US9042163B2 (en) | 2015-05-26 |
KR101424663B1 (ko) | 2014-07-31 |
EP2569773B1 (en) | 2017-06-14 |
US20110280057A1 (en) | 2011-11-17 |
CN102893336B (zh) | 2016-02-24 |
WO2011143221A1 (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5728604B2 (ja) | ローカル電流シンクを有するメモリデバイス | |
US8154903B2 (en) | Split path sensing circuit | |
US8446753B2 (en) | Reference cell write operations at a memory | |
JP5509344B2 (ja) | 参照セルを選択するためのシステムおよび方法 | |
US8208291B2 (en) | System and method to control a direction of a current applied to a magnetic tunnel junction | |
CN105518788A (zh) | 用于提供参考单元的系统和方法 | |
EP2727111B1 (en) | Sensing circuit | |
JP6162902B2 (ja) | 低電力メモリ動作を実行するためのシステムおよび方法 | |
US9196341B2 (en) | Memory device having a local current sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5728604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |