JP2014146414A - ローカル電流シンクを有するメモリデバイス - Google Patents

ローカル電流シンクを有するメモリデバイス Download PDF

Info

Publication number
JP2014146414A
JP2014146414A JP2014097448A JP2014097448A JP2014146414A JP 2014146414 A JP2014146414 A JP 2014146414A JP 2014097448 A JP2014097448 A JP 2014097448A JP 2014097448 A JP2014097448 A JP 2014097448A JP 2014146414 A JP2014146414 A JP 2014146414A
Authority
JP
Japan
Prior art keywords
write
electronic device
mtj
bit line
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014097448A
Other languages
English (en)
Other versions
JP5728604B2 (ja
Inventor
Jung Pill Kim
ジュン・ピル・キム
M Rao Hari
ハリ・エム・ラオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014146414A publication Critical patent/JP2014146414A/ja
Application granted granted Critical
Publication of JP5728604B2 publication Critical patent/JP5728604B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】ローカル電流シンクを有するメモリデバイスが開示される。
【解決手段】特定の一実施形態では、電子デバイスが開示される。電子デバイスは、1つまたは複数の書込みドライバを含む。電子デバイスは、ビットラインに結合され、ソースラインに結合された少なくとも1つの磁気トンネル接合(MTJ)を含む。電子デバイスは、ビットラインおよびソースラインに結合される単一のトランジスタを含む電流シンク回路も含む。MTJがフリー層、トンネル障壁層、およびピンド層を含む。MTJがアクセストランジスタを介して前記ソースラインに結合される。
【選択図】図１

Description

本開示は一般に、ローカル電流シンクを有するメモリデバイスに関する。
技術の進歩により、より小型でより高性能なコンピューティングデバイスが生まれてきた。たとえば、現在、小型で、軽量で、ユーザが簡単に持ち運べる、携帯式のワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスのような、ワイヤレスコンピューティングデバイスを含む、様々な携帯式の個人向けコンピューティングデバイスが存在する。より具体的には、セルラー電話やインターネットプロトコル(IP)電話などの携帯式のワイヤレス電話は、ボイスおよびデータパケットを、ワイヤレスネットワークを介して通信することができる。さらに、多くのそのようなワイヤレス電話には、他の種類のデバイスが組み込まれている。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダー、およびオーディオファイルプレーヤも含み得る。また、そのようなワイヤレス電話は、ウェブブラウザアプリケーションなど、インターネットにアクセスするために使用され得るソフトウェアアプリケーションを含む実行可能な命令を処理することができる。したがって、これらのワイヤレス電話はかなりの計算能力を含み得、メモリデバイスを使用し得る。
たとえば磁気抵抗ランダムアクセスメモリ(MRAM)などのメモリデバイスは、寄生抵抗、すなわち設計材料に固有の抵抗を有し得る。寄生抵抗は、書込み操作を実行すると、電流および電力要件の増加をもたらし得、これは一般に望ましくない。
ローカルグランドまでのビットライン放電経路を提供する電流シンク回路を含むスピントルクトランスファMRAM(STT-MRAM)が開示される。特定の実装では、電流シンク回路は、単一のトランジスタを有し得る。別の特定の実装では、第2のトランジスタによって、テストモード信号が、ローカルグランドまでのビットライン放電経路を選択的に無効にすることができる。ローカルグランドまでのビットラインの放電経路を提供することによって、ビットラインに関連付けられた寄生抵抗が低減され、データ書込み操作中、ソースローディング効果が低減する可能性がある。
特定の一実施形態では、電子デバイスが開示される。電子デバイスは、1つまたは複数の書込みドライバを含む。電子デバイスは、ビットラインに結合され、ソースラインに結合された少なくとも1つの磁気トンネル接合(MTJ)を含む。電子デバイスは、単一のトランジスタを有する電流シンク回路も含む。単一のトランジスタは、ビットラインおよびソースラインに結合される。
別の特定の実施形態では、電子デバイスは、ビットラインおよびソースラインに結合された少なくとも1つの抵抗メモリを含む。電子デバイスは、単一の放電経路を有する電流シンク回路を含む。単一の放電経路は、ビットラインをローカルグランドに結合するように構成される。
別の特定の実施形態では、方法は、ビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)で第1の書込み操作を開始するステップを含む。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。方法は、MTJで第2の書込み操作を開始するステップを含む。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。電流シンク回路ドライバを介したグランドへの第2の放電経路は、書込みドライバを介したグランドへの第1の放電経路よりも短い。
開示された実施形態のうちの少なくとも1つによって提供される1つの特定の利点は、電流シンク回路がアクティブ化されていないときの寄生抵抗と比較して、電流シンク回路がアクティブ化されているときは、書込み操作についての寄生抵抗が低下することである。開示された実施形態のうちの少なくとも1つによって提供される別の特定の利点は、電流シンク回路がアクティブ化されていないときと比較して、電流シンク回路がアクティブ化されているときは、書込み操作についてのソースローディング効果が低減することである。
本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。
ローカル電流シンクを有するメモリデバイスの第1の例示的な実施形態のブロック図である。 ローカル電流シンクを有するメモリデバイスの第2の例示的な実施形態のブロック図である。 ローカル電流シンクを有するメモリデバイスの第3の例示的な実施形態のブロック図である。 ローカル放電経路を提供する方法のフロー図である。 ローカル電流シンクを含むメモリデバイスを有する集積回路デバイスの製造方法の例示的な実施形態である。 ローカル電流シンクを含む電子デバイスの例示的な実施形態である。
図1を参照すると、ローカル電流シンクを有するメモリデバイスの第1の例示的な実施形態のブロック図が開示されており、全体的に100と称される。メモリデバイス100は、マルチプレクサ104を介してビットライン108およびソースライン110に結合された書込みドライバ102を含む。メモリデバイス100は、たとえばビットライン108に結合され、第1のアクセストランジスタ126を介してソースライン110に結合された第1のMTJ120など、少なくとも1つの磁気トンネル接合(MTJ)を含む。第2のMTJ121は、ビットライン108に結合され、第2のアクセストランジスタ127を介してソースライン110に結合され得る。第3のMTJ122は、ビットライン108に結合され、第3のアクセストランジスタ128を介してソースライン110に結合され得る。第4のMTJ123は、ビットライン108に結合され、第4のアクセストランジスタ129を介してソースライン110に結合され得る。電流シンク回路106は、単一のトランジスタ130を含み、ビットライン108およびソースライン110に結合される。
書込みドライバ102は、第1の書込みドライバ103および第2の書込みドライバ105など、1つまたは複数の書込みドライバを含み得る。書込みドライバ102は、書込み電流をビットライン108またはソースライン110に供給することができる。書込み操作が実行されると、書込み電流を生成するために、書込みドライバ102のうちの1つが高くなり(たとえば、電圧VDDを供給する)、他の書込みドライバは低くなる(たとえば、グランドを提供する)。
マルチプレクサ104は、MTJ120〜123のうちの1つまたは複数で書込み操作が実行されると、たとえば、ビットライン108とソースライン110との対など、ビットライン-ソースラインの対に書込みドライバ102を選択的に結合するように構成され得る。たとえば、マルチプレクサ104は、第1の書込みドライバ103をビットライン108またはソースライン110に結合することができ、第2の書込みドライバ105をビットライン108またはソースライン110に結合することができる。
MTJ120〜123のそれぞれは、少なくともフリー層162、トンネル障壁層164、ピンド層166を含むことができる、MTJ120〜123は、電流シンク回路106と書込みドライバ102との間でビットライン108およびソースライン110に結合され得る。アクセストランジスタ126〜129は、たとえば、ワードライン信号(図示せず)に応答して、MTJ120〜123のうちの1つまたは複数を選択的にソースライン110に結合するように構成され得る。
電流シンク回路106は、単一のトランジスタ130を含む。特定の一実施形態では、トランジスタ130は、2マイクロメートル以下の幅を有する。電流シンク回路106は、書込み操作のためのグランド131への経路を提供することができ、それによって、書込み電流が書込みドライバ102から通る経路が低減する。たとえば、書込み操作が第4のMTJ123に対して実行され、電流シンク回路106がメモリデバイス100に存在しないとき、書込み電流の経路は、ビットライン108の長さの約2倍、すなわち第1の書込みドライバ103から第4のMTJ123まで、および第4のMTJ123から第2の書込みドライバ105までとなり得る。書込み操作が第4のMTJ123に対して実行され、電流シンク回路106がメモリデバイス100に存在するとき、書込み電流の経路は、ほぼビットライン108の長さ、すなわち第1の書込みドライバ103から第4のMTJ123まで、および第4のMTJ123からグランド131までとなり得る。したがって、書込みドライバ102から最も遠くに位置するMTJ(たとえば第4のMTJ123)に書き込むとき、電流シンク回路106がメモリデバイス100に存在しないときと比較して、電流シンク回路106は、約50パーセントだけ書込み電流の経路を低減することができる。書込み電流の経路を低減することによって、書込み操作の寄生抵抗(たとえば、メモリデバイス100において使用する材料のタイプに固有の抵抗)を低減することができ、それによって、ソースローディング効果が低減し、書込み操作を実行するために使用される書込み電流の量が低減する。
動作時、書込み操作が実行されると、書込みドライバ102の対の一方の書込みドライバが高くなり(たとえばVDD)、書込みドライバ102の対の別の書込みドライバは低くなる(たとえば、グランドとして働く)。たとえば、第1の書込み操作140が実行されると、第1の書込みドライバ103が高くなり得、第2の書込みドライバ105は低くなり得、それによって書込み電流がマルチプレクサ104を介して第1の書込みドライバ103からMTJ120〜123のうちの1つへと流れる。書込み電流は、どの経路が最も短いかに応じて、MTJ120〜123のうちの1つから第2の書込みドライバ105または電流シンク回路106に流れ得る。説明のために、第1のMTJ120に対する第1の書込み操作140を実行すると、書込み電流は、第1の書込みドライバ103から、マルチプレクサ104、ソースライン110、および第1のアクセストランジスタ126を介して第1のMTJ120に流れ得る。第1のMTJ120から第2の書込みドライバ105への経路が第1のMTJ120から電流シンク回路106への経路よりも短いので、書込み電流は、第1のMTJ120から、ビットライン108に流れ、マルチプレクサ104を介して第2の書込みドライバ105に流れ得る。第2の例として、第4のMTJ123に対する第1の書込み操作140を実行すると、書込み電流は、第1の書込みドライバ103から、マルチプレクサ104、ソースライン110、および第4のアクセストランジスタ129を介して第4のMTJ123に流れ得る。第4のMTJ123から第2の書込みドライバ105への経路が第4のMTJ123から電流シンク回路106への経路よりも長いので、書込み電流は、第4のMTJ123から、ビットライン108に流れ、電流シンク回路106に流れ得る。
第2の書込み操作141が実行されると、第2の書込みドライバ105が高くなり得、第1の書込みドライバ103は低くなり得、それによって書込み電流がマルチプレクサ104を介して第2の書込みドライバ105からMTJ120〜123のうちの1つへと流れる。電流シンク回路106は、ビットライン108への放電経路を提供し、ソースライン110への放電経路は提供しないので、書込み電流は、MTJ120〜123のうちの1つから第1の書込みドライバ103へと流れる。説明のために、第1のMTJ120に対する第2の書込み操作141を実行すると、書込み電流は、第2の書込みドライバ105から、マルチプレクサ104、ビットライン108を介して第1のMTJ120に流れ得る。書込み電流は、第1のMTJ120から、第1のアクセストランジスタ126を介してソースライン110に、マルチプレクサ104を介して第1の書込みドライバ103に流れ得る。第2の例として、第4のMTJ123に対する第2の書込み操作141を実行すると、書込み電流は、第2の書込みドライバ105から、マルチプレクサ104、ビットライン108を介して第4のMTJ123に流れ得る。書込み電流は、第4のMTJ123から、第4のアクセストランジスタ129およびソースライン110を介して第1の書込みドライバ103に流れ得る。
アクセストランジスタ126〜129のうちの1つに遭遇する前に、MTJ120〜123のうちの1つに遭遇する書込み操作は、MTJ120〜123のうちの1つに遭遇する前にアクセストランジスタ126〜129のうちの1つに遭遇する書込み操作よりも必要な書込み電流が少なくて済み得る。したがって、第2の書込み操作141がアクセストランジスタ126〜129のうちの1つより前にMTJ120〜123のうちの1つに遭遇し得るので、第1の書込み操作140は、第2の書込み操作141よりも多くの電流を必要とし得る。第1の書込み操作140が第2の書込み操作141よりも電流シンク回路106からより多くの恩恵を被り得るので、第1の書込み操作140の書込み電流の経路を低減するために、電流シンク回路106が設けられている。
したがって、電流シンク回路106は、第1の書込み操作140中、グランド131への経路を提供することができ、それによって、第1の書込み操作140中に書込み電流が移動する経路の長さを低減することができる。第1の書込み操作140中に書込み電流が移動する経路を低減することによって、第1の書込み操作140中に遭遇した寄生抵抗が低減され得る。第1の書込み操作140中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、第1の書込み操作140を実行するために必要な書込み電流の量が低減され得る。第1の書込み操作140を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス100の発熱がより少なくなり得る。
特定の一実施形態では、メモリデバイス100は、スピントルクトランスファ磁気抵抗ランダムアクセスメモリ(STT-MRAM)デバイスに組み込まれる。メモリデバイス100は、少なくとも1つの半導体ダイに内蔵され得る。メモリデバイス100は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータなどの家庭用電子デバイスに組み込まれ得る。
図2を参照すると、ローカル電流シンクを有するメモリデバイスの第2の例示的な実施形態のブロック図が開示されており、全体的に200と称される。メモリデバイス200は、マルチプレクサ204を介してビットライン208およびソースライン210に結合された書込みドライバ202を含む。メモリデバイス200は、たとえばビットライン208に結合され、第1のアクセストランジスタ226を介してソースライン210に結合された第1のMTJ220など、少なくとも1つの抵抗メモリを含む。たとえばMTJ221、222、および223などの追加のMTJは、ビットライン208に結合され、それぞれアクセストランジスタ227、228、および229を介してソースライン210に結合され得る。電流シンク回路206は、ビットライン208およびソースライン210に結合される。
書込みドライバ202は、第1の書込みドライバ203および第2の書込みドライバ205を含む。書込みドライバ202は、MTJ220〜223のうちの1つに第1のデータ値270を書き込むための第1の書込み操作240中、またはMTJ220〜223のうちの1つに第2のデータ値271を書き込むための第2の書込み操作241中に書込み電流を生成し得る。
マルチプレクサ204は、書込みドライバ202がビットライン208またはソースライン210に書込み電流を提供できるように、たとえば、ビットライン208とソースライン210との対など、ビットライン-ソースラインの対に書込みドライバ202を選択的に結合するように構成され得る。書込み電流は、電流シンク回路206までの経路および書込みドライバ202までの経路の長さに基づいて、ならびに書込み電流の方向に基づいて、書込みドライバ202から、MTJ220〜223のうちの1つまたは複数を介して電流シンク回路206または書込みドライバ202までの経路を移動し得る。
MTJ220〜223は、電流シンク回路206と書込みドライバ202との間でビットライン208およびソースライン210に結合され得る。アクセストランジスタ226〜229は、たとえば、ワードライン信号(図示せず)に応答して、MTJ220〜223のうちの1つまたは複数を選択的にソースライン210に結合するように構成され得る。
電流シンク回路206は、第1のトランジスタ230と第2のトランジスタ232とを含む。第1のトランジスタ230は、書込み操作が実行されると、書込み電流を書込みドライバ202からグランド231まで結合する単一の放電経路260を提供することができ、それによって、書込み電流が通る経路が低減し得る。第1のトランジスタ230のゲートは、ソースライン210に結合される。ビットライン208は、テストモード信号線250におけるテストモード信号252(たとえば電圧)に応答して、グランド231に選択的に結合される。第2のトランジスタ232は、直列に第1のトランジスタ230に結合され、第2のトランジスタ232のゲートを介してテストモード信号線250に結合される。第2のトランジスタ232は、テストモード信号252がテストモード信号線250を介して送られることに応答して、グランド231への単一の放電経路260を介してビットライン208の放電を選択的に阻止する。特定の一実施形態では、トランジスタ230および232の各々は、2マイクロメートル以下の幅を有する。
電流シンク回路206は、書込みドライバ202のためのグランド231への単一の放電経路260を提供するように構成され、それによって、書込み電流が書込みドライバ202から通る経路が低減する。たとえば、書込み操作が第4のMTJ223に対して実行され、テストモード信号252を送ることによって電流シンク回路206が非アクティブ化されるとき、書込み電流の経路は、ビットライン208の長さの約2倍、すなわち第1の書込みドライバ203から第4のMTJ223まで、および第4のMTJ223から第2の書込みドライバ205までとなり得る。書込み操作が第4のMTJ223に対して実行され、電流シンク回路206がメモリデバイス200においてアクティブであるとき、書込み電流の経路は、ほぼビットライン208の長さ、すなわち第1の書込みドライバ203からソースライン210を介して第4のMTJ223まで、および第4のMTJ223からグランド231までとなり得る。したがって、書込みドライバ202から最も遠くに位置するMTJ(たとえば第4のMTJ223)に書き込むとき、電流シンク回路206がメモリデバイス200において非アクティブ化されたときと比較して、電流シンク回路206は、約50パーセントだけ書込み電流の経路を低減することができる。書込み電流の経路を低減することによって、第1の書込み操作240の寄生抵抗(たとえば、メモリデバイス200において使用する材料のタイプに固有の抵抗)を低減することができ、それによって、ソースローディング効果が低減し、書込み操作を実行するために使用される書込み電流の量が低減する。
動作時、書込み操作が実行されると、書込みドライバ202の対の一方の書込みドライバが高くなり(たとえばVDD)、書込みドライバ202の対の別の書込みドライバは低くなる(たとえば、グランドとして働く)。たとえば、第1の書込み操作240が実行されると、第1の書込みドライバ203が高くなり得、第2の書込みドライバ205は低くなり得、それによって書込み電流がマルチプレクサ204を介して第1の書込みドライバ203からMTJ220〜223のうちの1つへと流れる。書込み電流は、どの経路が最も短いかに応じて、MTJ220〜223のうちの1つからビットライン208に沿って、第2の書込みドライバ205または電流シンク回路206のいずれかに流れ得る。説明のために、第1のMTJ220に対する第1の書込み操作240を実行すると、書込み電流は、第1の書込みドライバ203から、マルチプレクサ204、ソースライン210、および第1のアクセストランジスタ226を介して第1のMTJ220に流れ得る。第1のMTJ220から第2の書込みドライバ205への経路が第1のMTJ220から電流シンク回路206への経路よりも短いので、書込み電流は、第1のMTJ220から、ビットライン208に流れ、マルチプレクサ204を介して第2の書込みドライバ205に流れ得る。第2の例として、第4のMTJ223に対する第1の書込み操作240を実行すると、書込み電流は、第1の書込みドライバ203から、マルチプレクサ204、ソースライン210、および第4のアクセストランジスタ229を介して第4のMTJ223に流れ得る。第4のMTJ223から第2の書込みドライバ205への経路が第4のMTJ223から電流シンク回路206への経路よりも長いので、書込み電流は、第4のMTJ223から、ビットライン208に沿って、電流シンク回路206に流れ得る。
第2の書込み操作241が実行されると、第2の書込みドライバ205が高くなり得、第1の書込みドライバ203は低くなり得、それによって書込み電流がマルチプレクサ204を介して第2の書込みドライバ205からMTJ220〜223のうちの1つへと流れる。書込み電流は、MTJ220〜223のうちの1つから第1の書込みドライバ203に流れ得る。説明のために、第1のMTJ220に対する第2の書込み操作241を実行すると、書込み電流は、第2の書込みドライバ205から、マルチプレクサ204、ビットライン208を介して第1のMTJ220に流れる。書込み電流は、第1のMTJ220から、第1のアクセストランジスタ226を介してソースライン210に、マルチプレクサ204を介して第1の書込みドライバ203に流れる。第2の例として、第4のMTJ223に対する第2の書込み操作241を実行すると、書込み電流は、第2の書込みドライバ205から、マルチプレクサ204およびビットライン208を介して第4のMTJ223に流れ得る。電流シンク回路の単一の放電経路260は、ソースライン210には提供されず、ビットライン208のみに提供されるので、書込み電流は、第4のMTJ223から、第4のアクセストランジスタ229およびソースライン210を介して、第1の書込みドライバ203に流れ得る。
アクセストランジスタ226〜229のうちの1つに遭遇する前に、MTJ220〜223のうちの1つに遭遇する書込み操作は、MTJ220〜223のうちの1つに遭遇する前にアクセストランジスタ226〜229のうちの1つに遭遇する書込み操作よりも必要な書込み電流が少なくて済み得る。したがって、第2の書込み操作241がアクセストランジスタ226〜229のうちの1つより前にMTJ220〜223のうちの1つに遭遇し得るので、第1の書込み操作240は、第2の書込み操作241よりも多くの電流を必要とし得る。第1の書込み操作240の書込み電流の経路を低減するために、電流シンク回路206が設けられているので、第1の書込み操作240は、第2の書込み操作241よりも電流シンク回路206からより多くの恩恵を被り得る。
したがって、電流シンク回路206は、第1の書込み操作240中、グランド231への経路を提供することができ、それによって、第1の書込み操作240中に書込み電流が移動する経路の長さを低減することができる。第1の書込み操作240中に書込み電流が移動する経路を低減することによって、第1の書込み操作240中に遭遇した寄生抵抗が低減され得る。第1の書込み操作240中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、第1の書込み操作240を実行するために必要な書込み電流の量が低減され得る。第1の書込み操作240を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス200の発熱がより少なくなり得る。
特定の一実施形態では、メモリデバイス200は、抵抗ランダムアクセスメモリ(R-RAM)デバイスに組み込まれる。メモリデバイス200は、少なくとも1つの半導体ダイに内蔵され得る。特定の一実施形態では、メモリデバイス200は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータなどの家庭用電子デバイスに組み込まれる。
図3を参照すると、ローカル電流シンクを有するメモリデバイスの第3の例示的な実施形態のブロック図が開示されており、全体的に300と称される。システム300は、マルチプレクサ308を介してビットライン302および303、ならびにソースライン304および305に結合された書込みドライバ332を含む。
第1のMTJ350は、ビットライン302、ソースライン304、およびワードライン310に結合される。第2のMTJ351は、ビットライン302、ソースライン304、およびワードライン311に結合される。第3のMTJ352は、ビットライン302、ソースライン304、およびワードライン312に結合される。第4のMTJ353は、ビットライン303、ソースライン305、およびワードライン310に結合される。第5のMTJ354は、ビットライン303、ソースライン305、およびワードライン311に結合される。第6のMTJ355は、ビットライン303、ソースライン305、およびワードライン312に結合される。MTJ350〜355の各々は、アクセストランジスタ(図示せず)も含むビットセルの一部であり得る。第1の電流シンク回路340は、ビットライン302、ソースライン304、および第1のローカルグランド320に結合される。第2の電流シンク回路341は、ビットライン303、ソースライン305、および第2のローカルグランド321に結合される。
書込みドライバ332がMTJ350〜355のうちの1つまたは複数に書き込むとき、マルチプレクサ308は、たとえばビットライン302とソースライン304との対、またはビットライン303とソースライン305との対など、ビットライン-ソースラインの対に書込みドライバ332を選択的に結合することができる。
第1の電流シンク回路340は、書込み電流がビットライン302を介して、およびソースライン304を介して移動するために、第1のグランド320への放電経路を選択的に提供することができる。第2の電流シンク回路341は、書込み電流がビットライン303を介して、およびソースライン305を介して移動するために、第2のグランド321への放電経路を選択的に提供することができる。各電流シンク回路340〜341は、たとえば図1の電流シンク回路106など、単一のトランジスタ電流シンク回路として、またはたとえば図2の電流シンク回路206など、選択可能な電流シンク回路として実装され得る。書込み操作が書込みドライバ332によって実行されるとき、書込みドライバ332のうちの1つからグランド320〜321のうちの1つへの放電経路は、書込みドライバ332のうちの1つから書込みドライバ332のうちの他方への放電経路よりも短くなり得る。
書込みドライバ332は、第1の書込みドライバ333および第2の書込みドライバ335など、1つまたは複数の書込みドライバを含み得る。書込みドライバ332は、書込み電流をビットライン-ソースラインの対に供給することができる。書込み操作が実行されると、書込み電流を供給するために、書込みドライバ332のうちの1つが高くなり(たとえば、VDDを生成する)、他方の書込みドライバは低くなる(たとえば、グランドを提供する)。電流は、高くなる書込みドライバから低くなる書込みドライバまたは電流シンク320〜321のうちの一方に流れ得る。たとえば、第1のMTJ350に書き込むとき、第1の書込みドライバ333は高くなり得、第2の書込みドライバ335は低くなり得る。電流は、第1の書込みドライバ333から、マルチプレクサ308およびソースライン304を介して第1のMTJ350に、ならびに第1のMTJ350からビットライン302およびマルチプレクサ308を介して第2の書込みドライバ335に流れ得る。この例では、第1の書込みドライバ333から第2の書込みドライバ335への書込み電流の経路が第1の書込みドライバ333から第1の電流シンク回路340への書込み電流の経路よりも短いので、書込み電流は第1の書込みドライバ333から第2の書込みドライバ335へと流れる。別の例では、第3のMTJ352に書き込むとき、第1の書込みドライバ333は高くなり得、第2の書込みドライバ335は低くなり得る。電流は、第1の書込みドライバ333から、マルチプレクサ308およびソースライン304を介して第3のMTJ352に、ならびに第3のMTJ352からビットライン302を介して第1の電流シンク回路340に流れ得る。この例では、第1の書込みドライバ333から第2の書込みドライバ335への書込み電流の経路が第1の書込みドライバ333から第1の電流シンク回路340への書込み電流の経路よりも長いので、書込み電流は第1の書込みドライバ333から第1の電流シンク回路340へと流れる。
動作時、電流シンク回路340〜341がメモリデバイス300においてアクティブ化されると、書込み操作を実行することによって、書込み電流は、書込みドライバ332から、MTJ350〜355のうちの1つを介して、電流シンク回路320〜321のうちの一方に流れ得るか、書込みドライバ332に戻り得る。たとえば、第4のMTJ353に書き込むとき、ビットライン303およびソースライン305は、マルチプレクサ308を介して選択され得る。第2の書込みドライバ335は高くなり得、第1の書込みドライバ333は低くなり得、それによって書込み電流は、マルチプレクサ308およびソースライン305を介して第4のMTJ353に、ならびに第4のMTJ353からビットライン303およびマルチプレクサ308を介して第1の書込みドライバ333に流れる。この例では、第2の書込みドライバ335から第1の書込みドライバ333への経路が第2の書込みドライバ335から第2の電流シンク回路341への経路よりも短いので、書込み電流は第2の書込みドライバ335から第1の書込みドライバ333に戻る。別の例では、第6のMTJ355に書き込むとき、ビットライン303およびソースライン305は、マルチプレクサ308を介して選択され得る。第2の書込みドライバ335は高くなり得、第1の書込みドライバ333は低くなり得、それによって書込み電流は、マルチプレクサ308およびソースライン305を介して第6のMTJ355に、ならびに第6のMTJ355からビットライン303を介して第2のローカルグランド321に流れる。この例では、第2の書込みドライバ335から第2のローカルグランド321への経路が第2の書込みドライバ335から第1の書込みドライバ333への経路よりも短いので、書込み電流は第2の書込みドライバ335から第2のローカルグランド321に戻る。
したがって、書込み操作中、電流シンク回路340〜341は、グランド320〜321への放電経路を提供することができ、これによって書込み電流が通るグランドへの経路は、電流シンク回路340〜341がメモリデバイス300において非アクティブ化されているときと比較してより短くなる。書込み操作中に書込み電流が移動する経路を低減することによって、書込み操作中に遭遇する寄生抵抗は、最大約50パーセント低減され得る。たとえば、書込みドライバから最も遠いMTJに書き込むとき(たとえば電流シンク340〜341のない最悪のケース)、書込み電流が通る電流シンク回路340〜341のうちの1つまでの経路の長さは、書込み電流が通る書込みドライバまでの経路の長さの約半分であり得る。書込み操作中に遭遇した寄生抵抗を低減することによって、ソースローディング効果が低減され得、それによって、書込み操作を実行するために必要な書込み電流の量が低減され得る。書込み操作を実行するために必要な書込み電流の量を低減することによって、消費電力がより少なくなり、メモリデバイス300の発熱がより少なくなり得る。
図4は、単一の放電経路を提供する方法のフロー図である。方法は、たとえば図1のメモリデバイス100、図2のメモリデバイス200、および図3のメモリデバイス300などのメモリデバイスによって実行され得る。
方法は、402で、ビットラインおよびソースラインに結合されたMTJで第1の書込み操作を開始することによって始まる。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。たとえば、図2では、第2の書込み操作241は、MTJ220〜223のうちの1つで第2のデータ値271を記憶するために、第1の電圧を供給することができる。第1の書込み操作240は、書込みドライバ202のうちの1つを介したグランドへの第1の放電経路を有し得る。404に移動して、第2の書込み操作は、MTJで開始され得る。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。たとえば、図2では、第1の書込み操作240は、MTJ220〜223のうちの1つで第1のデータ値270を記憶するために、第1の電圧を供給することができる。第1の書込み操作240は、電流シンク回路206を介したグランドへの第1の放電経路を有し得る。
408に進むと、電流シンク回路ドライバを介したグランドへの第2の放電経路は、書込みドライバを介したグランドへの第1の放電経路よりも短い。410に進むと、テストモードの間、ローカルグランドへのビットラインの放電を選択的に阻止するために、テストモード信号が第2のトランジスタのゲートに供給され得る。たとえば、図2では、テストモード信号252は、ローカルグランド231への単一の放電経路260を選択的に非アクティブ化し得る。412で方法が終わる。
したがって、電流シンク回路は、第1の書込み操作中でなく第2の書込み操作中に、ローカルグランドまでの放電経路を提供することができる。単一の放電経路は、第2の書込み操作中に書込み電流が移動する経路の長さを低減することができる。第2の書込み操作中に書込み電流が移動する経路の長さを低減することによって、電流シンク回路が非アクティブ化される、またはメモリデバイスに存在しないときと比較して、第2の書込み操作中に遭遇する寄生抵抗は低減され得る。
図5は、単一の放電経路を含むMTJおよび電流シンク回路を有するメモリデバイスを含む電子デバイスを製造するための製造プロセスの、ある特定の例示的な実施形態のデータ流れ図である。
前述の開示されたデバイスおよび機能は、コンピュータ可読媒体に保存されるコンピュータファイル(たとえば、RTL、GDSII、GERBERなど)になるように、設計かつ構成され得る。そのようなファイルの一部またはすべてが、そのようなファイルに基づいてデバイスを製造する製造担当者に与えられ得る。得られた製品は、次いで半導体ダイに切り込まれ、半導体チップにパッケージされる半導体ウエハを含む。そして、このチップが、上で説明されたデバイスで利用される。図5は、電子デバイス製造プロセス500の、ある特定の例示的な実施形態を示す。
物理デバイス情報502は、製造プロセス500において、たとえば研究用コンピュータ506などで受信される。物理デバイス情報502は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せなど、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。たとえば、物理デバイス情報502は、研究用コンピュータ506に結合されるユーザインターフェース504を介して入力される、物理的なパラメータ、材料の特徴、および構造情報を含み得る。研究用コンピュータ506は、メモリ510のようなコンピュータ可読媒体に結合される、1つまたは複数のプロセシングコアのようなプロセッサ508を含む。メモリ510は、プロセッサ508に、ファイルフォーマットと適合するように物理デバイス情報502を変換させ、ライブラリファイル512を生成させるように実行可能な、コンピュータ可読命令を保存することができる。
特定の一実施形態では、ライブラリファイル512は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル512は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、半導体デバイスのライブラリを含んでもよく、このライブラリは、電子設計自動化(EDA)ツール520とともに用いるために提供される。
ライブラリファイル512は、メモリ518に結合される1つまたは複数のプロセシングコアのようなプロセッサ516を含む、設計用コンピュータ514において、EDAツール520とともに用いられ得る。EDAツール520は、メモリ518においてプロセッサ実行可能命令として記憶され、設計用コンピュータ514のユーザが、ライブラリファイル512から、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを使用して回路を設計できるようにし得る。たとえば、設計用コンピュータ514のユーザは、設計用コンピュータ514と結合されるユーザインターフェース524を介して、回路設計情報522を入力することができる。回路設計情報522は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せなど、半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を含み得る。例示すると、回路設計の特性は、回路設計における特定の回路の識別および他の要素との関係、位置情報、形状サイズ情報、相互接続情報、または、半導体デバイスの物理的な特性を表す他の情報を含み得る。
設計用コンピュータ514は、ファイルフォーマットと適合するように、回路設計情報522を含む設計情報を変換するように構成され得る。例示すると、ファイル形式は、平面的な幾何形状、文字列の標識、および、Graphic Data System(GDSII)ファイルフォーマットのような階層的なフォーマットでの回路レイアウトについての他の情報を表す、データベースのバイナリファイルのフォーマットを含み得る。設計用コンピュータ514は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを表す情報を、他の回路または情報に加えて含む、GDSIIファイル526のような変換された設計情報を含むデータファイルを生成するように構成され得る。例示のために、データファイルは、図1のメモリデバイス100、図2のメモリデバイス200、または図3のメモリデバイス300のうちの少なくとも1つを含み、その中に追加の電子回路およびコンポーネントも含む、システムオンチップ(SOC)に対応する情報を含み得る。
GDSIIファイル526は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを、GDSIIファイル526の中の変換された情報に従って製造するために、製造プロセス528において受け取られ得る。たとえば、デバイス製造プロセスは、代表的なマスク532として図示される、たとえばフォトリトグラフィ処理に使用されるマスクなど1つまたは複数のマスクを作るためにGDSIIファイル526をマスク製造業者530に提供するステップを含むことができる。マスク532は、製造プロセス中に、テストされ、代表的なダイ536などのダイに分けられ得る1つまたは複数のウエハ534を生成するために使用され得る。ダイ536は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む回路を含む。
ダイ536を、パッケージングプロセス538に提供することができ、パッケージングプロセス538において、ダイ536は代表的なパッケージ540に組み込まれる。たとえば、パッケージ540は、システムインパッケージ(SiP)構成のような、単一のダイ536または複数のダイを含み得る。パッケージ540は、電子機器技術評議会(JEDEC)規格のような、1つまたは複数の規格または仕様を遵守するように構成され得る。
パッケージ540に関する情報は、たとえばコンピュータ546に保存されるコンポーネントライブラリを介して、様々な製品設計者に配布され得る。コンピュータ546は、メモリ550に結合される、1つまたは複数のプロセシングコアのようなプロセッサ548を含み得る。ユーザインターフェース544を介してコンピュータ546のユーザから受け取られたPCB設計情報542を処理するために、プリント回路基板(PCB)ツールが、メモリ550にプロセッサ実行可能命令として保存され得る。PCB設計情報542は、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、パッケージ540に対応するパッケージングされた半導体デバイスの、回路基板上での物理的な位置情報を含み得る。
コンピュータ546は、PCB設計情報542を変換して、パッケージングされた半導体デバイスの回路基板上での物理的な位置情報とともに、配線およびビアのような電気的な接続のレイアウトを含むデータを含むGERBERファイル552のようなデータファイルを生成するように構成されてもよく、パッケージングされた半導体デバイスは、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せを含む、パッケージ540に対応する。他の実施形態では、変換されたPCB設計情報により生成されたデータファイルは、GERBERフォーマット以外のフォーマットを有してもよい。
GERBERファイル552は、基板組立プロセス554において受け取られ、GERBERファイル552内に記憶される設計情報に従って製造される、代表的なPCB556のようなPCBを作成するために、用いられ得る。たとえば、GERBERファイル552は、PCB生産プロセスの様々なステップを実行するための1つまたは複数の機械にアップロードすることができる。PCB556は、代表的なプリント回路アセンブリ(PCA)558を形成するためにパッケージ540を含む電子部品が搭載され得る。
PCA558は、製品製造プロセス560において受け取られ、第1の代表的な電子デバイス562および第2の代表的な電子デバイス564のような、1つまたは複数の電子デバイスとなるように統合され得る。例示的、非限定的な例として、第1の代表的な電子デバイス562、第2の代表的な電子デバイス564、またはその両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータのグループから選択され得る。別の例示的かつ非限定的な例として、電子デバイス562および564の1つまたは複数は、携帯電話、携帯用パーソナル通信システム(PCS)ユニット、携帯情報端末のような持ち運び可能なデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、計測装置のような固定位置データユニット、または、データもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、またはそれらの任意の組合せのような、遠隔ユニットであってよい。図1〜3の1つまたは複数は、本開示の教示に従った遠隔ユニットを示し得るが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。
したがって、図1のメモリデバイス100、図2のメモリデバイス200、図3のメモリデバイス300、またはそれらの任意の組合せは、例示的なプロセス500で説明されるように、製造され、処理され、電子デバイスに組み込まれ得る。図1〜図3に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル512、GDSIIファイル526、GERBERファイル552内などに、様々なプロセスの段階で含まれてもよく、また、研究用コンピュータ506のメモリ510、設計用コンピュータ514のメモリ518、コンピュータ546のメモリ550、基板組立プロセス554のような様々な段階で用いられる1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリに保存されてもよく、また、マスク532、ダイ536、パッケージ540、PCA558、プロトタイプ回路もしくはデバイスのような他の製品(図示せず)、またはそれらの任意の組合せなどの1つまたは複数の他の物理的な実施形態に組み込まれてもよい。物理的なデバイス設計から最終製品までの生産の様々な代表的な段階が示されるが、他の実施形態では、より少数の段階が用いられてもよく、または追加の段階が含まれてもよい。同様に、プロセス500は、単一のエンティティによって、または、プロセス500の様々な段階を実行する1つもしくは複数のエンティティによって実行されてもよい。
図6を参照すると、MTJおよび単一のトランジスタ電流シンク回路を含むメモリデバイス632を含む電子デバイスの特定の例示的な実施形態のブロック図が示され、全体的に600と称される。デバイス600は、メモリデバイス632に結合されたデジタル信号プロセッサ(DSP)610などのプロセッサを含む。例示的な例では、メモリデバイス632は、図1のメモリデバイス100、図2のメモリデバイス200、および図3のメモリデバイス300、またはそれらの任意の組合せを含み、図4の方法に従って動作する。メモリ650は、デジタルシグナルプロセッサ(DSP)610にアクセス可能なソフトウェア652を含む。特定の一実施形態では、メモリ650は、DSP610によって実行可能なコンピュータ実行可能命令(たとえば、ソフトウェア652)を記憶するコンピュータ可読有形媒体である。ソフトウェア652は、メモリデバイス632でビットラインおよびソースラインに結合された磁気トンネル接合(MTJ)において第1の書込み操作を開始するようにDSP610によって実行可能であり得る。第1の書込み操作は、MTJで第1のデータ値を記憶するために第1の電圧をビットラインに印加し、書込みドライバを介したグランドへの第1の放電経路を有する。ソフトウェア652は、MTJで第2の書込み操作を開始するように、DSP610によって実行可能であり得る。第2の書込み操作は、MTJで第2のデータ値を記憶するために第2の電圧をソースラインに印加し、電流シンク回路を介したグランドへの第2の放電経路を有する。第1の放電経路は、第2の放電経路よりも短い。
図6は、デジタル信号プロセッサ610およびディスプレイ628に結合されたディスプレイコントローラ626も示す。コーダ/デコーダ(コーデック)634は、デジタル信号プロセッサ610に結合することもできる。スピーカー636およびマイクロフォン638がコーデック634に結合され得る。
図6は、ワイヤレスコントローラ640をデジタル信号プロセッサ610およびワイヤレスアンテナ642に結合することができることも示す。特定の一実施形態では、DSP610、ディスプレイコントローラ626、メモリ632、コーデック634、およびワイヤレスコントローラ640は、システムインパッケージデバイスまたはシステムオンチップデバイス622に含まれる。特定の一実施形態では、入力デバイス630および電源644が、システムオンチップデバイス622に結合される。その上、特定の一実施形態では、図6に示すように、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644は、システムオンチップデバイス622の外部にある。ただし、ディスプレイ628、入力デバイス630、スピーカー636、マイクロフォン638、ワイヤレスアンテナ642、および電源644の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス622の構成要素に結合され得る。
本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、処理デバイスによって実行可能なコンピュータソフトウェア命令、または両方の組合せとして実装され得ることを、当業者はさらに諒解されよう。様々な例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、全般にそれらの機能に関して、上で説明されてきた。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の用途および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の用途ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に存在し得る。ASICは、コンピューティングデバイスまたはユーザ端末に存在し得る。代替的には、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別のコンポーネントとして存在し得る。
開示された実施形態の上記の説明は、当業者が、開示された実施形態を実現または利用できるようにするために、提供される。これらの実施形態への様々な修正が、当業者には容易に明らかであり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されることは意図されず、以下の特許請求の範囲で定義されるような原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。
100 メモリデバイス
102 書込みドライバ
103 第1の書込みドライバ
104 マルチプレクサ
105 第2の書込みドライバ
106 電流シンク回路
108 ビットライン
110 ソースライン
120 第1のMTJ
121 第2のMTJ
122 第3のMTJ
123 第4のMTJ
126 第1のアクセストランジスタ
127 第2のアクセストランジスタ
128 第3のアクセストランジスタ
129 第4のアクセストランジスタ
130 トランジスタ
131 グランド
140 第1の書込み操作
141 第2の書込み操作
162 フリー層
164 トンネル障壁層
166 ピンド層
200 メモリデバイス
202 書込みドライバ
203 第1の書込みドライバ
204 マルチプレクサ
205 第2の書込みドライバ
206 電流シンク回路
208 ビットライン
210 ソースライン
220 第1のMTJ
221 第2のMTJ
222 第3のMTJ
223 第4のMTJ
226 第1のアクセストランジスタ
227 第2のアクセストランジスタ
228 第3のアクセストランジスタ
229 第4のアクセストランジスタ
230 第1のトランジスタ
231 グランド
232 第2のトランジスタ
240 第1の書込み操作
241 第2の書込み操作
250 テストモード信号線
252 テストモード信号
260 放電経路
270 第1のデータ値
271 第2のデータ値
300 メモリデバイス
302 ビットライン
303 ビットライン
304 ソースライン
305 ソースライン
308 マルチプレクサ
310 ワードライン
311 ワードライン
312 ワードライン
320 第1のローカルグランド
321 第2のローカルグランド
332 書込みドライバ
333 第1の書込みドライバ
335 第2の書込みドライバ
340 第1の電流シンク回路
341 第2の電流シンク回路
350 第1のMTJ
351 第2のMTJ
352 第3のMTJ
353 第4のMTJ
354 第5のMTJ
355 第6のMTJ
500 電子デバイス製造プロセス
502 物理デバイス情報
504 ユーザインターフェース
506 研究用コンピュータ
508 プロセッサ
510 メモリ
512 ライブラリファイル
514 設計用コンピュータ
516 プロセッサ
518 メモリ
520 電子設計自動化(EDA)ツール
522 回路設計情報
524 ユーザインターフェース
526 GDSIIファイル
528 製造プロセス
530 マスク製造業者
532 マスク
534 ウエハ
536 ダイ
538 パッケージングプロセス
540 パッケージ
542 PCB設計情報
544 ユーザインターフェース
546 コンピュータ
548 プロセッサ
550 メモリ
552 GERBERファイル
554 基板組立プロセス
556 PCB
558 プリント回路アセンブリ(PCA)
560 製品製造プロセス
562 第1の代表的な電子デバイス
564 第2の代表的な電子デバイス
600 デバイス
610 デジタル信号プロセッサ(DSP)
622 システムオンチップデバイス
626 ディスプレイコントローラ
628 ディスプレイ
630 入力デバイス
632 メモリデバイス
634 コーダ/デコーダ(コーデック)
636 スピーカー
638 マイクロフォン
640 ワイヤレスコントローラ
642 ワイヤレスアンテナ
644 電源
650 メモリ
652 ソフトウェア

Claims (26)

  1. 第１の書込みドライバと、
    第２の書込みドライバと、
    ビットラインに結合され、ソースラインに結合された少なくとも１つの磁気トンネル接合（ＭＴＪ）と、
    単一のトランジスタを含む電流シンク回路であって、前記単一のトランジスタは、前記ビットラインおよび前記ソースラインに結合された、前記電流シンク回路と、
    前記第１の書込みドライバから前記ＭＴＪを介して前記第２の書込みドライバへの第１の経路であって、第１の長さを有する、前記第１の経路と、
    前記第１の書込みドライバから前記ＭＴＪを介して前記電流シンク回路への第２の経路であって、第２の長さを有する、前記第２の経路と
    を含み、
    第１の書込み操作が実行されて前記第１の長さが前記第２の長さより短い時、書込み電流は、前記第１の書込みドライバから前記ＭＴＪおよび前記第２の書込みドライバに流れ、前記第１の書込み操作が実行されて前記第２の長さが前記第１の長さより短い時、前記書込み電流は、前記第１の書込みドライバから前記ＭＴＪおよび前記電流シンク回路に流れ、第２の書込み操作が実行される時、前記書込み電流は、前記第２の書込みドライバから前記ＭＴＪおよび前記第１の書込みドライバに流れることを特徴とする電子デバイス。
  2. 前記ＭＴＪは、フリー層、トンネル障壁層、およびピンド層を含むことを特徴とする請求項１に記載の電子デバイス。
  3. 前記ＭＴＪは、アクセストランジスタを介して前記ソースラインに結合されることを特徴とする請求項２に記載の電子デバイス。
  4. 前記ＭＴＪは、前記電流シンク回路と前記１つまたは複数の書込みドライバとの間の前記ビットラインに結合されることを特徴とする請求項１に記載の電子デバイス。
  5. 前記単一のトランジスタのゲートは、前記ソースラインに結合され、前記単一のトランジスタのソース端は、前記ビットラインに結合されることを特徴とする請求項１に記載の電子デバイス。
  6. 前記１つまたは複数の書込みドライバに前記ビットラインおよび前記ソースラインを結合するマルチプレクサをさらに含むことを特徴とする請求項１に記載の電子デバイス。
  7. 前記ビットラインに結合された少なくとも１つの追加のＭＴＪをさらに含むことを特徴とする請求項１に記載の電子デバイス。
  8. 前記電子デバイスは、スピントルクトランスファ磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）デバイスに組込まれることを特徴とする請求項１に記載の電子デバイス。
  9. 少なくとも１つの半導体ダイに内蔵されることを特徴とする請求項１に記載の電子デバイス。
  10. 前記電子デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項１に記載の電子デバイス。
  11. ビットラインおよびソースラインに結合された少なくとも１つの抵抗メモリと、
    単一の放電経路を含む電流シンク回路であって、前記単一の放電経路は、前記ビットラインをローカルグランドに結合するように構成された、前記電流シンク回路と、
    第１の書込みドライバから前記少なくとも１つの抵抗メモリを介して第２の書込みドライバへの第１の経路であって、第１の長さを有する、前記第１の経路と、
    前記第１の書込みドライバから前記少なくとも１つの抵抗メモリを介して前記電流シンク回路への第２の経路であって、第２の長さを有する、前記第２の経路と
    を含み、
    第１の書込み操作が実行されて前記第１の長さが前記第２の長さより短い時、書込み電流は、前記第１の書込みドライバから前記少なくとも１つの抵抗メモリおよび第２の書込みドライバに流れ、前記第１の書込み操作が実行されて前記第２の長さが前記第１の長さより短い時、前記書込み電流は、前記第１の書込みドライバから前記少なくとも１つの抵抗メモリおよび前記電流シンク回路に流れ、第２の書込み操作が実行される時、前記書込み電流は、前記第２の書込みドライバから前記少なくとも１つの抵抗メモリおよび前記第１の書込みドライバに流れることを特徴とする電子デバイス。
  12. 前記単一の放電経路は、前記ソースラインに結合されたゲートを含む第１のトランジスタを含み、前記ビットラインは、前記ソースラインの電圧に応じて前記ローカルグランドに選択的に結合されることを特徴とする請求項１１に記載の電子デバイス。
  13. 前記単一の放電経路は、前記第１のトランジスタに選択的に結合された第２のトランジスタをさらに含み、前記第２のトランジスタは、前記単一の放電経路を介して前記ビットラインの放電を選択的に阻止するためにテストモード信号に応じることを特徴とする請求項１２に記載の電子デバイス。
  14. 前記電子デバイスは、抵抗ランダムアクセスメモリ（Ｒ−ＲＡＭ）デバイスに組込まれることを特徴とする請求項１１に記載の電子デバイス。
  15. アクティブ化されている前記電流シンク回路を含む前記第１の書込み操作の間に前記ビットラインの第１の寄生抵抗は、アクティブ化されていない前記電流シンク回路を含む前記第２の書込み操作の間に前記ビットラインの第２の寄生抵抗より低いことを特徴とする請求項１１に記載の電子デバイス。
  16. 前記第１の寄生抵抗は、第１のソースローディング効果に寄与し、前記第２の寄生抵抗は、前記第１のソースローディング効果より大きな第２のソースローディング効果に寄与することを特徴とする請求項１５に記載の電子デバイス。
  17. 前記電流シンク回路は、１ナノファラドより低いかまたは等しいキャパシタンスを有することを特徴とする請求項１１に記載の電子デバイス。
  18. 前記電流シンク回路に結合されたテストモード信号ラインをさらに含むことを特徴とする請求項１１に記載の電子デバイス。
  19. 前記テストモード信号ラインを介して送信されたテストモード信号は、前記単一の放電経路の放電動作を制御することを特徴とする請求項１８に記載の電子デバイス。
  20. 前記単一の放電経路は、２マイクロメートルより短いかまたは等しい幅を有するトランジスタを含むことを特徴とする請求項１１に記載の電子デバイス。
  21. 少なくとも１つの半導体ダイに内蔵されることを特徴とする請求項１１に記載の電子デバイス。
  22. 前記電子デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項１１に記載の電子デバイス。
  23. ソースラインまたはビットラインに書込み電圧を印加するための第１の手段と、
    ソースラインまたはビットラインに書込み電圧を印加するための第２の手段と、
    データ値を格納するための手段であって、前記データ値を格納するための手段は、前記ソースラインおよびビットラインに結合された、前記格納するための手段と、
    第１の書込み操作の間に前記ビットラインに放電経路を提供するための手段と、
    前記書込み電圧を印加するための第１の手段から前記データ値を格納するための手段を介して前記書込み電圧を印加するための第２の手段への第１の経路であって、第１の長さを有する、前記第１の経路と、
    前記書込み電圧を印加するための第１の手段から前記データ値を格納するための手段を介して前記放電経路を提供するための手段への第２の経路であって、第２の長さを有する、前記第２の経路と
    を含み、
    第１の書込み操作が実行されて前記第１の長さが前記第２の長さより短い時、書込み電流は、前記書込み電圧を印加するための第１の手段から前記データ値を格納するための手段および前記書込み電圧を印加するための第２の手段に流れ、前記第１の書込み操作が実行されて前記第２の長さが前記第１の長さより短い時、前記書込み電流は、前記書込み電圧を印加するための第１の手段から前記データ値を格納するための手段および前記放電経路を提供するための手段に流れ、第２の書込み操作が実行される時、前記書込み電流は、前記書込み電圧を印加するための第２の手段から前記データ値を格納するための手段および前記書込み電圧を印加するための第１の手段に流れることを特徴とする装置。
  24. 前記格納するための手段は、少なくとも１つの磁気トンネル接合（ＭＴＪ）を含むことを特徴とする請求項２３に記載の装置。
  25. 少なくとも１つの半導体ダイに内蔵されることを特徴とする請求項２３に記載の装置。
  26. 前記装置が組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されるデバイスをさらに含むことを特徴とする請求項２３に記載の装置。
JP2014097448A 2010-05-12 2014-05-09 ローカル電流シンクを有するメモリデバイス Expired - Fee Related JP5728604B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/778,337 US9042163B2 (en) 2010-05-12 2010-05-12 Memory device having a local current sink
US12/778,337 2010-05-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013510243A Division JP5551307B2 (ja) 2010-05-12 2011-05-10 ローカル電流シンクを有するメモリデバイス

Publications (2)

Publication Number Publication Date
JP2014146414A true JP2014146414A (ja) 2014-08-14
JP5728604B2 JP5728604B2 (ja) 2015-06-03

Family

ID=44279071

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013510243A Expired - Fee Related JP5551307B2 (ja) 2010-05-12 2011-05-10 ローカル電流シンクを有するメモリデバイス
JP2014097448A Expired - Fee Related JP5728604B2 (ja) 2010-05-12 2014-05-09 ローカル電流シンクを有するメモリデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013510243A Expired - Fee Related JP5551307B2 (ja) 2010-05-12 2011-05-10 ローカル電流シンクを有するメモリデバイス

Country Status (6)

Country Link
US (1) US9042163B2 (ja)
EP (1) EP2569773B1 (ja)
JP (2) JP5551307B2 (ja)
KR (1) KR101424663B1 (ja)
CN (2) CN105719700A (ja)
WO (1) WO2011143221A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196341B2 (en) * 2010-05-12 2015-11-24 Qualcomm Incorporated Memory device having a local current sink
US9190147B2 (en) * 2013-02-06 2015-11-17 Kabushiki Kaisha Toshiba Resistance changing memory with a first driver closer than a second driver
US9711215B2 (en) 2013-09-27 2017-07-18 Intel Corporation Apparatus and method to optimize STT-MRAM size and write error rate
WO2015065462A1 (en) * 2013-10-31 2015-05-07 Intel Corporation Apparatus for improving read and write operations of a nonvolatile memory
US9583171B2 (en) * 2015-03-11 2017-02-28 Qualcomm Incorporated Write driver circuits for resistive random access memory (RAM) arrays
KR20170132510A (ko) * 2016-05-24 2017-12-04 에스케이하이닉스 주식회사 저항변화 메모리 장치 및 동작 방법
KR102435906B1 (ko) * 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134027A (ja) * 2005-10-13 2007-05-31 Renesas Technology Corp 不揮発性記憶装置
JP2007287193A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 磁気記憶装置
JP2010027178A (ja) * 2008-07-23 2010-02-04 Sony Corp 記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813181B1 (en) 2003-05-27 2004-11-02 Infineon Technologies Ag Circuit configuration for a current switch of a bit/word line of a MRAM device
US7483332B2 (en) 2005-08-11 2009-01-27 Texas Instruments Incorporated SRAM cell using separate read and write circuitry
US7272034B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP4883982B2 (ja) 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP5045671B2 (ja) * 2006-06-08 2012-10-10 日本電気株式会社 Ｍｒａｍにおける電流終端回路
US7672152B1 (en) * 2007-02-27 2010-03-02 Purdue Research Foundation Memory cell with built-in process variation tolerance
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US7764537B2 (en) 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134027A (ja) * 2005-10-13 2007-05-31 Renesas Technology Corp 不揮発性記憶装置
JP2007287193A (ja) * 2006-04-12 2007-11-01 Toshiba Corp 磁気記憶装置
JP2010027178A (ja) * 2008-07-23 2010-02-04 Sony Corp 記憶装置

Also Published As

Publication number Publication date
CN105719700A (zh) 2016-06-29
JP5551307B2 (ja) 2014-07-16
US20110280057A1 (en) 2011-11-17
WO2011143221A1 (en) 2011-11-17
KR20130018327A (ko) 2013-02-20
CN102893336A (zh) 2013-01-23
EP2569773B1 (en) 2017-06-14
JP5728604B2 (ja) 2015-06-03
EP2569773A1 (en) 2013-03-20
CN102893336B (zh) 2016-02-24
US9042163B2 (en) 2015-05-26
JP2013531859A (ja) 2013-08-08
KR101424663B1 (ko) 2014-07-31

Similar Documents

Publication Publication Date Title
JP5728604B2 (ja) ローカル電流シンクを有するメモリデバイス
US8154903B2 (en) Split path sensing circuit
US8446753B2 (en) Reference cell write operations at a memory
US8208291B2 (en) System and method to control a direction of a current applied to a magnetic tunnel junction
JP2013519183A (ja) 参照セルを選択するためのシステムおよび方法
CN105518788A (zh) 用于提供参考单元的系统和方法
EP2727112A1 (en) Sensing circuit
EP2727111B1 (en) Sensing circuit
JP6162902B2 (ja) 低電力メモリ動作を実行するためのシステムおよび方法
US9196341B2 (en) Memory device having a local current sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5728604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees