JP2014140155A - 受動的な内部ボディタイ・バイアスを使用するcmos論理回路 - Google Patents
受動的な内部ボディタイ・バイアスを使用するcmos論理回路 Download PDFInfo
- Publication number
- JP2014140155A JP2014140155A JP2013233682A JP2013233682A JP2014140155A JP 2014140155 A JP2014140155 A JP 2014140155A JP 2013233682 A JP2013233682 A JP 2013233682A JP 2013233682 A JP2013233682 A JP 2013233682A JP 2014140155 A JP2014140155 A JP 2014140155A
- Authority
- JP
- Japan
- Prior art keywords
- body tie
- circuit
- voltage
- cmos logic
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09421—Diode field-effect transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】CMOS論理回路10は、PMOSトランジスタ12、NMOSトランジスタ16、および、集積回路に形成されたボディタイ・バイアス回路20を含む。ボディタイ・バイアス回路20は、PMOSトランジスタ12のボディタイ接続端子32とNMOSトランジスタのボディタイ接続端子36との間で連結されることを特徴とする。
【選択図】図1
Description
[0004] ある実施形態では、CMOS論理回路は、集積回路に形成される。CMOS論理回路は、PMOSトランジスタ、NMOSトランジスタ、および、集積回路に形成されたボディタイ・バイアス回路を含む。ボディタイ・バイアス回路は、PMOSトランジスタのボディタイ接続端子とNMOSトランジスタのボディタイ接続端子との間で連結される。
ボディタイ接続端子32、34と、NMOSトランジスタ16、18のボディタイ接続端子36、38との間にボディタイ・バイアスを印加する。
Vb = Vdd/(M+2) (式1)
[0023] 式1において、Vbがボディタイ・バイアス電圧を示し、Vddはソース電圧を示し、Mはボディタイの連続において接続されるダイオードの数を示す。全体的なボディタイ・バイアス電圧がまた、MOSトランジスタの範囲内でダイオードに影響を受けるので、分母はM + 2に等しい。そして、それはまた、ボディタイの範囲内でダイオードに直列に加えられる。式1(内部ボディタイにおいて使われるより多くのダイオード)に示すように、ソース電圧と関連して、ボディタイ・バイアス電圧は、より低い。ボディタイ・バイアスのためのダイオードの数は、したがって、特定のCMOS回路に適用できるソース電圧から選ばれることができる。従って、ソース電圧に結合されたソース・ゲート14を含むPMOSトランジスタ12では、内部ボディタイ・バイアス回路20、120は、ダイオードの数(例えば、図1の内部のボディタイ・バイアス回路20では4つのダイオード、図2の内部ボディタイ・バイアス回路120では2つダイオードなど)を含むことができ、ボディ・タイは、PMOSトランジスタのボディタイ接続端子とNMOSトランジスタのボディタイ接続端子との間にボディタイ・バイアス電圧を印加し、ボディタイ・バイアス電圧は、ボディタイにおけるダイオードの数と2との和で割ったソース電圧に等しい。
[0025] したがって、直列にダイオードの数Mを含むボディタイについては、ダイオードの数は、電圧比率(Vdd/Vb)引く2に等しく選択され、ここで、電圧比率(Vdd/Vb)は、ボディタイのバイアス電圧Vbによって分けられるソース電圧Vddとして決定される。ボディ・タイに直列接続されたダイオードの数Mは、いくつかの例では約0.3乃至0.6ボルトの間の範囲内であってもよい電源電圧Vddと所望のボディタイ・バイアス電圧Vbを参照して選択することができる。他の例では、ボディタイ・バイアス電圧より約0.3ボルトまたは0.6ボルト以上でCMOS回路で使用される特定のMOSトランジスタの所望のMOSトランジスタの閾値電圧を考慮した設計目標であって、ダイオードの数Mを有することができるソース電圧を基準として、式2のように目的に応じて適宜選択することができる。
次に処理300は、適用可能な電源電圧と、所望のボディタイ・バイアス電圧に式2を適用することによって、PMOSトランジスタとCMOS回路のNMOSトランジスタのボディタイ接続端子間の内部ボディタイ・バイアス電圧を実装するために直列に接続されたダイオードの数を決定することを含み、(上述のように、潜在的に適当な丸めまたは近似値で)ダイオードの数は、M = (Vdd / Vb) - 2 (306)として決定される。
[0034] 図1および図2の内部ボディタイ・バイアス回路20、120のようなダイオード直列内部ボディ・タイと、図4の内部のボディタイ・バイアス回路220のようなダイオード接続されたMOSトランジスタ内部ボディタイは、それぞれ、様々なアプリケーションに適して異なる利点を提供することができる。図4の内部ボディタイ・バイアス回路220のようなダイオード-被結合MOSトランジスタ内臓ボディタイは、電圧と関連する低い刺激電圧またはより高い電流を印加することができ、図1、2および4の実施形態の4つのMOSトランジスタより多くのものを有するCMOS論理セルのような、比較的より多くのトランジスタを有するより高いドライブ・ロード回路のためにより有利でもよい。これは、例えば、比較的より複雑なCMOS論理ゲートのためのケースであってもよい。他方、図1および2の内部ボディタイ・バイアス回路20、120のようなダイオード連続内部ボディタイは、ダイオード-被結合MOSトランジスタより低い寄生的な静電容量に内部ボディタイを提供することができて、利点(例えば減少する電力消費)を可能にすることができる。図1、2および4の実施形態に記載の4つのMOSトランジスタを有する回路のような、ダイオード連続内部ボディタイは、より比較的より少しのMOSトランジスタを有するCMOS論理セルにおいて、比較的有利でもよい。
Claims (3)
- 集積回路に形成されるCMOS論理回路を有するデバイスであって、該CMOS論理回路が、
PMOSトランジスタと、
NMOSトンラジスタと、
前記集積回路に形成されるボディタイ・バイアス回路と
を有し、
前記ボディタイ・バイアス回路が、PMOSトランジスタのボディ対接続端子とNMOSトランジスタのボディ対接続端子との間に結合される
ことを特徴とするデバイス。 - 前記ボディタイ・バイアス回路が、直列に接続された複数のダイオードを有し、
前記PMOSトランジスタが、ソース電圧に結合されたソースゲートを有し、前記ボディ対バイアス回路が、多数のダイオードを有し、前記ボディタイ・バイアス回路が、PMOSトランジスタのボディタイ接続端子とNMOSトランジスタのボディタイ接続端子との間にボディタイ・バイアス電圧を印加し、
前記ボディタイ・バイアス電圧が、2で割ったソース電圧とボディタイ・バイアス回路のダイオードの数との和に等しく、
前記ボディタイ・バイアス回路が、MOSトランジスタに結合されたダイオードを有し、前記MOSトランジスタに結合されたダイオードが、ダイオードと、MOSトランジスタとを有し、前記ダイオードがPMOSトランジスタのボディタイ接続端子に結合され、前記MOSトランジスタが、NMOSトランジスタのボディタイ接続端子に結合される
ことを特徴とする請求項1に記載のデバイス。 - CMOS論理回路においてNMOSトランジスタのボディタイ接続端子とPMOSトランジスタのボディタイ接続端子との間に内部ボディタイ・バイアス回路を介して内部ボディタイ・バイアス電圧を印加するステップを有し、
前記PMOSトランジスタが、ソース電圧に結合されたソースゲートを有し、前記内部ボディタイ・バイアス回路が、PMOSトランジスタのボディタイ接続端子とNMOSトランジスタのボディタイ接続端子との間に直列に接続された1又はそれ以上のダイオードを有する、
ことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/675,828 | 2012-11-13 | ||
US13/675,828 US8975952B2 (en) | 2012-11-13 | 2012-11-13 | CMOS logic circuit using passive internal body tie bias |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014140155A true JP2014140155A (ja) | 2014-07-31 |
JP2014140155A5 JP2014140155A5 (ja) | 2016-12-28 |
JP6279885B2 JP6279885B2 (ja) | 2018-02-14 |
Family
ID=49304853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013233682A Expired - Fee Related JP6279885B2 (ja) | 2012-11-13 | 2013-11-12 | 受動的な内部ボディタイ・バイアスを使用するcmos論理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8975952B2 (ja) |
EP (1) | EP2731266B1 (ja) |
JP (1) | JP6279885B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
EP4033312A4 (en) | 2020-11-25 | 2022-10-12 | Changxin Memory Technologies, Inc. | CONTROL CIRCUIT AND DELAY CIRCUIT |
US11681313B2 (en) * | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
EP4033664B1 (en) * | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
JP2023042299A (ja) * | 2021-09-14 | 2023-03-27 | キオクシア株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121152A (ja) * | 1995-04-21 | 1997-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Mosfet回路 |
US5821769A (en) * | 1995-04-21 | 1998-10-13 | Nippon Telegraph And Telephone Corporation | Low voltage CMOS logic circuit with threshold voltage control |
JP2000101416A (ja) * | 1998-09-14 | 2000-04-07 | Texas Instr Inc <Ti> | Mos集積回路の特性を改良するためのボディ電圧のパルス動作 |
US20060006923A1 (en) * | 2004-07-07 | 2006-01-12 | Kapoor Ashok K | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
WO2008114379A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Limited | インバータ回路および平衡入力型インバータ回路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150761A (ja) | 1985-12-24 | 1987-07-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5103277A (en) * | 1989-09-11 | 1992-04-07 | Allied-Signal Inc. | Radiation hard CMOS circuits in silicon-on-insulator films |
JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3039336B2 (ja) * | 1995-08-16 | 2000-05-08 | 日本電気株式会社 | 半導体装置 |
US6593799B2 (en) * | 1997-06-20 | 2003-07-15 | Intel Corporation | Circuit including forward body bias from supply voltage and ground nodes |
US6353245B1 (en) | 1998-04-09 | 2002-03-05 | Texas Instruments Incorporated | Body-tied-to-source partially depleted SOI MOSFET |
US6307233B1 (en) * | 1998-07-31 | 2001-10-23 | Texas Instruments Incorporated | Electrically isolated double gated transistor |
US6404269B1 (en) | 1999-09-17 | 2002-06-11 | International Business Machines Corporation | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS |
JP2002261292A (ja) | 2000-12-26 | 2002-09-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4676069B2 (ja) | 2001-02-07 | 2011-04-27 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2002246600A (ja) | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6580293B1 (en) | 2001-12-14 | 2003-06-17 | International Business Machines Corporation | Body-contacted and double gate-contacted differential logic circuit and method of operation |
DE10219820A1 (de) | 2002-05-03 | 2003-11-13 | Bosch Gmbh Robert | Schaltungsanordnung zur Versorgung der Steuerelektronik bei elektrischen Maschinen |
JP2004072063A (ja) | 2002-06-10 | 2004-03-04 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US6927631B2 (en) | 2002-08-23 | 2005-08-09 | Broadcom Corporation | Wideband CMOS gain stage |
FR2853474B1 (fr) | 2003-04-02 | 2005-07-08 | Soisic | Circuit trigger de schmitt en soi |
US7141470B2 (en) | 2004-01-06 | 2006-11-28 | Macronix International Co., Ltd. | Low voltage CMOS structure with dynamic threshold voltage |
JP2006140228A (ja) * | 2004-11-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | Mosトランジスタ回路 |
EP1662660A3 (en) * | 2004-11-29 | 2007-12-12 | STMicroelectronics Pvt. Ltd | Method and apparatus for providing compensation against temperature, process and supply voltage variation |
WO2006087698A2 (en) * | 2005-02-16 | 2006-08-24 | Technion Research & Development Foundation Ltd. | Logic circuit and method of logic circuit design |
US7619459B2 (en) | 2006-03-17 | 2009-11-17 | Aeroflex Colorado Springs Inc. | High speed voltage translator circuit |
US7732287B2 (en) | 2006-05-02 | 2010-06-08 | Honeywell International Inc. | Method of forming a body-tie |
US7532066B1 (en) | 2007-08-10 | 2009-05-12 | Triquinto Semiconductor, Inc. | Bias network with stable transient response |
-
2012
- 2012-11-13 US US13/675,828 patent/US8975952B2/en active Active
-
2013
- 2013-10-10 EP EP13188197.1A patent/EP2731266B1/en not_active Not-in-force
- 2013-11-12 JP JP2013233682A patent/JP6279885B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121152A (ja) * | 1995-04-21 | 1997-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Mosfet回路 |
US5821769A (en) * | 1995-04-21 | 1998-10-13 | Nippon Telegraph And Telephone Corporation | Low voltage CMOS logic circuit with threshold voltage control |
JP2000101416A (ja) * | 1998-09-14 | 2000-04-07 | Texas Instr Inc <Ti> | Mos集積回路の特性を改良するためのボディ電圧のパルス動作 |
US20060006923A1 (en) * | 2004-07-07 | 2006-01-12 | Kapoor Ashok K | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
WO2008114379A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Limited | インバータ回路および平衡入力型インバータ回路 |
US20100007382A1 (en) * | 2007-03-19 | 2010-01-14 | Fujitsu Limited | Inverter circuit and balanced input inverter circuit |
Also Published As
Publication number | Publication date |
---|---|
US8975952B2 (en) | 2015-03-10 |
EP2731266A1 (en) | 2014-05-14 |
EP2731266B1 (en) | 2016-06-08 |
US20140132306A1 (en) | 2014-05-15 |
JP6279885B2 (ja) | 2018-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581536B (zh) | 靜電放電保護電路 | |
JP6279885B2 (ja) | 受動的な内部ボディタイ・バイアスを使用するcmos論理回路 | |
TW201801084A (zh) | 非揮發性記憶體的驅動電路 | |
CN105471409B (zh) | 具有共享反相器的低面积触发器 | |
US9853019B2 (en) | Integrated circuit device body bias circuits and methods | |
JP2008533824A (ja) | 電源電圧を超える入力のサンプリングを可能にするブートストラップ回路 | |
JP2014140155A5 (ja) | ||
US8901991B2 (en) | Power monitoring circuitry | |
Oommen et al. | Study and analysis of various LFSR architectures | |
KR20170110021A (ko) | 반도체 장치 | |
CN102497192A (zh) | 功率减小逻辑和非破坏性锁存电路以及应用 | |
CN102684675A (zh) | 电平移位器 | |
US8169250B2 (en) | Signal level conversion circuit | |
US9092045B2 (en) | Startup circuits with native transistors | |
CN103208307B (zh) | 具有pmos存取晶体管的存储器电路 | |
US20150071012A1 (en) | Supply independent delayer | |
US20200142461A1 (en) | Integrated circuit with chip-level serial power domains, and circuit board having the same | |
US10643013B2 (en) | Tie-high and tie-low circuits | |
US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
CN105513629A (zh) | 用于测量sram的上拉或下拉器件的阈值电压的方法和电路 | |
Ruzicka et al. | NAND/NOR gate polymorphism in low temperature environment | |
EP3022843B1 (en) | Electronic circuits | |
US20030222701A1 (en) | Level shifter having plurality of outputs | |
US20150008970A1 (en) | Period signal generation circuit | |
Rahman et al. | Design of a non-overlapping clock generator for RFID transponder EEPROM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6279885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |