JP2014137496A - 半導体先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 - Google Patents
半導体先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 Download PDFInfo
- Publication number
- JP2014137496A JP2014137496A JP2013006445A JP2013006445A JP2014137496A JP 2014137496 A JP2014137496 A JP 2014137496A JP 2013006445 A JP2013006445 A JP 2013006445A JP 2013006445 A JP2013006445 A JP 2013006445A JP 2014137496 A JP2014137496 A JP 2014137496A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- sharp structure
- silicon
- sharp
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 230000003287 optical effect Effects 0.000 claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 230000007423 decrease Effects 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 101
- 229910052710 silicon Inorganic materials 0.000 claims description 99
- 239000010703 silicon Substances 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- VYMDGNCVAMGZFE-UHFFFAOYSA-N phenylbutazonum Chemical compound O=C1C(CCCC)C(=O)N(C=2C=CC=CC=2)N1C1=CC=CC=C1 VYMDGNCVAMGZFE-UHFFFAOYSA-N 0.000 claims description 2
- QZHPTGXQGDFGEN-UHFFFAOYSA-N chromene Chemical compound C1=CC=C2C=C[CH]OC2=C1 QZHPTGXQGDFGEN-UHFFFAOYSA-N 0.000 claims 1
- 230000010287 polarization Effects 0.000 abstract description 8
- 230000008569 process Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 229920001296 polysiloxane Polymers 0.000 description 9
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/107—Subwavelength-diameter waveguides, e.g. nanowires
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/241—Light guide terminations
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
- G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【課題】 本発明は、低損失化及び偏波依存性の低減が図られた半導体先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端を提供すること。
【解決手段】 半導体細線光導波路のコア構造の端部に形成され、先鋭構造を構成する少なくとも一辺に傾斜した側壁を有する半導体先鋭構造であって、先端に向かって幅及び厚みが減少している半導体先鋭構造及び先鋭構造を構成することになる一辺を含む半導体細線光導波路のコア構造を形成する工程と、半導体細線光導波路のコア構造上にフォトレジストを塗布する工程と、先鋭構造を構成することになる他の一辺を一部に含むマスクパターンを用いて、先鋭構造を構成することになる他の一辺の外側の領域のフォトレジストが除去されるようにフォトレジストに開口を形成する工程と、開口下に位置する先鋭構造を構成することになる他の一辺の側壁が厚み方向に傾斜するようにドライエッチングする工程とを含むその作製方法。
【選択図】 図１
【解決手段】 半導体細線光導波路のコア構造の端部に形成され、先鋭構造を構成する少なくとも一辺に傾斜した側壁を有する半導体先鋭構造であって、先端に向かって幅及び厚みが減少している半導体先鋭構造及び先鋭構造を構成することになる一辺を含む半導体細線光導波路のコア構造を形成する工程と、半導体細線光導波路のコア構造上にフォトレジストを塗布する工程と、先鋭構造を構成することになる他の一辺を一部に含むマスクパターンを用いて、先鋭構造を構成することになる他の一辺の外側の領域のフォトレジストが除去されるようにフォトレジストに開口を形成する工程と、開口下に位置する先鋭構造を構成することになる他の一辺の側壁が厚み方向に傾斜するようにドライエッチングする工程とを含むその作製方法。
【選択図】 図１
Description
本発明は、半導体先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端に関するものである。
シリコン細線光導波路によって構成される光集積回路は、集積密度の向上と低コスト化が可能になるため、次世代の技術として期待されている。シリコン細線光導波路は、サブミクロンサイズのシリコンコアと、典型的には二酸化シリコンからなるクラッドを持つ。コアとクラッドの間の高い屈折率差によって、導波光は強くコアに閉じ込められる。それにより数ミクロン程度の小さな曲げ半径でも十分に低い曲げ損失が実現できるため、光機能素子の超高密度集積が可能となる。
加えて、シリコン光集積回路は、その作製技術が、大量生産性の高いシリコンＬＳＩ作製技術と互換性を持つ。したがって、ＬＳＩ作製技術を用いることで、シリコン光集積回路の低コスト化が期待できる。
加えて、シリコン光集積回路は、その作製技術が、大量生産性の高いシリコンＬＳＩ作製技術と互換性を持つ。したがって、ＬＳＩ作製技術を用いることで、シリコン光集積回路の低コスト化が期待できる。
一方で、サブミクロンスケールのシリコン細線光導波路は、光ファイバや半導体レーザ等の外部光素子との間でモード寸法に非常に大きな不整合が発生するために、光波結合が非常に非効率になるという問題が発生する。
この問題に対する解決法の一つは、図７に示すように、シリコン先鋭構造（「テーパ」ともいう。）を有するスポットサイズ変換器(ＳＳＣ)を用いることである。シリコン先鋭構造ＳＳＣは、シリコン細線光導波路と、外部光素子と光モードの形状が効率的に整合する第二の導波路との間に、線幅が徐々に小さくなるシリコン先鋭構造を有するシリコン光導波路が第二導波路のコアで覆われた構造の部分を設置することにより、シリコン細線光導波路に閉じ込められていた光のモード形状を、被覆している第二導波路のコア中に徐々に拡大させることができる。この機能により、外部光素子との間で高効率な光波結合が実現できる。（特許文献１、２、非特許文献１参照）
この問題に対する解決法の一つは、図７に示すように、シリコン先鋭構造（「テーパ」ともいう。）を有するスポットサイズ変換器(ＳＳＣ)を用いることである。シリコン先鋭構造ＳＳＣは、シリコン細線光導波路と、外部光素子と光モードの形状が効率的に整合する第二の導波路との間に、線幅が徐々に小さくなるシリコン先鋭構造を有するシリコン光導波路が第二導波路のコアで覆われた構造の部分を設置することにより、シリコン細線光導波路に閉じ込められていた光のモード形状を、被覆している第二導波路のコア中に徐々に拡大させることができる。この機能により、外部光素子との間で高効率な光波結合が実現できる。（特許文献１、２、非特許文献１参照）
シリコン先鋭構造を有するＳＳＣで高い効率の光モード変換を得るためには、シリコンコアの外側に十分に光モード形状を広げなければならない。そのためには、非常に細い先鋭構造が必要となる。
シリコンコアの高さが２２０ｎｍの場合には、ＴＥモードに対しては、１００ｎｍ以下の幅の必要性が指摘されており、ＴＭモードに対しては、先端が５０ｎｍ以下の幅のものが望まれている。しかしながら、この様な非常に細い先鋭構造を、特にフォトリソグラフィを用いる通常のシリコンＬＳＩ工程を用いて作製することは、工程中で使用されるフォトリソグラフィの解像限界のために非常に困難である。
シリコンコアの高さが２２０ｎｍの場合には、ＴＥモードに対しては、１００ｎｍ以下の幅の必要性が指摘されており、ＴＭモードに対しては、先端が５０ｎｍ以下の幅のものが望まれている。しかしながら、この様な非常に細い先鋭構造を、特にフォトリソグラフィを用いる通常のシリコンＬＳＩ工程を用いて作製することは、工程中で使用されるフォトリソグラフィの解像限界のために非常に困難である。
このため、電子ビーム露光技術を用いる方法が提案されている。（特許文献２、非特許文献１参照）
ところが、電子ビーム露光技術は、生産スループットが極めて低いため、実用的な生産技術としては期待できない。
また、最先端の液浸ＡｒＦエキシマーステッパ技術を用いれば、原理的には実現可能であるが、液浸ＡｒＦエキシマーステッパ技術は極めて高価なプロセスコストが必要であるという問題がある。
ところが、電子ビーム露光技術は、生産スループットが極めて低いため、実用的な生産技術としては期待できない。
また、最先端の液浸ＡｒＦエキシマーステッパ技術を用いれば、原理的には実現可能であるが、液浸ＡｒＦエキシマーステッパ技術は極めて高価なプロセスコストが必要であるという問題がある。
本発明者らは上記の点に鑑み、ｉ線ステッパ等解像度が低い露光装置を用いても電子ビーム露光技術あるいは液浸ＡｒＦエキシマーステッパ技術によると同等な工程によりシリコン細線光導波路の先鋭構造を実現するダブルパターニング法を提案している。（特許文献３、非特許文献２参照）
このダブルパターニング法によって、解像限界がおよそ２００ｎｍのi線ステッパを用いても、５０ｎｍの先端幅を有するシリコン先鋭構造を形成できる。
以下、作製例１〜３を引用してこのダブルパターニング法を説明する。
このダブルパターニング法によって、解像限界がおよそ２００ｎｍのi線ステッパを用いても、５０ｎｍの先端幅を有するシリコン先鋭構造を形成できる。
以下、作製例１〜３を引用してこのダブルパターニング法を説明する。
（作製例１）
図８(a)に示すように、先鋭構造を有さないシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
次に、形成されたシリコン細線光導波路のコア構造上に、図８(b)のようにフォトレジスト３を塗布する。続いて図８(c)のように、先鋭構造を構成することになる一辺となる辺を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去することにより、図８(d)のようなコア構造を形成する。
図８(a)に示すように、先鋭構造を有さないシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
次に、形成されたシリコン細線光導波路のコア構造上に、図８(b)のようにフォトレジスト３を塗布する。続いて図８(c)のように、先鋭構造を構成することになる一辺となる辺を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去することにより、図８(d)のようなコア構造を形成する。
続いて図８(e)のようにフォトレジストを塗布する。
続いて図８(f)のように、先端構造を構成することになる他の一辺となる辺２を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図８(g)のような一辺５、他の一辺６を有するシリコン先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下のシリコン先鋭構造を実現することができる。
続いて図８(f)のように、先端構造を構成することになる他の一辺となる辺２を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図８(g)のような一辺５、他の一辺６を有するシリコン先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下のシリコン先鋭構造を実現することができる。
（作製例２）
図９(a)に示すように、シリコン先鋭構造を構成することになる一辺となる辺２を一部に有するシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
次に、形成されたシリコン細線光導波路のコア構造上に、図９(b)のようにフォトレジスト３を塗布する。
図９(a)に示すように、シリコン先鋭構造を構成することになる一辺となる辺２を一部に有するシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
次に、形成されたシリコン細線光導波路のコア構造上に、図９(b)のようにフォトレジスト３を塗布する。
続いて図９(c)のように、シリコン先鋭構造を構成することになる他方の一辺となる辺を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図９(d)のような一辺５、他の一辺６を有する先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下のシリコン先鋭構造を実現することができる。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図９(d)のような一辺５、他の一辺６を有する先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下のシリコン先鋭構造を実現することができる。
（作製例３）
図１０(a)に示すように、先鋭構造を構成することになる一辺はシリコン細線光導波路の延長線上の一部２として含まれるシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
続いて形成されたシリコン細線光導波路のコア構造上に、図１０(b)のようにフォトレジスト３を塗布する。
図１０(a)に示すように、先鋭構造を構成することになる一辺はシリコン細線光導波路の延長線上の一部２として含まれるシリコン細線光導波路のコア構造１を、ｉ線ステッパ露光によるフォトレジストパターン形成とそれに続くドライエッチングにより形成する。
続いて形成されたシリコン細線光導波路のコア構造上に、図１０(b)のようにフォトレジスト３を塗布する。
続いて図１０(c)のように、シリコン先鋭構造を構成することになる他方の一辺となる辺を一部に含むマスクパターンを用いて、この辺の外側の領域のフォトレジストが除去されるように、ｉ線ステッパ露光と現像を行う。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図１０(d)のような一辺５、他の一辺６を有するシリコン先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下の先鋭構造を実現することができる。
続いてフォトレジストが除去された開口４に露出しているコア構造をドライエッチングにより除去した後、残渣レジストを除去して、図１０(d)のような一辺５、他の一辺６を有するシリコン先鋭構造７を形成する。これにより、所望の回折限界を超えた先端が幅１００ｎｍ以下の先鋭構造を実現することができる。
しかしながら、上記作製例１〜３に示す作製方法においても未だ課題が残されている。
それは、先端付近の先鋭構造が、図１１に示すように壊れてしまうということである。
すなわち、図７に示すように、先鋭構造の先端付近における断面はアスペクト比が非常に高くなる。そのため、先鋭構造の先端は非常に脆く、形成後の洗浄あるいは乾燥工程を通して容易に倒壊してしまう。この倒壊によって、ＳＳＣの性能に関して問題が発生する。倒壊している先端が伝搬光を散乱するために、過剰な損失が発生することである。
また、擬ＴＭモードの方が同じ線幅でもシリコン光導波路中での光強度の残留度が擬ＴＥモードモードよりも大きいため、先端での倒壊は擬ＴＭモードに対してより大きな損失を与え、結果として、モード変換損失に偏波依存性が生じてしまう。
それは、先端付近の先鋭構造が、図１１に示すように壊れてしまうということである。
すなわち、図７に示すように、先鋭構造の先端付近における断面はアスペクト比が非常に高くなる。そのため、先鋭構造の先端は非常に脆く、形成後の洗浄あるいは乾燥工程を通して容易に倒壊してしまう。この倒壊によって、ＳＳＣの性能に関して問題が発生する。倒壊している先端が伝搬光を散乱するために、過剰な損失が発生することである。
また、擬ＴＭモードの方が同じ線幅でもシリコン光導波路中での光強度の残留度が擬ＴＥモードモードよりも大きいため、先端での倒壊は擬ＴＭモードに対してより大きな損失を与え、結果として、モード変換損失に偏波依存性が生じてしまう。
以上まとめると、このような先鋭構造を有するシリコン細線光導波路は、高効率のため有望ではあるが、低損失化及び偏波依存性の低減という面からは、次のような点で十分ではなかった。
（１）先鋭構造先端で倒壊が発生するため過剰な散乱損失が発生する。
（２）特にＴＭモードに対して充分なモードの広がりが得られないために、損失に偏波依存性が発生する。
（１）先鋭構造先端で倒壊が発生するため過剰な散乱損失が発生する。
（２）特にＴＭモードに対して充分なモードの広がりが得られないために、損失に偏波依存性が発生する。
山田浩治他、「シリコン細線導波路システム−基本特性と機能デバイスへの応用」、電子情報通信学会論文誌C, Vol.J88-C, pp.374-387 (2005)
Appl.Phys.Express.5,(2012)052202
本発明は、上記（１）〜（２）の問題点を解決し、低損失化及び偏波依存性の低減が図られた半導体先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端を提供することを課題とする。
上記課題を解決するための手段は次のとおりである。
（１）半導体細線光導波路のコア構造の端部に形成され、先鋭構造を構成する少なくとも一辺に傾斜した側壁を有する半導体先鋭構造であって、先端に向かって幅及び厚みが減少していることを特徴とする半導体先鋭構造。
（２）上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする上記（１）に記載の半導体先鋭構造。
（３）先鋭構造を構成する一辺及び他の一辺の双方が、傾斜した側壁を有することを特徴とする上記（１）又は（２）に記載の半導体先鋭構造。
（４）先端付近の断面形状が三角形である上記（１）ないし（３）のいずれかに記載の半導体先鋭構造。
（５）上記半導体はシリコンであることを特徴とする上記（１）ないし（４）のいずれかに記載の半導体先鋭構造。
（６）先鋭構造を構成することになる一辺を含む半導体細線光導波路のコア構造を形成する工程と、該半導体細線光導波路のコア構造上にフォトレジストを塗布する工程と、先鋭構造を構成することになる他の一辺を一部に含むマスクパターンを用いて、先鋭構造を構成することになる他の一辺の外側の領域のフォトレジストが除去されるように該フォトレジストに開口を形成する工程と、該開口下に位置する先鋭構造を構成することになる他の一辺の側壁が厚み方向に傾斜するようにドライエッチングする工程とを含む半導体先鋭構造の作製方法。
（７）上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする上記（６）に記載の半導体先鋭構造の作製方法。
（８）上記先鋭構造を構成することになる一辺を端部に含む半導体細線光導波路のコア構造を形成する工程において、上記先鋭構造を構成することになる一辺の側壁が厚み方向に傾斜するようにドライエッチングすることを特徴とする上記（６）又は（７）に記載の半導体先鋭構造の作製方法。
（９）上記半導体はシリコンであることを特徴とする上記（６）ないし（８）のいずれかに記載の半導体先鋭構造の作製方法。
（１０）上記ドライエッチングは、シリコンにアンダーカットの入るガスと側壁の保護膜を堆積させることのできるガスとの混合ガス雰囲気中で行うことを特徴とする上記（９）に記載の半導体先鋭構造の作製方法。
（１１）上記シリコンにアンダーカットの入るガスは、ＳＦ６であり、側壁の保護膜を堆積させることのできるガスは、Ｃ４Ｆ８であることを特徴とする上記（１０）に記載の半導体先鋭構造の作製方法。
（１２）上記（１）ないし（５）のいずれかに記載の半導体先鋭構造と、その上の第２コアと、さらにその上の上部クラッド層とを備えた半導体細線光導波路スポットサイズ変換器。
（１３）上記半導体はシリコンであり、上記第２コアはベンゾンクロテンからなり、上記上部クラッド層はエポキシ樹脂からなることを特徴とする上記（１２）に記載の半導体細線光導波路スポットサイズ変換器。
（１４）上記（１）ないし（５）のいずれかに記載の半導体先鋭構造を備えた無反射終端部。
（１）半導体細線光導波路のコア構造の端部に形成され、先鋭構造を構成する少なくとも一辺に傾斜した側壁を有する半導体先鋭構造であって、先端に向かって幅及び厚みが減少していることを特徴とする半導体先鋭構造。
（２）上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする上記（１）に記載の半導体先鋭構造。
（３）先鋭構造を構成する一辺及び他の一辺の双方が、傾斜した側壁を有することを特徴とする上記（１）又は（２）に記載の半導体先鋭構造。
（４）先端付近の断面形状が三角形である上記（１）ないし（３）のいずれかに記載の半導体先鋭構造。
（５）上記半導体はシリコンであることを特徴とする上記（１）ないし（４）のいずれかに記載の半導体先鋭構造。
（６）先鋭構造を構成することになる一辺を含む半導体細線光導波路のコア構造を形成する工程と、該半導体細線光導波路のコア構造上にフォトレジストを塗布する工程と、先鋭構造を構成することになる他の一辺を一部に含むマスクパターンを用いて、先鋭構造を構成することになる他の一辺の外側の領域のフォトレジストが除去されるように該フォトレジストに開口を形成する工程と、該開口下に位置する先鋭構造を構成することになる他の一辺の側壁が厚み方向に傾斜するようにドライエッチングする工程とを含む半導体先鋭構造の作製方法。
（７）上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする上記（６）に記載の半導体先鋭構造の作製方法。
（８）上記先鋭構造を構成することになる一辺を端部に含む半導体細線光導波路のコア構造を形成する工程において、上記先鋭構造を構成することになる一辺の側壁が厚み方向に傾斜するようにドライエッチングすることを特徴とする上記（６）又は（７）に記載の半導体先鋭構造の作製方法。
（９）上記半導体はシリコンであることを特徴とする上記（６）ないし（８）のいずれかに記載の半導体先鋭構造の作製方法。
（１０）上記ドライエッチングは、シリコンにアンダーカットの入るガスと側壁の保護膜を堆積させることのできるガスとの混合ガス雰囲気中で行うことを特徴とする上記（９）に記載の半導体先鋭構造の作製方法。
（１１）上記シリコンにアンダーカットの入るガスは、ＳＦ６であり、側壁の保護膜を堆積させることのできるガスは、Ｃ４Ｆ８であることを特徴とする上記（１０）に記載の半導体先鋭構造の作製方法。
（１２）上記（１）ないし（５）のいずれかに記載の半導体先鋭構造と、その上の第２コアと、さらにその上の上部クラッド層とを備えた半導体細線光導波路スポットサイズ変換器。
（１３）上記半導体はシリコンであり、上記第２コアはベンゾンクロテンからなり、上記上部クラッド層はエポキシ樹脂からなることを特徴とする上記（１２）に記載の半導体細線光導波路スポットサイズ変換器。
（１４）上記（１）ないし（５）のいずれかに記載の半導体先鋭構造を備えた無反射終端部。
本発明によれば、低損失化及び偏波依存性の低減が図られたシリコン等の半導体先鋭構造が得られるばかりでなく、シリコン等の半導体先鋭構造を有する光集積回路の低コスト化が実現される。
（本発明に係る半導体先鋭構造）
図１は、本発明に係る、シリコン等の半導体先鋭構造を示す模式図である。
また、図２は、シリコン等の半導体先鋭構造の各部位における平面、側面及び断面を示す模式図である。
図２から分かるように、半導体先鋭構造の元の方（導波部）では断面形状は台形であるが、先端付近において、断面形状は三角形である。半導体先鋭構造の厚み及び幅は先端に向けて徐々に減少している。
このような構造の場合、先端に向けてアスペクト比が上昇しないため、先端が倒壊することを防ぐことができる。
図１は、本発明に係る、シリコン等の半導体先鋭構造を示す模式図である。
また、図２は、シリコン等の半導体先鋭構造の各部位における平面、側面及び断面を示す模式図である。
図２から分かるように、半導体先鋭構造の元の方（導波部）では断面形状は台形であるが、先端付近において、断面形状は三角形である。半導体先鋭構造の厚み及び幅は先端に向けて徐々に減少している。
このような構造の場合、先端に向けてアスペクト比が上昇しないため、先端が倒壊することを防ぐことができる。
さらに、半導体先鋭構造の高さ（厚み）が減少するという構造的特徴は、構造力学的利点以外にも、光モードの物理光学的利点も有する。
すなわち、厚みが減少することで、先端付近での擬ＴＭモードにおける光強度のシリコン光導波路中から第二導波路コア中への浸み出しがより効果的になり、その結果として、擬ＴＭモードに対するモード変換損失を効率的に減少させることができる。このために、モード変換損失の偏波依存性を減少させることができる。
なお、図１、２において、ＳＯＩは、「Ｓilicon Ｏn Ｉnsulator」の略であり、ＢＯＸは、「Ｂuried ＯＸide」の略である。
すなわち、厚みが減少することで、先端付近での擬ＴＭモードにおける光強度のシリコン光導波路中から第二導波路コア中への浸み出しがより効果的になり、その結果として、擬ＴＭモードに対するモード変換損失を効率的に減少させることができる。このために、モード変換損失の偏波依存性を減少させることができる。
なお、図１、２において、ＳＯＩは、「Ｓilicon Ｏn Ｉnsulator」の略であり、ＢＯＸは、「Ｂuried ＯＸide」の略である。
以下、半導体先鋭構造の作製のための詳細な説明を、シリコン先鋭構造の作製を例示して行うが、本発明はこれに限定されずＧａＡｓ、ＩｎＰ等の半導体材料を用いた半導体先鋭構造の作製に対しても、基本的に適用できることは言うまでもないことである。
（本発明に係るエッチングの原理）
本発明では、シリコン先鋭構造形成のためのダブルパターニングの各工程において、側壁角度制御技術を採用している。
すなわち、シリコン先鋭構造を構成する各辺形成のためのドライエッチング工程において、シリコンにアンダーカットの入るガス、例えば、ＳＦ６と側壁の保護膜を堆積させることのできるガス、例えばＣ４Ｆ８との混合ガス雰囲気中で誘導結合型反応性イオンエッチング行い、その混合比Ｒ（＝ＳＦ６／Ｃ４Ｆ８）を調整することで各辺の側壁の傾斜角度を制御するものである。
（本発明に係るエッチングの原理）
本発明では、シリコン先鋭構造形成のためのダブルパターニングの各工程において、側壁角度制御技術を採用している。
すなわち、シリコン先鋭構造を構成する各辺形成のためのドライエッチング工程において、シリコンにアンダーカットの入るガス、例えば、ＳＦ６と側壁の保護膜を堆積させることのできるガス、例えばＣ４Ｆ８との混合ガス雰囲気中で誘導結合型反応性イオンエッチング行い、その混合比Ｒ（＝ＳＦ６／Ｃ４Ｆ８）を調整することで各辺の側壁の傾斜角度を制御するものである。
図３(a)(b)のＳＥＭ像から分かるように、例えばＲ＝３３％とした場合には、側壁の傾斜角度は約８０度であり、これより少ないＲ＝２５％とした場合には、側壁の傾斜角度は約６０度となる。
混合比Ｒを適宜選定することにより、本発明に係るシリコン先鋭構造作製のための最適の側壁の傾斜角度が得られる。
なお、本発明に適用できる側壁角度制御技術としては、側壁の上部に比べて下部が広がる傾斜構造を形成できるドライエッチング方法であれば、どのような方法を用いてもよい。上記の方法以外にも、例えばドライエッチング中にフォトレジストの幅が縮小し、被エッチング物の上部の幅が減少する方法を用いてもよい。
混合比Ｒを適宜選定することにより、本発明に係るシリコン先鋭構造作製のための最適の側壁の傾斜角度が得られる。
なお、本発明に適用できる側壁角度制御技術としては、側壁の上部に比べて下部が広がる傾斜構造を形成できるドライエッチング方法であれば、どのような方法を用いてもよい。上記の方法以外にも、例えばドライエッチング中にフォトレジストの幅が縮小し、被エッチング物の上部の幅が減少する方法を用いてもよい。
（本発明に係るシリコン先鋭構造の作製方法）
本発明に係るシリコン先鋭構造の作製方法は、図８〜図１０に従来の作製例１〜３として説明した、ダブルパターニング法による工程と基本的に変わるところはない。
本発明では、従来の図８(c)、(f)、図９(a)、(c)及び図１０(a)、(c)におけるダブルパターニング法による工程に際して、上記本発明に係るエッチングの原理の項で述べたような、シリコン先鋭構造を構成する各辺の側壁の傾斜角度を調整するエッチング技術を適用したことが特徴である。
本発明に係るシリコン先鋭構造の作製方法は、図８〜図１０に従来の作製例１〜３として説明した、ダブルパターニング法による工程と基本的に変わるところはない。
本発明では、従来の図８(c)、(f)、図９(a)、(c)及び図１０(a)、(c)におけるダブルパターニング法による工程に際して、上記本発明に係るエッチングの原理の項で述べたような、シリコン先鋭構造を構成する各辺の側壁の傾斜角度を調整するエッチング技術を適用したことが特徴である。
シリコン先鋭構造を示す図２の左側の点線の部分のように幅が十分に広い導波部では、２回目の露光パターンのフォトレジストの境界が１回目に形成された辺の上面の平面部状にあるためにダブルパターニング後の断面形状は台形であり高さの減少はない。
次に、図２の中央の点線の部分では幅の減少は見られるが高さの減少はない。
ところが、図２の右側の点線の部分のように先端部では、２回目の露光パターンのフォトレジストの境界が１回目に形成された辺の傾いた側壁の上に重なるために断面形状は三角形となる。断面形状が三角形になると、幅が狭くなるにつれて三角形の高さが低くなっていくことがわかる。このような先端部の形状を発明者らはナイフエッジテーパと呼んでいる。
このように、フォトリソグラフィの解像限界よりも大きなサイズのパターンを組み合わせることで、解像限界以下のサイズの先鋭構造を形成できる。
次に、図２の中央の点線の部分では幅の減少は見られるが高さの減少はない。
ところが、図２の右側の点線の部分のように先端部では、２回目の露光パターンのフォトレジストの境界が１回目に形成された辺の傾いた側壁の上に重なるために断面形状は三角形となる。断面形状が三角形になると、幅が狭くなるにつれて三角形の高さが低くなっていくことがわかる。このような先端部の形状を発明者らはナイフエッジテーパと呼んでいる。
このように、フォトリソグラフィの解像限界よりも大きなサイズのパターンを組み合わせることで、解像限界以下のサイズの先鋭構造を形成できる。
（本発明に係るシリコン先鋭構造の実験例）
上記のエッチング技術を用いて、２２０ｎｍ厚のシリコンと、３μｍ厚のＢＯＸ層を有するＳＯＩ基板上に、シリコン先鋭構造を実験的に作製した。パターニング工程には、およそ２００ｎｍの解像限界を持つi線ステッパを使用した。
シリコンは、およそ８０度の側壁を形成することのできるＲ＝３３％の条件を用いてエッチングした。
図４は、作製されたシリコン先鋭構造の先端の原子間力顕微鏡（ＡＦＭ）像を示している。先端に向かって、徐々に高さ（厚さ）が減少していることが分かる。これにより、ダブルパターニング法と側壁傾斜エッチングの組み合わせによってシリコン先鋭構造が作製できることが確認された。
側壁の傾斜角度は、６０度以上８５度以下が好ましい。さらに、７５度以上８０度以下がより好ましい。
上記のエッチング技術を用いて、２２０ｎｍ厚のシリコンと、３μｍ厚のＢＯＸ層を有するＳＯＩ基板上に、シリコン先鋭構造を実験的に作製した。パターニング工程には、およそ２００ｎｍの解像限界を持つi線ステッパを使用した。
シリコンは、およそ８０度の側壁を形成することのできるＲ＝３３％の条件を用いてエッチングした。
図４は、作製されたシリコン先鋭構造の先端の原子間力顕微鏡（ＡＦＭ）像を示している。先端に向かって、徐々に高さ（厚さ）が減少していることが分かる。これにより、ダブルパターニング法と側壁傾斜エッチングの組み合わせによってシリコン先鋭構造が作製できることが確認された。
側壁の傾斜角度は、６０度以上８５度以下が好ましい。さらに、７５度以上８０度以下がより好ましい。
（本発明に係るシリコン先鋭構造を備えたスポットサイズ変換器の一例）
シリコン先鋭構造を有するスポットサイズ変換器（ＳＳＣ）を作製した。
長さおよそ１８０μｍのシリコン先鋭構造の上に、２μｍ四方のポリマー第二コアを、スピンコート、i線露光、ＣＦ４ベースのドライエッチングからなる加工プロセスにより、位置合わせして被せて形成した。
第二コアの材料は、波長１．５５μｍにおいて屈折率１．５３５のベンゾシクロブテン(ＢＣＢ)を用いた。
シリコン先鋭構造を有するスポットサイズ変換器（ＳＳＣ）を作製した。
長さおよそ１８０μｍのシリコン先鋭構造の上に、２μｍ四方のポリマー第二コアを、スピンコート、i線露光、ＣＦ４ベースのドライエッチングからなる加工プロセスにより、位置合わせして被せて形成した。
第二コアの材料は、波長１．５５μｍにおいて屈折率１．５３５のベンゾシクロブテン(ＢＣＢ)を用いた。
ＢＣＢエッチング中のＣＦ４プラズマ照射からシリコン細線光導波路を保護するために、スピンコートされたＢＣＢ層はシリコン細線光導波路全体の上に残した。これは、シリコン細線光導波路部分は２μｍ厚のＢＣＢ上部クラッド層を持つということを意味する。ＢＣＢによる第二コアの上部クラッド層として、波長１．５５μｍにおいて屈折率１．４４６を有するエポキシ樹脂層を被覆した。
（本発明に係るシリコン先鋭構造を備えたＳＳＣの評価）
本発明に係るシリコン先鋭構造を備えたＳＳＣユニット当たりのモード変換損失を、波長１．５５μｍにおいて実験的に調べた。この実験ではＳＳＣユニットは、長さ１８０μｍのナイフエッジテーパを含むモード変換領域と、その前後にそれぞれ接続された長さ３０μｍのＢＣＢ第二導波路、そして長さ１０μｍのシリコン細線光導波路からなる。
正確にモード変換損失の値を測定するために、従来のシリコン先鋭構造を備えたＳＳＣユニットの場合と同様のデバイスレイアウトを用いた。
なお、試作したＢＣＢ導波路とシリコン細線光導波路の伝搬損失はそれぞれ、およそ３dB/cm、８dB/cmであるが、ＳＳＣユニット中のこれらの導波路の損失は、導波路長が非常に短いために、無視できる。このため、ＳＳＣユニットの挿入損失が近似的にモード変換損失となる。
本発明に係るシリコン先鋭構造を備えたＳＳＣユニット当たりのモード変換損失を、波長１．５５μｍにおいて実験的に調べた。この実験ではＳＳＣユニットは、長さ１８０μｍのナイフエッジテーパを含むモード変換領域と、その前後にそれぞれ接続された長さ３０μｍのＢＣＢ第二導波路、そして長さ１０μｍのシリコン細線光導波路からなる。
正確にモード変換損失の値を測定するために、従来のシリコン先鋭構造を備えたＳＳＣユニットの場合と同様のデバイスレイアウトを用いた。
なお、試作したＢＣＢ導波路とシリコン細線光導波路の伝搬損失はそれぞれ、およそ３dB/cm、８dB/cmであるが、ＳＳＣユニット中のこれらの導波路の損失は、導波路長が非常に短いために、無視できる。このため、ＳＳＣユニットの挿入損失が近似的にモード変換損失となる。
図５は、図６に示すように、シリコン細線光導波路中にカスケード接続されて挿入されたＳＳＣの数が異なるシリコン細線光導波路の透過率を示している。
図５において、ＴＥ-likeモードとＴＭ-likeモードの測定結果を示す。点線は測定結果の線形フィティングであり、これはＳＳＣユニット一つ当たりのモード変換損失に相当する。
この結果から、モード変換損失は、擬ＴＥモードに対して０．３５dB、擬ＴＭモードに対して０．２１dBであることが明らかとなった。従来のものの損失(擬ＴＥモードに対して０．５５dB、擬ＴＭモードに対して０．９８dB)と比較して、本発明に係るシリコン先鋭構造の導入によって十分に改善された。改善は、擬ＴＭモードに対して特に顕著である。
図５において、ＴＥ-likeモードとＴＭ-likeモードの測定結果を示す。点線は測定結果の線形フィティングであり、これはＳＳＣユニット一つ当たりのモード変換損失に相当する。
この結果から、モード変換損失は、擬ＴＥモードに対して０．３５dB、擬ＴＭモードに対して０．２１dBであることが明らかとなった。従来のものの損失(擬ＴＥモードに対して０．５５dB、擬ＴＭモードに対して０．９８dB)と比較して、本発明に係るシリコン先鋭構造の導入によって十分に改善された。改善は、擬ＴＭモードに対して特に顕著である。
本発明では、最先端ではない成熟した低コストなフォトリソグラフィ技術を用いても、超低損失かつ低偏波依存性のＳＳＣに応用可能な高性能のシリコン先鋭構造を形成できることが明らかになった。フォトレジストの露光に使用したi線露光法は、ＬＳＩの金属配線を形成するためのバックエンド工程（ＢＥＯＬ）で広く用いられている。したがって、側壁傾斜エッチング工程をＢＥＯＬに導入すれば、当該技術はＢＥＯＬと潜在的に高い互換性を持つ。
ＢＥＯＬによるシリコンフォトニクス技術は、ＬＳＩの金属配線層上に積層される、高い透過性を有し低温成長可能な水素化アモルファスシリコンに基づいた光配線ネットワークを直接的に構築することを可能にするとして期待される。
ＢＥＯＬによるシリコンフォトニクス技術は、ＬＳＩの金属配線層上に積層される、高い透過性を有し低温成長可能な水素化アモルファスシリコンに基づいた光配線ネットワークを直接的に構築することを可能にするとして期待される。
本発明におけるシリコン先鋭構造に使用するシリコン材料は、結晶シリコンに限らずアモルファスシリコンでもよい。アモルファスシリコンの場合、材料の吸収損失を低減化するために、水素化アモルファスシリコンが望ましいが、シリコン元素以外に炭素、ゲルマニウム等を添加した材料でもよい。
また、本発明に係るシリコン等の半導体先鋭構造を備えたスポットサイズ変換器を例示したが、本発明はこれに限定されず、シリコン等の半導体細線光導波路の無反射終端部等に適用できることはいうまでもないことである。
なお、これまで先鋭構造及び細線光導波路に使用する材料として、シリコン材料を挙げて本発明を説明したが、本発明はこれに限らずＧａＡｓ、ＩｎＰ等の半導体材料を用いた先鋭構造及び細線光導波路にも適用できることは先にも述べたとおりである。
また、本発明に係るシリコン等の半導体先鋭構造を備えたスポットサイズ変換器を例示したが、本発明はこれに限定されず、シリコン等の半導体細線光導波路の無反射終端部等に適用できることはいうまでもないことである。
なお、これまで先鋭構造及び細線光導波路に使用する材料として、シリコン材料を挙げて本発明を説明したが、本発明はこれに限らずＧａＡｓ、ＩｎＰ等の半導体材料を用いた先鋭構造及び細線光導波路にも適用できることは先にも述べたとおりである。
１ シリコン細線光導波路のコア構造
２ シリコン先鋭構造を構成する一辺
３ フォトレジスト
４ フォトレジストの開口
５ シリコン先鋭構造を構成する一辺
６ シリコン先鋭構造を構成する他の一辺
７ シリコン先鋭構造
２ シリコン先鋭構造を構成する一辺
３ フォトレジスト
４ フォトレジストの開口
５ シリコン先鋭構造を構成する一辺
６ シリコン先鋭構造を構成する他の一辺
７ シリコン先鋭構造
Claims (14)
- 半導体細線光導波路のコア構造の端部に形成され、先鋭構造を構成する少なくとも一辺に傾斜した側壁を有する半導体先鋭構造であって、先端に向かって幅及び厚みが減少していることを特徴とする半導体先鋭構造。
- 上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする請求項１に記載の半導体先鋭構造。
- 先鋭構造を構成する一辺及び他の一辺の双方が、傾斜した側壁を有することを特徴とする請求項１又は２に記載の半導体先鋭構造。
- 先端付近の断面形状が三角形である請求項１ないし３のいずれか１項に記載の半導体先鋭構造。
- 上記半導体はシリコンであることを特徴とする請求項１ないし４のいずれか１項に記載の半導体先鋭構造。
- 先鋭構造を構成することになる一辺を含む半導体細線光導波路のコア構造を形成する工程と、該半導体細線光導波路のコア構造上にフォトレジストを塗布する工程と、先鋭構造を構成することになる他の一辺を一部に含むマスクパターンを用いて、先鋭構造を構成することになる他の一辺の外側の領域のフォトレジストが除去されるように該フォトレジストに開口を形成する工程と、該開口下に位置する先鋭構造を構成することになる他の一辺の側壁が厚み方向に傾斜するようにドライエッチングする工程とを含む半導体先鋭構造の作製方法。
- 上記半導体細線光導波路のコア構造の断面は、矩形又は台形であることを特徴とする請求項６に記載の半導体先鋭構造の作製方法。
- 上記先鋭構造を構成することになる一辺を端部に含む半導体細線光導波路のコア構造を形成する工程において、上記先鋭構造を構成することになる一辺の側壁が厚み方向に傾斜するようにドライエッチングすることを特徴とする請求項６又は７に記載の半導体先鋭構造の作製方法。
- 上記半導体はシリコンであることを特徴とする請求項６ないし８のいずれか１項に記載の半導体先鋭構造の作製方法。
- 上記ドライエッチングは、シリコンにアンダーカットの入るガスと側壁の保護膜を堆積させることのできるガスとの混合ガス雰囲気中で行うことを特徴とする請求項９に記載の半導体先鋭構造の作製方法。
- 上記シリコンにアンダーカットの入るガスは、ＳＦ６であり、側壁の保護膜を堆積させることのできるガスは、Ｃ４Ｆ８であることを特徴とする請求項１０に記載の半導体先鋭構造の作製方法。
- 請求項１ないし５のいずれか１項に記載の半導体先鋭構造と、その上の第２コアと、さらにその上の上部クラッド層とを備えた半導体細線光導波路スポットサイズ変換器。
- 上記半導体はシリコンであり、上記第２コアはベンゾンクロテンからなり、上記上部クラッド層はエポキシ樹脂からなることを特徴とする請求項１２に記載の半導体細線光導波路スポットサイズ変換器。
- 請求項１ないし５のいずれか１項に記載の半導体先鋭構造を備えた無反射終端部。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013006445A JP5750732B2 (ja) | 2013-01-17 | 2013-01-17 | シリコン先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 |
| US13/800,770 US8965157B2 (en) | 2013-01-17 | 2013-03-13 | Semiconductor pointed structure and method for fabricating same, spot size converter, and non-reflective terminator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013006445A JP5750732B2 (ja) | 2013-01-17 | 2013-01-17 | シリコン先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014137496A true JP2014137496A (ja) | 2014-07-28 |
| JP5750732B2 JP5750732B2 (ja) | 2015-07-22 |
Family
ID=51165192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013006445A Expired - Fee Related JP5750732B2 (ja) | 2013-01-17 | 2013-01-17 | シリコン先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8965157B2 (ja) |
| JP (1) | JP5750732B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021018288A (ja) * | 2019-07-18 | 2021-02-15 | 住友電気工業株式会社 | スポットサイズ変換器およびその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084019A (ja) * | 2013-10-25 | 2015-04-30 | 富士通株式会社 | スポットサイズ変換器及び光装置 |
| CN104977653B (zh) * | 2015-06-18 | 2018-03-23 | 湖南晶图科技有限公司 | 一种plc波导微耦合镜面的加工方法 |
| US10054740B2 (en) | 2016-12-29 | 2018-08-21 | Intel Corporation | Waveguide transition structure and fabrication method |
| US10845669B2 (en) * | 2019-02-08 | 2020-11-24 | Ii-Vi Delaware Inc. | Vertical junction based silicon modulator |
| CN111487716B (zh) * | 2020-04-23 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 一种减小波导尖端尺寸的方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235128A (ja) * | 1999-02-15 | 2000-08-29 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換光導波路の製法 |
| US20030044118A1 (en) * | 2000-10-20 | 2003-03-06 | Phosistor Technologies, Inc. | Integrated planar composite coupling structures for bi-directional light beam transformation between a small mode size waveguide and a large mode size waveguide |
| WO2004008203A1 (en) * | 2002-07-11 | 2004-01-22 | Redfern Integrated Optics Pty Ltd | Planar waveguide with tapered region |
| JP2006098697A (ja) * | 2004-09-29 | 2006-04-13 | Tdk Corp | 光導波路及びその製造方法 |
| JP2008149530A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | ノズル基板の製造方法、液滴吐出ヘッドの製造方法及び液滴吐出装置の製造方法 |
| WO2008114624A1 (ja) * | 2007-03-20 | 2008-09-25 | Nec Corporation | 光導波路及びこれを用いたスポットサイズ変換器 |
| JP2010117396A (ja) * | 2008-11-11 | 2010-05-27 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換素子の作製方法 |
| JP2011180166A (ja) * | 2010-02-26 | 2011-09-15 | National Institute Of Advanced Industrial Science & Technology | シリコン細線光導波路の作製方法 |
| JP2012181433A (ja) * | 2011-03-02 | 2012-09-20 | Sumitomo Electric Ind Ltd | スポットサイズ変換器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994015231A1 (de) * | 1992-12-29 | 1994-07-07 | Tomas Brenner | Verfahren zur herstellung optischer modenformadapter |
| US5574742A (en) * | 1994-05-31 | 1996-11-12 | Lucent Technologies Inc. | Tapered beam expander waveguide integrated with a diode laser |
| JPH08116135A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | 導波路集積素子の製造方法，及び導波路集積素子 |
| JP3543121B2 (ja) | 2000-10-18 | 2004-07-14 | 日本電信電話株式会社 | 光導波路接続構造 |
| JP3607211B2 (ja) * | 2001-03-13 | 2005-01-05 | 株式会社東芝 | 光導波路、光モジュール、光ファイバレーザ装置 |
| JP2003215388A (ja) * | 2002-01-25 | 2003-07-30 | Hitachi Metals Ltd | レンズ付き光ファイバー組立体とその製造方法 |
| US6642151B2 (en) * | 2002-03-06 | 2003-11-04 | Applied Materials, Inc | Techniques for plasma etching silicon-germanium |
| JP2004133446A (ja) | 2002-09-20 | 2004-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール及び製造方法 |
| JP2004184986A (ja) * | 2002-11-20 | 2004-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子およびその製造方法 |
| US8290325B2 (en) * | 2008-06-30 | 2012-10-16 | Intel Corporation | Waveguide photodetector device and manufacturing method thereof |
| WO2011019887A2 (en) * | 2009-08-14 | 2011-02-17 | Massachusetts Institute Of Technology | Waveguide coupler having continuous three-dimensional tapering |
-
2013
- 2013-01-17 JP JP2013006445A patent/JP5750732B2/ja not_active Expired - Fee Related
- 2013-03-13 US US13/800,770 patent/US8965157B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235128A (ja) * | 1999-02-15 | 2000-08-29 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換光導波路の製法 |
| US20030044118A1 (en) * | 2000-10-20 | 2003-03-06 | Phosistor Technologies, Inc. | Integrated planar composite coupling structures for bi-directional light beam transformation between a small mode size waveguide and a large mode size waveguide |
| WO2004008203A1 (en) * | 2002-07-11 | 2004-01-22 | Redfern Integrated Optics Pty Ltd | Planar waveguide with tapered region |
| JP2006098697A (ja) * | 2004-09-29 | 2006-04-13 | Tdk Corp | 光導波路及びその製造方法 |
| JP2008149530A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | ノズル基板の製造方法、液滴吐出ヘッドの製造方法及び液滴吐出装置の製造方法 |
| WO2008114624A1 (ja) * | 2007-03-20 | 2008-09-25 | Nec Corporation | 光導波路及びこれを用いたスポットサイズ変換器 |
| JP2010117396A (ja) * | 2008-11-11 | 2010-05-27 | Nippon Telegr & Teleph Corp <Ntt> | スポットサイズ変換素子の作製方法 |
| JP2011180166A (ja) * | 2010-02-26 | 2011-09-15 | National Institute Of Advanced Industrial Science & Technology | シリコン細線光導波路の作製方法 |
| JP2012181433A (ja) * | 2011-03-02 | 2012-09-20 | Sumitomo Electric Ind Ltd | スポットサイズ変換器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021018288A (ja) * | 2019-07-18 | 2021-02-15 | 住友電気工業株式会社 | スポットサイズ変換器およびその製造方法 |
| JP7306125B2 (ja) | 2019-07-18 | 2023-07-11 | 住友電気工業株式会社 | スポットサイズ変換器およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8965157B2 (en) | 2015-02-24 |
| US20140199018A1 (en) | 2014-07-17 |
| JP5750732B2 (ja) | 2015-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5750732B2 (ja) | シリコン先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 | |
| US8750654B2 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
| Dumon et al. | Low-loss SOI photonic wires and ring resonators fabricated with deep UV lithography | |
| Sasaki et al. | Arrayed waveguide grating of 70× 60 µm^ sup 2^ size based on Si photonic wire waveguides | |
| JP2008511016A (ja) | 高屈折率差光導波管構造をトリミングおよび平滑化する方法 | |
| JP2013524286A (ja) | 光格子カプラ | |
| JP4377195B2 (ja) | 光モジュールの製造方法 | |
| KR100358133B1 (ko) | 스트레인 분산 패드를 이용한 측면-테이퍼 도파로 제조방법과 이를 응용한 모드변환기 제조방법 및 그에 따른광소자 | |
| Miao et al. | High-efficiency broad-band transmission through a double-60/spl deg/bend in a planar photonic crystal single-line defect waveguide | |
| Borel et al. | Bandwidth engineering of photonic crystal waveguide bends | |
| Zhou et al. | A novel highly efficient grating coupler with large filling factor used for optoelectronic integration | |
| US20230014644A1 (en) | Vertically tapered spot size converter and method for fabricating the same | |
| Wilmart et al. | Ultra low-loss silicon waveguides for 200 mm photonics platform | |
| Bar-David et al. | Resonance trimming in dielectric resonant metasurfaces | |
| JP2011180166A (ja) | シリコン細線光導波路の作製方法 | |
| Teo et al. | Fabrication and demonstration of square lattice two-dimensional rod-type photonic bandgap crystal optical intersections | |
| Yavuzcetin et al. | Photonic crystal fabrication in lithium niobate via pattern transfer through wet and dry etched chromium mask | |
| Ikeda et al. | Studies on key nano-fabrication processes for GaAs-based air-bridge-type two-dimensional photonic-crystal slab waveguides | |
| Yoshida et al. | Broadband and polarization insensitive surface optical coupler using vertically curved waveguides fabricated with ArF-immersion lithography | |
| CN111487716B (zh) | 一种减小波导尖端尺寸的方法 | |
| US20090285522A1 (en) | Optical waveguide, optical device, and optical communication device | |
| CN220553009U (zh) | 光子偏振分束器 | |
| US20240134119A1 (en) | Optical waveguide | |
| Lauvernier et al. | GaAs/polymer optical nanowires: fabrication and characterisation | |
| Teo et al. | Rod type photonic crystal optical line defect waveguides with optical modulations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5750732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |