JP2014129590A - スパッタリング用ターゲットの使用方法、及び酸化物膜の作製方法 - Google Patents

スパッタリング用ターゲットの使用方法、及び酸化物膜の作製方法 Download PDF

Info

Publication number
JP2014129590A
JP2014129590A JP2013210745A JP2013210745A JP2014129590A JP 2014129590 A JP2014129590 A JP 2014129590A JP 2013210745 A JP2013210745 A JP 2013210745A JP 2013210745 A JP2013210745 A JP 2013210745A JP 2014129590 A JP2014129590 A JP 2014129590A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide film
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013210745A
Other languages
English (en)
Other versions
JP6325229B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013210745A priority Critical patent/JP6325229B2/ja
Publication of JP2014129590A publication Critical patent/JP2014129590A/ja
Application granted granted Critical
Publication of JP6325229B2 publication Critical patent/JP6325229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002Controlling or regulating
    • C30B23/005Controlling or regulating flux or flow of depositing species or vapour
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • C30B29/22Complex oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】電気特性の安定した又は信頼性の高い、金属元素を含む結晶性の酸化物膜及びその作製方法を提供する。
【解決手段】c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットの表面と被成膜面とに接して、イオン化した不活性ガスを含むプラズマ空間を形成する。上記スパッタリング用ターゲットの表面に、イオン化した不活性ガスを衝突させて、複数の結晶粒のa−b面でなる劈開面から平板状のスパッタリング粒子を剥離する。上記平板状のスパッタリング粒子を、平板状の形状を概略維持しながら、プラズマ空間を介して被成膜面に輸送する。被成膜面において、同一の極性に帯電した複数の平板状のスパッタリング粒子が互いに反発し、平板状のスパッタリング粒子が平面において隣り合い、かつ、c軸が被成膜面と概略垂直となるように配列して堆積する。
【選択図】図1

Description

本発明は、スパッタリング用ターゲット、スパッタリング用ターゲットの作製方法、スパッタリング用ターゲットの使用方法、スパッタリング装置、スパッタリング装置の使用方法、酸化物膜、酸化物膜の作製方法、酸化物膜を用いた半導体装置、及び酸化物膜を用いた半導体装置を具備する電気機器に関する。
ガラス基板等の絶縁表面を有する基板上に形成された半導体薄膜を用いたトランジスタ(薄膜トランジスタ、又はTFT(Thin Film Transistorの略称。)ともいう。)やダイオード等の半導体素子は、集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような半導体装置に広く応用されている。このような半導体素子に適用可能な半導体薄膜としてシリコン系半導体材料が広く知られている。
しかし、例えば非晶質シリコンを用いたトランジスタは、ガラス基板の大面積化に対応することができるため低コストで作製することができるものの、電界効果移動度が低い。一方、多結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり製造工程数が多く、またガラス基板の大面積化には必ずしも適応しない。
一方、近年新たな半導体材料として酸化物半導体が注目されている。酸化物半導体として、例えば、酸化亜鉛(ZnO)やIn−Ga−Zn−O系酸化物半導体等の材料が挙げられる。このような酸化物半導体を材料とした半導体薄膜をチャネル形成領域に用いたトランジスタを作製し、CPUやメモリ等のICや、アクティブマトリクス型の表示装置等の半導体装置に適用する技術の開発が進められている。
酸化物半導体をチャネル形成領域に用いることで、多結晶シリコンや微結晶シリコンによって得られる高い電界効果移動度と、非晶質シリコンによって得られる均一な素子特性とを併せ持ったトランジスタを作製することができる。該トランジスタは電界効果移動度が高いため、例えばこれを表示装置に用いた場合には、小さな面積のトランジスタでも十分なオン電流を得ることができ、画素の高開口率化や表示装置の低消費電力化を図ることができる。また、酸化物半導体膜は、スパッタリング法を用いて成膜できるため、大面積基板上に半導体装置を作製する場合に好適である。大面積基板に半導体装置を作製することで、半導体装置の作製コストを低くすることができる。さらに、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
非特許文献1に示すように、トランジスタのチャネル形成領域に結晶性の酸化物半導体膜を用いた場合、非晶質の酸化物半導体膜を用いた場合と比べて、優れた電気特性及び信頼性を得ることできることが報告されている。
特許文献1では、例えば酸化亜鉛やInGaO(ZnO)等の酸化物半導体を用いて半導体素子を作製し、これを用いて集積回路や表示装置を作製することが開示されている。この酸化物半導体膜の形成には、スパッタリング法を用いることが記載されている。
また、特許文献2では、電界効果型トランジスタの活性層として、電子キャリア濃度が1018/cm未満であるIn、Ga、及びZnを含む非晶質酸化物半導体を用いたトランジスタが開示されている。該酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている。
特に特許文献3に示すように、c軸配向し、かつa−b面、表面または界面の方向から見て六角形状の原子配列を有し、a−b面において、a軸又はb軸の向きが異なる結晶を含む酸化物材料を酸化物半導体膜としてトランジスタに用いると、トランジスタの電気的特性が安定し、信頼性の高い半導体装置を作製することができることが知られている。この酸化物半導体膜の形成には、スパッタリング法を用いることが記載されている。
以上のような酸化物半導体膜を含む酸化物膜、すなわち金属元素を含む酸化物膜の作製は、一般的にスパッタリング用ターゲットを用いたスパッタリング法により行われる。非特許文献2に示すように、ZnO系の酸化物膜などを用いた太陽電池の電極や表示装置の画素電極等を作製するためにスパッタリング法が用いられることは広く知られている。
スパッタリング(スパッタともいう。)法は、真空中にアルゴンガス等の不活性ガスを導入しながら基板とスパッタリングターゲット間に直流高電圧を印加し、イオン化した不活性ガスをターゲットに衝突させて、弾き飛ばされたターゲット物質を基板に堆積させて成膜する技術である。その際に、酸素や窒素等の反応ガスを不活性ガスと同時に導入し、反応性スパッタにより成膜することもできる。このようなスパッタリング法により、基板への付着力の強い膜を形成することが可能である。また、スパッタリング法では、成膜時間を制御するだけで膜厚を高い精度で制御することが可能である。
特開2007−123861号公報 特開2006−165528号公報 米国特許公開2012/0153364号公報
Shunpei Yamazaki, Jun Koyama, Yoshitaka Yamamoto and Kenji Okamoto, "Research, Development, and Application of Crystalline Oxide Semiconductor" SID 2012 DIGEST pp183−186 小川展弘他、「透明導電膜形成用ZnO系ターゲットの研究(2) −結晶配向ターゲットの開発−」、Journal of TOSOH Research,1992, Vol.36 No.2, p.161−166
上述したような金属元素を含む酸化物膜をトランジスタのチャネル形成領域に用いる場合、該トランジスタが良好なトランジスタ特性を示し、かつ、長期間にわたる高い信頼性を有することが酸化物膜に求められる。
しかし、金属元素を含む酸化物膜は、キャリア密度の制御性が高く、比較的容易にトランジスタ特性が得られるものの、非晶質化しやすく物性が不安定であるという問題があった。従って、トランジスタの信頼性を確保することが困難であった。
また、スパッタリング法を用いて結晶性を有する酸化物膜を形成することができれば、導電率の高い導電体膜や、耐圧の高い絶縁体膜等が形成されることが期待でき、これらの膜を用いた様々な応用が可能となる。
ここで、特許文献3に開示の酸化物材料、すなわち、c軸配向し、かつa−b面、表面又は界面の方向から見て六角形状の原子配列を有し、a−b面において、a軸またはb軸の向きが異なる結晶を含む酸化物材料を酸化物半導体膜として用いることで、上記の問題を解決することができる。
しかし、非特許文献2には、ZnO系透明導電膜のスパッタリング法による形成において、被膜の結晶性をあげるためには、スパッタリングに用いるターゲットのc軸配向性を高める必要があることが記載されている。ターゲットのc軸配向性が非配向の場合には、原理的に被膜の結晶性をあげること、すなわち、c軸配向し、かつa−b面、表面または界面の方向から見て六角形状の原子配列を有し、a−b面において、a軸またはb軸の向きが異なる結晶を含む酸化物半導体膜を作製することは困難である。
このため、上記のような安定で良好なトランジスタ特性を示すトランジスタを実現するc軸配向し、かつa−b面、表面又は界面の方向から見て六角形状の原子配列を有し、a−b面において、a軸又はb軸の向きが異なる結晶を含む酸化物半導体膜を作製するためには、極めてc軸配向性の高いスパッタリングターゲットを作製しなければならない。つまり、c軸配向した単結晶のスパッタリングターゲットを作製することが理想となるが、このようなターゲットは容易に作製することが困難である。
そこで、本発明の一態様は、電気特性の安定した又は信頼性の高い、金属元素を含む結晶性の酸化物膜を成膜することが可能なスパッタリング用ターゲットを提供することを課題の一とする。
また、本発明の一態様は、当該スパッタリング用ターゲットの作製方法を提供することを課題の一とする。
また、本発明の一態様は、当該スパッタリング用ターゲットを用いたスパッタリング装置を提供することを課題の一とする。
また、本発明の一態様は、当該スパッタリング用ターゲットを用いたスパッタリング装置の使用方法を提供することを課題の一とする。
また、本発明の一態様は、電気特性の安定した又は信頼性の高い、金属元素を含む結晶性の酸化物膜を提供することを課題の一とする。
また、本発明の一態様は、当該金属元素を含む結晶性の酸化物膜の作製方法を提供することを課題の一とする。
また、本発明の一態様は、当該金属元素を含む結晶性の酸化物膜を用いた半導体装置を提供することを課題の一とする。
さらに、本発明の一態様は、当該半導体装置を具備する電気機器を提供することを課題の一とする。
特に、本発明の一態様は、上記に掲げる課題のうち少なくとも一つを解決することができる。
そこで、本発明の一態様は、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用い、複数の結晶粒から平板状のスパッタリング粒子を剥離し、c軸が被成膜面と概略垂直となるようにスパッタリング粒子を被成膜面に配列して堆積させる酸化物膜の作製方法である。
また、本発明の一態様は、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用い、スパッタリング用ターゲットの表面と被成膜面とに接して、イオン化した不活性ガスを含むプラズマ空間を形成し、スパッタリング用ターゲットの表面に、イオン化した不活性ガスを衝突させて、複数の結晶粒のa−b面でなる劈開面から平板状のスパッタリング粒子を剥離し、平板状のスパッタリング粒子を、平板状の形状を概略維持しながら、プラズマ空間を介して被成膜面に輸送し、平板状のスパッタリング粒子の複数は、同一の極性に帯電し、被成膜面において、同一の極性に帯電した複数の平板状のスパッタリング粒子が互いに反発し、平板状のスパッタリング粒子が平面において隣り合い、かつ、c軸が被成膜面と概略垂直となるように配列して堆積する酸化物膜の作製方法である。
また、本発明の一態様は、スパッタリング用ターゲットの使用方法であって、スパッタリング用ターゲットは、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含み、スパッタリング用ターゲットから剥離した平板状の帯電した複数のスパッタリング粒子が、互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの使用方法である。
本発明の一態様により、電気特性の安定した又は信頼性の高い、金属元素を含む結晶性の酸化物膜を成膜することが可能なスパッタリング用ターゲットを提供することができる。
また、本発明の一態様により、当該スパッタリング用ターゲットの作製方法を提供することができる。
また、本発明の一態様により、当該スパッタリング用ターゲットを用いたスパッタリング装置を提供することができる。
また、本発明の一態様により、当該スパッタリング用ターゲットを用いたスパッタリング装置の使用方法を提供することができる。
また、本発明の一態様により、電気特性の安定した又は信頼性の高い、金属元素を含む結晶性の酸化物膜を提供することができる。
また、本発明の一態様により、当該金属元素を含む結晶性の酸化物膜の作製方法を提供することができる。
また、本発明の一態様により、当該金属元素を含む結晶性の酸化物膜を用いた半導体装置を提供することができる。
また、本発明の一態様により、当該半導体装置を具備する電気機器を提供することができる。
スパッタリング粒子の動きを示す模式図。 スパッタリング用ターゲットの一部の領域の拡大図。 In−Ga−Zn酸化物の結晶構造を説明する図。 In−Ga−Zn酸化物の結晶構造を説明する図。 スパッタリング用ターゲットの作製方法を説明する図。 成膜装置を説明する図。 成膜装置を説明する図。 成膜装置を説明する図。 成膜装置を説明する図。 酸化物膜を説明する図。 トランジスタの上面図及び断面図。 トランジスタの断面図。 トランジスタの上面図及び断面図。 酸化物積層膜のバンド構造を説明する図。 酸化物積層膜のバンド構造を説明する図。 トランジスタの断面図。 トランジスタの断面図。 トランジスタの作製方法を説明する断面図。 EL素子を用いた表示モジュールの画素の一部の回路図。 EL素子を用いた表示モジュールの上面図、断面図及び発光層の断面図。 EL素子を用いた表示モジュールの断面図。 液晶素子を用いた表示モジュールの画素の回路図。 液晶素子を用いた表示モジュールの断面図。 FFSモードの液晶素子を用いた表示モジュールを説明する図。 イメージセンサの回路図、断面図を示す図。 タッチ入力機能を具備した画素領域を示す図。 フォトセンサが設けられたパネルの断面図。 半導体装置の回路図。 半導体装置の回路図、断面図および電気特性を示す図。 半導体装置の回路図、電気特性を示す図および断面図。 CPUの構成を示すブロック図。 マイクロコンピュータの構成を示すブロック図。 不揮発性記憶素子の構成を示す図。 レジスタの回路構成を示す図。 マイクロコンピュータの動作を示す図。 電気機器を説明する図。 試料の反射電子像。 結晶粒マップ及び結晶粒径のヒストグラム。 XRDの測定結果。 酸化物膜のTEM像。 ACスパッタリング法の放電状態を説明する図。
本発明の実施形態について、図面を用いて以下、詳細に説明する。ただし、本発明はこれらの説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容に限定して解釈されるものではない。
なお、本明細書で説明する各図において、膜や層、基板などの厚さや領域の大きさ等の各構成要素の大きさは、個々に説明の明瞭化のために誇張されている場合がある。よって、必ずしも各構成要素はその大きさに限定されず、また各構成要素間での相対的な大きさに限定されない。
なお、本明細書等において、第1、第2などとして付される序数詞は、便宜上用いるものであって工程の順番や積層の順番などを示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
なお、本明細書等で説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書等において、「上」や「下」の用語は、構成要素の位置関係が「直上」又は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
<1.第1の実施形態> スパッタリング方法及びそのメカニズム
本実施形態では、本発明の一態様に係るスパッタリングによる成膜についての方法、及びそのメカニズムについて説明する。
[1.1.成膜条件又は環境]
図1は、スパッタリング用ターゲット101を用いて、被成膜面102上に酸化物膜を成膜する様子を示す模式図である。
まず、酸化物膜の成膜に用いる、図1に示すスパッタリング用ターゲット101について説明する。
スパッタリング用ターゲット101の一部を拡大させた拡大部150に示すように、スパッタリング用ターゲット101は、複数の結晶粒120を有する多結晶酸化物を含む。このようなスパッタリング用ターゲット101として、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)及び酸素(O)を含む化合物を材料として用いることができる。
図1においては、スパッタリング用ターゲット101は円形であるが、形状はこれに限られず、矩形であってもよく、又はその他の形状であってもよい。
複数の結晶粒120のそれぞれの粒径及び形状は、図1に示すように異なっていてもよい。
複数の結晶粒120は、c軸が互いに不規則に配向している。さらに、複数の結晶粒120のそれぞれは、六角柱状の結晶構造を含む。なお、特に断りがない限り、六角柱状の結晶構造において、六角形の面に平行な面をa−b面とし、当該六角形の面に垂直な方向をc軸方向とする。複数の結晶粒の配向性は、例えば電子後方散乱回折法(EBSD:Electron Backscatter Diffraction)によって測定することができる。
さらに、図1における拡大部150のうち、領域160の部分を拡大して図2(A)に示す。
図2(A)では、複数の結晶粒120として結晶粒120a、結晶粒120b、結晶粒120cの一部を示している。
さらに、図2(B)では、図2(A)の結晶粒120a、結晶粒120b、結晶粒120cを点線で示す。
このとき、図2(B)に示すように、結晶粒120a乃至結晶粒120cのそれぞれは、六角柱状の結晶構造を有する。さらに、結晶粒120a乃至結晶粒120cでは、六角柱状の結晶構造では、c軸が互いに不規則に配向している。
以上のように、本発明の一態様に係るスパッタリング用ターゲット101は、複数の結晶粒120のc軸が、互いに不規則に配向している構造である。
被成膜面102を含む材料が結晶構造を有する場合、被成膜面102に堆積するスパッタリング粒子との間で格子定数の不整合が生じ、格子歪みが発生する。また、被成膜面102を含む材料が結晶構造を有する場合、当該構造が有する内部応力によっても同様の歪みが発生する。このため、スパッタリング粒子の堆積により形成される酸化物膜の結晶化度が低下するおそれがある。さらに、被成膜面102は、微細な凹凸を有すると成膜する酸化物膜の結晶化度を低下させる。
従って、結晶化度の高い酸化物膜を成膜するためには、スパッタリング粒子を堆積させる被成膜面102には、非晶質構造を有する材料の表面が適している。材料が非晶質構造を有する場合には、特定の方向への内部応力が無く又は少なく、また結晶構造に起因する歪みの発生を抑制される。また、被成膜面102の平坦性を高めることが効果的である。
このような非晶質構造を有する材料としては、例えば非晶質構造の酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などの絶縁膜や、非晶質構造の酸化物膜等を用いるとよい。
また、後述するが、本発明の一態様に係る酸化物を積層した多層膜としてトランジスタに用いる場合、チャネルを形成する酸化物膜の結晶性を高めるために、当該酸化物膜の下層には非晶質の酸化物膜を用いるとよい。
また、被成膜面102には、吸着水がないことが好ましい。成膜する酸化物膜の膜特性を向上させるためである。よって、例えば被成膜面102に対し、吸着水を除去する処理を行ってもよい。例えば、100℃以上の温度で被成膜面102を有する基板を加熱処理することなどにより、吸着水を除去又は低減することができる。なお、被成膜面102を有する基板における被成膜面102とは、基板自体の表面に限られず、当該基板の上方に形成された膜や構造物であって、露出している最表面を含む。
さらに、被成膜面102は絶縁表面を有することが好ましい。堆積したスパッタリング粒子の帯電する電荷の消失をしにくくするためである。
次に、酸化物膜のスパッタリングによる成膜の様子について説明する。
図1に示すように、スパッタリング用ターゲット101の表面と、被成膜面102とに接して、イオン化した不活性ガスを含むプラズマ空間103を形成する。プラズマ空間103が被成膜面102と接するように形成されることで、スパッタリング粒子を効率よく被成膜面102に移動させることができる。
一方、成膜装置にマグネトロンを用い、磁場によりスパッタリング用ターゲット101の近傍のプラズマ空間103を高密度化してもよい。マグネトロンスパッタリングを用いた成膜装置では、例えば、スパッタリング用ターゲットの前方に磁場を形成するため、スパッタリング用ターゲットの後方に磁石組立体が配置される。当該磁場は、スパッタリング用ターゲットのスパッタリング時において、電離した電子やスパッタリングにより生じた二次電子を捉える。このようにして捕捉された電子は成膜室内の希ガス等の不活性ガスとの衝突確率を高め、その結果プラズマ密度が高まる。これにより、例えば被成膜面の温度を著しく上昇させることなく、成膜の速度を上げることができる。
イオン化した不活性ガスとしては、例えば酸素(O)を含むガス、希ガス元素を含むガス、又は酸素及び希ガス元素を含むガスを適用できる。希ガス元素として、アルゴン(Ar)などを適用することが好ましい。
[1.2.スパッタリング粒子の剥離]
図1に示すように、上記のようにしてイオン化した不活性ガス中のイオン110を、スパッタリング用ターゲット101に衝突させて、結晶粒のa−b面でなる劈開面から平板状のスパッタリング粒子111aを剥離する。スパッタリング粒子111aは、結晶粒120の六角柱状の結晶構造における劈開面から剥離するため、その形状は平板状(ペレット状ともいう。)となる。ここで劈開面とは、結晶の結合が弱い箇所(劈開する面又は劈開しやすい面のこと)をいう。従って、複数の結晶粒において、当該結晶粒中のa−b面でなる劈開面から平板状のスパッタリング粒子111aが同時に又は異なるタイミングでそれぞれ剥離される。なお、図1では、説明の便宜のため、イオン110とスパッタリング粒子111aとの大きさを模式的に図示しており、実際の大きさや縮尺とは異なる。
イオン110としては、例えば酸素の陽イオン、希ガス元素の陽イオンを適用できる。例えば、酸素の陽イオンを用いることで、成膜時のスパッタリング用ターゲット101の表面へのプラズマダメージを軽減することができる。これにより、イオン110がスパッタリング用ターゲット101の表面に衝突した際に、スパッタリング用ターゲット101の表面における結晶性の低下や非晶質化を抑制することができる。
また、希ガス元素の陽イオンとしては、例えばアルゴンイオン(Ar)を用いることができる。
なお、図1では、説明の便宜のため、1個のイオン110を衝突させて1個のスパッタリング粒子111aを剥離しているが、複数個のイオン110が同時に又は異なるタイミングでスパッタリング用ターゲット101の表面に衝突し、1個のスパッタリング粒子111aが剥離する場合もある。また、1個のイオン110がスパッタリング用ターゲット101の表面に衝突して、複数のスパッタリング粒子111aが剥離する場合もある。スパッタリング用ターゲット101の表面に衝突するイオン110の数に対する剥離するスパッタリング粒子111aの数は、例えばスパッタリング装置の電力によって変化する。
ここで、剥離したスパッタリング粒子111aは、正又は負の極性に帯電していることが好ましい。このとき、スパッタリング粒子111aの六角形である一対の面が帯電していることが好ましい。なお、本実施形態では、一例として、スパッタリング粒子111aが正に帯電する場合について説明するが、これに限定されず、負に帯電する場合もある。また、拡大部151に示すように、六角形のスパッタリング粒子111aは、六角形の辺に沿って帯電してもよい。スパッタリング粒子111aの六角形の辺に沿って帯電することにより、対向する電荷どうしが反発し合い、プラズマ空間103を飛翔するスパッタリング粒子111aの変形を抑制し、平板状の形状を概略維持することができる。また、帯電していたスパッタリング粒子111aが、スパッタリング粒子111aの電荷と逆の極性のプラズマにより中和され、その後、再度帯電する場合もある。
また、複数のスパッタリング粒子111aを剥離する場合、複数のスパッタリング粒子111aのそれぞれは、同一の極性に帯電していることが好ましい。
また、スパッタリング粒子111aが帯電するタイミングは、特に限定されない。例えば、イオン110の衝突時に帯電する場合がある。また、スパッタリング粒子111aがプラズマ空間103のプラズマに曝されることで帯電する場合がある。また、イオン110が平板状のスパッタリング粒子111aの側面、上面または下面に結合することで帯電する場合がある。
[1.3.スパッタリング粒子の飛翔]
さらに、図1に示すように、剥離したスパッタリング粒子111aを、平板状の形状を概略維持しながら、プラズマ空間103を介して被成膜面102に輸送する。このとき、スパッタリング粒子111aは、帯電が維持されていることが好ましい。スパッタリング粒子111aが電荷を帯びている場合、そのスパッタリング粒子111aの表面における電荷分布によってスパッタリング粒子111aの飛翔中の形状が維持される。このため、スパッタリング粒子111aは、あたかも凧のようにスパッタリング用ターゲット101の表面と被成膜面102との間を平板状の形状を概略維持したまま移動し、平板形状を概略維持したまま被成膜面102に到達することができる。
なお、図1では、一例として、スパッタリング用ターゲット101の上方に被成膜面102が配置され、スパッタリング粒子111aが下から上に向かって移動する。しかし、スパッタリング用ターゲット101と被成膜面102との位置関係はこれに限定されず、例えば、スパッタリング用ターゲット101の下方に被成膜面102を配置して、スパッタリング用ターゲット101から被成膜面102に向かって移動させてもよい。また、スパッタリング用ターゲット101と被成膜面102とがそれぞれ垂直になるように対向させて配置し、スパッタリング粒子111aを、スパッタリング用ターゲット101から被成膜面102に向かって移動させてもよい。
被成膜面102に到達したスパッタリング粒子111aは、a−b面が被成膜面102と概略平行となるように被成膜面102上にあたかもハンググライダーのように堆積する。このようにして剥離したスパッタリング粒子111aは、結晶粒120の一部を剥離することで形成されるため、高い結晶性を有する。従って、スパッタリング粒子111aが被成膜面に到達することで結晶化度の高い酸化物膜を形成することができる。
[1.4.スパッタリング粒子の堆積、酸化物膜の成膜]
平板状のスパッタリング粒子111aは、劈開面と被成膜面102とが平行になるように被成膜面に付着する割合が高い。ここで、図1に示すように、剥離したスパッタリング粒子111aが帯電している場合、被成膜面102において、剥離したスパッタリング粒子111aが被成膜面102上にすでに堆積したスパッタリング粒子111bと互いに反発することで、スパッタリング粒子111bが堆積していない領域に移動して堆積する。さらに、複数のスパッタリング粒子111aが堆積した領域に別のスパッタリング粒子が積層して堆積してもよい。このとき、堆積したスパッタリング粒子111aに帯電していた電荷が消失していてもよい。
一方、スパッタリング粒子111aが帯電していない場合には、スパッタリング粒子111aは被成膜面102に不規則に堆積する。従って、スパッタリング粒子111aがすでに他のスパッタリング粒子が堆積している領域も含め、無秩序に堆積する。このため、スパッタリング粒子111aが帯電していない場合には、堆積して得られる酸化物膜は厚さが均一ではなく、結晶の配向も無秩序となる。
このように、被成膜面102において、スパッタリング粒子111bと隣り合うように堆積することにより、例えば透過型電子顕微鏡(TEMともいう)などにより観察した場合でも粒界を確認することができない酸化物膜を形成できる。また、スパッタリング粒子111aとスパッタリング粒子111bとは、c軸が被成膜面102と概略垂直になるように配列して堆積する。従って、成膜される酸化物膜の結晶部は、一つの結晶軸に対して配向することになる。例えば、結晶粒の劈開面がa−b面に平行な面である場合、酸化物膜の結晶部はc軸配向する。すなわち、被成膜面の法線ベクトルと酸化物膜に含まれる結晶部のc軸とが平行になる。ただし、a軸はc軸を基準に回転が自在であるため、酸化物膜に含まれる複数の結晶部のa軸方向は一様ではない。
また、このようなスパッタリングプロセスによって、スパッタリング粒子が被成膜面102上に規則的に配列するため、被成膜面102上に形成された酸化物膜の上面は、極めて平坦性が高いものとなる。酸化物膜の上面の平坦性は、これをチャネル形成領域に用いたトランジスタの電気特性の向上に寄与する。
なお、被成膜面102は絶縁表面を有することが好ましい。あるいは、被成膜面102を有する基板は、成膜装置内において電気的に浮遊状態にあることが好ましい。これにより、被成膜面102に堆積したスパッタリング粒子に帯電する電荷が消失しにくくなる。ただし、スパッタリング粒子の堆積速度が電荷の消失よりも遅い場合は、被成膜面102が導電性を有していてもよい。
このように、被成膜面102において、同一の極性に帯電した複数の平板状のスパッタリング粒子が互いに反発することで、剥離されたスパッタリング粒子は、他のスパッタリング粒子が堆積していない領域に移動して堆積する。また、複数の平板状のスパッタリング粒子は、平面において隣り合い、かつ、c軸が被成膜面と概略垂直となるように配列して堆積する。
以上が本発明の一態様に係るスパッタリングによる成膜についての方法、及びそのメカニズムの説明である。
図1及び図2を用いて説明したように、本実施形態では、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて、c軸が被成膜面と概略垂直となるように配列する、結晶化度の高い酸化物膜を作製することができる。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<2.第2の実施形態> スパッタリング用ターゲット
本実施形態では、本発明の一態様に係るスパッタリング用ターゲットについて、図3及び図4を用いて説明する。
[2.1.スパッタリング用ターゲット]
本発明の一態様に係るスパッタリング用ターゲットは、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含む。
また、スパッタリング用ターゲットに含まれる複数の結晶粒は、劈開面を有する。劈開面は、例えばa−b面に平行な面である。
また、スパッタリング用ターゲットに含まれる複数の結晶粒が六方晶構造を有する場合、スパッタリングの際に剥離する平板状のスパッタリング粒子は、内角が120°である概略正六角形の上面及び下面を有する六角柱状の結晶構造を有する。
また、スパッタリング粒子は理想的には単結晶であるが、イオンの衝突の影響などによって一部が非晶質化していてもよい。
スパッタリング用ターゲットに含まれる多結晶酸化物としては、例えば、In、M(MはGa、Sn、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbまたはLu)及びZnを含む酸化物などを適用できる。In、M及びZnを含む酸化物をIn−M−Zn酸化物とも表記する。
例えば、In−M−Zn酸化物において、劈開面はMとZnとが混合されたa−b面と平行な面であることが多い。
なお、複数の結晶粒の平均粒径は、3μm以下、さらには2.5μm以下、さらには2μm以下であることが好ましい。
または、スパッタリング用ターゲットは、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒のうち、粒径が0.4μm以上1μm以下である結晶粒の割合が8%以上、好ましくは15%以上、さらに好ましくは25%以上である。
複数の結晶粒の粒径が小さいことにより、スパッタリング用ターゲットにイオンを衝突させると、劈開面からスパッタリング粒子が剥離する。剥離したスパッタリング粒子は、劈開面と平行な上面及び下面を有する平板状となる。また、複数の結晶粒の粒径が小さいことにより、結晶に歪みが生じ、劈開面からの剥離が容易になる。
なお、複数の結晶粒の粒径は、例えばEBSDによって測定することができる。ここで示す結晶粒の粒径は、EBSDにより得られる結晶粒マップから一つの結晶粒の断面積を測定し、結晶粒を正円形として粒径に換算したものである。具体的には、結晶粒の断面積がSであるとき、結晶粒の半径をrと置き、S=πrの関係から半径rを算出し、半径rの2倍を粒径としている。
また、スパッタリング用ターゲットは、相対密度が90%以上、95%以上、または99%以上であることが好ましい。
さらに、図3(A)に、スパッタリング用ターゲットに含まれる結晶粒の一例として、a−b面と平行な方向から見たIn−Ga−Zn酸化物の結晶構造の一例を示す。図3(A)に示すように、In−Ga−Zn酸化物の結晶構造では、インジウムを含む層、ガリウム又は亜鉛、並びに酸素を含む層がc軸方向に積層している。
さらに、図3(A)において、一点鎖線で囲った部分を拡大し図3(B)に示す。例えば、In−Ga−Zn酸化物に含まれる結晶粒において、図3(B)に示すガリウム原子、亜鉛原子、及び酸素原子を有する第1のGZO層と、ガリウム原子、亜鉛原子、及び酸素原子を有する第2のGZO層との間の面が劈開面となる。このように、スパッタリング用ターゲットは、a−b面に平行な平面で劈開し、In−Ga−Zn酸化物からなるスパッタリング粒子は、a−b面に平行な平面を有する平板状となる。よって、スパッタリング用ターゲットの複数の結晶粒のそれぞれのc軸が揃ってなくても、複数の結晶粒のそれぞれからa−b面に平行な平面を有する同じ形状のスパッタリング粒子を剥離することができる。このため、スパッタリング用ターゲットの複数の結晶粒において、c軸を揃えなくてもよい。
図4に、結晶のa−b面と垂直に見たときのIn−Ga−Zn酸化物の結晶構造の一例を示す。ただし、図4では、インジウム原子及び酸素原子を有する層のみを抜き出して示す。
In−Ga−Zn酸化物は、インジウム原子−酸素原子間の結合が弱い。すなわち、当該結合が切れた場合、酸素原子が脱離し、図4の二点鎖線に示すように連続的に酸素原子の欠損(酸素欠損ともいう。)が生じる。図4において、酸素欠損を二点鎖線で繋ぐことで、正六角形を描くことができる。このように、In−Ga−Zn酸化物の結晶は、インジウム原子−酸素原子間の結合が切れた場合に生じる、a−b面に垂直な面を複数有することがわかる。
In−Ga−Zn酸化物の結晶は六方晶であるため、平板状のスパッタリング粒子は内角が120°である正六角形の面を有する六角柱状となりやすい。ただし、平板状のスパッタリング粒子は六角柱状に限定されず、内角が60°である正三角形の面を有する三角柱状、又はその他の多角柱状の場合もある。
[2.2.スパッタリング用ターゲットの作製方法]
図5を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
図5(A)では、スパッタリング用ターゲットとなる、複数の金属元素を含む酸化物粉末を作製する。まずは、工程S201にて酸化物粉末を秤量する。
ここでは、複数の金属元素を含む酸化物粉末として、In、M及びZnを含む酸化物粉末(In−M−Zn酸化物粉末ともいう。)を作製する場合について説明する。具体的には、原料としてInO酸化物粉末、MO酸化物粉末及びZnO酸化物粉末を用意する。なお、X、Y及びZは任意の正数であり、例えばXは1.5、Yは1.5、Zは1とすればよい。もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択すればよい。なお、Mは、Ga、Sn、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb又はLuである。本実施形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種または二種の酸化物粉末を用いた場合に適用しても構わない。
次に、InO酸化物粉末、MO酸化物粉末及びZnO酸化物粉末を所定のmol数比で混合する。
所定のmol数比としては、例えば、InO酸化物粉末、MO酸化物粉末及びZnO酸化物粉末が、2:2:1、8:4:3、3:1:1、1:1:1、1:3:2、4:2:3、1:1:2、3:1:4又は3:1:2とする。このようなmol数比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
次に、工程S202にて、所定のmol数比で混合したInO酸化物粉末、MO酸化物粉末及びZnO酸化物粉末に対し第1の焼成を行うことでIn−M−Zn酸化物を得る。
なお、第1の焼成は、不活性雰囲気、酸化性雰囲気または減圧雰囲気で行い、温度は400℃以上1700℃以下、好ましくは900℃以上1500℃以下とする。第1の焼成の時間は、例えば3分以上24時間以下、好ましくは30分以上17時間以下、さらに好ましくは30分以上5時間以下で行えばよい。第1の焼成を前述の条件で行うことで、主たる反応以外の余分な反応を抑制でき、In−M−Zn酸化物粉末中に含まれる不純物濃度を低減することができる。そのため、In−M−Zn酸化物粉末の結晶性を高めることができる。
また、第1の焼成は、温度又は/及び雰囲気を変えて、複数回行ってもよい。例えば、第1の雰囲気にて第1の温度でIn−M−Zn酸化物粉末を保持した後、第2の雰囲気にて第2の温度で保持しても構わない。具体的には、第1の雰囲気を不活性雰囲気または減圧雰囲気として、第2の雰囲気を酸化性雰囲気とすると好ましい。これは、第1の雰囲気にてIn−M−Zn酸化物粉末に含まれる不純物を低減する際にIn−M−Zn酸化物中に酸素欠損が生じることがあるためである。そのため、第2の雰囲気にて得られるIn−M−Zn酸化物中の酸素欠損を低減することが好ましい。In−M−Zn酸化物中の不純物濃度を低減し、かつ酸素欠損を低減することにより、In−M−Zn酸化物粉末の結晶性を高めることができる。
次に、工程S203にて、In−M−Zn酸化物を粉砕することでIn−M−Zn酸化物粉末を得る。
In−M−Zn酸化物は、a−b面に平行な表面構造を多く含む。そのため、得られるIn−M−Zn酸化物粉末は、a−b面に平行な上面及び下面を有する平板状の結晶粒を多く含むことになる。また、In−M−Zn酸化物の結晶は六方晶となることが多いため、前述の平板状の結晶粒は内角が120°である概略正六角形の面を有する六角柱状であることが多い。
以上のようにして、In−M−Zn酸化物粉末を得ることができる。
次に、図5(B)では、図5(A)に示すフローチャートで得られたIn−M−Zn酸化物粉末を用いてスパッタリング用ターゲットを作製する方法について説明する。
工程S211にて、In−M−Zn酸化物粉末を型に敷き詰めて成形する。なお、工程S211では、In−M−Zn酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを成形してもよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、300℃以上700℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。
なお、上述の型は金属製又は酸化物製とすればよく、矩形又は丸形の上面形状を有する。
次に、工程S212にて、In−M−Zn酸化物粉末に対し第2の焼成を行う。その後、工程S213にて、第2の焼成が行われたIn−M−Zn酸化物粉末に対し第1の加圧処理を行い、板状In−M−Zn酸化物を得る。第2の焼成は第1の焼成と同様の条件及び方法で行えばよい。第2の焼成を行うことで、In−M−Zn酸化物の結晶性を高めることができる。
なお、第1の加圧処理は、In−M−Zn酸化物粉末を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて第1の加圧処理を行うことができる。なお、第1の加圧処理は、第2の焼成と同時に行ってもよい。
第1の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨(CMP:Chemical Mechanical Polishing)処理などを用いればよい。
こうして得られた板状In−M−Zn酸化物は、結晶性の高い多結晶酸化物となる。
次に得られた板状In−M−Zn酸化物の厚さを確認する。板状In−M−Zn酸化物が所望の厚さより薄い場合は、工程S211に戻り、板状In−M−Zn酸化物上にIn−M−Zn酸化物粉末を敷き詰め、成形する。
なお、上記工程をn回(nは自然数)繰り返し行ってもよい。このとき、板状In−M−Zn酸化物、及び板状In−M−Zn酸化物上のIn−M−Zn酸化物粉末に対し第2の焼成と同様の条件及び方法で再度焼成を行う。その後、焼成が行われた板状In−M−Zn酸化物、及び板状In−M−Zn酸化物上のIn−M−Zn酸化物粉末に対し上記加圧処理と同様の条件及び方法で加圧処理を行い、In−M−Zn酸化物粉末の分だけ厚さの増した板状In−M−Zn酸化物を得る。板状In−M−Zn酸化物は、板状In−M−Zn酸化物を種結晶として結晶成長させて得られるため、結晶性の高い多結晶酸化物となる。
この板状In−M−Zn酸化物を厚くする工程をn回繰り返すことで、例えば2mm以上20mm以下、好ましくは3mm以上20mm以下の板状In−M−Zn酸化物を得ることができる。当該板状In−M−Zn酸化物を以て、スパッタリング用ターゲットとする。
なお、板状のIn−M−Zn酸化物を形成した後、平坦化処理を行ってもよい。
なお、得られたスパッタリング用ターゲットに対し、さらに焼成を行っても構わない。このときの焼成は第1の焼成と同様の条件及び方法で行えばよい。焼成を行うことで、さらに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる。
以上のようにして、a−b面に平行な劈開面を有し、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを作製することができる。
なお、上記作製方法を用いることにより、スパッタリング用ターゲットを高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される酸化物膜の膜密度も高くすることができる。具体的には、スパッタリング用ターゲットの相対密度を90%以上、95%以上、又は99%以上とすることができる。
また、本実施形態のスパッタリング用ターゲットを用いて第1の実施形態に示す酸化物膜を成膜することができる。このとき、成膜された酸化物膜は、c軸が被成膜面と概略垂直となるように配列している。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<3.第3の実施形態> 成膜装置
本実施形態では、本発明の一態様に係る成膜装置について、図6乃至図9を用いて説明する。
なお、以下に示す成膜装置は、スパッタリング法により成膜を行う成膜室(スパッタ室)を少なくとも有するものである。ここで、スパッタリング法は、プラズマの発生方法で分類され、直流(DC)電源を用いるものを直流スパッタリング法、交流(AC)電源を用いるものを交流スパッタリング法、さらに高周波(RF)電源を用いるものを高周波スパッタリング法という。特に直流スパッタリング法は、電源設備が安価であり成膜速度が速いため、生産性や製造コストの点で工業的に優れている。本発明の一態様に係る成膜装置においては、これらのいずれの方法も用いることができ、またこれらを組み合わせて用いることもできる。
図6に示す成膜装置は、成膜室51と、副成膜室52と、搬送室53とを有する。
成膜室51は、搬送室53及び副成膜室52と接続される。なお、各室の接続部にはゲートバルブ(図中斜線のハッチング)が設けられており、各室を独立して真空状態に保持することができる。
成膜室51は、スパッタリング用ターゲット54と、防着板55と、基板ステージ56と、を有する。
スパッタリング用ターゲット54は、図1に示すスパッタリング用ターゲット101に相当する。なお、スパッタリング用ターゲット54に直流電圧、交流電圧、又は高周波電圧を与えてもよい。このうち、後述するCAAC−OS膜を形成するには、直流電圧を用いることが好ましい。
防着板55は、スパッタリング用ターゲット54から剥離するスパッタリング粒子が不要な領域に堆積するのを抑制する機能を有する。
基板ステージ56には、基板57が設置されている。基板57の一平面は、図1に示す被成膜面102に相当する。なお、基板ステージ56に、基板57を保持する基板保持機構や、基板57を裏面から加熱する裏面ヒーター等を設けてもよい。なお、基板ステージを浮遊状態としてもよい。また、基板ステージ56を接地電位としてもよい。
また、成膜室51は、マスフローコントローラ58を介して精製機59と接続される。精製機59及びマスフローコントローラ58は、ガス種の数だけ設けられる。図6では、一例として二つの場合について示す。
成膜室51などに導入されるガスとしては、露点が−80℃以下、好ましくは−100℃以下、さらに好ましくは−120℃以下、であるガスを用いる。露点の低い酸素ガス、希ガス(アルゴンガスなど)などを用いることで、成膜時に混入する水分を低減することができる。
副成膜室52は、成膜室51に対する排気の混入を防止する機能を有する。
副成膜室52は、バルブを介して真空ポンプ60と接続され、バルブ、アダプティブプレッシャーコントロール61(APCともいう)、ターボ分子ポンプ62を介して真空ポンプ63に接続される。
ターボ分子ポンプは、内部のタービンを高速回転させることで、サイズの大きい分子を安定して排気することができ、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。さらに、水などの比較的融点の高い分子に対する排気能力が高いクライオポンプまたは反応性の高い分子に対する排気能力が高いスパッタイオンポンプを組み合わせることが有効となる。
クライオポンプは、Heガスの膨張時の吸熱を利用してポンプ内部に極低温面を設け、残留気体を凝縮させ捕捉して溜め込む、オイルフリーのポンプである。溜め込んだ気体は定期的に排出してポンプを再生させる。
搬送室53には、基板搬送ロボット64が設けられており、成膜室51とロード/アンロードロック室との基板の受け渡しを行うことができる。
搬送室53は、バルブを介して真空ポンプ65と接続され、バルブ、アダプティブプレッシャーコントロール66を介してクライオポンプ67に接続される。
なお、真空ポンプ60、63、65としては、例えば、ドライポンプ及びメカニカルブースターポンプが直列に接続されたものを用いてもよい。また、排気側から成膜室51に対するシリコンや炭素などの不純物の混入がないことが好ましい。
図7(A)は、マルチチャンバーの成膜装置の上面図を模式的に示している。図7(A)に示す成膜装置は、基板を収容するカセットポート74を3つ有する大気側基板供給室71と、ロードロック室72a及びアンロードロック室72bと、搬送室73と、搬送室73aと、搬送室73bと、基板加熱室75と、成膜室70aと、成膜室70bと、を有する。大気側基板供給室71は、ロードロック室72a及びアンロードロック室72bと接続する。ロードロック室72a及びアンロードロック室72bは、搬送室73a及び搬送室73bを介して搬送室73と接続する。基板加熱室75、成膜室70a、及び成膜室70bは、搬送室73とのみ接続する。
なお、各室の接続部にはゲートバルブ(図中斜線のハッチング)が設けられており、大気側基板供給室71を除き各室を独立して真空状態に保持することができる。また、大気側基板供給室71及び搬送室73は、一つ以上の基板搬送ロボット76を有し、基板を搬送することができる。なお、基板加熱室75がプラズマ処理室を兼ねることが好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で大気暴露することなく基板を搬送可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室及び基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
図7(B)は、図7(A)と構成の異なるマルチチャンバーの成膜装置である。図7(B)に示す成膜装置は、カセットポート84を有する大気側基板供給室81と、ロード/アンロードロック室82と、搬送室83と、基板加熱室85と、成膜室80aと、成膜室80bと、成膜室80cと、成膜室80dと、を有する。大気側基板供給室81、基板加熱室85、成膜室80a、成膜室80b、成膜室80c及び成膜室80dは、搬送室83を介してそれぞれ接続される。
なお、各室の接続部にはゲートバルブ(図中斜線のハッチング)が設けられており、大気側基板供給室81を除き各室を独立して真空状態に保持することができる。また、大気側基板供給室81及び搬送室83は、一つ以上の基板搬送ロボット86を有し、基板を搬送することができる。
さらに、図8を用いて図7(B)に示す成膜室(スパッタリング室)の詳細について説明する。図8(A)に示す成膜室80bは、スパッタリング用ターゲット87と、防着板88と、基板ステージ90とを有する。
スパッタリング用ターゲット87は、図1に示すスパッタリング用ターゲット101に相当する。
防着板88は、スパッタリング用ターゲット87から剥離するスパッタリング粒子が不要な領域に堆積するのを抑制する機能を有する。
基板ステージ90には、基板89が設置されている。基板89の一平面は、図1に示す被成膜面102に相当する。なお、基板ステージ90に、基板89を保持する基板保持機構や、基板89を裏面から加熱する裏面ヒーター等を設けてもよい。
また、図8(A)に示す成膜室80bは、ゲートバルブを介して、搬送室83と接続されており、搬送室83は、ゲートバルブを介してロード/アンロードロック室82と接続されている。搬送室83には、基板搬送ロボット86が設けられており、成膜室80bとロード/アンロードロック室82との基板の受け渡しを行うことができる。また、ロード/アンロードロック室82は、一つの真空チャンバー内で上下に分かれており、いずれか一方をロード室として用い、他方をアンロード室として用いることができる。このような構造とすることで、成膜装置の設置面積を縮小することができるので、好適である。
また、図8(A)に示す成膜室80bは、マスフローコントローラ97を介して精製機94と接続される。精製機94及びマスフローコントローラ97は、ガス種の数だけ設けられる。図8(A)では、一例として二つの場合について示す。
成膜室80bなどに導入されるガスとしては、露点が−40℃以下、好ましくは−80℃以下、さらに好ましくは−100℃以下であるガスを用いる。露点の低い酸素ガス、希ガス(アルゴンガスなど)などを用いることで、成膜時に混入する水分を低減することができる。
また、図8(A)に示す成膜室80bは、ゲートバルブを介してクライオポンプ95aと接続され、搬送室83は、ゲートバルブを介してクライオポンプ95bと接続され、ロード/アンロードロック室82は、ゲートバルブを介して真空ポンプ96と接続される。なお、ロード/アンロードロック室82は、ロードロック室、アンロードロック室をそれぞれ独立して真空ポンプと接続してもよい。また、成膜室80b及び搬送室83は、それぞれバルブを介して真空ポンプ96と接続される。
なお、真空ポンプ96は、例えば、ドライポンプ及びメカニカルブースターポンプが直列に接続されたものとすればよい。このような構成とすることで、成膜室80b及び搬送室83は、大気圧から低真空(0.1Pa〜10Pa程度)までは真空ポンプ96を用いて排気され、バルブを切り替えて低真空から高真空(1×10−4Pa〜5×10−7Pa)まではクライオポンプ95aまたはクライオポンプ95bを用いて排気される。このとき、排気側から成膜室80bに対するシリコンや炭素などの不純物の混入がないことが好ましい。
次に、図8(B)を用いて、図7(B)に示す成膜室の一例について、図8(A)と異なる態様について説明する。
図8(B)に示す成膜室80bはゲートバルブを介して、搬送室83と接続しており、搬送室83はゲートバルブを介してロード/アンロードロック室82と接続されている。
図8(B)に示す成膜室80bは、ガス加熱機構98を介してマスフローコントローラ97と接続され、ガス加熱機構98はマスフローコントローラ97を介して精製機94と接続される。ガス加熱機構98により、成膜室80bに導入されるガスを40℃以上400℃以下、好ましくは50℃以上500℃以下に加熱することができる。なお、ガス加熱機構98、精製機94及びマスフローコントローラ97は、ガス種の数だけ設けられる。図8(B)では、一例として、二つの場合について示す。
図8(B)に示す成膜室80bは、バルブを介してターボ分子ポンプ95c及び真空ポンプ96bと接続される。なお、ターボ分子ポンプ95cは、補助ポンプとしてバルブを介して真空ポンプ96aが設けられる。真空ポンプ96a及び真空ポンプ96bは真空ポンプ96と同様の構成とすればよい。
また、図8(B)に示す成膜室80bは、クライオトラップ99が設けられる。
ターボ分子ポンプ95cは、大きいサイズの分子(原子)を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、水などの比較的融点の高い分子(原子)に対する排気能力が高い、クライオトラップ99が成膜室80bに接続された構成としている。クライオトラップ99の冷凍機の温度は100K以下、好ましくは80K以下とする。また、クライオトラップ99が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、1段目の冷凍機の温度を100K以下とし、2段目の冷凍機の温度を20K以下とすればよい。
また、図8(B)に示す搬送室83は、真空ポンプ96b、クライオポンプ95d及びクライオポンプ95eとそれぞれバルブを介して接続される。クライオポンプが1台の場合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプを2台以上並列に接続することで、1台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子(原子)を放出する処理をいう。クライオポンプは、分子(原子)をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
また、図8(B)に示すロード/アンロードロック室82は、クライオポンプ95f及び真空ポンプ96cとそれぞれバルブを介して接続される。なお、真空ポンプ96cは真空ポンプ96と同様の構成とすればよい。
次に、図9を用いて図7(B)に示す基板加熱室85の詳細について説明する。
図9に示す基板加熱室85は、ゲートバルブを介して、搬送室83と接続している。なお、搬送室83はゲートバルブを介してロード/アンロードロック室82と接続されている。なお、ロード/アンロードロック室82の排気は、図8(A)または図8(B)と同様の構成とすることができる。
図9に示す基板加熱室85は、マスフローコントローラ97を介して精製機94と接続される。なお、精製機94及びマスフローコントローラ97は、ガス種の数だけ設けられる。図9では、一例として、二つの場合について示す。また、基板加熱室85は、バルブを介して真空ポンプ96bと接続される。なお、排気側から成膜室80bに対するシリコンや炭素などの不純物の混入がないことが好ましい。
また、基板加熱室85は、基板ステージ92を有する。ただし、複数の基板を設置可能な基板ステージを有しても構わない。また、基板加熱室85は、加熱機構93を有する。加熱機構93としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などのRTA(Rapid Thermal Anneal)を用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
なお、成膜室80b及び基板加熱室85の背圧は、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下である。
また、成膜室80b及び基板加熱室85は、質量電荷比(m/z)が18である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室80b及び基板加熱室85は、m/zが28である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室80b及び基板加熱室85は、m/zが44である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
なお、成膜室80b及び基板加熱室85は、リークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
また、成膜室80b及び基板加熱室85は、m/zが18である気体分子(原子)のリークレートが1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下である。
また、成膜室80b及び基板加熱室85は、m/zが28である気体分子(原子)のリークレートが1×10−5Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
また、成膜室80b及び基板加熱室85は、m/zが44である気体分子(原子)のリークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
なお、真空チャンバー内の全圧及び分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計(Q−massともいう。)Qulee CGM−051を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧及び分圧から導出すればよい。
リークレートは、外部リーク及び内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロム及びニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減することができる。
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
なお、成膜ガスを導入する直前に精製機を設ける場合、精製機から成膜室までの配管の長さを10m以下、好ましくは5m以下、さらに好ましくは1m以下とする。配管の長さを10m以下、5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L−EP配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手(UPG継手)を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは400℃以上450℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物半導体層を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上500℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、成膜室を5分以上300分以下、好ましくは10分以上120分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述する基板700と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
上述した成膜装置を用いて第1の実施形態に示す酸化物膜を成膜する場合、例えばスパッタリング用ターゲットの表面温度を100℃以下、好ましくは50℃以下、さらに好ましくは室温程度にすることが好ましい。大面積の基板に対応する成膜装置では大面積のスパッタリング用ターゲットを用いることが多い。ところが、大面積に対応した大きさのスパッタリング用ターゲットをつなぎ目なく作製することは困難である。現実には複数のスパッタリング用ターゲットをなるべく隙間の無いように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、スパッタリング用ターゲットの表面温度が高まることでZnなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、スパッタリング用ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性及び高い放熱性を有する金属(具体的にはCu)を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。ここで、十分な量の冷却水は、スパッタリング用ターゲットの大きさにもよるが、例えば直径が300mmである正円形のターゲットの場合、3L/min以上、5L/min以上、又は10L/min以上とすればよい。
また、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上550℃以下、さらに好ましくは200℃以上500℃以下、さらに好ましくは、150℃以上450℃以下として酸化物膜を成膜することが好ましい。成膜する酸化物膜の厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の加熱温度が高いほど、得られる酸化物膜の不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、酸化物膜中の原子配列が整い、酸化物膜の密度を高めることができる。さらに、酸素雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶化度の高い酸化物膜が成膜されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上、さらに好ましくは100体積%とする。
なお、スパッタリング用ターゲットがZnを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Znの揮発が起こりにくい酸化物膜を得ることができる。
また、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、スパッタリング用ターゲットと基板との距離を40mm以下、好ましくは25mm以下として酸化物膜を成膜する。このような条件で酸化物膜を成膜することで、スパッタリング粒子と、別のスパッタリング粒子、ガス分子又はイオンとが衝突する頻度を下げることができる。すなわち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタリング粒子、ガス分子又はイオンの平均自由行程よりも小さくすることで酸化物膜中に取り込まれる不純物濃度を低減できる。なお、このとき、被成膜面102の表面までプラズマ空間103を形成されることが好ましい。
分子(原子)の直径が大きいほど、平均自由行程が短くなり、かつ酸化物膜中に取り込まれた際には、分子(原子)の直径が大きいために結晶化度を低下させる。そのため、例えばアルゴン以上の直径を有する分子(原子)は不純物になりやすいといえる。
さらに、成膜装置を用いて加熱処理を行ってもよい。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、酸化物膜中の不純物濃度を低減することができる。
加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物膜中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
以上の成膜装置を用いて、酸化物膜を成膜することで、酸化物膜に対する不純物の混入を抑制できる。また、結晶化度の高い酸化物膜を成膜することができる。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<4.第4の実施形態> 酸化物膜
本実施形態では、本発明の一態様に係るスパッタリング法により作製した酸化物膜について、図10を用いて説明する。
[4.1.酸化物膜]
図10(A)に示す酸化物膜311は、単層膜である。
酸化物膜311は、例えばIn系金属酸化物、Zn系金属酸化物、In−Zn系金属酸化物、又はIn−Ga−Zn系金属酸化物などである。
また、上記In−Ga−Zn系金属酸化物に含まれるGaの一部若しくは全部の代わりに他の金属元素を含む金属酸化物を用いてもよい。上記他の金属元素としては、例えばガリウムよりも多くの酸素原子と結合が可能な金属元素を用いればよく、例えばジルコニウム、ゲルマニウム、及び錫のいずれか一つ又は複数の元素を用いればよい。また、上記他の金属元素としては、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムのいずれか一つ又は複数の元素を用いればよい。これらの金属元素は、スタビライザとしての機能を有する。なお、これらの金属元素の添加量は、金属酸化物が半導体として機能することが可能な量である。ガリウムよりも多くの酸素原子と結合が可能な金属元素を用い、さらには金属酸化物中に酸素を供給することにより、金属酸化物中の酸素欠陥を低減することができる。
例えば、酸化物膜として、In(ZnO)(x、y、m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、ガリウム、ジルコニウム、ゲルマニウム、錫、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムのいずれか一つ又は複数の元素を示す。例えば、Mをガリウムとし、例えばIn:Ga:Zn=1:1:1、2:2:1、1:3:2、3:1:2の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物としてもよい。
さらに、酸化物膜311は、c軸が被成膜面と概略垂直となるように配列する。
[4.1.1.CAAC−OS]
酸化物膜311は、複数の結晶部を有し、当該結晶部のc軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物膜の一例としては、CAAC−OS(C Axis Aligned Crystaline Oxide Semiconductor)膜がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
[4.1.2.CAAC−OSの好ましい形成条件]
CAAC−OSを形成するために、以下の条件を適用することが好ましい。
例えば、不純物濃度を低減させてCAAC−OSを形成することにより、不純物による酸化物半導体の結晶状態の崩壊を抑制できる。例えば、スパッタリング装置の成膜室内に存在する不純物(水素、水、二酸化炭素、及び窒素など)を低減することが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、成膜ガスとして露点が−80℃以下、さらには−120℃以下である成膜ガスを用いることが好ましい。
また、成膜時の基板温度を高くすることが好ましい。上記基板温度を高くすることにより、平板状のスパッタリング粒子が基板に到達したときに、スパッタリング粒子のマイグレーションが起こり、平らな面を向けてスパッタリング粒子を基板に付着させることができる。例えば、基板加熱温度を100℃以上600℃以下、好ましくは200℃以上500℃以下、さらに好ましくは150℃以上450℃以下として酸化物半導体膜を成膜することによりCAAC−OSを形成することができる。
また、成膜ガス中の酸素割合を高くし、電力を最適化して成膜時のプラズマダメージを抑制させることが好ましい。例えば、成膜ガス中の酸素割合を、30体積%以上、好ましくは100体積%にすることが好ましい。
また、スパッタリング用ターゲットとしてIn−Ga−Zn−O化合物ターゲットを用いる場合、例えばInO粉末、GaO粉末、及びZnO粉末を2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、又は3:1:2のmol数比で混合して形成したIn−Ga−Zn−O化合物ターゲットを用いることが好ましい。x、y、及びzは任意の正の数である。
また、スパッタリングにより酸化物膜を成膜する場合、成膜時の基板加熱に加え、加熱処理を行うことで、酸化物膜中の不純物濃度を低減することが可能となる。
本発明の一態様に係るスパッタリング法により作製した酸化物膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とすることができる。
また、本発明の一態様に係るスパッタリング法により作製した酸化物膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、本発明の一態様に係るスパッタリング法により作製した酸化物膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、本発明の一態様に係るスパッタリング法により作製した酸化物膜中のシリコン濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、本発明の一態様に係るスパッタリング法により作製した酸化物膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)及びm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とすることができる。
[4.2.酸化物膜の積層膜(多層膜)]
また、図10(B)及び図10(C)に示すように、複数の酸化物膜の積層膜(多層膜ともいう)を形成してもよい。
図10(B)に示す積層膜は、酸化物膜321と、酸化物膜322と、を有する。
酸化物膜321及び酸化物膜322としては、例えば酸化物膜311と同じ膜を適用できる。例えば、酸化物膜311と同じ膜を連続して成膜することにより、酸化物膜321及び酸化物膜322を成膜できる。
また、酸化物膜321と酸化物膜322を異なる酸化物膜にしてもよい。例えば、酸化物膜321及び酸化物膜322の一方をCAAC−OSである酸化物膜とし、他方を酸化物膜311に適用可能な材料の膜でCAAC−OSでない膜としてもよい。このとき、酸化物膜321及び酸化物膜322の他方は、非晶質、多結晶、又は微結晶であってもよい。
また、図10(C)に示す積層膜は、酸化物膜331と、酸化物膜332と、酸化物膜333と、を有する。
酸化物膜331乃至酸化物膜333としては、例えば酸化物膜311と同じ膜を適用できる。例えば、酸化物膜311と同じ膜を連続して成膜することにより、酸化物膜331乃至酸化物膜333を成膜することができる。
また、酸化物膜331乃至酸化物膜333のうち、2以上の酸化物膜のそれぞれを異なる酸化物膜にしてもよい。例えば、酸化物膜331を上記に示す酸化物膜311に適用可能な材料の膜でCAAC−OSでない膜とし、酸化物膜332をCAAC−OSである酸化物膜とし、酸化物膜333をCAAC−OSである酸化物膜としてもよい。このとき、酸化物膜331は、非晶質、多結晶、又は微結晶であってもよい。
なお、図10では、単層、2層、3層の酸化物膜について説明したが、これらに限定されず、4層以上の酸化物膜を積層してもよい。
図10を用いて説明したように、本発明の一態様に係るスパッタリング法により、酸化物膜のc軸を被成膜面と概略垂直となるように配列させることができる。上記酸化物膜は、欠陥が少なく緻密であるため、例えばトランジスタに該酸化物膜を用いた場合、信頼性の高いトランジスタを作製することができる。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<5.第5の実施形態> トランジスタの構造
本実施形態では、酸化物膜を用いたトランジスタについて、その構造及び作製方法を図11乃至図17を用いて説明する。
なお、トランジスタの構造は、特に限定されず任意の構造とすることができる。トランジスタの構造として、例えば、以下に説明するボトムゲート構造のスタガ型やプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が1つ形成されるシングルゲート構造でも、2つ形成されるダブルゲート構造若しくは3つ形成されるトリプルゲート構造などのマルチゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する構造(本明細書においては、これをデュアルゲート構造という。)でもよい。
[5.1.酸化物膜の単層膜を用いたトランジスタ]
まず、酸化物膜の単層を用いたトランジスタについて、図11及び図12を用いて説明する。ここで、単層の酸化物膜には、先の実施形態で説明した酸化物膜を用いることができる。
[5.1.1.ボトムゲート型トランジスタ]
図11に、ボトムゲート型トランジスタの一種であるボトムゲートトップコンタクト構造のトランジスタ421の構成例を示す。図11(A)は、トランジスタ421の平面図であり、図11(B)は、図11(A)中の一点鎖線A1−A2における断面図であり、図11(C)は、図11(A)中の一点鎖線B1−B2における断面図である。
トランジスタ421は、絶縁表面を有する基板400上に設けられたゲート電極401と、ゲート電極401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402を介してゲート電極401と重畳する酸化物膜404と、酸化物膜404と接して設けられたソース電極405a及びドレイン電極405bと、を有する。また、ソース電極405a及びドレイン電極405bを覆い、酸化物膜404と接するように絶縁膜406が設けられている。
図11(A)において、ゲート電極401と重畳する領域において、ソース電極405aとドレイン電極405bとの間隔をチャネル長という。また、チャネル形成領域とは、酸化物膜404において、ゲート電極401と重なり、かつソース電極405a及びドレイン電極405bとに挟まれる領域をいう。また、チャネルとは、チャネル形成領域において、電流が主として流れる経路をいう。
本実施形態では、酸化物膜404は半導体膜であり、酸化物膜404中に、トランジスタのチャネルが形成される。また、酸化物膜404の膜厚は、1nm以上50nm以下、好ましくは5nm以上20nm以下とする。
酸化物膜404は、例えば非単結晶を有してもよい。非単結晶は、例えば、CAAC(C Axis Aligned Crystal)、多結晶、微結晶、非晶質を有する。非単結晶において、非晶質は最も欠陥準位密度が高く、CAACは最も欠陥準位密度が低い。
酸化物膜404は、例えばCAAC−OSを有してもよい。CAAC−OSは、例えば、c軸配向し、a軸または/およびb軸はマクロに揃っていない酸化物半導体を有している。
酸化物膜404は、例えば微結晶を有してもよい。微結晶酸化物膜は、例えば、1nm以上10nm未満のサイズの微結晶を膜中に含む酸化物半導体を有している。
酸化物膜404は、例えば非晶質を有してもよい。非晶質酸化物膜は、例えば、原子配列が無秩序であり、結晶成分のない酸化物半導体を有している。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない酸化物半導体を有している。
なお、酸化物膜404が、CAAC−OS、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、の積層構造を有してもよい。
なお、酸化物膜404は、例えば、単結晶を有してもよい。
非晶質酸化物膜は、比較的容易に平坦な表面を得ることができる。よって、酸化物膜404として非晶質酸化物膜を用いたトランジスタでは、酸化物膜とゲート絶縁膜との界面において、界面散乱を低減できるため、比較的容易に、比較的高い電界効果移動度を得ることができる。
また、結晶性を有する酸化物膜では、よりバルク内の欠陥を低減することができる。そのため、結晶性を有する酸化物膜の表面の平坦性を高めることにより、非晶質酸化物膜を用いたトランジスタ以上の電界効果移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物膜を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。
なお、Raは、JIS B0601:2001(ISO4287:1997)で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標(x,y,f(x,y)),(x,y,f(x,y)),(x,y,f(x,y)),(x,y,f(x,y))の4点で表される四角形の領域とし、指定面をxy平面に投影した長方形の面積をS、基準面の高さ(指定面の平均の高さ)をZとする。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて測定可能である。
酸化物膜404として、先の実施形態で説明したCAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタの信頼性を向上させることができる。
[5.1.2.トップゲート型トランジスタ]
図12(A)に、トップゲート構造のトランジスタ422を示す。
トランジスタ422は、絶縁表面を有する基板400上に設けられた絶縁膜408と、絶縁膜408上に設けられた酸化物膜404と、酸化物膜404に接して設けられたソース電極405a及びドレイン電極405bと、酸化物膜404、ソース電極405a及びドレイン電極405b上に設けられたゲート絶縁膜409と、ゲート絶縁膜409を介して酸化物膜404と重畳するゲート電極410と、を有する。
図12(A)では、酸化物膜404は半導体膜であり、酸化物膜404に、トランジスタのチャネルが形成される。酸化物膜404は、先の実施形態で説明したCAAC−OS膜であることが好ましい。なお、酸化物膜404は、非晶質酸化物膜、単結晶酸化物膜、多結晶酸化物膜、微結晶酸化物膜であってもよい。また、酸化物膜404の膜厚は、1nm以上50nm以下、好ましくは5nm以上20nm以下とする。
[5.1.3.デュアルゲート型トランジスタ]
図12(B)に、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する、デュアルゲート構造のトランジスタ423を示す。
トランジスタ423は、絶縁表面を有する基板400上に設けられたゲート電極401と、ゲート電極401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402を介してゲート電極401と重畳する酸化物膜404と、酸化物膜404と接して設けられたソース電極405a及びドレイン電極405bと、ソース電極405a及びドレイン電極405bを覆い、酸化物膜404と接する絶縁膜406と、絶縁膜406を介して酸化物膜404と重畳する電極層407と、を有する。
トランジスタ423では、絶縁膜406は、ゲート絶縁膜として機能し、電極層407は、ゲート電極として機能する。一対のゲート電極のうち、一方のゲート電極は、トランジスタのオン状態またはオフ状態を制御するための信号が与えられ、他方のゲート電極は、接地電位や、負の電位などの固定電位が与えられていてもよい。他方のゲート電極に与える電位の高さを制御することで、トランジスタ423のしきい値電圧を制御することができる。以上のように、双方のゲート電極の電位を制御することで、トランジスタのしきい値電圧の変化をさらに低減することができるため、例えばトランジスタがノーマリオンとなることを抑制することができる。
図12(B)では、酸化物膜404は半導体膜であり、酸化物膜404に、トランジスタのチャネルが形成される。酸化物膜404は、先の実施形態で説明したCAAC−OS膜であることが好ましい。なお、酸化物膜404は、非晶質酸化物膜、単結晶酸化物膜、多結晶酸化物膜、微結晶酸化物膜であってもよい。酸化物膜404の膜厚は、1nm以上50nm以下、好ましくは5nm以上20nm以下とする。
上記各構成において、トランジスタのチャネルが形成される酸化物膜404は、酸化物膜404中の不純物濃度が低減され、なおかつ酸素欠損が低減されることにより高純度化されたものであることが好ましい。高純度化された酸化物膜は、i型(真性半導体)又はi型に限りなく近い。また、i型に限りなく近い酸化物膜のキャリア密度は、1×1017/cm未満、1×1015/cm未満、又は1×1013/cm未満である。
例えば、先の実施形態に示す通りに酸化物膜404を形成することで、成膜中に、水素や水などを膜中に含ませないようにすることにより、酸化物膜404に含まれる不純物濃度を低減する。また、酸化物膜404の成膜後に、加熱処理を行うことにより、酸化物膜に含まれる水素や水などを除去することによって、不純物濃度を低減してもよい。この後に、酸化物膜404に酸素を供給し、酸素欠損を補填することにより、酸化物膜404を高純度化することができる。
酸化物膜404において、水素、窒素、炭素、シリコン及び主成分以外の金属元素は不純物となる。酸化物膜404中の不純物濃度を低減するためには、近接するゲート絶縁膜402および絶縁膜406中の不純物濃度も低減することが好ましい。例えば、酸化物膜404中でシリコンは、不純物準位を形成してしまう。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。
よって、酸化物膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。
また、酸化物膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物膜中のシリコン濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)及びm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とする。
上述の酸化物膜404をチャネル形成領域に用いたトランジスタは、トランジスタのオフ電流(本実施形態では、オフ状態のとき、例えばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする)を十分に低くすることが可能である。高純度化された酸化物膜を用いたトランジスタで、チャネル長が10μm、酸化物膜の膜厚が30nm、ドレイン電圧が1V〜10V程度の範囲である場合、オフ電流を、1×10−13A以下とすることが可能である。また、チャネル幅あたりのオフ電流(オフ電流をトランジスタのチャネル幅で除した値)を1×10−23A/μm(10yA/μm)から1×10−22A/μm(100yA/μm)程度とすることが可能である。
上記各トランジスタにおいて、ゲート絶縁膜402は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、または酸化窒化アルミニウム膜を用いて形成される。ゲート絶縁膜402を単層構造で構成する場合には、例えば、酸化シリコン又は酸化窒化シリコン膜を用いる。また、2層構造で構成する場合には、例えば、ゲート絶縁膜402として、酸化シリコン膜又は酸化窒化シリコン膜上に、窒化シリコン膜を設ける構成とする。
また、上記各トランジスタにおいて、絶縁膜406は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、または酸化窒化アルミニウム膜を用いて形成される。絶縁膜406を単層構造で構成する場合には、例えば、酸化窒化シリコン膜を用いる。また、2層構造で構成する場合には、例えば、絶縁膜406として、酸化シリコン膜又は酸化窒化シリコン膜上に、窒化シリコン膜を設ける構成とする。
以上説明したように、本発明の一態様に係るトランジスタは、先の実施形態で説明した酸化物膜を有している。そのため、当該トランジスタは、電気的に安定な特性を有するトランジスタとなる。当該トランジスタを半導体装置に用いることにより、信頼性を向上させることができる。
[5.2.酸化物膜の積層膜を用いたトランジスタ]
次に、酸化物膜の積層膜(以下、酸化物積層膜という。)を用いたトランジスタについて、図13及び図16を用いて説明する。
[5.2.1.ボトムゲート型トランジスタ]
図13に、ボトムゲート構造のトランジスタ424の構成例を示す。図13(A)は、トランジスタ424の平面図であり、図13(B)は、図13(A)中の一点鎖線A1−A2における断面図であり、図13(C)は、図13(A)中の一点鎖線B1−B2における断面図である。
トランジスタ424は、絶縁表面を有する基板400上に設けられたゲート電極401と、ゲート電極401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402を介してゲート電極401と重畳する酸化物積層膜414と、酸化物積層膜414と接して設けられたソース電極405a及びドレイン電極405bと、を有する。また、ソース電極405a及びドレイン電極405bを覆い、酸化物積層膜414と接するように絶縁膜406が設けられている。
酸化物積層膜414は、複数の酸化物膜が積層され、例えば、酸化物膜404a、酸化物膜404b、及び酸化物膜404cの3層が順に積層された構造を有する。
酸化物膜404aは、酸化物膜404bを構成する元素一種または二種以上から構成され、伝導帯下端のエネルギーが酸化物膜404bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物膜である。なお、酸化物膜404bは少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。このとき、ゲート電極401に電界を印加すると、酸化物積層膜414のうち、伝導帯下端のエネルギーが小さい酸化物膜404bにチャネルが形成される。すなわち、酸化物膜404bとゲート絶縁膜402との間に酸化物膜404aを有することによって、トランジスタのチャネルをゲート絶縁膜402と接しない酸化物膜404bに形成することができる。また、酸化物膜404bを構成する金属元素一種以上から酸化物膜404aが構成されるため、酸化物膜404bと酸化物膜404aとの界面において、界面散乱が起こりにくい。従って、該界面において、キャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
例えば、酸化物膜404aは、例えば、アルミニウム、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、又はセリウムを酸化物膜404bよりも高い原子数比で含む酸化物膜とすればよい。具体的には、酸化物膜404aとして、酸化物膜404bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。すなわち、酸化物膜404aは酸化物膜404bよりも酸素欠損が生じにくい酸化物膜である。
または、酸化物膜404bがIn−M−Zn酸化物であり、酸化物膜404aもIn−M−Zn酸化物であるとき、酸化物膜404aをIn:M:Zn=x:y:z[原子数比]、酸化物膜404bをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなる酸化物膜404aおよび酸化物膜404bを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物膜404aおよび酸化物膜404bを選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる酸化物膜404aおよび酸化物膜404bを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物膜404aおよび酸化物膜404bを選択する。このとき、酸化物膜404bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxの3倍未満であると好ましい。
酸化物膜404aの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、酸化物膜404bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、酸化物膜404cは、酸化物膜404bを構成する元素一種または二種以上から構成され、伝導帯下端のエネルギーが酸化物膜404bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物膜である。酸化物膜404bを構成する金属元素一種以上から酸化物膜404cが構成されるため、酸化物膜404bと酸化物膜404cとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成されてしまい、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物膜404cを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
例えば、酸化物膜404cは、アルミニウム、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、又はセリウムを酸化物膜404bよりも高い原子数比で含む酸化物膜とすればよい。具体的には、酸化物膜404cとして、酸化物膜404bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。すなわち、酸化物膜404cは酸化物膜404bよりも酸素欠損が生じにくい酸化物膜である。
または、酸化物膜404bがIn−M−Zn酸化物であり、酸化物膜404cもIn−M−Zn酸化物であるとき、酸化物膜404bをIn:M:Zn=x:y:z[原子数比]、酸化物膜404cをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなる酸化物膜404bおよび酸化物膜404cを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。このとき、酸化物膜404bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じか3倍未満であると好ましい。
酸化物膜404cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
なお、酸化物膜404a、酸化物膜404b、および酸化物膜404cは、先の実施形態で説明したCAAC−OS膜の他に、非晶質酸化物膜、単結晶酸化物膜、多結晶酸化物膜、及び微結晶酸化物膜で構成することもできる。トランジスタ424では、酸化物膜404bは、結晶部を含むCAAC−OS膜であり、酸化物膜404a及び酸化物膜404cは、必ずしも結晶性を有していなくてもよく、非晶質酸化物膜であってもよい。例えば、酸化物膜404aを非晶質酸化物膜とし、酸化物膜404b及び酸化物膜404cをCAAC−OS膜とする。このように、チャネルが形成される酸化物膜404bをCAAC−OS膜とすることにより、トランジスタに安定した電気特性を付与することができる。また、酸化物膜404aを非晶質酸化物膜とすることにより、酸化物膜404bの形成に対する酸化物膜404aの影響を低減できるため、酸化物膜404bがCAAC−OS膜になりやすくなる。
[5.2.2.酸化物積層膜のエネルギーバンド構造]
ここで、酸化物積層膜414のエネルギーバンド構造について、図14及び図15を用いて説明する。
まず、バンド構造を説明するための酸化物積層膜414の構成について説明する。酸化物膜404aとして、エネルギーギャップが3.15eVであるIn−Ga−Zn酸化物を用い、酸化物膜404bとして、エネルギーギャップが2.8eVであるIn−Ga−Zn酸化物を用い、酸化物膜404cとして、酸化物膜404aと同様の物性を有する酸化物膜を用いた。また、酸化物膜404aと酸化物膜404bとの界面近傍のエネルギーギャップを3eVとし、酸化物膜404cと酸化物膜404bとの界面近傍のエネルギーギャップを3eVとした。エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定した。また、酸化物膜404aの厚さを10nm、酸化物膜404bの厚さを10nm、酸化物膜404cの厚さを10nmとした。
図14(A)は、酸化物積層膜414を酸化物膜404cからエッチングしつつ、各層の真空準位と価電子帯上端のエネルギー差を測定し、その値をプロットした図である。真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定した。
図14(B)は、真空準位と価電子帯上端のエネルギー差から、各層のエネルギーギャップを引くことで、真空準位と伝導帯下端のエネルギー差を算出し、プロットした図である。
図14(B)を模式的に示したバンド構造の一部が、図15(A)である。図15(A)では、酸化物膜404aおよび酸化物膜404cと接して酸化シリコン膜を設けた場合について説明する。ここで、EcI1は酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物膜404aの伝導帯下端のエネルギーを示し、EcS2は酸化物膜404bの伝導帯下端のエネルギーを示し、EcS3は酸化物膜404cの伝導帯下端のエネルギーを示し、EcI2は酸化シリコン膜の伝導帯下端のエネルギーを示す。
図15(A)に示すように、酸化物膜404a、酸化物膜404b、および酸化物膜404cにおいて、伝導帯下端のエネルギーが連続的に変化する。
なお、図15(A)では酸化物膜404aおよび酸化物膜404cが同様の物性を有する酸化物膜である場合について示したが、酸化物膜404aおよび酸化物膜404cが異なる物性を有する酸化物膜であっても構わない。例えば、EcS3よりもEcS1が高いエネルギーを有する場合、バンド構造の一部は、図15(B)のように示される。また、図15に示さないが、EcS1よりもEcS3が高いエネルギーを有しても構わない。
図14及び図15より、酸化物積層膜414において、酸化物膜404a、酸化物膜404b及び酸化物膜404cによって伝導帯下端のエネルギーがウェル(井戸)型となることがわかる。酸化物積層膜414を用いたトランジスタにおいては、チャネルが酸化物膜404bに形成される。
ここで、主成分を共通として積層された酸化物積層膜は、各膜を単に積層するのではなく、連続接合(ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するU字型の井戸型構造)が形成されるように作製する。すなわち、各膜の界面に酸化物膜にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないように積層構造を形成する。仮に酸化物積層膜の膜間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
連続接合を形成するためには、上述したロードロック室を備えたマルチチャンバー方式の成膜装置を用いて、各膜を大気に触れさせることなく、連続して積層することが必要となる。成膜装置における各チャンバーは、酸化物膜にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(1×10−4Pa〜5×10−7Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて、排気系からチャンバー内に炭素成分や水分等の気体が逆流しないようにしておくことが好ましい。
高純度真性酸化物膜を得るためには、チャンバー内を高真空排気するのみならず、スパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下にまで高純度化したガスを用いることで、酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング用ターゲットから剥離した粒子が被成膜面に到達するまで平板状の形状を維持し、かつ、基板に100度以上での加熱をして、水分の被成膜面への混入を防ぐことが好ましい。
また、スパッタリング装置としては、直流(DC)電源を用いるスパッタリング装置を適用することが好ましい。ただし、スパッタリング装置の電源は、これに限定されず、例えば、高周波(RF)電源を用いるスパッタリング装置、または交流(AC)電源を用いるスパッタリング装置を適用しても良い。
ここで、交流(AC)電源を用いるスパッタリング装置について、説明する。例えば、交流(AC)電源を用いるスパッタリング装置としては、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す構造がある。図41(A)に示す期間Aでは、図41(B1)に示すようにターゲット301がカソードとして機能し、ターゲット302がアノードとして機能する。また、図41(A)に示す期間Bでは、図41(B2)に示すようにターゲット301がアノードとして機能し、ターゲット302がカソードとして機能する。期間Aと期間Bとを合わせると、20〜50μsecであり、期間Aと期間Bを一定周期で繰り返している。このように、隣接して配置される2つのターゲットのカソードとアノードを交互に入れ替えることで、放電を安定なものとすることができる。その結果、大面積の基板を用いた場合においても、均一な放電が可能となるため、大面積の基板に対しても均一な膜特性を得ることができる。また、大面積の基板を用いることができるため、量産性を向上させることができる。
スパッタリング時において、スパッタリング粒子111aは、図41(C1)に示すように、プラスに帯電して、互いに反発し合っていることにより、平板状の形状を維持している。交流(AC)電源を用いるスパッタリング装置を用いて酸化物膜を成膜する場合、一方のターゲットがアノード電位である場合に、該ターゲットの周辺領域に瞬間的に電界がかからない時間が生じる。このとき、図41(C2)に示すように、スパッタリング粒子111aに帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある。よって、交流(AC)電源を用いるスパッタリング装置を用いて酸化物膜を成膜するよりも、直流(DC)電源を用いるスパッタリング装置を用いて酸化物膜を成膜する方がより好ましい。
なお、図15に示すように、酸化物膜404aおよび酸化物膜404cと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物膜404aおよび酸化物膜404cがあることにより、酸化物膜404bと当該トラップ準位とを遠ざけることができる。ただし、EcS1またはEcS3と、EcS2とのエネルギー差が小さい場合、酸化物膜404bの電子が該エネルギーを越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、EcS1およびEcS3と、EcS2とのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。
[5.2.3.トップゲート型トランジスタ]
次に、酸化物膜の積層膜を用いたトランジスタの他の構成例について、図16及び図17に示す。
図16(A)に、酸化物積層膜414において、酸化物膜404bが、2層構造を有するトランジスタ425を示す。酸化物膜404b1及び酸化物膜404b2は、上述の第1の酸化物膜404aとの原子数比の関係と、酸化物膜404cの原子数比の関係とを満たす材料であればよい。なお、酸化物積層膜414(図13の酸化物積層膜414に相当)以外の構成については、図13に示すトランジスタ424と同様である。
図16(B)に、トップゲート構造のトランジスタ426を示す。
トランジスタ426は、絶縁表面を有する基板400上に設けられた絶縁膜408と、絶縁膜408上に設けられた酸化物積層膜414と、酸化物積層膜414に接して設けられたソース電極405a及びドレイン電極405bと、酸化物積層膜414、ソース電極405a及びドレイン電極405b上に設けられたゲート絶縁膜409と、ゲート絶縁膜409を介して酸化物積層膜414と重畳するゲート電極410と、を有する。
なお、図16(B)に示す酸化物積層膜414は、図13に示す酸化物積層膜414と同様の構成を有する。
[5.2.4.デュアルゲート型トランジスタ]
図16(C)に、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する、デュアルゲート構造のトランジスタ427を示す。
トランジスタ427は、絶縁表面を有する基板400上に設けられたゲート電極401と、ゲート電極401上に設けられたゲート絶縁膜402と、ゲート絶縁膜402を介してゲート電極401と重畳する酸化物積層膜414と、酸化物積層膜414と接して設けられたソース電極405a及びドレイン電極405bと、ソース電極405a及びドレイン電極405bを覆い、酸化物積層膜414と接する絶縁膜406と、絶縁膜406を介して酸化物積層膜414と重畳する電極層407と、を有する。
トランジスタ427では、絶縁膜406は、ゲート絶縁膜として機能し、電極層407は、ゲート電極として機能する。一対のゲート電極のうち、一方のゲート電極は、トランジスタのオン状態またはオフ状態を制御するための信号が与えられ、他方のゲート電極は、接地電位や、負の電位などの固定電位が与えられていてもよい。他方のゲート電極に与える電位の高さを制御することで、トランジスタ427のしきい値電圧を制御することができる。以上のように、双方のゲート電極の電位を制御することで、トランジスタのしきい値電圧の変化をさらに低減することができるため、信頼性を向上させることができる。
なお、図16(C)に示す酸化物積層膜414は、図13に示す酸化物積層膜414と同様の構成を有する。
[5.2.5.酸化物膜を二層の積層膜として用いたトランジスタ]
次に、酸化物積層膜を2層で構成したトランジスタについて図17に示す。
図17(A)に、ボトムゲート構造のトランジスタ428を示す。トランジスタ428は、酸化物積層膜434が2層構造で構成されている。
酸化物膜404cは、酸化物膜404bを構成する金属元素一種以上から構成され、伝導帯下端のエネルギーが酸化物膜404bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物膜である。酸化物膜404bを構成する金属元素一種以上から酸化物膜404cが構成されるため、酸化物膜404bと酸化物膜404cとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成されてしまい、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物膜404cを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
例えば、酸化物膜404cは、アルミニウム、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、又はセリウムを酸化物膜404bよりも高い原子数比で含む酸化物膜とすればよい。具体的には、酸化物膜404cとして、酸化物膜404bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。すなわち、酸化物膜404cは酸化物膜404bよりも酸素欠損が生じにくい酸化物膜である。
または、酸化物膜404bがIn−M−Zn酸化物であり、酸化物膜404cもIn−M−Zn酸化物であるとき、酸化物膜404bをIn:M:Zn=x:y:z[原子数比]、酸化物膜404cをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなる酸化物膜404bおよび酸化物膜404cを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物膜404bおよび酸化物膜404cを選択する。このとき、酸化物膜404bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じか3倍未満であると好ましい。
酸化物膜404cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
なお、酸化物膜404b、および酸化物膜404cは、非晶質酸化物膜、単結晶酸化物膜、多結晶酸化物膜、及び微結晶酸化物膜の他に、先の実施形態で説明したCAAC−OS膜で構成されていることが好ましい。トランジスタ428では、酸化物膜404b及び酸化物膜404cは、結晶部を含むCAAC−OS膜である場合について説明する。このように、酸化物膜404b及び酸化物膜404cをCAAC−OSとすることにより、トランジスタに安定した電気特性を付与することができる。
また、酸化物積層膜434を有するトランジスタとして、図17(B)に示すトップゲート構造のトランジスタ、図17(C)に示すデュアルゲート構造のトランジスタなどが挙げられる。
また、トランジスタのチャネルが形成される酸化物積層膜414及び酸化物積層膜434において、少なくとも酸化物膜404bは、酸化物膜404b中の不純物濃度が低減され、なおかつ酸素欠損が低減されることにより高純度化されたものであることが好ましい。高純度化された酸化物膜404bは、i型(真性半導体)又はi型に限りなく近い。また、i型に限りなく近い酸化物膜のキャリア密度は、1×1017/cm未満、1×1015/cm未満、または1×1013/cm未満である。
例えば、先の実施形態に示す通りに酸化物膜を形成することで、成膜中に、水素や水などを膜中に含ませないようにすることにより、酸化物膜に含まれる不純物濃度を低減する。また、酸化物膜の成膜後に、加熱処理を行うことにより、酸化物膜に含まれる水素や水などを除去することによって、不純物濃度を低減してもよい。この後に、酸化物膜に酸素を供給し、酸素欠損を補填することにより、酸化物膜を高純度化することができる。
酸化物積層膜414及び酸化物積層膜434において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物積層膜414中の不純物濃度を低減するためには、近接するゲート絶縁膜402および絶縁膜406中の不純物濃度も低減することが好ましい。例えば、酸化物積層膜414中でシリコンは、不純物準位を形成してしまう。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。
よって、各酸化物膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。
また、各酸化物膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜中のシリコン濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)及びm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とする。
上述の酸化物膜をチャネル形成領域に用いたトランジスタは、トランジスタのオフ電流(ここでは、オフ状態のとき、例えばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする)を十分に低くすることが可能である。高純度化された酸化物膜を用いたトランジスタで、チャネル長が10μm、酸化物膜の膜厚が30nm、ドレイン電圧が1V〜10V程度の範囲である場合、オフ電流を、1×10−13A以下とすることが可能である。またチャネル幅あたりのオフ電流(オフ電流をトランジスタのチャネル幅で除した値)を1×10−23A/μm(10yA/μm)から1×10−22A/μm(100yA/μm)程度とすることが可能である。チャネル幅あたりのトランジスタのオフ電流を上記に示す値にすることにより、該トランジスタのオン・オフ比を、15桁(1×1015)〜50桁(1×1050)、好ましくは、20桁(1×1020)〜50桁(1×1050)にすることができる。
以上説明したように、本発明の一態様に係るトランジスタは、電気的に安定な特性を有するトランジスタである。そのため、当該トランジスタを半導体装置に用いることにより、信頼性を向上させることができる。
[5.3.トランジスタの製造方法]
次に、図13に示すトランジスタ424の作製方法について、図18を参照して説明する。
まず、基板400上に、ゲート電極401を形成する(図18(A)参照)。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などの電子工業用に使われる各種ガラス基板を用いることができる。なお、基板400としては、歪み点が650℃以上750℃以下(好ましくは、700℃以上740℃以下)である基板を用いることが好ましい。
例えば、第5世代(1000mm×1200mmまたは1300mm×1700mm)、第6世代(1700mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2700mm)、第9世代(2400mm×2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合がある。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ないものを用いることが好ましい。例えば、基板として、好ましくは450℃、好ましくは700℃の温度で1時間加熱処理を行った後の縮み量が20ppm以下、好ましくは10ppm以下、さらに好ましくは5ppm以下である大型ガラス基板を用いればよい。
または、基板400として、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもできる。これらの基板上に半導体素子が設けられたものを用いてもよい。
また、基板400として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物積層膜414を含むトランジスタ424を直接作製してもよいし、他の作製基板に酸化物積層膜414を含むトランジスタ424を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物積層膜を含むトランジスタ424との間に剥離層を設けるとよい。
ゲート電極401は、プラズマCVD法またはスパッタリング法等により形成することができる。モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極401としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極401は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極401は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート電極401として、窒素を含む金属酸化物膜、具体的には、窒素を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や、窒素を含むIn−Ga−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O膜や、窒素を含むIn−O膜や、金属窒化物膜(InN、SnNなど)を用いることができる。
ゲート絶縁膜402は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、または酸化窒化アルミニウム膜を用いて形成することができる。
また、ゲート絶縁膜402は酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜402は、単層構造としても良いし、積層構造としても良い。
なお、ゲート絶縁膜402において、後に形成される酸化物膜404aと接する領域は、酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。ゲート絶縁膜402に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁膜402を形成すればよい。又は、成膜後のゲート絶縁膜402に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
ゲート絶縁膜402に酸素過剰領域を設けることにより、酸化物積層膜414を形成した後、加熱処理を行うことで、ゲート絶縁膜402から酸化物積層膜414に、酸素を供給することができる。これにより、酸化物積層膜414に含まれる酸素欠損を低減することができる。
本実施形態では、ゲート絶縁膜402として窒化シリコン膜と、酸化シリコン膜とを形成する。
次いで、ゲート絶縁膜402上に、酸化物積層膜を構成する酸化物膜403a、酸化物膜403b及び酸化物膜403cを順に成膜する(図18(B)参照)。
図18(B)では、酸化物膜403aを、原子数比In:Ga:Zn=1:3:2の酸化物であるスパッタリング用ターゲットを用いて成膜し、酸化物膜403bを、原子数比In:Ga:Zn=1:1:1の酸化物であるスパッタリング用ターゲットを用いて成膜し、酸化物膜403cを、原子数比In:Ga:Zn=1:3:2の酸化物であるスパッタリング用ターゲットを用いて成膜する場合について説明する。酸化物膜403a乃至酸化物膜403cの成膜条件等は、先の実施形態を参酌できるため、詳細な説明は省略する。
トランジスタ424では、少なくとも酸化物膜403bは、結晶部を含むCAAC−OS膜であり、酸化物膜403a及び酸化物膜403cは、必ずしも結晶部を含んでいなくともよい。また、成膜後の酸化物膜403cは、必ずしも結晶部を含んでいなくともよく、この場合、成膜後のいずれかの工程において、非晶質酸化物膜に熱処理を加えることで、結晶部を含む酸化物膜403cとしてもよい。非晶質酸化物半導体を結晶化させる熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上、さらに好ましくは550℃以上とする。当該熱処理は、作製工程における他の熱処理と兼ねることも可能である。また、結晶化の熱処理には、レーザ照射装置を用いてもよい。
なお、酸化物膜403a乃至酸化物膜403cは、大気開放せずに連続的に成膜することが好ましい。酸化物膜の成膜を大気開放せずに連続的に行うことで、酸化物膜表面への水素又は水素化合物の付着(例えば、吸着水など)を防止することができるため、不純物の混入を抑制することができる。また、ゲート絶縁膜402から酸化物積層膜414(酸化物膜403c)まで大気開放せずに連続的に成膜することが好ましい。
次に、酸化物膜403a乃至酸化物膜403cに対して、膜中に含まれる過剰な水素(水や水酸基を含む)を除去(脱水化又は脱水素化ともいう)するための熱処理を行うことが好ましい。熱処理の温度は、300℃以上700℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。この熱処理によって、n型の導電性を付与する不純物である水素を除去することができる。
なお、脱水化又は脱水素化のための熱処理は、酸化物膜403a乃至403cの成膜後であればトランジスタの作製工程においてどのタイミングで行ってもよい。例えば、酸化物積層膜403を島状に加工した後に行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。熱処理には、レーザ照射装置を適用してもよい。
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(すなわち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、熱処理で酸化物積層膜を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入してもよい。酸素ガス又は一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は一酸化二窒素ガスの純度を、6N以上好ましくは7N以上(すなわち、酸素ガス又は一酸化二窒素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の除去工程によって同時に減少してしまった酸化物積層膜を構成する主成分材料である酸素を供給することによって、酸化物積層膜を高純度化及びi型(真性)化することができる。
また、脱水化又は脱水素化処理によって酸素が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸化物積層膜に、酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物積層膜に、酸素を導入して膜中に酸素を供給することによって、酸化物積層膜を高純度化、及びi型(真性)化することができる。高純度化し、i型(真性)化した酸化物積層膜を有するトランジスタは、電気特性の変動が抑制されており、電気的に安定である。
脱水化又は脱水素化処理を行った後、酸素導入工程を行う場合、酸化物膜に直接導入してもよいし、後に形成される絶縁膜を通過して酸化物膜へ導入してもよい。また、酸素導入工程は、酸化物膜403aの成膜後、酸化物膜403bの成膜後、酸化物膜403cの成膜後のいずれか一または複数行ってもよい。例えば、酸化物膜403aの成膜後に行ってもよい。
酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。
例えば、イオン注入法で酸素イオンの注入を行う場合、ドーズ量を1×1013ions/cm以上5×1016ions/cm以下とすればよい。
酸素導入工程を行うことにより、酸化物膜403a乃至酸化物膜403cに含まれる酸素が、酸化物膜403a乃至酸化物膜403c中で相互拡散することにより、酸化物膜403a乃至酸化物膜403cの酸素欠損を補填することができる。これにより、酸化物膜403a乃至酸化物膜403cに含まれる酸素欠損を低減することができる。
例えば、イオン注入法で酸素イオンの注入を行う場合、ドーズ量を1×1013ions/cm以上5×1016ions/cm以下とすればよい。
次いで、酸化物膜403a乃至酸化物膜403cを、フォトリソグラフィ法を用いたエッチング処理によって島状の酸化物膜404a乃至酸化物膜404cに加工して、酸化物積層膜414を形成する(図18(C)参照)。
なお、本実施形態においては、酸化物膜404a乃至酸化物膜404cを一度のエッチング処理によって島状に加工することで、酸化物積層膜414に含まれる各酸化物膜の端部は一致する。なお、本明細書等において、一致とは、概略一致も含むものとする。例えば、同じマスクを用いてエッチングした積層構造の層Aの端部と層Bの端部とは一致しているとみなす。
次いで、酸化物積層膜414上に導電膜を形成し、これを加工してソース電極405a及びドレイン電極405b(これと同じ層で形成される配線を含む)を形成する。
ソース電極405a、及びドレイン電極405bは、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。また、ソース電極405a、及びドレイン電極405bに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In−SnO)、酸化インジウム酸化亜鉛(In−ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
また、ソース電極405aとドレイン電極405bの間隔は、トランジスタのチャネル長Lとなる。チャネル長Lを50nm未満とする場合には、レジストを電子ビームを用いて露光し、現像したマスクをエッチングマスクとして用いることが好ましい。そして、当該エッチングマスクを用いて、導電膜をエッチングすることにより、ソース電極405aとドレイン電極405bを形成することができる。電子ビームを用いて精密に露光、現像を行うことで精細なパターンを実現し、ソース電極405aとドレイン電極405bとの間隔、すなわちチャネル長を50nm未満、例えば30nmや、20nmとすることができる。また、電子ビームは、加速電圧が高いほど微細パターンを得ることができる。なお、チャネル長Lを決定する領域以外は、電子ビームを用いてレジストを露光し、現像したマスクを用いなくともよい。
絶縁膜406は、プラズマCVD法、スパッタリング法、又は蒸着法等により成膜することができる。
絶縁膜406としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの無機絶縁膜などの単層又は積層を用いることができる。
本実施形態では、絶縁膜406として、酸化シリコン膜を成膜する。
ここで、絶縁膜406に酸素過剰領域を形成するために、酸素導入工程を行ってもよい。絶縁膜406に酸素導入工程を行う場合は、ゲート絶縁膜402に行う場合と同様に行うことができる。
また、トランジスタ上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
以上の工程で、本発明に係る半導体装置を作製することができる(図18(E)参照)。
酸化物積層膜414に接する絶縁膜として、酸化物絶縁膜を用い、又は絶縁膜に酸素過剰領域を形成し、加熱処理などによって、絶縁膜に含まれる過剰な酸素を酸化物積層膜414に供給することができる。これにより、酸化物積層膜414に含まれる酸素欠損を低減することができる。
なお、本作製方法においては、酸化物膜が積層の場合について説明したが、酸化物膜が単層の場合も同様にしてトランジスタを作製することができる。
酸化物積層膜414の少なくとも一、好ましくは酸化物膜404bとして、先の実施の形態で説明したCAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタの信頼性を向上させることができる。
トランジスタにおいて、酸化物膜404a及び酸化物膜404cと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。しかし、酸化物膜404a及び酸化物膜404cがあることにより、チャネルが形成される酸化物膜404bと、当該トラップ準位とを遠ざけることができる。
また、酸化物膜404bを構成する金属元素一種以上から酸化物膜404a及び酸化物膜404cが構成されるため、酸化物膜404bと酸化物膜404aとの界面、及び酸化物膜404bと酸化物膜404cとの界面において、界面散乱が起こりにくくなる。これにより、キャリアの動きが阻害されないため、トランジスタの電界効果移動度を高くすることができる。
また、トランジスタのチャネルが形成される酸化物積層膜414において、少なくとも酸化物膜404bは、酸化物膜404b中の不純物濃度が低減され、なおかつ酸素欠損が低減されることにより高純度化されたものであることが好ましい。高純度化された酸化物膜は、i型(真性半導体)又はi型に限りなく近い。また、i型に限りなく近い酸化物膜のキャリア密度は、1×1017/cm未満、1×1015/cm未満、または1×1013/cm未満である。
例えば、先の実施形態に示す通りに酸化物膜を形成することで、成膜中に、水素や水などを膜中に含ませないようにすることにより、酸化物膜に含まれる不純物濃度を低減する。また、酸化物膜の成膜後に、加熱処理を行うことにより、酸化物膜に含まれる水素や水などを除去することによって、不純物濃度を低減してもよい。この後に、酸化物膜に酸素を供給し、酸素欠損を補填することにより、酸化物膜を高純度化することができる。
よって、各酸化物膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)において、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。
また、各酸化物膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜中のシリコン濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、各酸化物膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)及びm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とする。
酸化物積層膜414において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物積層膜414中の不純物濃度を低減するためには、近接するゲート絶縁膜402および絶縁膜406中の不純物濃度も低減することが好ましい。例えば、酸化物積層膜414中でシリコンは、不純物準位を形成してしまう。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。
上述の酸化物膜をチャネル形成領域に用いたトランジスタは、トランジスタのオフ電流(ここでは、オフ状態のとき、例えばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする)を十分に低くすることが可能である。高純度化された酸化物膜を用いたトランジスタで、チャネル長が10μm、酸化物膜の膜厚が30nm、ドレイン電圧が1V〜10V程度の範囲である場合、オフ電流を、1×10−13A以下とすることが可能である。またチャネル幅あたりのオフ電流(オフ電流をトランジスタのチャネル幅で除した値)を1×10−23A/μm(10yA/μm)から1×10−22A/μm(100yA/μm)程度とすることが可能である。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<6.第6の実施形態> 半導体装置
本実施形態では、先の実施形態で示したトランジスタを用いた半導体装置について説明する。なお、本発明の一態様に係る半導体装置は、マイクロプロセッサ、画像処理回路、表示モジュール用のコントローラ、DSP(Digital Signal Processor)、マイクロコントローラなどの、半導体素子を用いた各種半導体集積回路をその範疇に含む。また、本発明の一態様に係る半導体装置は、表示モジュールや、上記半導体集積回路を用いたRFタグなどの各種装置も、その範疇に含む。
[6.1.表示モジュール]
ここでは、先の実施形態で示したトランジスタを適用した表示モジュールについて説明する。
表示モジュールに設けられる表示素子としては、発光素子(発光表示素子ともいう。)、液晶素子(液晶表示素子ともいう。)等を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等を含む。また、電子インク等、電気的作用によりコントラストが変化する電子ペーパーや、DMD(Digital Micromirror Device)、PDP(Plasma Display Panel)、FED(Field Emission Display)等の表示モジュールにも適用することができる。本実施形態では、表示モジュールの一例としてEL素子を用いた表示モジュール及び液晶素子を用いた表示モジュールについて説明する。
なお、本実施形態における表示モジュールは、表示素子が基板や樹脂材料等により封止された状態にあるパネルや、該パネルに走査線駆動回路や信号線駆動回路を内蔵したICを実装したパネル、その他、コントローラ等の演算装置やR(抵抗)、C(コンデンサ)、L(コイル)素子などを実装したプリント基板、偏光板等の光学的機能フィルム、冷陰極管(CCFL:Cold Cathode Fluorescent Lamp)やLED(Light Emitting Diode)等の光源(照明装置含む)、抵抗被膜方式や静電容量方式などのタッチセンサ等の入力デバイス、冷却装置、該パネルを保護するベゼル(枠)等を有するパネルが含まれる。
上記のICは、例えば、TABテープ、TCP、COF等のコネクタに実装してもよく、パネルにCOG方式により直接実装してもよい。
[6.1.1.EL素子を用いた表示モジュール]
図19は、EL素子を用いた表示モジュールの画素の回路図の一例である。
図19に示す表示モジュールは、スイッチ素子743と、トランジスタ741と、キャパシタ742と、発光素子719と、を有する。
トランジスタ741のゲートはスイッチ素子743の一端及びキャパシタ742の一端と電気的に接続される。トランジスタ741のソースは発光素子719の一端と電気的に接続される。トランジスタ741のドレインはキャパシタ742の他端と電気的に接続され、VDDの電源電位が与えられる。スイッチ素子743の他端は信号線744と電気的に接続される。発光素子719の他端は定電位が与えられる。なお、定電位は接地電位(GND)又はそれより小さい電位とする。
なお、トランジスタ741は、先の実施形態で示した酸化物膜を用いたトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高い表示モジュールとすることができる。
スイッチ素子743としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高い表示モジュールとすることができる。また、スイッチ素子743として、先の実施形態で示した酸化物膜を用いたトランジスタを用いてもよい。スイッチ素子743として当該トランジスタを用いることで、トランジスタ741と同一工程によってスイッチ素子743を作製することができ、表示モジュールの生産性を高めることができる。
図20(A)は、EL素子を用いた表示モジュールの上面図である。EL素子を有する表示モジュールは、基板701と、基板700と、シール材734と、駆動回路735と、駆動回路736と、画素領域737と、FPC732と、を有する。シール材734は、画素領域737、駆動回路735及び駆動回路736を囲むように基板701と基板700との間に設けられる。なお、駆動回路735又は/及び駆動回路736をシール材734の外側に設けても構わない。
本発明の一態様に係る酸化物膜を用いたトランジスタやEL素子は、水等の水分の侵入により素子の破壊や動作不良を招来する。そこで、半導体装置の信頼性を維持・向上させるためにシール材734による十分な封止が必要である。
シール材734には、例えばエポキシ樹脂、アクリル樹脂、ウレタン樹脂などの樹脂材料を用いることができる。これらの樹脂材料には、熱硬化型、光硬化型又はその両方のいずれを用いてもよい。また、シール材734として、アクリル系樹脂とエポキシ系樹脂とを混合するような、異なる種類の樹脂を混合した樹脂を用いてもよい。これらの樹脂に、UV開始剤、熱硬化剤、カップリング剤など適宜混合して用いる。
シール材734には、上記の樹脂の他に、低融点ガラスを含むフリットガラス(ガラスフリットを用いたガラス材料)を用いることができる。シール材734としてフリットガラスを用いた場合、樹脂を用いた場合に比べて高い気密性を得ることができる。
また、図20(A)において、シール材734は画素領域737を囲んで設けられているが、信頼性を向上させるために画素領域737を二重以上の多重に取り囲んでもよく、さらにシール材734を基板700や701の側面に配置してもよい。
図20(B)は、図20(A)の一点鎖線M−Nに対応するEL素子を用いた表示モジュールの断面図である。FPC732は、端子731を介して配線733aと電気的に接続される。なお、配線733aは、ゲート電極702と同一層である。
なお、図20(B)は、トランジスタ741とキャパシタ742とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ742をトランジスタ741のゲート電極、ゲート絶縁膜及びソース電極(ドレイン電極)と同一平面に作製することができる。このように、トランジスタ741とキャパシタ742とを同一平面に設けることにより、表示モジュールの作製工程を短縮化し、生産性を高めることができる。
図20(B)では、トランジスタ741として、先の実施形態に示したトランジスタ構造のうち、ボトムゲート構造のトランジスタを適用した例を示す。すなわち、基板701上にゲート電極702が設けられ、ゲート電極702上にゲート絶縁膜705を介して酸化物膜706が設けられている。トランジスタ741の詳細については、先の実施形態の説明を参照する。
トランジスタ741及びキャパシタ742上には、絶縁膜720が設けられる。
ここで、絶縁膜720及び保護絶縁膜703には、トランジスタ741のソース電極704aに達する開口部が設けられる。
絶縁膜720上には、電極781が設けられる。電極781は、絶縁膜720及び保護絶縁膜703に設けられた開口部を介してトランジスタ741のソース電極704aと接する。
電極781上には、電極781に達する開口部を有する隔壁784が設けられる。
隔壁784上には、隔壁784に設けられた開口部で電極781と接する発光層782が設けられる。
発光層782上には、電極783が設けられる。
電極781、発光層782及び電極783の重畳する領域が、発光素子719となる。
なお、絶縁膜720は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜から選択して、単層又は積層で用いればよい。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
発光層782は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、図20(C)に示すような構造とすればよい。図20(C)は、中間層785a、発光層786a、中間層785b、発光層786b、中間層785c、発光層786c及び中間層785dの順番で積層した構造である。このとき、発光層786a、発光層786b及び発光層786cに適切な発光色の発光層を用いると演色性の高い、または発光効率の高い、発光素子719を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図20(B)には示さないが、着色層を介して白色光を取り出す構造としても構わない。
ここでは発光層を3層及び中間層を4層設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数及び中間層の数を変更することができる。例えば、中間層785a、発光層786a、中間層785b、発光層786b及び中間層785cのみで構成することもできる。また、中間層785a、発光層786a、中間層785b、発光層786b、発光層786c及び中間層785dで構成し、中間層785cを省いた構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極781は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域(例えば400nm〜800nmの波長範囲)における平均の透過率が70%以上、特に80%以上であることをいう。
電極781としては、例えば、In−Zn−W酸化物膜、In−Sn酸化物膜、In−Zn酸化物膜、In酸化物膜、Zn酸化物膜、及びSn酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量に添加されていてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を用いることもできる。例えば5nmの膜厚を有するAg膜、Mg膜またはAg−Mg合金膜を用いてもよい。
または、電極781は、可視光を効率よく反射する膜が好ましい。電極781は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
電極783は、電極781として示した膜から選択して用いることができる。ただし、電極781が可視光透過性を有する場合は、電極783が可視光を効率よく反射すると好ましい。また、電極781が可視光を効率よく反射する場合は、電極783が可視光透過性を有すると好ましい。
なお、電極781及び電極783を図20(B)に示す構造で設けているが、電極781と電極783を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
隔壁784は、保護絶縁膜703を参照する。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
発光素子719と接続するトランジスタ741は、安定した電気特性を有する。そのため、表示品位の高い表示モジュールを提供することができる。
図21(A)及び図21(B)は、図20(B)と一部が異なるEL素子を用いた表示モジュールの断面図の一例である。具体的には、FPC732と接続する配線が異なる。図21(A)では、端子731を介してFPC732と配線733bが接続している。配線733bは、ソース電極704a及びドレイン電極704bと同一層である。図21(B)では、端子731を介してFPC732と配線733cとが電気的に接続している。配線733cは、電極781と同一層である。
[6.1.2.液晶素子を用いた表示モジュール]
次に、液晶素子を用いた表示モジュール(以下、液晶表示モジュールという)について説明する。
図22は、液晶表示モジュールの画素の構成例を示す回路図である。図22に示す画素750は、トランジスタ751と、キャパシタ752と、一対の電極間に液晶の充填された素子(以下液晶素子ともいう)753とを有する。
トランジスタ751では、ソース及びドレインの一方が信号線755に電気的に接続され、ゲートが走査線754に電気的に接続されている。
キャパシタ752では、一方の電極がトランジスタ751のソース及びドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子753では、一方の電極がトランジスタ751のソース及びドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ752の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示モジュールも、上面図はEL素子を用いた表示モジュールと概略同様である。図20(A)の一点鎖線M−Nに対応する液晶表示モジュールの断面図を図23(A)に示す。図23(A)において、FPC732は、端子731を介して配線733aと電気的に接続される。なお、配線733aは、ゲート電極702と同一層である。
図23(A)には、トランジスタ751とキャパシタ752とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ752をトランジスタ751のゲート電極、ゲート絶縁膜及びソース電極(ドレイン電極)と同一平面に作製することができる。このように、トランジスタ751とキャパシタ752とを同一平面に設けることにより、表示モジュールの作製工程を短縮化し、生産性を高めることができる。
トランジスタ751としては、先の実施形態で示したトランジスタを適用することができる。図23(A)においては、第5の実施形態で示したトランジスタのうち、ボトムゲート構造のトランジスタを適用した例を示す。すなわち、基板701上にゲート電極702が設けられ、ゲート電極702上にゲート絶縁膜705を介して酸化物膜706が設けられている。トランジスタ751の詳細については、先の実施形態の説明を参照する。
なお、トランジスタ751は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ752に保持された電荷がリークしにくく、長期間に渡って液晶素子753に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ751をオフ状態とすることで、トランジスタ751の動作のための電極が不要となり、消費電力の小さい表示モジュールとすることができる。
トランジスタ751及びキャパシタ752上には、絶縁膜721が設けられる。
ここで、絶縁膜721及び保護絶縁膜703には、トランジスタ751のソース電極704aに達する開口部が設けられる。
絶縁膜721上には、電極791が設けられる。電極791は、絶縁膜721及び保護絶縁膜703に設けられた開口部を介してトランジスタ751のドレイン電極704bと接する。
電極791上には、配向膜として機能する絶縁膜792が設けられる。
絶縁膜792上には、液晶層793が設けられ、液晶層793上には配向膜として機能する絶縁膜794が設けられる。
絶縁膜794上には、スペーサ795が設けられる。
スペーサ795及び絶縁膜794上には電極796が設けられ、電極796上には基板797が設けられる。
なお、絶縁膜721は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜から選択して、単層又は積層で用いればよい。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
液晶層793は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
なお、液晶層793として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜792及び絶縁膜794を設けない構成とすることができる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示パネルの不良や破損を軽減することができる。よって表示パネルの生産性を向上させることが可能となる。よって液晶表示モジュールの生産性を向上させることが可能となる。酸化物膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱するおそれがある。よって酸化物を用いるトランジスタを有する液晶表示モジュールにブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗率は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗率の値は、20℃で測定した値とする。
液晶表示モジュールに設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物膜を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物膜を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示モジュールに用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示モジュール、例えば垂直配向(VA)モードを採用した透過型の液晶表示モジュールとしてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
電極791は、可視光透過性を有する導電膜を用いればよい。
電極791としては、例えば、In−Zn−W酸化物膜、In−Sn酸化物膜、In−Zn酸化物膜、In酸化物膜、Zn酸化物膜、及びSn酸化物膜などの酸化物膜を用いればよい。また、これらの酸化物膜は、Al、Ga、Sb、Fなどが微量添加されてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を用いることもできる。
または、電極791は、可視光を効率よく反射する膜が好ましい。電極791は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
電極796は、電極791として示した膜から選択して用いることができる。ただし、電極791が可視光透過性を有する場合は、電極796が可視光を効率よく反射すると好ましい。また、電極791が可視光を効率よく反射する場合は、電極796が可視光透過性を有すると好ましい。
なお、電極791及び電極796を図23(A)に示す構造で設けているが、電極791と電極796を入れ替えても構わない。
絶縁膜792及び絶縁膜794は、有機化合物または無機化合物から選択して用いればよい。
スペーサ795は、アクリル樹脂等の有機化合物、又はシリカ等の無機化合物から選択して用いればよい。なお、スペーサ795の形状は、柱状、球状など様々な形状とすることができる。
電極791、絶縁膜792、液晶層793、絶縁膜794及び電極796の重畳する領域が、液晶素子753となる。
基板797は、ガラス、樹脂または金属などを用いればよい。基板797は可撓性を有してもよい。
また、図示しないが、基板797上にはブラックマトリクス(遮光層)やRGB(Rは赤、Gは緑、Bは青を表す)の三色それぞれのカラーフィルタを設けることができる。
また、基板701及び基板797の液晶層793に面する側とは反対の側に、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けるとよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGBの三色に限定されない。例えば、RGBW(Wは白を表す)、またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本実施形態はカラー表示の表示パネルに限定されるものではなく、モノクロ表示の液晶表示モジュールに適用することもできる。
図23(B)及び図23(C)は、図23(A)と一部が異なる液晶表示モジュールの断面図の一例である。具体的には、FPC732と接続する配線が異なる。図23(B)では、端子731を介してFPC732と配線733bが接続している。配線733bは、ソース電極704a及びドレイン電極704bと同一層である。図23(C)では、端子731を介してFPC732と配線733cが接続している。配線733cは、電極791と同一層である。
液晶素子753と接続するトランジスタ751は、安定した電気特性を有する。そのため、表示品位の高い表示モジュールを提供することができる。また、トランジスタ751はオフ電流を極めて小さくできるため、消費電力の小さい液晶表示モジュールを提供することができる。
ここで、上述した液晶素子を用いた表示モジュールにおける表示モードの例として、FFS(Fringe Field Switching)モードの液晶素子を用いた表示モジュールについて、図24を用いて説明する。
図24(A)に液晶素子を用いた表示モジュールの平面図を示す。図24(A)において、基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、基板4001とシール材4005と基板4006とによって、液晶素子と共に封止されている。図24(A)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。信号線駆動回路4003と走査線駆動回路4004を通して画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018から供給されている。
また図24(A)においては、信号線駆動回路4003を別途形成し、基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)法、ワイヤボンディング法、或いはTAB(Tape Automated Bonding)法などを用いることができる。図24(A)は、COG法により信号線駆動回路4003を実装する例である。
また、基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、先の実施形態に示したトランジスタを適用することができる。
FFS(Fringe Field Switching)モードを用いた画素部4002の画素構成の一例を、図24(B)に示す。FFSとは、基板上の共通電極(以下では第1の電極と記す)と画素電極(以下では第2の電極と記す)とを平行に重ねて形成したフリンジ電界により、液晶分子を配向させる表示モードである。液晶表示モジュールの開口率の向上や広視野角化を実現することができる。
画素には、トランジスタ4010のゲート電極と電気的に接続する配線4050と、トランジスタ4010のソース電極又はドレイン電極の一方と電気的に接続する配線4052の交差部を有する。配線4050はゲート信号線(走査線)として、配線4052はソース信号線としての機能を有する。また、画素には画素ごとに分離された又は各画素で共通の第1の電極4034と、画素ごとに分離された、トランジスタ4010のソース電極又はドレイン電極の他方と電気的に接続する第2の電極4031とを有する。第2の電極4031は、第1の電極4034と重なって設けられ、またスリットを形成するように複数の開口部が設けられている。
図24(C)は、図24(A)のM−Nにおける断面図に相当する。液晶素子を用いた表示モジュールは、画素部4002に設けられたトランジスタ4010が液晶素子と電気的に接続して構成される。
図24(A)及び図24(C)に示すように、液晶素子を用いた表示モジュールは接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極4034と同じ導電層から形成され、端子電極4016は、トランジスタ4010、4011のゲート電極と同じ導電層で形成されている。端子電極4016、トランジスタ4010、4011のゲート電極としては、例えば図11に示すゲート電極401に適用可能な材料を用いることができる。
また基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有している。図24(C)では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示しており、トランジスタ4010、4011上には絶縁膜4032a、4032bが設けられている。絶縁膜4032a及び絶縁膜4032bとしては、例えば図11に示す絶縁膜406に適用可能な材料を用いることができる。
また、図24(C)では、絶縁膜4032b上に平坦化絶縁膜4040が設けられ、第1の電極4034と第2の電極4031との間に絶縁膜4042が設けられている。
平坦化絶縁膜4040としては、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の有機樹脂を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂等を用いることができる。
絶縁膜4042としては、例えば図11に示す絶縁膜406に適用可能な材料を用いることができる。
トランジスタ4010、4011としては、先の実施形態に示す酸化物膜を用いたトランジスタを適用することができる。トランジスタ4010、4011は、ボトムゲート構造のトランジスタである。
トランジスタ4010、4011に含まれるゲート絶縁膜は、単層構造又は積層構造とすることができる。本実施形態では、ゲート絶縁膜4020a、4020bの積層構造を含む。また、図24(C)においては、ゲート絶縁膜4020aと、絶縁膜4032bとが、接続端子電極4015端部を覆うように、シール材4005下に延在しており、絶縁膜4032bは、ゲート絶縁膜4020b及び絶縁膜4032aの側面を覆っている。ゲート絶縁膜4020a、4020bとしては、例えば図11に示すゲート絶縁膜402に適用可能な材料を用いることができる。
また、駆動回路用のトランジスタ4011の酸化物膜と重なる位置にさらに導電層を設けてもよい。導電層を酸化物膜と重なる位置に設けることによって、トランジスタ4011のしきい値電圧を制御することができる。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
図24(C)において、液晶素子4013は、第1の電極4034、第2の電極4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4038、4033が設けられている。液晶層4008としては、図23に示す液晶層793に適用可能な材料の層を設けてもよい。
また、液晶素子4013は、液晶層4008の下方に開口パターンを有する第2の電極4031を有し、絶縁膜4042を介して第2の電極4031のさらに下方に、平板状の第1の電極4034を有する。開口パターンを有する第2の電極4031は、屈曲部や枝分かれした櫛歯状を含む形状である。第2の電極4031に開口パターンを設けることにより、第1の電極4034及び第2の電極4031はその電極間にフリンジ電界を形成することができる。なお、平坦化絶縁膜4040上に接して平板上の第2の電極4031を形成し、絶縁膜4042を介して第2の電極4031上に、画素電極として機能し、開口パターンを有する第1の電極4034を有する構成としてもよい。
第1の電極4034、第2の電極4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第1の電極4034、第2の電極4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第1の電極4034、第2の電極4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。
またスペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極4034及び第2の電極4031とは接する構造となる。
なお、図24(C)に示す絶縁膜4042は、一部に開口を有しており、当該開口から平坦化絶縁膜4040に含まれる水分を脱離することができる。但し、平坦化絶縁膜4040上に設けられる絶縁膜4042の膜質によっては、開口を設けなくともよい。
液晶素子を用いた表示モジュールに設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。先の実施形態に示す酸化物膜を有するトランジスタを用いることにより、保持容量の大きさを縮小することができる。よって、各画素における開口率を向上させることができる。
図24(B)及び図24(C)に示すように、画素に保持容量としての容量素子を設けない構成とし、第1の電極4034と第2の電極4031の間に生じる寄生容量を保持容量として用いてもよい。このように、容量素子を設けない構成とすることにより、画素の開口率をさらに向上させることができる。
先の実施形態に示す酸化物膜を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、先の実施形態に示す酸化物膜を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを、液晶素子を用いた表示モジュールに用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するトランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
また、液晶素子を用いた表示モジュールにおいて、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光板及び位相差板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部4002と重ねてタッチセンサを設けてもよい。タッチセンサを設けることにより、直感的な操作が可能になる。
[6.1.3.電気泳動素子を用いた表示モジュール]
また、表示モジュールとして、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)ともよばれており、紙と同じ読みやすさ、他の表示モジュールに比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動素子を用いた表示モジュールは、様々な形態が考えられ得るが、例えば、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動素子を用いた表示モジュールは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものは電子インクとよばれ、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示モジュールも適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
以上のような電気泳動素子を駆動するために、酸化物膜を用いたトランジスタにより電気泳動素子に印加する電界を制御することができる。当該駆動の方式については、液晶素子を用いた表示モジュールに準ずる。
[6.2.センサ]
[6.2.1.イメージセンサ]
先の実施形態に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサを作製することができる。
図25(A)に、イメージセンサの一例を示す。図25(A)はフォトセンサの等価回路であり、図25(B)はフォトセンサの一部を示す断面図である。
フォトダイオード902は、一方の電極がフォトダイオードリセット信号線958に、他方の電極がトランジスタ940のゲートに電気的に接続されている。トランジスタ940は、ソース又はドレインの一方がフォトセンサ基準信号線972に、ソース又はドレインの他方がトランジスタ956のソース又はドレインの一方に電気的に接続されている。トランジスタ956は、ゲートがゲート信号線959に、ソース又はドレインの他方がフォトセンサ出力信号線971に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載している。図25(A)において、トランジスタ940、トランジスタ956は第5の実施形態に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施形態では、第5の実施形態で示したトランジスタのうち、ボトムゲート構造のトランジスタを適用する例を示す。
図25(B)は、フォトセンサにおけるフォトダイオード902及びトランジスタ940に示す断面図であり、絶縁表面を有する基板901(素子基板)上に、センサとして機能するフォトダイオード902及びトランジスタ940が設けられている。フォトダイオード902、トランジスタ940の上には接着層908を用いて基板913が設けられている。
トランジスタ940上には絶縁膜932、平坦化膜933、平坦化膜934が設けられている。フォトダイオード902は、平坦化膜933上に形成された電極941bと、電極941b上に順に積層された第1の半導体膜906a、第2の半導体膜906b、及び第3の半導体膜906cと、平坦化膜934上に設けられ、第1乃至第3の半導体膜を介して電極941bと電気的に接続する電極942と、電極941bと同じ層に設けられ、電極942と電気的に接続する電極941aと、を有している。
電極941bは、平坦化膜934に形成された導電膜943と電気的に接続し、電極942は電極941aを介して導電膜945と電気的に接続している。導電膜945は、トランジスタ940のゲート電極と電気的に接続しており、フォトダイオード902はトランジスタ940と電気的に接続している。
ここでは、第1の半導体膜906aとしてp型の導電型を有する半導体膜と、第2の半導体膜906bとして高抵抗な半導体膜(i型半導体膜)、第3の半導体膜906cとしてn型の導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している。
第1の半導体膜906aはp型半導体膜であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1の半導体膜906aの形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1の半導体膜906aの膜厚は10nm以上50nm以下となるよう形成することが好ましい。
第2の半導体膜906bは、i型半導体膜(真性半導体膜)であり、アモルファスシリコン膜により形成する。第2の半導体膜906bの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。第2の半導体膜906bの形成は、LPCVD法、気相成長法、スパッタリング法等により行ってもよい。第2の半導体膜906bの膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3の半導体膜906cは、n型半導体膜であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3の半導体膜906cの形成には、15族の不純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第3の半導体膜906cの膜厚は20nm以上200nm以下となるよう形成することが好ましい。
また、第1の半導体膜906a、第2の半導体膜906b、及び第3の半導体膜906cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモルファス(Semi Amorphous Semiconductor:SAS))半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型のフォトダイオードはp型の半導体膜側を受光面とする方が良好な特性を示す。ここでは、pin型のフォトダイオードが形成されている基板901の面からフォトダイオード902が受ける光922を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極は遮光性を有する導電膜を用いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
絶縁膜932、平坦化膜933、平坦化膜934としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマCVD法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等を用いて形成することができる。
平坦化膜933、934としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用いることができる。
フォトダイオード902に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
[6.2.2.タッチパネル]
ここでは、画素領域内にセンサを設けることでタッチ入力機能を具備した、EL素子を用いた表示モジュールについて説明する。
画素1000と、フォトセンサ1002と、隣の画素1001の回路図について、図26を用いて説明する。発光素子1003を有する画素1000は、走査線1004を介して走査線駆動回路に、信号線1007を介して信号線駆動回路に電気的に接続されている。
隣の発光素子1005を有する画素1001は、走査線1006を介して走査線駆動回路に、信号線1007を介して、信号線駆動回路に電気的に接続されている。また、発光素子1003と、隣の発光素子1005はどちらも発光色は白色であり、共通の電源供給線1008に接続されている。そして、隣の発光素子1005に重なるカラーフィルタの着色層(赤色、青色、あるいは緑色)を通過させることによって人の眼に赤色や、青色や、緑色のいずれか一を認識させる。
画素1000及び隣の画素1001に挟まれたフォトセンサ1002は、センサ素子1009、トランジスタ1010、トランジスタ1011、トランジスタ1012、及び、トランジスタ1013を有する。トランジスタ1010、トランジスタ1011、トランジスタ1012、及び、トランジスタ1013のそれぞれは、チャネル形成領域に酸化物半導体膜を有するトランジスタであり、オフ状態でのリーク電流(「オフ電流」ともいう)が極めて小さいという利点を有する。これにより、オフ状態においてノードに蓄積された電荷(電位)を長時間保持可能であるという利点を有する。
センサ素子1009は、一方の端子が電源線1014(VDD)に、他方の端子がトランジスタ1012のソース又はドレインの一方に電気的に接続されている。
また、図27にフォトセンサが設けられたパネルの断面図の一例を示す。図27に示すように、同一の基板1028上に発光素子1033と、発光素子を駆動するための酸化物の多層膜1015を用いたトランジスタ1016と、センサ素子1009を駆動するための酸化物の多層膜1015を用いたトランジスタ1012と、アモルファスシリコン層1017を用いたセンサ素子1009を設けている。トランジスタ1012とトランジスタ1016は、基板1028上のゲート電極1029と、ゲート電極1029上のゲート絶縁膜1030と、ゲート絶縁膜1030上の多層膜1015とを有する。多層膜1015は、例えば酸化物1015a、1015b、1015cの3層積層でなるがこの構造に限られない。また、これらのトランジスタは、絶縁膜1031、絶縁膜1032に覆われている。
センサ素子1009は、図27に示すように、一対の電極1018、1019に接して接続された一層のアモルファスシリコン層1017により構成されている。
また、図27においては、電極1049は、反射電極であり、配線1020を介してトランジスタ1016のドレイン電極1021bと電気的に接続している。配線1020、及び一対の電極1018、1019は、層間絶縁膜1022で覆われ、層間絶縁膜1022上に電極1049が設けられている。
トランジスタ1016と電気的に接続する発光素子1033と、発光素子1033を隔離する第1の隔壁1039及び第2の隔壁1038と、を有する。さらに、基板1028とシール材などで固定される封止基板1034を有する。封止基板1034には、下地層1036、ブラックマトリクス1037、赤色カラーフィルタ(図示せず)、緑色カラーフィルタ(図示せず)、及び青色カラーフィルタ1035と、が形成されている。発光素子1033は、陽極として機能する電極1049と、発光層1040と、陰極1041と、を有する。
トランジスタ1012は、ゲートが信号線1023(TX)、ソース又はドレインの一方がセンサ素子1009の他方の端子、ソース又はドレインの他方がトランジスタ1013のソース又はドレインの一方及びトランジスタ1010のゲートに電気的に接続されている。なお、トランジスタ1012のソース又はドレインの他方、トランジスタ1013のソース又はドレインの一方、及びトランジスタ1010のゲートをノードFDとする。
トランジスタ1013は、ゲートがリセット線1024(RS)、ソース又はドレインの一方がトランジスタ1012のソース又はドレインの他方、及びトランジスタ1010のゲートに電気的に接続されている。またトランジスタ1013は、ソース又はドレインの他方がグランド線1025(GND)に電気的に接続されている。
トランジスタ1010は、ソース又はドレインの一方が電源線1014(VDD)に、ソース又はドレインの他方がトランジスタ1011のソース又はドレインの一方に電気的に接続されている。
トランジスタ1011は、ゲートが選択線1026(SE)に、ソース又はドレインの他方がフォトセンサ出力信号線1027(OUT)に電気的に接続されている。フォトセンサ出力信号線1027(OUT)は、フォトセンサ読み出し回路に電気的に接続されている。
なお電源線1014(VDD)及びグランド線1025(GND)には、それぞれ、高レベル電源電位(VDD)及び低レベル電源電位(VSS)として、接地電位(GND(0V))が入力される。なお、低レベル電源電位(VSS)として接地電位(GND(0V))が用いられるが、これに限定されない。高レベル電源電位(VDD)より低い電位であれば、低レベル電源電位(VSS)として用いることができる。なお、高レベル電源電位(VDD)は高レベル電位VH以上であり、低レベル電位VLは接地電位(GND)以上であり、高レベル電位VHは低レベル電位VLよりも高いものとする。
本実施形態では、パネル内にタッチ入力機能を設けたが、アナログ抵抗膜方式のタッチパネルを用いる場合、タッチパネルをパネルに貼り合わせられた構成とすればよい。また、表面型静電容量方式のタッチパネルを用いる場合も、タッチパネルをパネルに貼り合わせられた構成とすればよい。また、投影型静電容量方式(相互容量型)のタッチパネルを用いる場合も、タッチパネルをパネルに貼り合わせられた構成とすればよい。
本実施形態では、フォトセンサを用いるタッチ入力機能を例について説明した。フォトセンサは、トランジスタを形成する基板と同一基板上に形成することができるため、部品点数を削減することができる。
また、本実施形態では、EL素子を用いた表示モジュールにタッチ入力機能を設ける例を示したが、液晶素子を用いた表示モジュールにタッチ入力機能を設けることもできる。
[6.3.LSI]
本発明の一態様に係る酸化物膜を用いたトランジスタの応用として、表示モジュールとセンサを示したが、CPU(Central Processing Unit)やDSP(Digital Signal Processor)等の演算処理装置やメモリなどの、LSIにも応用が可能である。以下に、LSIの代表例として、メモリ、CPU、マイコンについての一例を説明する。
[6.3.1.メモリ]
ここでは、インバータの回路を応用したフリップフロップで構成するメモリである、SRAM(Static Random Access Memory)について説明する。
[6.3.1.1.回路構成及び動作]
SRAMはフリップフロップを用いてデータを保持するため、DRAM(Dynamic Random Access Memory)とは異なり、リフレッシュ動作が不要である。そのため、データの保持時の消費電力を抑えることができる。また、容量素子を用いないため、高速動作の求められる用途に好適である。
図28は、本発明の一態様に係るSRAMのメモリセルに対応する回路図である。なお、図28には一つのメモリセルのみを示すが、当該メモリセルを複数配置したメモリセルアレイに適用しても構わない。
図28に示すメモリセルは、トランジスタTr1eと、トランジスタTr2eと、トランジスタTr3eと、トランジスタTr4eと、トランジスタTr5eと、トランジスタTr6eと、を有する。トランジスタTr1e及びトランジスタTr2eはpチャネル型トランジスタであり、トランジスタTr3e及びトランジスタTr4eはnチャネル型トランジスタである。トランジスタTr1eのゲートは、トランジスタTr2eのドレイン、トランジスタTr3eのゲート、トランジスタTr4eのドレイン、並びにトランジスタTr6eのソース及びドレインの一方と電気的に接続される。トランジスタTr1eのソースはVDDと電気的に接続される。トランジスタTr1eのドレインは、トランジスタTr2eのゲート、トランジスタTr3eのドレイン及びトランジスタTr5eのソース及びドレインの一方と電気的に接続される。トランジスタTr2eのソースはVDDと電気的に接続される。トランジスタTr3eのソースはGNDと電気的に接続される。トランジスタTr3eのバックゲートはバックゲート線BGLに電気的に接続される。トランジスタTr4eのソースはGNDと電気的に接続される。トランジスタTr4eのバックゲートはバックゲート線BGLに電気的に接続される。トランジスタTr5eのゲートはワード線WLに電気的に接続される。トランジスタTr5eのソース及びドレインの他方はビット線BLBに電気的に接続される。トランジスタTr6eのゲートはワード線WLに電気的に接続される。トランジスタTr6eのソース及びドレインの他方はビット線BLに電気的に接続される。
なお、本実施形態では、トランジスタTr5e及びトランジスタTr6eとしてnチャネル型トランジスタを適用した例を示す。ただし、トランジスタTr5e及びトランジスタTr6eは、nチャネル型トランジスタに限定されず、pチャネル型トランジスタを適用することもできる。その場合、後に示す書き込み、保持及び読み出しの方法も適宜変更すればよい。
このように、トランジスタTr1e及びトランジスタTr3eを有するインバータと、トランジスタTr2e及びトランジスタTr4eを有するインバータとをリング接続することで、フリップフロップが構成される。
pチャネル型トランジスタとしては、例えばシリコンを用いたトランジスタを適用すればよい。ただし、pチャネル型トランジスタは、シリコンを用いたトランジスタに限定されない。また、nチャネル型トランジスタとしては、先の実施形態で示した酸化物膜を用いたトランジスタを用いればよい。
本実施形態では、トランジスタTr3e及びトランジスタTr4eとして、先の実施形態で示した酸化物膜を用いたトランジスタを適用する。当該トランジスタは、オフ電流が極めて小さいため、貫通電流も極めて小さくなる。
なお、トランジスタTr1e及びトランジスタTr2eとして、pチャネル型トランジスタに代えて、nチャネル型トランジスタを適用することもできる。トランジスタTr1e及びトランジスタTr2eとしてnチャネル型トランジスタを用いる場合、デプレッション型トランジスタを適用すればよい。
図28に示したメモリセルの書き込み、保持及び読み出しについて以下に説明する。
書き込み時は、まずビット線BL及びビット線BLBにデータ0またはデータ1に対応する電位を印加する。
例えば、データ1を書き込みたい場合、ビット線BLをVDD、ビット線BLBをGNDとする。次に、ワード線WLにトランジスタTr5e、トランジスタTr6eのしきい値電圧にVDDを加えた電位以上の電位(VH)を印加する。
次に、ワード線WLの電位をトランジスタTr5e、トランジスタTr6eのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ1が保持される。SRAMの場合、データの保持で流れる電流はトランジスタのリーク電流のみとなる。ここで、SRAMを構成するトランジスタの一部に先の実施形態で示した酸化物膜を用いたトランジスタを適用することにより、当該トランジスタのオフ電流は極めて小さいため、すなわち当該トランジスタに起因したリーク電流は極めて小さいため、データ保持のための待機電力を小さくすることができる。
読み出し時は、あらかじめビット線BL及びビット線BLBをVDDとする。次に、ワード線WLにVHを印加することで、ビット線BLはVDDのまま変化しないが、ビット線BLBはトランジスタTr5e及びトランジスタTr3eを介して放電し、GNDとなる。このビット線BLとビット線BLBとの電位差をセンスアンプ(図示せず)にて増幅することにより保持されたデータ1を読み出すことができる。
なお、データ0を書き込みたい場合は、ビット線BLをGND、ビット線BLBをVDDとし、その後にワード線WLにVHを印加すればよい。次に、ワード線WLの電位をトランジスタTr5e、トランジスタTr6eのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ0が保持される。読み出し時は、あらかじめビット線BL及びビット線BLBをVDDとし、ワード線WLにVHを印加することで、ビット線BLBはVDDのまま変化しないが、ビット線BLはトランジスタTr6e及びトランジスタTr4eを介して放電し、GNDとなる。このビット線BLとビット線BLBとの電位差をセンスアンプにて増幅することにより保持されたデータ0を読み出すことができる。
以上の態様により、待機電力の小さいSRAMを提供することができる。
[6.3.1.2.積層構造]
本発明の一態様に係る酸化物膜を用いたトランジスタは、オフ電流を極めて小さくすることができる。すなわち、当該トランジスタを介した電荷のリークが起こりにくい電気特性を有する。以下では、このような電気特性を有するトランジスタを適用した、既知の記憶素子を有すると比べ、機能的に優れた記憶素子を有するメモリについて説明する。
まず、メモリについて、図29を用いて具体的に示す。ここで、図29(A)はメモリのメモリセルアレイを示す回路図である。図29(B)はメモリセルの回路図である。また、図29(C)は、図29(B)に示すメモリセルに相当する断面構造の一例である。また、図29(D)は図29(B)に示すメモリセルの電気特性を示す図である。
図29(A)に示すメモリセルアレイは、メモリセル1050と、ビット線1051と、ワード線1052と、容量線1053と、センスアンプ1054と、をそれぞれ複数有する。
なお、ビット線1051及びワード線1052がグリッド状に設けられ、各メモリセル1050はビット線1051及びワード線1052の交点に付き一つずつ配置される。ビット線1051はセンスアンプ1054と接続され、ビット線1051の電位をデータとして読み出す機能を有する。
図29(B)より、メモリセル1050は、下地絶縁膜1066を介して基板1067上に設けられたトランジスタ1055と、キャパシタ1056と、を有する。また、トランジスタ1055のゲートはワード線1052と電気的に接続される。トランジスタ1055のソースはビット線1051と電気的に接続される。トランジスタ1055のドレインはキャパシタ1056の一端と電気的に接続される。キャパシタ1056の他端は容量線1053に電気的に接続される。
図29(C)は、メモリセルの断面構造の一例である。メモリセルは、トランジスタ1055と、トランジスタ1055に接続される配線1057a及び配線1057bと、トランジスタ1055、配線1057a及び配線1057b上に設けられた絶縁膜1058と、絶縁膜1058上に設けられたキャパシタ1056とを有する。
なお、図29(C)では、トランジスタ1055にトップゲート構造のトランジスタを適用している。
絶縁膜1058、層間絶縁膜1059は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜から選択して、単層又は積層で用いればよい。また、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いることもできる。
キャパシタ1056は、配線1057bと接する電極1060と、電極1060と重畳する電極1061と、電極1060及び電極1061に挟まれた絶縁膜1062と、を有する。
電極1060は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル及びタングステンを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
電極1061は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル及びタングステンを一種以上含む、単体、窒化物、酸化物または合金を、単層で又は積層で用いればよい。
絶縁膜1062は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を選択して、単層で又は積層で用いればよい。
なお、図29(C)では、トランジスタ1055とキャパシタ1056とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ1055及びキャパシタ1056を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル1つ分の面積に多数のメモリセルを集積化することができる。よって、メモリの集積度を高めることができる。
ここで、図29(C)における配線1057aは図29(B)におけるビット線1051と電気的に接続される。また、図29(C)において、ゲート絶縁膜1064を介して酸化物膜1065上のゲート電極1063は図29(B)におけるワード線1052と電気的に接続される。また、図29(C)における電極1061は図29(B)における容量線1053と電気的に接続される。
図29(D)に示すように、キャパシタ1056に保持された電圧は、トランジスタ1055のリークによって時間が経つと徐々に低減していく。当初V0からV1まで充電された電圧は、時間が経過するとdata1を読み出す限界点であるVAまで低減する。この期間を保持期間T_1とする。すなわち、2値メモリセルの場合、保持期間T_1の間にリフレッシュをする必要がある。
例えば、トランジスタ1055のオフ電流が十分小さくない場合、キャパシタ1056に保持された電圧の時間変化が大きいため、保持期間T_1が短くなる。従って、頻繁にリフレッシュをする必要がある。リフレッシュの頻度が高まると、メモリの消費電力が高まってしまう。
本実施形態では、トランジスタ1055のオフ電流が極めて小さいため、保持期間T_1を極めて長くすることができる。すなわち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が1×10−21Aから1×10−25Aであるトランジスタ1055でメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さいメモリを得ることができる。
次に、図29とは異なるメモリについて、図30を用いて説明する。なお、図30(A)はメモリを構成するメモリセル及び配線を含む回路図である。また、図30(B)は図30(A)に示すメモリセルの電気特性を示す図である。また、図30(C)は、図30(A)に示すメモリセルに相当する断面図の一例である。
図30(A)より、メモリセルは、トランジスタ1071と、トランジスタ1072と、キャパシタ1073とを有する。ここで、トランジスタ1071のゲートはワード線1076と電気的に接続される。トランジスタ1071のソースはソース線1074と電気的に接続される。トランジスタ1071のドレインはトランジスタ1072のゲート及びキャパシタ1073の一端と電気的に接続され、この部分をノード1079とする。トランジスタ1072のソースはソース線1075と電気的に接続される。トランジスタ1072のドレインはドレイン線1077と電気的に接続される。キャパシタ1073の他端は容量線1078と電気的に接続される。
なお、図30に示すメモリは、ノード1079の電位に応じて、トランジスタ1072の見かけ上のしきい値電圧が変動することを利用したものである。例えば、図30(B)は容量線1078の電圧VCLと、トランジスタ1072を流れるドレイン電流I_2との関係を説明する図である。
なお、トランジスタ1071を介してノード1079の電位を調整することができる。例えば、ソース線1074の電位を電源電位(VDD)とする。このとき、ワード線1076の電位をトランジスタ1071のしきい値電圧Vthに電源電位(VDD)を加えた電位以上とすることで、ノード1079の電位をHIGHにすることができる。また、ワード線1076の電位をトランジスタ1071のしきい値電圧Vth以下とすることで、ノード1079の電位をLOWにすることができる。
そのため、トランジスタ1072は、LOWで示したVCL−I_2カーブと、HIGHで示したVCL−I_2カーブのいずれかの電気特性となる。すなわち、LOWでは、VCL=0VにてI_2が小さいため、データ0となる。また、HIGHでは、VCL=0VにてI_2が大きいため、データ1となる。このようにして、データを記憶することができる。
図30(C)は、メモリセルの断面構造の一例である。図30(C)は、トランジスタ1072と、絶縁膜等を介してトランジスタ1072上に設けられたトランジスタ1071と、キャパシタ1073と、を有するメモリセルの断面図である。
本実施形態では、下部のトランジスタ1072には半導体材料を用い、上部のトランジスタ1071には本発明の一態様に係る酸化物膜を用い、当該半導体材料として半導体基板を用いた構造の半導体装置を示す。
図30(C)は、下部に半導体材料を用いたトランジスタを有し、上部に本発明の一態様に係る酸化物膜を用いたトランジスタを有する半導体装置の断面構成を示す一例である。ここで、半導体材料と本発明の一態様に係る酸化物膜とは異なる材料を用いる。例えば、半導体材料を酸化物又は酸化物半導体以外の半導体材料とすることができる。酸化物又は酸化物半導体以外の材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。単結晶半導体を用いたトランジスタは、高速動作が容易である。一方で、酸化物膜を用いたトランジスタは、オフ電流が数yA/μm〜数zA/μm程度と十分低い特性を利用した回路に用いることができる。これらのことから、図30(C)に示す半導体装置を用いて、例えば低消費電力の論理回路を構成することもできる。半導体材料としてその他に、有機半導体材料などを用いてもよい。
また、図示しないが、上述した半導体基板の替わりに、SOI(Semiconductor On Insulator)基板を用いてもよい。
SOI基板(SOIウェハともいう)は、半導体基板と、半導体基板上の埋め込み酸化膜(BOX(Buried Oxide)層ともいう)と、埋め込み酸化膜上の半導体膜(以下SOI層という)とからなる。該SOI基板は、シリコン基板の所定の深さに酸素イオンを注入して高温処理によってBOX層とSOI層を形成したSIMOX(Separation by IMplanted OXgen:SUMCO TECHXIV株式会社の登録商標)基板や、陽極化成による多孔質シリコン層を用いたELTRAN(Epitaxial Layer TRANsfer:キヤノン株式会社の登録商標)基板、熱酸化膜を形成した基板(デバイスウェハ)に水素イオンを注入して脆弱層を形成し、他のシリコン基板(ハンドルウェハ)と貼り合わせ後に熱処理により脆弱層からハンドルウェハを剥離してSOI層を形成したUNIBOND(SOITEC社の登録商標)基板等を適宜用いることができる。
なお、一般的にはSOI基板はシリコン基板上にBOX層を介してシリコン薄膜からなるSOI層が設けられたものを指すが、シリコンに限られず、他の単結晶半導体材料を用いてもよい。また、SOI基板にはガラス基板等の絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
半導体基板の替わりに、SOI基板を用いた場合には、下部のトランジスタのチャネル領域に上記のSOI層を用いる。SOI基板を用いたトランジスタを用いることで、バルクシリコン基板を用いた場合と比較して、BOX層の存在により寄生容量が小さい、α線等の入射によるソフトエラーの確率が低い、寄生トランジスタの形成によるラッチアップが生じない、素子が容易に絶縁分離できる等の多くの利点を有する。
また、SOI層は単結晶シリコン等の単結晶半導体からなる。従って、下部のトランジスタにSOI層を用いることで、半導体装置の動作を高速化することができる。
図30(C)において、トランジスタ1072は、nチャネル型トランジスタ(NMOSFET)、pチャネル型トランジスタ(PMOSFET)のいずれも用いることができる。図30(C)に示す例においては、トランジスタ1072は、STI1085(Shallow Trench Isolation)によって共通の島として他の素子と絶縁分離されている。STI1085を用いることにより、LOCOSによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化小型化が要求されない半導体装置においてはSTI1085の形成は必ずしも必要ではなく、LOCOS等の素子分離手段を用いることもできる。なお、トランジスタ1072のしきい値を制御するため、STI1085間にはウェル1081が形成される。
図30(C)におけるトランジスタ1072は、基板1080中に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域1112(ソース領域及びドレイン領域ともいう)と、チャネル形成領域上に設けられたゲート絶縁膜1113、1114と、ゲート絶縁膜1113、1114上にチャネル形成領域と重畳するように設けられたゲート電極1116、1118とを有する。ゲート電極は加工精度を高めるための第1の材料からなるゲート電極1116と、配線として低抵抗化を目的とした第2の材料からなるゲート電極1118を積層した構造とすることができるが、この構造に限らず、適宜要求される仕様に応じて材料、積層数、形状等を調整することができる。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上このような状態を含めてトランジスタとよぶ場合がある。
また、基板1080中に設けられた不純物領域1112には、図示しないが、コンタクトプラグが接続されている。ここでコンタクトプラグは、トランジスタ1072等のソース電極やドレイン電極としても機能する。また、不純物領域1112とチャネル形成領域との間には、不純物領域1112と異なる不純物領域1111が設けられている。不純物領域1111は、導入された不純物の濃度によって、LDD領域やエクステンション領域としてチャネル形成領域近傍の電界分布を制御する機能を果たす。ゲート電極1116、1118の側壁には絶縁膜1117を介してサイドウォール絶縁膜1115を有する。絶縁膜1117やサイドウォール絶縁膜1115を用いることで、LDD領域やエクステンション領域を形成することができる。
また、トランジスタ1072は、層間絶縁膜1088により被覆されている。層間絶縁膜1088には保護膜としての機能を持たせることができ、外部からチャネル形成領域への不純物の侵入を防止することができる。また、層間絶縁膜1088をCVD法による窒化シリコン等の材料とすることで、チャネル形成領域に単結晶シリコンを用いた場合には加熱処理によって水素化を行うことができる。また、層間絶縁膜1088に引張応力又は圧縮応力を有する絶縁膜を用いることで、チャネル形成領域を構成する半導体材料に歪みを与えることができる。nチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に引張応力を、pチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。
なお、図30(C)に示すトランジスタ1072を、フィン型構造(トライゲート構造、Ωゲート構造ともいう)のトランジスタとしてもよい。フィン型構造とは、半導体基板の一部を板状の突起形状に加工し、突起形状の長尺方向を交差するようにゲート電極を設けた構造である。ゲート電極は、ゲート絶縁膜を介して突起構造の上面及び側面を覆う。トランジスタ1072をフィン型構造のトランジスタとすることで、チャネル幅を縮小してトランジスタの集積化を図ることができる。また、電流を多く流すことができ、加えて制御効率を向上させることができるため、トランジスタのオフ時の電流及び閾値電圧を低減することができる。
キャパシタ1073は、間に誘電体膜として機能する絶縁膜1083を介して、基板1080中に設けられた不純物領域1082と、電極1084及び電極1087との積層により構成される。ここで、絶縁膜1083は、トランジスタ1072のゲート絶縁膜1113、1114と同一の材料で形成され、電極1084及び電極1087は、トランジスタ1072のゲート電極1116、1118と同一の材料で形成される。また、不純物領域1082は、トランジスタ1072が有する不純物領域1112と同一のタイミングで形成することができる。
図30(C)におけるトランジスタ1071は、下地絶縁膜1101上に設けられた酸化物膜を有する。トランジスタ1071には、先の実施形態で示したトランジスタを適宜用いることができる。
本発明の一態様に係る酸化物膜を用いたトランジスタ1071は、必要な回路構成に応じて下層のトランジスタ1072等の半導体材料を用いたトランジスタと電気的に接続する。図30(C)においては、一例としてトランジスタ1071のソース又はドレインがトランジスタ1072のゲートと電気的に接続している構成を示している。
本発明の一態様に係る酸化物膜を用いたトランジスタ1071のソース又はドレインの一方は、トランジスタ1071上に設けられた絶縁膜1102、層間絶縁膜1104、層間絶縁膜1105を貫通するコンタクトプラグ1103bを介して、トランジスタ1071よりも上方に形成された配線1107aと接続する。
ここで、コンタクトプラグ(接続用導体部、埋め込みプラグ、あるいは単にプラグともいう)1086a、1086b、1103a、1103b、1103c等は、それぞれ柱状又は壁状の形状を有している。コンタクトプラグは層間絶縁膜に設けられた開口(ビア)内に導電材料を埋め込むことで形成される。導電材料として、タングステン、ポリシリコン等の埋め込み性の高い導電性材料で形成することができる。また、図示しないが、当該材料の側面及び底面を、チタン膜、窒化チタン膜又はこれらの積層膜等からなるバリア膜(拡散防止膜)で覆うことができる。この場合、バリア膜も含めてコンタクトプラグという。
コンタクトプラグの底部は、例えばコンタクトプラグ1103b、1103cにおいては酸化物膜の上面と接続している。しかし、コンタクトプラグ1103b、1103cと酸化物膜との接続はこの接続構造に限らない。例えば、コンタクトプラグ1103b、1103cが酸化物膜を貫通して、コンタクトプラグ1103b、1103cの底面が下地絶縁膜1101の上面と接していてもよい。この場合、コンタクトプラグ1103b、1103cと酸化物膜とは、コンタクトプラグ1103b、1103cの側面で接続する。これにより、酸化物膜とコンタクトプラグ1103b、1103cとの電気的な接触性が向上する。また、コンタクトプラグ1103b、1103cはさらに下地絶縁膜1101の内部まで設けられていてもよい。
なお、図30(C)においては、酸化物膜と配線1107a、1107bとの電気的な接続に、一つのコンタクトプラグを用いている。しかし、コンタクトプラグと酸化物膜又は配線との接触抵抗の低減を図る場合には、複数のコンタクトプラグを並べて用いても良く、または径の大きいコンタクトプラグを用いても良い。
コンタクトプラグは、マスクを用いて形成するため任意の位置に自由に形成することが可能である。また、加工ばらつきによりトランジスタの上部にコンタクトプラグが形成された場合であっても、トランジスタ1071に設けたサイドウォール絶縁膜1119に接触する限りは、トランジスタの機能を損なうことなく半導体装置を形成することができる。あるいは、サイドウォール絶縁膜1119に接するようにコンタクトプラグを設けることで、素子の微細化を図ることも可能である。
配線1094、1098、1107a、1107bは、それぞれ層間絶縁膜1091、1096、1108中に埋め込まれている。配線1094、1098、1107a、1107bは、例えば銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、配線1094、1098、1107a、1107bを伝播する信号のRC遅延を低減することができる。配線1094、1098、1107a、1107bに銅を用いる場合には、銅のチャネル形成領域への拡散を防止するため、バリア膜1093、1097、1106を形成する。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。バリア膜1093、1097、1106は配線1094、1098、1107a、1107bとは別個の層として形成しても良く、バリア膜となる材料を配線材料中に含有させ、加熱処理によって層間絶縁膜1091、1096、1108に設けられた開口の内壁に析出させて形成しても良い。
層間絶縁膜1091、1096、1108には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、BPSG(Boron Phosphorus Silicate Glass)、PSG(Phosphorus Silicate Glass)、炭素を添加した酸化シリコン(SiOC)、フッ素を添加した酸化シリコン(SiOF)、Si(OCを原料とした酸化シリコンであるTEOS(Tetraethyl orthosilicate)、HSQ(Hydrogen Silsesquioxane)、MSQ(Methyl Silsesquioxane)、OSG(Organo Silicate Glass)、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率(k=4.0〜4.5)では高く、kが3.0以下の材料を用いることが好ましい。また該層間絶縁膜に配線を埋め込んだ後にCMP処理を行うため、層間絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質(ポーラス)化させて低誘電率化することができる。層間絶縁膜1091、1096、1108は、スパッタリング法、CVD法、スピンコート法(Spin On Glass:SOGともいう)を含む塗布法等により形成する。
層間絶縁膜1091、1096、1108上には、層間絶縁膜1092、1100、1109を設けても良い。層間絶縁膜1092、1100、1109は、配線材料を層間絶縁膜1091、1096、1108中に埋め込んだ後、CMP等による平坦化処理を行う際のエッチングストッパとして機能する。
配線1094、1098、1107a、1107b上には、バリア膜1095、1099、1110が設けられている。銅等の配線材料の拡散を防止することを目的とした膜である。バリア膜1095、1099、1110は、配線1094、1098、1107a、1107bの上面のみに限らず、層間絶縁膜1091、1096、1108上に形成してもよい。バリア膜1095、1099、1110は、窒化シリコンやSiC、SiBON等の絶縁性材料で形成することができる。但し、バリア膜1095、1099、1110の膜厚が厚い場合には配線間容量を増加させる要因となるため、バリア性を有し、かつ低誘電率の材料を選択することが好ましい。
配線1098は上部の配線部分と、下部のビアホール部分から構成される。下部のビアホール部分は下層の配線1094と接続する。該構造の配線1098はいわゆるデュアルダマシン法等により形成することができる。また、上下層の配線間の接続はデュアルダマシン法によらず、コンタクトプラグを用いて接続してもよい。
図30(C)に示すトランジスタ1071は、先の実施形態で示した酸化物膜を用いたトランジスタを適宜用いることができる。また、トランジスタ1071においてチャネル長は短く、5nm以上60nm未満、好ましくは10nm以上40nm以下とする。トランジスタ1071は、酸化物膜をチャネル領域に用いているため、短チャネル効果を有さない、または極めて少なく、かつスイッチング素子としての良好な電気特性を示すトランジスタである。
トランジスタ1071は、オフ電流が小さいため、当該トランジスタを用いることにより、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
トランジスタ1072及びキャパシタ1073の上方には、配線1094が設けられている。容量素子の上部電極にあたる電極1084、1087は、層間絶縁膜1088、1089、1090を貫くコンタクトプラグ1086aを介して配線1094と電気的に接続する。また、トランジスタ1072のゲート電極は、層間絶縁膜1088、1089、1090を貫くコンタクトプラグ1086bを介して配線1094と電気的に接続する。他方、酸化物膜をチャネルに用いたトランジスタ1071のソース又はドレインの一方は、絶縁膜、層間絶縁膜を貫くコンタクトプラグ1103bを介して一旦上層の配線1107aと電気的に接続され、該配線1107aは、絶縁膜、層間絶縁膜及び下地絶縁膜1101を貫くコンタクトプラグ1103aを介して配線1098と電気的に接続する。さらに配線1098は、下層の配線1094と電気的に接続する。これにより、トランジスタ1071のソース又はドレインの一方は、キャパシタ1073の上部電極及びトランジスタ1072のゲート電極と電気的に接続する。
なお、コンタクトプラグを用いた配線どうしの電気的接続は、図30(C)に示す配線1098と配線1107aとの接続のように複数本のコンタクトプラグを用いた接続でも良く、また、電極1084、1087と配線1094との接続のように壁状のコンタクトプラグを用いて接続しても良い。
上記の電気的接続の態様は一例であって、上記した配線とは異なる配線を用いて各素子の接続を行っても良い。例えば図30(C)で示す態様においては、トランジスタ1071とトランジスタ1072及びキャパシタ1073との間には、配線を二層設けているが、一層でも良いし、三層以上設けてもよい。あるいは、配線を介さずに複数のプラグを上下に接続して、直接素子どうしを電気的に接続してもよい。また、図30(C)で示す態様においては、配線1094、配線1098はダマシン法で形成しているが(配線1098は、いわゆるデュアルダマシン法による。)、他の手法により形成した配線であってもよい。
なお、容量が不要の場合には、キャパシタ1073を設けない構成とすることもできる。また、キャパシタ1073は、別途、トランジスタ1072の上方やトランジスタ1071の上方に設けてもよい。
また、図示しないが、配線1098の不純物拡散防止膜として機能するバリア膜1099と、下地絶縁膜1101との間に、酸素、水素、水等のブロッキング効果を有する酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化膜を設けることが好ましい。
図30(C)において、トランジスタ1071と、トランジスタ1072とは、少なくとも一部が重畳するように設けられており、トランジスタ1071のソース領域またはドレイン領域と酸化物膜の一部が重畳するように設けられているのが好ましい。また、トランジスタ1071が、キャパシタ1073と重畳するように設けられていてもよい。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
なお、図30(C)では、トランジスタ1071とキャパシタ1073とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ1071及びキャパシタ1073を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル1つ分の面積に多数のメモリセルを集積化することができる。よって、半導体装置の集積度を高めることができる。
以上のように、半導体装置の下部に設けられた半導体材料を用いたトランジスタ1072は、複数のコンタクトプラグ及び複数の配線を介して、上部に設けられた本発明の一態様に係る酸化物膜を用いたトランジスタ1071と電気的に接続する。半導体装置を以上のような構成とすることで、高速動作性能を有する半導体材料を用いたトランジスタと、オフ電流が極めて小さい本発明の一態様に係る酸化物膜を用いたトランジスタとを組み合わせ、低消費電力化が可能な高速動作の論理回路を有する半導体装置を作製することができる。
また、長期間に渡ってデータを保持することができ、さらにフラッシュメモリと比較して書き込み時に高い電圧が不要であるため、消費電力が小さく、動作速度が速い記憶回路を有する半導体装置を作製することができる。
このような半導体装置は、上記の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、説明においては半導体材料を用いたトランジスタと、本発明の一態様に係る酸化物膜を用いたトランジスタの間の配線層は2層として説明したが、これを1層あるいは3層以上とすることもでき、また配線を用いることなく、コンタクトプラグのみによって両トランジスタを直接接続することもできる。この場合、例えばシリコン貫通電極(Through Silicon Via:TSV)技術を用いることもできる。また、配線は銅等の材料を層間絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜\配線材料層\バリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。
特に、半導体材料を用いたトランジスタ1072と本発明の一態様に係る酸化物膜を用いたトランジスタ1071との間の階層に銅配線を形成する場合には、本発明の一態様に係る酸化物膜を用いたトランジスタ1071の製造工程において付加する熱処理の影響を十分考慮する必要がある。換言すれば、本発明の一態様に係る酸化物膜を用いたトランジスタ1071の製造工程において付加する熱処理の温度を配線材料の性質に適合するように留意する必要がある。例えば、トランジスタ1071の構成部材に対して高温で熱処理を行った場合、銅配線では熱応力が発生し、これに起因したストレスマイグレーションなどの不都合が生じるためである。
ここで、トランジスタ1071として、先の実施形態で示した酸化物膜を用いたトランジスタを適用すると、当該トランジスタはオフ電流を極めて小さいため、ノード1079に蓄積された電荷がトランジスタ1071を介してリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、フラッシュメモリと比較して、書き込み時に高い電圧が不要であるため、消費電力を小さく、動作速度を速くすることができる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さいメモリを得ることができる。
なお、以上のメモリはCPU等の演算処理装置等のその他のLSIにおいて、機能の一つとして設けられていてもよい。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さいメモリを得ることができる。
なお、以上のメモリはCPU等の演算処理装置等のその他のLSIにおいて、機能の一つとして設けられていてもよい。
[6.3.2.CPU]
先の実施形態に示した酸化物膜を用いたトランジスタ又は記憶素子を少なくとも一部に用いてCPU(Central Processing Unit)を構成することができる。
図31(A)は、CPUの具体的な構成を示すブロック図である。図31(A)に示すCPUは、基板1190上に、演算回路(ALU:Arithmetic logic unit)1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース(Bus I/F)1198、書き換え可能なROM1199、及びROMインターフェース(ROM I/F)1189を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199及びROMインターフェース1189は、別チップに設けてもよい。もちろん、図31(A)に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、及びレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種回路に供給する。
図31(A)に示すCPUでは、レジスタ1196に、記憶素子が設けられている。レジスタ1196には、先の実施形態に示した記憶素子を用いることができる。
図31(A)に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作を行う。すなわち、レジスタ1196が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタによるデータの保持を行う。フリップフロップによってデータが保持されている場合、レジスタ1196内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデータが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ1196内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図31(B)または図31(C)に示すように、記憶素子群と、電源電位(VDD)または電源電位(VSS)の与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図31(B)及び図31(C)の回路の説明を行う。
図31(B)及び図31(C)では、記憶素子への電源電位の供給を制御するスイッチング素子に先の実施形態で示した酸化物膜を用いたトランジスタを用いた構成の一例を示す。
図31(B)に示す記憶装置は、スイッチング素子1141と、記憶素子1142を複数有する記憶素子群1143とを有している。具体的に、それぞれの記憶素子1142には、先の実施形態で示した記憶素子を用いることができる。記憶素子群1143が有するそれぞれの記憶素子1142には、スイッチング素子1141を介して、ハイレベルの電源電位(VDD)が与えられている。さらに、記憶素子群1143が有するそれぞれの記憶素子1142には、信号INの電位と、ローレベルの電源電位(VSS)の電位が与えられている。
図31(B)では、スイッチング素子1141として、先の実施形態で示した酸化物膜を用いたトランジスタを用いている。当該トランジスタはオフ電流を極めて小さくすることができる。当該トランジスタは、そのゲートに与えられる信号SigAによりスイッチングが制御される。
なお、図31(B)では、スイッチング素子1141がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子1141が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図31(C)には、記憶素子群1143が有するそれぞれの記憶素子1142に、スイッチング素子1141を介して、ローレベルの電源電位(VSS)が与えられている、記憶装置の一例を示す。スイッチング素子1141により、記憶素子群1143が有するそれぞれの記憶素子1142への、ローレベルの電源電位(VSS)の供給を制御することができる。
記憶素子群と、電源電位(VDD)又は電源電位(VSS)の与えられているノード間に、スイッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザが、キーボードなどの入力装置への情報の入力を停止している間でも、CPUの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、CPUを例に挙げて説明したが、DSP(Digital Signal Processor)、GPU(Graphics Processing Unit)、カスタムLSI、あるいはFPGA(Field Programmable Gate Array)FPAA(Field Programmable Analog Array)といったPLD(Programmable Logic Device)などのLSIにも応用可能である。
[6.3.3.マイクロコンピュータ]
本実施形態では、マイクロコンピュータの一例として、センサにより検出した信号を演算し、演算結果を出力するマイクロコンピュータの構成及び動作について、図32乃至図35を用いて説明する。
開示する発明の一態様に係る、マイクロコンピュータの構成を図32のブロック図に示す。
マイクロコンピュータ2000は、高電位電源線(VDD)と電気的に接続されたパワーゲートコントローラ2001と、高電位電源線(VDD)及びパワーゲートコントローラ2001と電気的に接続されたパワーゲート2002と、パワーゲート2002と電気的に接続されたCPU2003と、パワーゲート2002及びCPU2003と電気的に接続された検出部2004と、が設けられる。また、CPU2003には、揮発性記憶部2005と不揮発性記憶部2006と、が含まれる。
また、CPU2003は、インターフェース2007を介してバスライン2008と電気的に接続されている。インターフェース2007もCPU2003と同様にパワーゲート2002と電気的に接続されている。インターフェース2007のバス規格としては、例えば、ICバスなどを用いることができる。
パワーゲートコントローラ2001はタイマーを有し、当該タイマーに従ってパワーゲート2002を制御する。パワーゲート2002は、パワーゲートコントローラ2001の制御に従って、CPU2003、検出部2004及びインターフェース2007に高電位電源線(VDD)から供給される電源を供給または遮断する。ここで、パワーゲート2002としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
このようなパワーゲートコントローラ2001及びパワーゲート2002を用いることにより、センサにより検出する期間に検出部2004、CPU2003及びインターフェース2007への電源供給を行い、上記期間の合間には検出部2004、CPU2003及びインターフェース2007への電源供給を遮断することができる。このようにマイクロコンピュータを動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート2002としてトランジスタを用いる場合、不揮発性記憶部2006に用いられる、酸化物膜を用いた極めてオフ電流の低いトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート2002で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
本実施形態に示すマイクロコンピュータ2000に直流電源2009を設け、直流電源2009から高電位電源線(VDD)に電源を供給してもよい。直流電源2009の高電位側の電極は、高電位電源線(VDD)と電気的に接続され、直流電源2009の低電位側の電極は、低電位電源線(VSS)と電気的に接続される。低電位電源線(VSS)はマイクロコンピュータ2000に電気的に接続される。ここで、高電位電源線(VDD)は、高電位Hが与えられている。また、低電位電源線(VSS)は、例えば接地電位(GND)などの低電位Lが与えられている。
なお、本実施形態に示すマイクロコンピュータは、必ずしも直流電源2009を設ける必要はなく、例えば、当該マイクロコンピュータの外部に設けられた交流電源から配線を介して電源を供給する構成としても良い。
また、電源して、例えば、リチウムイオン二次電池やリチウムイオンポリマー二次電池等の二次電池を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けてもよい。太陽電池としては、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン又はこれらの積層からなるシリコン系の太陽電池や、InGaAs系、GaAs系、CIS系、CuZnSnS、CdTe−CdS系の太陽電池、有機色素を用いた色素増感太陽電池、導電性ポリマーやフラーレン等を用いた有機薄膜太陽電池、PIN構造におけるI層中にシリコン等による量子ドット構造を形成した量子ドット型太陽電池等を用いることができる。
検出部2004は、物理量を計測して計測値をCPU2003に送信する。
検出部2004は、パワーゲート2002と電気的に接続されたセンサ2010と、パワーゲート2002と電気的に接続されたアンプ2011と、パワーゲート2002及びCPU2003と電気的に接続されたADコンバータ2012と、を有する。検出部2004に設けられたセンサ2010、アンプ2011及びADコンバータ2012は、パワーゲート2002が検出部2004に電源を供給したときに動作する。
ここで、センサ2010は、マイクロコンピュータの目的に応じて機械的、電磁気的、熱的、音響的、化学的手段を応用した様々なセンサを用いることができる。例えば力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を有する各種センサ等が挙げられる。
ここで、マイクロコンピュータ2000がどのように信号を検知するか説明する。
対象となる物理量の生成、消滅又は変動によって、マイクロコンピュータ2000に設けられたセンサ2010にその物理量に応じた信号が入力される。センサ2010に信号が入力されると、入力された信号に応じた電位がアンプ2011に入力され、アンプ2011で増幅された電位がADコンバータ2012に入力され、ADコンバータ2012でアナログ信号からデジタル信号へ変換された電位が、CPU2003に送信される。このようにして、センサ2010を有するマイクロコンピュータは、物理量の生成、消滅又は変動を検出する。
このような検出部2004を有するマイクロコンピュータ2000を用いることで、例えば、火災報知器、ガス警報装置、盗難警報装置、防犯警報装置などの警報装置を作製することができる。
CPU2003は、計測値を演算処理し、当該演算結果に基づく信号を発信する。CPU2003から発信された信号はインターフェース2007を介してバスライン2008へと出力される。
また、信号の送信は必ずしも有線で行われる必要はなく、無線で行われる構成としてもよい。例えば、本実施形態のマイクロコンピュータ2000とともに、電子機器に無線チップを設けるような構成としてもよい。
また、CPU2003には、揮発性記憶部2005と不揮発性記憶部2006と、が含まれ、パワーゲート2002が電源を遮断する前に、揮発性記憶部2005のデータを不揮発性記憶部2006に退避させ、パワーゲート2002が電源を供給すると、不揮発性記憶部2006のデータを揮発性記憶部2005に復帰させる。
揮発性記憶部2005は、複数の揮発性記憶素子を含んでおり、当該複数の揮発性記憶素子の制御関連の回路なども含む。なお、揮発性記憶部2005に含まれる揮発性記憶素子は、少なくとも不揮発性記憶部2006に含まれる不揮発性記憶素子よりアクセス速度が速いものとする。
上記揮発性記憶素子を構成するトランジスタに用いる半導体材料は特に限定されないが、不揮発性記憶素子に用いるオフ電流が低減されたトランジスタに用いる半導体材料とは異なる禁制帯幅を持つ材料とすることが好ましい。このような半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。データの処理速度を向上させるという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング速度の高いトランジスタを適用するのが好適である。
不揮発性記憶部2006は、複数の不揮発性記憶素子を含んでおり、当該複数の不揮発性記憶素子の制御関連の回路なども含む。不揮発性記憶素子は、揮発性記憶素子のデータに対応する電荷が保持されたノードと電気的に接続されており、電源が遮断されている間に揮発性記憶素子のデータを退避させるために用いる。よって、不揮発性記憶部2006に含まれる不揮発性記憶素子は、少なくとも電源が供給されていないときの上記揮発性記憶素子よりデータの保持時間が長いものとする。
ここで、不揮発性記憶部2006に設けられる不揮発性記憶素子の構成例について、図33(A)乃至図33(C)に示す回路図を用いて説明する。
図33(A)に示す不揮発性記憶部3107は、トランジスタ3140と、容量素子3141と、を有しており、トランジスタ3140を介して揮発性記憶部3106と電気的に接続されている。なお本実施形態において、トランジスタ3140は、nチャネル型トランジスタであるものとして説明するが、適宜pチャネル型トランジスタを用いてもよく、その場合は適宜ゲート電極に与える電位を入れ替えて用いればよい。
具体的には、トランジスタ3140のソース電極(またはドレイン電極)と、揮発性記憶部3106のデータに対応する電荷が保持されたノードとが電気的に接続されている。また、トランジスタ3140のドレイン電極(またはソース電極)と、容量素子3141の一方の電極と、が電気的に接続されている(以下、当該ノードをノードM1とよぶ場合がある)。また、トランジスタ3140のゲート電極には、書き込み制御信号WEが与えられており、トランジスタ3140は書き込み制御信号WEの電位に応じてオン状態またはオフ状態となる。また、容量素子3141の他方の電極には、所定の電位が与えられている。ここで、所定の電位とは、例えば接地電位(GND)などである。このように、容量素子3141を設けることにより、ノードM1に多くの電荷を保持することができ、データの保持特性を向上させることができる。
トランジスタ3140としては、オフ電流が極めて低いトランジスタを用いることが好ましい。オフ電流が極めて低いトランジスタは、単結晶シリコンよりもバンドギャップが広く、真性キャリア密度が単結晶シリコンよりも低い、ワイドバンドギャップ半導体を、チャネル形成領域に含むことが好ましい。例えば、当該ワイドバンドギャップ半導体のバンドギャップは、1.1eVより大きく、好ましくは2.5eV以上4eV以下、より好ましくは3eV以上3.8eV以下とすればよい。このようなワイドバンドギャップ半導体の一例として、炭化珪素(SiC)、窒化ガリウム(GaN)などの化合物半導体、In−Ga−Zn−O系酸化物半導体などの金属酸化物でなる酸化物半導体などを適用することができる。また、アモルファスシリコンや微結晶シリコンなどを用いたトランジスタは、単結晶シリコンを用いたトランジスタよりオフ電流を低くすることもできるので、アモルファスシリコンや微結晶シリコンなどをトランジスタ3140に用いる構成としても良い。
ここで、単結晶シリコンのバンドギャップは1.1eV程度であり、ドナーやアクセプタによるキャリアが全く存在しない状態(真性半導体)であっても、熱励起キャリアの濃度は1×1011cm−3程度である。それに対して、上記のワイドバンドギャップ半導体であるIn−Ga−Zn−O系酸化物半導体のバンドギャップは、3.2eV程度であり、熱励起キャリア濃度は1×10−7cm−3程度となる。トランジスタのオフ抵抗(トランジスタがオフ状態の時における、ソースとドレイン間の抵抗をいう。)は、チャネル形成領域における熱励起キャリアの濃度に反比例するので、In−Ga−Zn−O系酸化物半導体のオフ時の抵抗率は、シリコンと比較して18桁も大きいことになる。
このようなワイドバンドギャップ半導体をトランジスタ3140に用いることにより、例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1×10−21A)以下、より好ましくは10zA以下となる。
例えば、トランジスタ3140の室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの値)が10zA(1zA(ゼプトアンペア)は1×10−21A)以下である場合には、10秒以上のデータ保持を行うことも可能である。なお、当該保持時間が、トランジスタ特性や当該トランジスタの電極に設けられた容量などの容量値によって変動することはいうまでもない。
本実施形態において、トランジスタ3140に用いるオフ電流の極めて低いトランジスタとしては、本発明の一態様に係る酸化物膜を含むトランジスタを用いるとよい。
揮発性記憶部3106からデータの退避を行う際は、書き込み制御信号WEとして高電位Hを与えてトランジスタ3140をオン状態とすることにより、揮発性記憶部3106のデータに対応する電荷が保持されたノードの電位が、ノードM1に与えられる。その後、書き込み制御信号WEの電位として低電位Lを与えてトランジスタ3140をオフ状態とすることにより、ノードM1に与えられた電荷が保持される。ここで、トランジスタ3140のオフ電流は極めて低いので、ノードM1の電荷は長時間にわたって保持される。
また、揮発性記憶部3106にデータの復帰を行う際は、書き込み制御信号WEとして高電位Hを与えてトランジスタ3140をオン状態とすることにより、ノードM1の電位が、揮発性記憶部3106のデータに対応する電荷が保持されるノードに与えられる。
このように、ワイドバンドギャップ半導体などをトランジスタ3140に用いることにより、トランジスタ3140におけるオフ電流を極めて小さくすることができる。よって、トランジスタ3140をオフ状態とすることで、ノードM1の電位を極めて長時間にわたって保持することが可能である。このような構成とすることにより、不揮発性記憶部3107を電源の供給なしでデータを保持することができる不揮発型の記憶素子として用いることができる。
また不揮発性記憶部3107は図33(B)に示すように、図33(A)に示す構成に加えて、さらにトランジスタ3142を設けた構成としても良い。トランジスタ3142は、ゲート電極とノードM1とが電気的に接続されており、ドレイン電極(またはソース電極)と揮発性記憶部3106のデータに対応する電荷が保持されたノードとが電気的に接続されており、ソース電極(またはドレイン電極)に所定の電位が与えられている。
図33(B)に示す不揮発性記憶部3107では、上記データの退避でノードM1に保持された電位に応じてトランジスタ3142の状態が異なる。すなわち、上記データの退避で高電位Hが与えられた場合には、トランジスタ3142が「オン状態」となり、低電位Lが与えられた場合には、トランジスタ3142が「オフ状態」となる。
データの復帰においては、トランジスタ3142のドレイン電極の電位が、揮発性記憶部3106のデータに対応する電荷が保持されるノードに与えられる。すなわち、上記データの退避でノードM1に高電位Hが与えられた場合には、トランジスタ3142が「オン状態」となっておりトランジスタ3142のソース電極の電位が揮発性記憶部3106に与えられる。また、上記データの退避でノードM1に低電位Lが与えられた場合には、トランジスタ3142が「オフ状態」となっておりトランジスタ3142のソース電極の電位は揮発性記憶部3106に与えられない。
また、トランジスタ3142は、情報の読み出し速度を向上させるという観点から、上述の揮発性記憶素子に用いたトランジスタと同様のトランジスタを用いることが好ましい。
なお、トランジスタ3142のソース電極と容量素子3141の他方の電極とは、同じ電位としても良いし、異なる電位としても良い。トランジスタ3142のソース電極と容量素子3141の他方の電極とが電気的に接続されている構成としても良い。また、容量素子3141は必ずしも設ける必要はなく、例えば、トランジスタ3142の寄生容量が大きい場合は、当該寄生容量で容量素子3141の代替とすることができる。
ここで、トランジスタ3140のドレイン電極及びトランジスタ3142のゲート電極、すなわちノードM1は、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。しかしながら、トランジスタ3140のオン・オフで直接的にデータの書き換えを行うことができるので、高電圧を用いてのフローティングゲート内への電荷の注入及びフローティングゲートからの電荷の引き抜きが不要である。つまり、不揮発性記憶部3107では、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧が不要である。よって、本実施形態に記載の不揮発性記憶部3107を用いることにより、データの退避の際に必要な消費電力の低減を図ることができる。
また同様の理由により、データの書き込み動作や消去動作に起因する動作速度の低下を抑制することができるので、不揮発性記憶部3107の動作の高速化が実現される。また同様の理由により、従来のフローティングゲート型トランジスタにおいて指摘されているゲート絶縁膜(トンネル絶縁膜)の劣化という問題が存在しない。つまり、本実施形態に記載の不揮発性記憶部3107は、従来のフローティングゲート型トランジスタと異なり、原理的な書き込み回数の制限が存在しないことを意味する。以上により、不揮発性記憶部3107は、レジスタなどの多くの書き換え回数や高速動作を要求される記憶装置としても十分に用いることができる。
また不揮発性記憶部3107は図33(C)に示すように、図33(B)に示す構成に加えて、さらにトランジスタ3143を設けた構成としても良い。トランジスタ3143は、ゲート電極に読み出し制御信号RDが与えられており、ドレイン電極(またはソース電極)と揮発性記憶部3106のデータに対応する電荷が保持されたノードとが電気的に接続されており、ソース電極(またはドレイン電極)とトランジスタ3142のドレイン電極とが電気的に接続されている。
ここで読み出し制御信号RDは、上記データの復帰を行う際にトランジスタ3143のゲート電極に高電位Hを与える信号であり、このときにトランジスタ3143をオン状態とすることができる。これにより、データの復帰を行う際にトランジスタ3142のオン状態またはオフ状態に応じた電位を、揮発性記憶部3106のデータに対応する電荷が保持されるノードに与えることができる。
なお、トランジスタ3143は、情報の読み出し速度を向上させるという観点から、上述の揮発性記憶素子に用いたトランジスタと同様のトランジスタを用いることが好ましい。
図34に、図33(C)に示す不揮発性記憶部3107の構成を用いた、1ビットのデータを保持可能な、不揮発性を有するレジスタの回路構成の一例を示す。なお、図34において、図33(C)に示す構成と対応するものについては、同符号を用いる。
図34に示すレジスタの回路構成は、フリップフロップ3148と、不揮発性記憶部3107と、セレクタ3145と、を含む。なお、図34に示すレジスタは、図33(C)に示す揮発性記憶部3106をフリップフロップ3148としたものである。
フリップフロップ3148には、リセット信号RST、クロック信号CLK、及びデータ信号が与えられる。フリップフロップ3148は、クロック信号CLKに従って入力されるデータ信号Dのデータを保持し、データ信号Qとして出力する機能を有する。
不揮発性記憶部3107には、書き込み制御信号WE、読み出し制御信号RD、及びデータ信号Dが与えられる。
不揮発性記憶部3107は、書き込み制御信号WEに従って、入力されるデータ信号Dのデータを記憶し、読み出し制御信号RDに従って、記憶されたデータをデータ信号Dとして出力する機能を有する。
セレクタ3145は、読み出し制御信号RDに従って、データ信号Dまたは不揮発性記憶部3107から出力されるデータ信号を選択して、フリップフロップ3148に入力する。
また図34に示すように不揮発性記憶部3107には、トランジスタ3140及び容量素子3141が設けられている。
トランジスタ3140は、nチャネル型トランジスタである。トランジスタ3140のソース電極及びドレイン電極の一方は、フリップフロップ3148の出力端子に電気的に接続されている。トランジスタ3140は、書き込み制御信号WEに従ってフリップフロップ3148から出力されるデータ信号の保持を制御する機能を有する。
トランジスタ3140としては、図33(C)に示す構成と同様にオフ電流の低い、酸化物膜を有するトランジスタを用いることができる。
容量素子3141の一対の電極の一方はトランジスタ3140のソース電極及びドレイン電極の他方に電気的に接続されている(以下、当該ノードをノードM1とよぶ場合がある)。また、容量素子3141の一対の電極の他方には低電位Lが与えられる。容量素子3141は、記憶するデータ信号Dのデータに基づく電荷をノードM1に保持する機能を有する。トランジスタ3140のオフ電流が非常に低いため、電源電圧の供給が停止してもノードM1の電荷は保持され、データが保持される。
トランジスタ3144は、pチャネル型トランジスタである。トランジスタ3144のソース電極及びドレイン電極の一方には高電位Hが与えられ、ゲート電極には、読み出し制御信号RDが入力される。高電位Hと低電位Lの差が電源電圧となる。
トランジスタ3143は、nチャネル型トランジスタである。トランジスタ3143のソース電極及びドレイン電極の一方は、トランジスタ3144のソース電極及びドレイン電極の他方に電気的に接続されている(以下、当該ノードをノードM2とよぶ場合がある)。また、トランジスタ3143のゲート電極には、読み出し制御信号RDが入力される。
トランジスタ3142は、nチャネル型トランジスタである。トランジスタ3142のソース電極及びドレイン電極の一方は、トランジスタ3143のソース電極及びドレイン電極の他方に電気的に接続されており、ソース電極及びドレイン電極の他方には、低電位Lが与えられる。
インバータ3146の入力端子は、トランジスタ3144のソース電極及びドレイン電極の他方に電気的に接続されている。また、インバータ3146の出力端子は、セレクタ3145の入力端子に電気的に接続される。
容量素子3147の一対の電極の一方はインバータ3146の入力端子に電気的に接続され、他方には低電位Lが与えられる。容量素子3147は、インバータ3146に入力されるデータ信号のデータに基づく電荷を保持する機能を有する。
以上のような構成を有する図34に示すレジスタは、フリップフロップ3148からデータの退避を行う際に、書き込み制御信号WEとして高電位Hを与えてトランジスタ3140をオン状態とすることにより、フリップフロップ3148のデータ信号Dのデータに基づく電荷が、ノードM1に与えられる。その後、書き込み制御信号WEの電位として低電位Lを与えてトランジスタ3140をオフ状態とすることにより、ノードM1に与えられた電荷が保持される。また、読み出し制御信号RDの電位として低電位Lが与えられている間は、トランジスタ3143がオフ状態、トランジスタ3144がオン状態となり、ノードM2の電位は高電位Hになる。
フリップフロップ3148にデータの復帰を行う際は、読み出し制御信号RDとして高電位Hを与えてトランジスタ3144がオフ状態、トランジスタ3143がオン状態となり、ノードM1に保持された電荷に応じた電位がノードM2に与えられる。ノードM1にデータ信号Dの高電位Hに対応する電荷が保持されている場合、トランジスタ3142がオン状態であり、ノードM2に低電位Lが与えられ、インバータ3146を介して高電位Hがフリップフロップ3148に戻される。また、ノードM1にデータ信号Dの低電位Lに対応する電荷が保持されている場合、トランジスタ3142がオフ状態であり、読み出し制御信号RDの電位として低電位Lが与えられていたときのノードM2の高電位Hが保持されており、インバータ3146を介して低電位Lがフリップフロップ3148に戻される。
上述のように、CPU2003に揮発性記憶部3106と不揮発性記憶部3107を設けることにより、CPU2003への電源供給が遮断される前に、揮発性記憶部3106から不揮発性記憶部3107にデータを退避させることができ、CPU2003への電源供給が再開されたときに、不揮発性記憶部3107から揮発性記憶部3106にデータを素早く復帰させることができる。
このようにデータの退避及び復帰を行うことによって、電源遮断が行われるたびに揮発性記憶部3106が初期化された状態からCPU2003を起動し直す必要がなくなるので、電源供給の再開後、CPU2003は速やかに測定に係る演算処理を開始することができる。
なお、上記において不揮発性記憶部3107は、図33(A)乃至図33(C)及び図34に示す構成に限られるものではない。例えば、相変化メモリ(PCM:Phase Change Memory)、抵抗変化型メモリ(ReRAM:Resistance Random Access Memory)、磁気抵抗メモリ(MRAM:Magnetoresistive Random Access Memory)、強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)、フラッシュメモリなどを用いることができる。
また、揮発性記憶部3106に含まれる複数の揮発性記憶素子は、例えばバッファレジスタや、汎用レジスタなどのレジスタを構成することができる。また、揮発性記憶部3106にSRAM(Static Random Access Memory)などからなるキャッシュメモリを設けることもできる。これらのレジスタやキャッシュメモリは上記不揮発性記憶部3107にデータを退避させることができる。
次に、本実施形態に係るマイクロコンピュータ2000の動作について図35を用いて説明する。図35は、電源供給期間Ton及び電源遮断期間Toffにおける、パワーゲート2002の状態と、マイクロコンピュータ2000の動作を示す図である。
マイクロコンピュータ2000の動作は、電源供給期間Tonと電源遮断期間Toffとの動作に区分される。電源供給期間Tonは、パワーゲート2002がオン状態であり、CPU2003、検出部2004及びインターフェース2007へと電源が供給されている期間である。また、電源遮断期間Toffは、パワーゲート2002がオフ状態であり、CPU2003、検出部2004及びインターフェース2007への電源供給が遮断されている期間である。
パワーゲート2002がオン状態の電源供給期間Tonにおけるマイクロコンピュータ2000の動作について説明する。まず、パワーゲートコントローラ2001の制御によりパワーゲート2002がオン状態となり、電源立ち上げが行われる。このとき、パワーゲート2002を介して、高電位電源線(VDD)から、CPU2003、検出部2004及びインターフェース2007への電源供給が開始される。検出部2004においては、センサ2010、アンプ2011及びADコンバータ2012への電源供給も開始される。
なお、CPU2003、検出部2004及びインターフェース2007への電源供給は必ずしも同時に行われる必要はない。例えば、CPU2003、検出部2004、インターフェース2007を使用するタイミングに合わせて、異なるタイミングで電源を供給することもできる。
次に、CPU2003において、不揮発性記憶部2006から揮発性記憶部2005へのデータ復帰が行われる。データ復帰の詳細に関しては、上記図33(A)乃至図33(C)及び図34に関する記載を参酌することができる。このようにCPU2003において、データ復帰が行われることにより、電源供給期間Tonになるたびに揮発性記憶部2005が初期化された状態からCPU2003を起動し直す必要がなくなるので、電源供給の再開後、CPU2003は速やかに演算処理を開始することができる。
次に、検出部2004において、物理量の計測が行われる。センサ2010に入力された物理量に応じて、電位がアンプ2011に入力され、アンプ2011で増幅された電位がADコンバータ2012に入力される。ADコンバータ2012でアナログ信号からデジタル信号へ変換された電位が、検出部2004における計測値としてCPU2003に送信される。
次に、CPU2003において、検出部2004から送信された計測値の演算処理が行われる。例えば、当該演算処理においては、検出部2004から送信された計測値から出力のための演算処理が行われ、処理結果に応じて信号が発信される。当該処理結果に基づく信号はインターフェース2007を介してバスライン2008へと発信される。
また、当該処理結果に基づく信号は、バスライン2008の代わりにCPU2003と電気的に接続された他の電子デバイスに直接発信してもよい。
次に、CPU2003において、揮発性記憶部2005から不揮発性記憶部2006へのデータ退避が行われる。データ退避の詳細に関しては、上記図33(A)乃至図33(C)及び図34に関する記載を参酌することができる。
次に、パワーゲートコントローラ2001の制御によりパワーゲート2002がオフ状態となり、電源立ち下げが行われる。このとき、パワーゲート2002を介して、高電位電源線(VDD)から、CPU2003、検出部2004及びインターフェース2007へ供給されていた電源が遮断される。検出部2004においては、センサ2010、アンプ2011及びADコンバータ2012への電源も遮断される。
なお、CPU2003、検出部2004及びインターフェース2007への電源の遮断は必ずしも同時に行われる必要はない。例えば、CPU2003、検出部2004、インターフェース2007の使用が終了したタイミングに合わせて、異なるタイミングで電源を遮断することもできる。
以上のようにして電源供給期間Tonが終了すると、電源遮断期間Toffが開始される。ここで、パワーゲートコントローラ2001は、パワーゲート2002をオフ状態とすると、内部のタイマーを動作させ、時間の計測を開始する。タイマーで一定時間の経過を計測すると、パワーゲートコントローラ2001は、再びパワーゲート2002をオン状態とし、電源供給期間Tonが再開される。なお、上記タイマーの計測期間はソフトで変更できるようにしてもよい。
このように、パワーゲートコントローラ2001及びパワーゲート2002を用いて、電源供給期間Tonと電源遮断期間Toffに分けてマイクロコンピュータ2000を動作させることにより、常時電源供給を行う場合と比較して消費電力の低減を図ることができる。電源遮断期間Toffは、電源供給期間Tonと比較して十分長くとることができるので、消費電力の低減を十分図ることができる。
さらに、CPU2003に揮発性記憶部2005と不揮発性記憶部2006を設けることにより、CPU2003への電源供給が遮断される前に、揮発性記憶部2005から不揮発性記憶部2006にデータを退避させることができ、CPU2003への電源供給が再開されたときに、不揮発性記憶部2006から揮発性記憶部2005にデータを素早く復帰させることができる。これにより電源供給後、CPU2003は速やかに測定に係る演算処理を開始することができる。
このように、データの退避及び復帰を行うことができる揮発性記憶部2005と不揮発性記憶部2006を設けることにより、電源供給期間Tonと電源遮断期間Toffに分けてCPU2003の消費電力の低減を図っても、CPU2003の起動に必要な時間を大幅に増やすことなく、マイクロコンピュータ2000を動作させることができる。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
<7.第7の実施形態> 電気機器
本実施形態では、先の実施形態で示した半導体装置を構成部品として適用した電気機器について説明する。
[7.1.電気機器の範疇]
電気機器とは、電気の力によって作用する部分を含む工業製品をいう。電気機器は、家電等の民生用に限られず、業務用、産業用、軍事用等、種々の用途のものを広くその範疇とする。
電気機器としては、例えば、テレビやモニタ等の表示装置、照明装置、デスクトップ型やノート型等のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、CD(Compact Disc)プレーヤやデジタルオーディオプレーヤ等の携帯型又は据置型の音響再生機器、携帯型又は据置型のラジオ受信機、テープレコーダやICレコーダ(ボイスレコーダ)等の録音再生機器、ヘッドホンステレオ、ステレオ、リモートコントローラ、置き時計や壁掛け時計等の時計、コードレス電話子機、トランシーバ、携帯電話機、自動車電話、携帯型又は据置型のゲーム機、歩数計、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、マイクロフォン等の音声入力機器、スチルカメラやビデオカメラ等の写真機、玩具、電気シェーバ、電動歯ブラシ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、加湿器や除湿器やエアコンディショナ等の空気調和設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯、電動工具、煙感知器、ガス警報装置や防犯警報装置等の警報装置、補聴器、心臓ペースメーカ、X線撮影装置、放射線測定器、電気マッサージ器や透析装置等の健康機器や医療機器などが挙げられる。さらに、誘導灯、信号機、ガスメータや水道メータ等の計量器、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、無線用中継局、携帯電話の基地局、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、農業機械、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、電動カート、小型又は大型船舶、潜水艦、固定翼機や回転翼機等の航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などの移動体も電気機器の範疇に含まれるものとする。
[7.2.電気機器の具体例]
これらの電気機器の具体例を、図36(A)乃至(D)に示す。
例えば、図36(A)は携帯型情報端末である。図36(A)に示す携帯型情報端末は、筐体9000と、ボタン9001と、マイクロフォン9002と、表示部9003と、スピーカ9004と、カメラ9005と、を具備し、携帯型電話機としての機能を有する。本発明の一形態は、本体内部にある演算装置、無線回路又は記憶回路に本発明の一形態を適用することができる。また、本発明の一態様は表示部9003に適用することができる。
図36(B)は、ディスプレイである。図36(B)に示すディスプレイは、筐体9010と、表示部9011と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路又は記憶回路に適用することができる。また、本発明の一態様は表示部9011に適用することができる。
図36(C)は、デジタルスチルカメラである。図36(C)に示すデジタルスチルカメラは、筐体9020と、ボタン9021と、マイクロフォン9022と、表示部9023と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路又は記憶回路に適用することができる。また、本発明の一態様は表示部9023に適用することができる。
図36(D)は折りたたみ式の携帯情報端末である。図36(D)に示す折りたたみ式の携帯情報端末は、筐体9030、表示部9031a、表示部9031b、留め具9032、操作スイッチ9033、を有する。本発明の一形態は、本体内部にある演算装置、無線回路又は記憶回路に適用することができる。また、本発明の一態様は表示部9031a及び表示部9031bに適用することができる。
なお、表示部9031a又は/及び表示部9031bは、一部又は全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
図36(E)及び図36(F)に示す電気機器は、曲面を有する表示モジュールを表示部に用いた携帯型情報端末の一例である。
図36(E)に示す携帯情報端末は、筐体9040に設けられた表示部9041の他、操作ボタン9042、スピーカ9043、マイクロフォン9044、その他図示しないステレオヘッドフォンジャック、メモリカード挿入口、カメラ、USBコネクタなどの外部接続ポート等を備えている。
本発明の一形態は、本体内部にある演算装置、無線回路又は記憶回路に適用することができる。また、本発明の一態様は表示部9041に適用することができる。表示素子の支持基板として、曲面を有する基板を適用することで、曲面を有するパネルを具備する携帯型情報端末とすることができる。表示部9041は凸型に湾曲した曲面を有する例である。
図36(F)に示す携帯情報端末は、図36(E)に示した携帯情報端末と同様の構成を有し、筐体9040の側面に沿うように湾曲した表示部9045を具備する例である。図36(F)に示す携帯情報端末は、図36(E)に示した携帯情報端末と同様の構成を有し、凹型に湾曲した表示部9045を具備する例である。
図36(A)乃至図36(F)に示した電気機器等が有する表示部は、イメージセンサとして機能させることもできる。例えば、表示部に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。このような機能を実現するために、本発明の一態様に係る半導体装置を用いることができる。
また当該電気機器等は、機器に付属のボタンや表示部に設けられたタッチパネルを用いて当該機器の操作を行うことができる他、機器に付属のカメラや搭載されたセンサ等を用いて使用者の動作(ジェスチャー)を認識させて操作を行うこともできる(ジェスチャー入力という)。あるいは、使用者の音声を認識させて操作を行うこともできる(音声入力とういう)。このような操作を実現するために、本発明の一態様に係る半導体装置を用いることができる。
また当該電気機器等は、ネットワークに接続できる。当該電気機器等はインターネット上の情報を表示できる他、ネットワークに接続された他の機器を遠隔から操作する端末として用いることができる。このような機能を実現するために、本発明の一態様に係る半導体装置を用いることができる。
本発明の一態様に係る半導体装置を用いることで、性能が高く、かつ消費電力が小さい電気機器を提供することができる。
本実施形態は、他の実施形態と適宜組み合わせて実施することが可能である。
本実施例では、多結晶酸化物を含むスパッタリング用ターゲットおよび酸化物膜の結晶状態を評価した。
[スパッタリング用ターゲットの評価]
スパッタリング用ターゲットは、In酸化物粉末、Ga酸化物粉末およびZnO酸化物粉末を混合、粉砕し、スラリー化したものを成形し、乾燥、脱脂後に酸素雰囲気にて1400℃の温度で焼成したものである。ここで、In酸化物粉末、Ga酸化物粉末およびZnO酸化物粉末の混合割合が1:1:1[mol数比]とした。
まずは、EBSDによる評価を行った。試料1の反射電子像を図37に示す。図37より、試料1は、複数の結晶粒を有する多結晶であり、結晶粒界を有することがわかる。
次に、試料1の結晶粒マップを図38(A)に、結晶粒径のヒストグラムを図38(B)に、それぞれ示す。なお、測定した領域は80μm×80μmの四角形で、ステップは0.3μmとした。当該条件においては、結晶粒の粒径が0.4μm未満程度は結晶粒として数えることができない。従って、1μm以下として測定される結晶粒は、具体的には0.4μm以上1μ以下の結晶粒である。
図38(A)において、結晶粒の色の違いは、結晶方位が異なることを示している。このことから、試料中の複数の結晶粒は、結晶方位が不規則であることがわかる。また、図38(B)から試料中に異なる粒径の複数の結晶粒があることがわかる。なお、試料中の平均粒径は、4.38μmであった。
[酸化物膜の評価]
次に、上記組成及び作製方法により作製したスパッタリング用ターゲットを用いて、酸化物膜を成膜した。
酸化物膜は、ガラス基板上に300nmの厚さで成膜した。成膜には、DCマグネトロンスパッタリング法を用いた。そのほかの成膜条件は、基板加熱温度を400℃とし、DC電力を0.5kWとし、アルゴンガスを30sccm及び酸素ガスを15sccmとし、圧力を0.4Paとし、基板とターゲット間距離を60mmとした。
次に、X線回折(XRD:X−Ray Diffraction)装置を用い、成膜した酸化物膜の結晶状態を評価した。測定は、Out−of−plane法による2θ/ωスキャン及びIn−plane法による2θ/ωスキャンにて行った。結果を図39に示す。
図39(A)に示すように、成膜した酸化物膜は、Out−of−plane法による2θ/ωスキャンにより、InGaZnOの(009)面の回折に相当するピーク10が検出された。
また、図39(B)に示すように、成膜した酸化物膜は、In−plane法による2θ/ωスキャンにより、InGaZnOの(001)面の回折に相当するピーク11及びピーク12が検出された。
図39(A)及び図39(B)の結果から、成膜した酸化物膜が、c軸に配向した膜であることがわかる。
次に、TEMによる上記酸化物膜の観察像を図40に示す。
図40から、酸化物膜は、結晶領域を有することがわかる。また、酸化物膜において、明確な結晶粒界が見られないことがわかる。
図37乃至図40を用いて説明したように、本発明の一態様に係るスパッタリングを用いることにより、c軸が不規則な複数の結晶粒を有するスパッタリング用ターゲットを用いた場合であっても、c軸が配向した酸化物膜を成膜することができる。
10 ピーク
11 ピーク
12 ピーク
51 成膜室
52 副成膜室
53 搬送室
54 スパッタリング用ターゲット
55 防着板
56 基板ステージ
57 基板
58 マスフローコントローラ
59 精製機
60 真空ポンプ
61 アダプティブプレッシャーコントロール
62 ターボ分子ポンプ
63 真空ポンプ
64 基板搬送ロボット
65 真空ポンプ
66 アダプティブプレッシャーコントロール
67 クライオポンプ
71 大気側基板供給室
73 搬送室
74 カセットポート
75 基板加熱室
76 基板搬送ロボット
81 大気側基板供給室
82 ロード/アンロードロック室
83 搬送室
84 カセットポート
85 基板加熱室
86 基板搬送ロボット
87 スパッタリング用ターゲット
88 防着板
89 基板
90 基板ステージ
92 基板ステージ
93 加熱機構
94 精製機
96 真空ポンプ
97 マスフローコントローラ
98 ガス加熱機構
99 クライオトラップ
101 スパッタリング用ターゲット
102 被成膜面
103 プラズマ空間
110 イオン
120 結晶粒
150 拡大部
151 拡大部
160 領域
311 酸化物膜
321 酸化物膜
322 酸化物膜
331 酸化物膜
332 酸化物膜
333 酸化物膜
400 基板
401 ゲート電極
402 ゲート絶縁膜
403 酸化物積層膜
404 酸化物膜
406 絶縁膜
407 電極層
408 絶縁膜
409 ゲート絶縁膜
410 ゲート電極
414 酸化物積層膜
421 トランジスタ
422 トランジスタ
423 トランジスタ
424 トランジスタ
425 トランジスタ
426 トランジスタ
427 トランジスタ
428 トランジスタ
434 酸化物積層膜
700 基板
701 基板
702 ゲート電極
703 保護絶縁膜
705 ゲート絶縁膜
706 酸化物膜
719 発光素子
720 絶縁膜
721 絶縁膜
731 端子
732 FPC
734 シール材
735 駆動回路
736 駆動回路
737 画素領域
741 トランジスタ
742 キャパシタ
743 スイッチ素子
744 信号線
750 画素
751 トランジスタ
752 キャパシタ
753 液晶素子
754 走査線
755 信号線
781 電極
782 発光層
783 電極
784 隔壁
791 電極
792 絶縁膜
793 液晶層
794 絶縁膜
795 スペーサ
796 電極
797 基板
901 基板
902 フォトダイオード
908 接着層
913 基板
932 絶縁膜
933 平坦化膜
934 平坦化膜
940 トランジスタ
942 電極
943 導電膜
945 導電膜
956 トランジスタ
958 フォトダイオードリセット信号線
959 ゲート信号線
971 フォトセンサ出力信号線
972 フォトセンサ基準信号線
1000 画素
1001 画素
1002 フォトセンサ
1003 発光素子
1004 走査線
1005 発光素子
1006 走査線
1007 信号線
1008 電源供給線
1009 センサ素子
1010 トランジスタ
1011 トランジスタ
1012 トランジスタ
1013 トランジスタ
1014 電源線
1015 多層膜
1016 トランジスタ
1017 アモルファスシリコン層
1018 電極
1019 電極
1020 配線
1022 層間絶縁膜
1023 信号線
1024 リセット線
1025 グランド線
1026 選択線
1027 フォトセンサ出力信号線
1028 基板
1029 ゲート電極
1030 ゲート絶縁膜
1031 絶縁膜
1032 絶縁膜
1033 発光素子
1034 封止基板
1035 青色カラーフィルタ
1036 下地層
1037 ブラックマトリクス
1038 隔壁
1039 隔壁
1040 発光層
1041 陰極
1049 電極
1050 メモリセル
1051 ビット線
1052 ワード線
1053 容量線
1054 センスアンプ
1055 トランジスタ
1056 キャパシタ
1058 絶縁膜
1059 層間絶縁膜
1060 電極
1061 電極
1062 絶縁膜
1063 ゲート電極
1064 ゲート絶縁膜
1065 酸化物膜
1066 下地絶縁膜
1067 基板
1071 トランジスタ
1072 トランジスタ
1073 キャパシタ
1074 ソース線
1075 ソース線
1076 ワード線
1077 ドレイン線
1078 容量線
1079 ノード
1080 基板
1081 ウェル
1082 不純物領域
1083 絶縁膜
1084 電極
1085 STI
1087 電極
1088 層間絶縁膜
1089 層間絶縁膜
1090 層間絶縁膜
1091 層間絶縁膜
1092 層間絶縁膜
1093 バリア膜
1094 配線
1095 バリア膜
1096 層間絶縁膜
1097 バリア膜
1098 配線
1099 バリア膜
1100 層間絶縁膜
1101 下地絶縁膜
1102 絶縁膜
1104 層間絶縁膜
1105 層間絶縁膜
1106 バリア膜
1108 層間絶縁膜
1109 層間絶縁膜
1110 バリア膜
1111 不純物領域
1112 不純物領域
1113 ゲート絶縁膜
1114 ゲート絶縁膜
1115 サイドウォール絶縁膜
1116 ゲート電極
1117 絶縁膜
1118 ゲート電極
1119 サイドウォール絶縁膜
1141 スイッチング素子
1142 記憶素子
1143 記憶素子群
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
2000 マイクロコンピュータ
2001 パワーゲートコントローラ
2002 パワーゲート
2003 CPU
2004 検出部
2005 揮発性記憶部
2006 不揮発性記憶部
2007 インターフェース
2008 バスライン
2009 直流電源
2010 センサ
2011 アンプ
2012 ADコンバータ
3106 揮発性記憶部
3107 不揮発性記憶部
3140 トランジスタ
3141 容量素子
3142 トランジスタ
3143 トランジスタ
3144 トランジスタ
3145 セレクタ
3146 インバータ
3147 容量素子
3148 フリップフロップ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電層
4031 電極
4033 絶縁膜
4034 電極
4035 スペーサ
4038 絶縁膜
4040 平坦化絶縁膜
4042 絶縁膜
4050 配線
4052 配線
9000 筐体
9001 ボタン
9002 マイクロフォン
9003 表示部
9004 スピーカ
9005 カメラ
9010 筐体
9011 表示部
9020 筐体
9021 ボタン
9022 マイクロフォン
9023 表示部
9030 筐体
9032 留め具
9033 操作スイッチ
9040 筐体
9041 表示部
9042 操作ボタン
9043 スピーカ
9044 マイクロフォン
9045 表示部
1015a 酸化物
1015b 酸化物
1015c 酸化物
1021b ドレイン電極
1057a 配線
1057b 配線
1086a コンタクトプラグ
1086b コンタクトプラグ
1103a コンタクトプラグ
1103b コンタクトプラグ
1103c コンタクトプラグ
1107a 配線
1107b 配線
111a スパッタリング粒子
111b スパッタリング粒子
120a 結晶粒
120b 結晶粒
120c 結晶粒
4020a ゲート絶縁膜
4020b ゲート絶縁膜
4032a 絶縁膜
4032b 絶縁膜
403a 酸化物膜
403b 酸化物膜
403c 酸化物膜
404a 酸化物膜
404b 酸化物膜
404b1 酸化物膜
404b2 酸化物膜
404c 酸化物膜
405a ソース電極
405b ドレイン電極
704a ソース電極
704b ドレイン電極
70a 成膜室
70b 成膜室
72a ロードロック室
72b アンロードロック室
733a 配線
733b 配線
733c 配線
73a 搬送室
73b 搬送室
785a 中間層
785b 中間層
785c 中間層
785d 中間層
786a 発光層
786b 発光層
786c 発光層
80a 成膜室
80b 成膜室
80c 成膜室
80d 成膜室
9031a 表示部
9031b 表示部
906a 半導体膜
906b 半導体膜
906c 半導体膜
941a 電極
941b 電極
95a クライオポンプ
95b クライオポンプ
95c ターボ分子ポンプ
95d クライオポンプ
95e クライオポンプ
95f クライオポンプ
96a 真空ポンプ
96b 真空ポンプ
96c 真空ポンプ
BL ビット線
BLB ビット線
FD ノード
M1 ノード
M2 ノード
Tr1e トランジスタ
Tr2e トランジスタ
Tr3e トランジスタ
Tr4e トランジスタ
Tr5e トランジスタ
Tr6e トランジスタ
WL ワード線

Claims (9)

  1. c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用い、
    前記スパッタリング用ターゲットの表面と被成膜面とに接して、イオン化した不活性ガスを含むプラズマ空間を形成し、
    前記スパッタリング用ターゲットの表面に、前記イオン化した不活性ガスを衝突させて、前記複数の結晶粒のa−b面でなる劈開面から平板状のスパッタリング粒子を剥離し、
    前記平板状のスパッタリング粒子を、前記平板状の形状を概略維持しながら、前記プラズマ空間を介して前記被成膜面に輸送し、
    前記平板状のスパッタリング粒子の複数は、同一の極性に帯電し、
    前記被成膜面において、同一の極性に帯電した複数の平板状のスパッタリング粒子が互いに反発し、前記平板状のスパッタリング粒子が平面において隣り合い、かつ、c軸が被成膜面と概略垂直となるように配列して堆積することを特徴とする酸化物膜の作製方法。
  2. 請求項1において、前記被成膜面を有する基板は、100℃以上600℃以下の温度で加熱していることを特徴とする酸化物膜の作製方法。
  3. 請求項2において、前記被成膜面を有する基板は、150℃以上450℃以下の温度で加熱していることを特徴とする酸化物膜の作製方法。
  4. 請求項1乃至3のいずれか一項において、前記複数の平板状のスパッタリング粒子の帯電する極性は、正であることを特徴とする酸化物膜の作製方法。
  5. 請求項1乃至4のいずれか一項において、前記スパッタリング用ターゲットは、インジウム、ガリウム、亜鉛及び酸素を含むことを特徴とする酸化物膜の作製方法。
  6. 請求項1乃至5のいずれか一項において、前記剥離前に、被成膜面の吸着水を除去することを特徴とする酸化物膜の作製方法。
  7. 請求項1乃至6のいずれか一項において、前記結晶粒は、六角柱状の結晶構造を有することを特徴とする酸化物膜の作製方法。
  8. 請求項1乃至7のいずれか一項において、前記被成膜面は、非晶質構造を有する材料の表面であることを特徴とする酸化物膜の作製方法。
  9. スパッタリング用ターゲットの使用方法であって、
    前記スパッタリング用ターゲットは、c軸が互いに不規則に配向した複数の結晶粒を有する多結晶酸化物を含み、
    前記スパッタリング用ターゲットから剥離した平板状の帯電した複数のスパッタリング粒子が、互いに反発しながら被成膜面に堆積することを特徴とするスパッタリング用ターゲットの使用方法。
JP2013210745A 2012-10-17 2013-10-08 酸化物膜の作製方法 Active JP6325229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210745A JP6325229B2 (ja) 2012-10-17 2013-10-08 酸化物膜の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012230158 2012-10-17
JP2012230158 2012-10-17
JP2012263340 2012-11-30
JP2012263340 2012-11-30
JP2013210745A JP6325229B2 (ja) 2012-10-17 2013-10-08 酸化物膜の作製方法

Publications (2)

Publication Number Publication Date
JP2014129590A true JP2014129590A (ja) 2014-07-10
JP6325229B2 JP6325229B2 (ja) 2018-05-16

Family

ID=50474413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210745A Active JP6325229B2 (ja) 2012-10-17 2013-10-08 酸化物膜の作製方法

Country Status (2)

Country Link
US (1) US20140102877A1 (ja)
JP (1) JP6325229B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015181684A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
JP2016072623A (ja) * 2014-09-26 2016-05-09 株式会社半導体エネルギー研究所 撮像装置
JP2016092824A (ja) * 2014-10-31 2016-05-23 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP2017005238A (ja) * 2014-12-01 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
JP2017152656A (ja) * 2016-02-26 2017-08-31 Tianma Japan株式会社 イメージセンサおよびその製造方法
WO2017208109A1 (en) * 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
US9859117B2 (en) 2014-10-28 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide and method for forming the same
JP2020521874A (ja) * 2017-05-01 2020-07-27 ザ・ジョンズ・ホプキンス・ユニバーシティ ナノ双晶化ニッケル・モリブデン・タングステン合金を析出する方法
JP2021144233A (ja) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 発光装置
JP2022089868A (ja) * 2014-10-29 2022-06-16 株式会社半導体エネルギー研究所 撮像装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012168974A1 (ja) 2011-06-08 2012-12-13 パナソニック株式会社 発光パネル、発光パネルの製造方法、および成膜システム
US10557192B2 (en) * 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Joled 有機el素子、それを用いた有機el表示パネル、及び有機el表示パネルの製造方法
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
KR102396319B1 (ko) 2017-11-11 2022-05-09 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
EP3762962A4 (en) 2018-03-09 2021-12-08 Applied Materials, Inc. HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
CN109618305B (zh) * 2018-11-19 2021-10-12 武汉卡比特信息有限公司 移动终端与车载终端的同步语音识别系统及方法
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN111321372B (zh) * 2020-03-05 2022-04-08 中国医科大学附属口腔医院 一种牙齿矫正用金属美学弓丝及其制备方法
CN112349792B (zh) * 2020-11-06 2023-01-31 浙江师范大学 一种单晶硅钝化接触结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003014409A1 (fr) * 2001-08-02 2003-02-20 Idemitsu Kosan Co., Ltd. Cible de pulverisation, film conducteur transparent et leur procede de fabrication
JP2012151457A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723363A (en) * 1986-12-29 1988-02-09 Motorola Inc. Process for removal of water
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003014409A1 (fr) * 2001-08-02 2003-02-20 Idemitsu Kosan Co., Ltd. Cible de pulverisation, film conducteur transparent et leur procede de fabrication
JP2012151457A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015181684A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US9847431B2 (en) 2014-05-30 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
JP2016006872A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
JP2016072623A (ja) * 2014-09-26 2016-05-09 株式会社半導体エネルギー研究所 撮像装置
US11393995B2 (en) 2014-10-28 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having light blocking overlapping connection portion or spacer
US11476431B2 (en) 2014-10-28 2022-10-18 Semiconductor Energy Laboratory Co., Ltd. Foldable electronic device having an elastic body in openings of the spacers
US11380860B2 (en) 2014-10-28 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Foldable light-emitting device having trapezoid spacer
US11785835B2 (en) 2014-10-28 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Touch panel having a photoelectric conversion element between the first and second flexible substrates
US9859117B2 (en) 2014-10-28 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide and method for forming the same
US11322700B2 (en) 2014-10-28 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having light blocking layer overlapping non-light emitting region
JP2021144235A (ja) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 発光装置
JP2020079442A (ja) * 2014-10-28 2020-05-28 株式会社半導体エネルギー研究所 酸化物、及び酸化物の作製方法
JP2021185262A (ja) * 2014-10-28 2021-12-09 株式会社半導体エネルギー研究所 酸化物
JP2021144233A (ja) * 2014-10-28 2021-09-24 株式会社半導体エネルギー研究所 発光装置
JP7432644B2 (ja) 2014-10-29 2024-02-16 株式会社半導体エネルギー研究所 撮像装置
JP2022089868A (ja) * 2014-10-29 2022-06-16 株式会社半導体エネルギー研究所 撮像装置
JP2020079924A (ja) * 2014-10-31 2020-05-28 株式会社半導体エネルギー研究所 半導体装置
JP2016092824A (ja) * 2014-10-31 2016-05-23 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP2017005238A (ja) * 2014-12-01 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
US10615201B2 (en) 2016-02-26 2020-04-07 Tianma Microelectronics Co., Ltd. Image sensor and method of manufacturing the same
CN107134467A (zh) * 2016-02-26 2017-09-05 Nlt科技股份有限公司 图像传感器及其制造方法
JP2017152656A (ja) * 2016-02-26 2017-08-31 Tianma Japan株式会社 イメージセンサおよびその製造方法
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
WO2017208109A1 (en) * 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
US11482625B2 (en) 2016-06-03 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
US11929438B2 (en) 2016-06-03 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor and transistor
JP2020521874A (ja) * 2017-05-01 2020-07-27 ザ・ジョンズ・ホプキンス・ユニバーシティ ナノ双晶化ニッケル・モリブデン・タングステン合金を析出する方法

Also Published As

Publication number Publication date
JP6325229B2 (ja) 2018-05-16
US20140102877A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6325229B2 (ja) 酸化物膜の作製方法
JP7059423B2 (ja) 半導体装置
JP7417668B2 (ja) 半導体装置、電子機器
JP7044836B2 (ja) トランジスタ
JP6887243B2 (ja) トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6208469B2 (ja) 半導体装置
JP6683503B2 (ja) 半導体装置
JP2017112374A (ja) トランジスタ、半導体装置、および電子機器
JP2016167590A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180412

R150 Certificate of patent or registration of utility model

Ref document number: 6325229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150