JP2014127707A - 電子部品 - Google Patents

Abstract

【課題】簡便かつ低コストで静電耐性を向上させた電子部品を提供する。
【解決手段】実施形態の電子部品１は、複数の電極を有する素子１０と、前記複数の電極のそれぞれに電気的に接続されたリード２０と、前記素子と、前記リードの一部と、を封止する第１樹脂体３０と、前記リードに接続されるとともに、第２導電体５０に接し得る第１導電体４０と、を備える。
【選択図】図１

Description

本発明の実施形態は、電子部品に関する。

最近、パワー半導体デバイスの基板として、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等のワイドギャップ半導体を用いる技術が注目されている。

しかし、ワイドギャップ半導体デバイスは、一般的に、シリコン半導体デバイスに比べて静電気に対する耐性が低い。ワイドギャップ半導体デバイスを樹脂封止した半導体パッケージにおいてもこの状況は変わらない。

半導体パッケージの静電耐性を向上させるには、半導体パッケージに外付けの保護回路を取り付ける手法もある。しかし、このような手法では、手間がかかり、コストが上昇してしまう。

特開平０５−２０６２４６号公報

本発明が解決しようとする課題は、静電耐性を向上させることのできる電子部品を提供することである。

実施形態の電子部品は、複数の電極を有する素子と、前記複数の電極のそれぞれに電気的に接続されたリードと、前記素子と、前記リードの一部と、を封止する第１樹脂体と、前記リードに接続されるとともに、第２導電体に接し得る第１導電体と、を備える。

図１（ａ）は、第１実施形態に係る電子部品の模式的立体図であり、図１（ｂ）は、第１実施形態に係る電子部品の模式的平面図である。 図２（ａ）は、導電体を剥離する前の電子部品の模式的平面図であり、図２（ｂ）は、導電体を剥離した後の電子部品の模式的平面図である。 図３（ａ）は、第２実施形態に係る電子部品の模式的立体図であり、図３（ｂ）は、第２実施形態に係る電子部品の模式的平面図である。 図４（ａ）は、第３実施形態に係る電子部品の模式的立体図であり、図４（ｂ）は、第３実施形態に係る電子部品の模式的平面図である。 図５（ａ）は、第４実施形態に係る電子部品の模式的断面図であり、図５（ｂ）は、第４実施形態に係る電子部品の模式的平面図である。 図６は、第５実施形態に係る電子部品の模式的立体図である。 図７（ａ）は、第６実施形態に係る電子部品の模式的断面図であり、図７（ｂ）は、第６実施形態に係る電子部品の模式的平面図である。 図８は、第７実施形態に係る電子部品の模式的立体図である。

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

（第１実施形態）
図１（ａ）は、第１実施形態に係る電子部品の模式的立体図であり、図１（ｂ）は、第１実施形態に係る電子部品の模式的平面図である。

図１（ａ）および図１（ｂ）に表される電子部品１は、トランジスタ等の半導体素子が樹脂封止された、所謂、半導体パッケージである。また、電子部品１は、後述する回路基板上に実装されることから、表面実装型パッケージと呼ばれることもある。半導体素子は、パワー半導体素子を含む。

電子部品１は、半導体素子１０と、複数のリード２０と、樹脂体３０（第１樹脂体）と、複数の導電体４０（第１導電体）と、導電体５０（第２導電体）と、を備える。

半導体素子１０は、例えば、金属酸化膜半導体電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体素子１０は、複数の電極を有する。複数の電極とは、例えば、電界効果トランジスタのゲート電極、ソース電極、およびドレイン電極等である。半導体素子１０の半導体基板は、窒化ガリウム（ＧａＮ）層、炭化ケイ素（ＳｉＣ）層のいずれかを含む。あるいは、半導体素子１０の半導体基板はシリコン（Ｓｉ）層であってもよい。

半導体素子１０の半導体基板が窒化ガリウム層もしくは炭化ケイ素層を含む場合は、半導体素子１０は、ワイドギャップ半導体素子であり、低電力損失で高速スイッチング性に優れる。なお、半導体素子１０は、電界効果トランジスタに限らず、ダイオードであってよい。ダイオードの場合、複数の電極はアノード電極、カソード電極等を含む。

複数のリード２０の中、リード２０ａ、２０ｂ、２０ｅのそれぞれは、半導体素子１０の複数の電極のそれぞれに電気的に接続されている。例えば、複数のリード２０の中、リード２０ａは、半導体素子１０のゲート電極１０ｇに接続され、リード２０ｂは、半導体素子１０のソース電極１０ｓに接続され、リード２０ｅは、半導体素子１０のドレイン電極１０ｄに接続されている。

なお、リード２０ｃ、２０ｄは、リード２０ｂとともに半導体素子１０のソース電極１０ｓに並列接続され、リード２０ｄ〜２０ｈは、リード２０ｅとともに半導体素子１０のドレイン電極１０ｄに並列接続されている。

半導体素子１０と、複数のリード２０のそれぞれの一部とは、樹脂体３０によって封止されている。各リード２０は、樹脂体３０によって封止された部分のインナーリードと、樹脂体３０から表出されたアウターリードと、を有する。樹脂体３０は、絶縁性を有する。複数の導電体４０のそれぞれは、樹脂体３０の上に設けられている。複数の導電体４０のそれぞれは、複数のリード２０ａ、２０ｂ、２０ｅのそれぞれに接続されている。例えば、複数の導電体４０のそれぞれは、複数のリード２０ａ、２０ｂ、２０ｅのそれぞれのアウターリードに接続されている。複数の導電体４０のそれぞれは、導電体５０に接し得る。導電体５０は、樹脂体３０の表面に取り付けることもでき、その表面から取り除くこともできる。導電体５０が取り付けられた後においては、導電体５０は、樹脂体３０の上に設けられ、複数の導電体４０の全てに接している。

樹脂体３０は、上面３０ｕと、下面３０ｄと、側面３０ｗと、を有する。樹脂体３０の外形は、例えば、直方体である。複数のリード２０のそれぞれは樹脂体３０によってその一部が封止されている。複数のリード２０のその一部以外の部分は、樹脂体３０の側面３０ｗから表出している。この表出した部分のリード２０に導電体４０が接続されている。

複数の導電体４０のそれぞれは、複数のリード２０ａ、２０ｂ、２０ｅのそれぞれから樹脂体３０の側面３０ｗを経て樹脂体３０の上面３０ｕにまで延在している。複数の導電体４０のそれぞれは、金属層である。

本実施形態で、金属とは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の群から選択される金属を少なくとも含む金属である。また、樹脂とは、例えばエポキシ樹脂を含む樹脂である。

導電体５０は、樹脂体３０の上面３０ｕの上、および樹脂体３０の上面３０ｕにまで延在した複数の導電体４０の上に設けられている。複数の導電体４０の抵抗と、複数の導電体４０と導電体５０との接触抵抗と、の合計は１５０Ω以下である。

導電体５０は、例えば、導電性シールである。導電性シールは、例えば、導電性フィルム、金属蒸着フィルム等である。導電性シールは、導電性と粘着性とを兼ね備えたシールであり、樹脂体３０から容易に剥がすことができる。

また、導電性シールとしては、加熱によって所定の温度になると、その導電性が急峻に変質するものを選択してもよい。例えば、電子部品１が回路基板の上に実装される際には、電子部品１と回路基板との接合材として、一般的に半田材が用いられる。導電性シールとしては、半田材の融点（例えば、１５０〜３００℃）以上で、その抵抗が急峻に上昇するものを選択してもよい。

また、導電体５０は、導電性シールに限らず、導電材と粘着材とを兼ね備えたものでよい。例えば、導電材は、例えば、金属、金属微粒子等であり、粘着材は、例えば、ポリエステル系粘着材、アクリル系粘着材等である。導電体５０は、これらの導電材と粘着材とが混合したものである。あるいは、導電体５０は、導電性ゲルであってもよい。

また、粘着材としては、加熱によって所定の温度（例えば、半田材の融点）になると、その粘着力が急峻に降下する材料を選択してもよい。
また、導電体５０は、金属薄膜、導電性蒸着膜等であってもよい。

図２（ａ）は、導電体を剥離する前の電子部品の模式的平面図であり、図２（ｂ）は、導電体を剥離した後の電子部品の模式的平面図である。

図２（ａ）には、電子部品１が回路基板６０の上に実装された直後の状態が表されている。電子部品１の回路基板６０上への実装は、リフロー処理によって行われる。リフロー処理では、半田材７０の温度が融点以上なるように加熱されて、再び半田材７０の温度が融点より低くなるように冷却される。

これにより、例えば、半導体素子１０のゲート電極１０ｇに接続されたリード２０ａは、半田材７０を介して回路基板６０の回路パターン６０ａに接合される。半導体素子１０のソース電極１０ｓに接続されたリード２０ｂは、半田材７０を介して回路基板６０の回路パターン６０ｂに接合される。半導体素子１０のドレイン電極１０ｄに接続されたリード２０ｅは、半田材７０を介して回路基板６０の回路パターン６０ｃに接合される。

次に、図２（ｂ）に表されるように、電子部品１から導電体５０を除去する。図２（ｂ）に表された導電体５０は、一例として、上述した導電性シールであるとする。例えば、導電体５０を、自動的または手動的に電子部品１から剥がすことにより、導電体５０を電子部品１から除去することができる。導電体５０が電子部品１から除去された後においては、半導体素子１０のゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれは、電気的に接続されていない状態になる。なお、電子部品１から導電体５０を除去した電子部品の形態も第１実施形態に含まれる。

導電体５０は、個片化された半導体素子１０が樹脂体３０によって封止された後から実装直後まで樹脂体３０の表面に設けられている。従って、半導体素子１０が樹脂体３０によって封止された後から実装の直後までの間（以下、単に「間」と表記する）においては、半導体素子１０のゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれの間は電気的に短絡されている。

これは、ゲート電極１０ｇに電気的に接続されたリード２０ａ、ソース電極１０ｓに電気的に接続されたリード２０ｂ、およびドレイン電極１０ｄに電気的に接続されたリード２０ｅのそれぞれが導電体４０を介して導電体５０に接続されているためである。

この間では、電子部品１は確実に静電気から保護されている。これは、ゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれが短絡によって同電位になっているため、電子部品１のいずれかの箇所に静電気が印加されてもゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれ間には放電電流が流れないためである。

また、半導体素子１０の基材がＧａＮ、ＳｉＣ等のワイドギャップ半導体である場合には、半導体素子１０の静電耐性がシリコン半導体素子の静電耐性に比べて一般的に低下する傾向にある。この傾向は、半導体素子１０を樹脂によって封止した電子部品１においても変わらない。静電耐性が低下する要因としては、例えば、ワイドギャップ半導体素子の寄生容量がシリコン半導体素子の寄生容量の比べて小さいことが挙げられる。

このような状況のなか、導電体５０を具備しないと、実装直前において、ゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのいずれかの間で静電気による放電電流が流れる可能性がある。すなわち、電子部品が実装直前に静電気によって破壊されてしまう。

実装直前の静電破壊を防止するために、例えば、シリコン半導体素子では、素子内部に静電気保護を図るためのツェナーダイオードを設けている。しかし、ワイドギャップ半導体素子には、このようなツェナーダイオードを設けることができない。

ツェナーダイオードを電子部品１の外に設ける方策もあるが、このような方策では電子部品のコスト増と性能低下を招来してしまう。性能低下とは、ツェナーダイオードの外付けによって電子部品１の寄生容量が実質的に増加することを意味する。すなわち、半導体素子１０の基材として、ワイドギャップ半導体を用いた意義が失われてしまう。

このように、本実施形態では、半導体素子１０がワイドギャップ半導体素子であったとしても、導電体５０を具備することにより、電子部品１の静電耐性を向上させている。

また、導電体５０は、剥がすという簡便な方策で電子部品１から取り除かれる。このため、電子部品１の使用者側においても、電子部品１の使用に手間がかからない。また、導電体５０は簡易な構造体ゆえ、電子部品１のコスト増も起き難い。
そして、各リード２０に接続された導電体４０を、各リード２０の部分から樹脂体３０の側面３０ｗを経由して、樹脂体３０の上面３０ｕにまで引き回している。この上面３０ｕの上に導電体５０を設けている。ここで、上面３０ｕは、例えば、２次元平面である。従って、第１実施形態においては、導電体５０を設ける領域として、平らな２次元平面が確保されている。このため、導電体５０が歪などによる形状変形で導電体４０との接触不良が生じにくいため導電体５０を貼り付けて保護を行うことを確実にできる。また、導電体５０を取り除くことが容易になる。また、導電体５０を確実に取り除くことができるので、導電体５０を取り除いた後の電子部品１（半導体素子１０）の信頼性が向上する。

なお、導電体５０を除去する方策は剥離に限らない。
例えば、リフロー処理の際に、加熱によって導電体５０の導電性を変質させ、導電体５０の導電性を失活させてもよい。また、リフロー処理の際に、加熱によって、粘着材の粘着力を失活させ、導電体５０を剥がしてもよい。

また、実装後においては、導電体５０を、物理的（例えば、引っかき）、化学的（溶解）、熱的（溶解、変質）、もしくは光学的（紫外線分解、レーザー切断）な手段によって断線してもよい。

（第２実施形態）
図３（ａ）は、第２実施形態に係る電子部品の模式的立体図であり、図３（ｂ）は、第２実施形態に係る電子部品の模式的平面図である。

図３（ａ）および図３（ｂ）では、半導体素子１０の図示が省略されている。電子部品２は、図１（ａ）および図１（ｂ）に表された半導体素子１０を備える。また、電子部品２に設けられた導電体５１の材料は、導電体５０の材料と同じである。但し、導電体５１の長手方向の長さは、導電体５０の長手方向の長さより長くなっている。導電体５１は、樹脂体３０の上に設けられ、複数の導電体４０の全てに接している。

第２実施形態に係る電子部品２は、電子部品１の構成要素のほか、キャップ状の樹脂体３１（第２樹脂体）をさらに備える。樹脂体３１は絶縁性を有する。樹脂体３１は、導電体５１を介して、樹脂体３０の上面３０ａと、側面３０ｗａおよび側面３０ｗｂのそれぞれの一部と、を覆っている。換言すれば、半導体素子１０を封止する樹脂体の構造は、樹脂体３０と樹脂体３１とを含む２層構造になっている。この２層の樹脂層の層間に導電体５１が介設されている。

電子部品２では、導電体５１を樹脂体３０と樹脂体３１との間から、例えば、矢印Ａの方向に引き抜くことができる。例えば、電子部品２が回路基板の上に実装された後、導電体５１を樹脂体３０と樹脂体３１との間から引き抜くことにより、導電体５１を電子部品２から除去することができる。導電体５１が電子部品２から除去された後においては、半導体素子１０のゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれは、電気的に接続されていない状態になる。なお、導電体５１を電子部品２から除去した電子部品の形態も第２実施形態に含まれる。

電子部品２は、導電体５１を備える。これにより、電子部品２は電子部品１と同じ作用効果を奏する。さらに、電子部品２は次の作用効果を奏する。

電子部品２では、導電体５１が電子部品２から除去されても、導電体４０の上に樹脂体３１が設けられている。このため、導電体５１が電子部品２から除去された後において、複数の導電体４０のそれぞれが樹脂体３１によって覆われることになる。

例えば、電子部品２の平面サイズが小さくなるほど、電子部品２は静電気の影響を受けやすくなる。電子部品２の平面サイズが５ｍｍ角以下の場合は、リード２０ａに接続された導電体４０と、リード２０ｅに接続された導電体４０と、の間の距離が数ｍｍ程度（例えば、３ｍｍ程度）になることもある。

このような状況のなか、実装後において複数の導電体４０が樹脂体３１によって覆われないと、複数の導電体４０のそれぞれは静電気の影響を受け易くなる。つまり、実装後においても、ゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのいずれかの間で放電電流が流れる可能性がある。その結果、回路基板上に配設した電子部品が静電気によって破壊されてしまう。

これに対し、電子部品２では、導電体５１を除去した後においても複数の導電体４０のそれぞれが樹脂体３１によって覆われる。このため、実装後において静電気が複数の導電体４０のそれぞれに印加されることはない。すなわち、電子部品２では、実装の前後において、その静電耐性が向上する。

（第３実施形態）
図４（ａ）は、第３実施形態に係る電子部品の模式的立体図であり、図４（ｂ）は、第３実施形態に係る電子部品の模式的平面図である。
図４（ｂ）には、実装直後の回路基板６０と電子部品３とが表されている。

図４（ａ）および図４（ｂ）では、半導体素子１０の図示が省略されている。電子部品３は、図１（ａ）および図１（ｂ）に表された半導体素子１０を備える。また、電子部品３に設けられた導電体５２の材料は、導電体５０の材料と同じである。導電体５２の長手方向の長さは、導電体５０の長手方向の長さより長い。

第３実施形態に係る電子部品３では、導電体５２が樹脂体３０の下面３０ｄの側に設けられている。導電体５２は、複数の導電体４０の全てに接している。

すなわち、樹脂体３０は、上面３０ａと、下面３０ｄと、側面３０ｗと、を有する。複数のリード２０のそれぞれの一部は、樹脂体３０の側面３０ｗａから表出している。複数の導電体４０のそれぞれは、複数のリード２０ａ、２０ｂ、２０ｅのそれぞれから側面３０ｗａを経由して下面３０ｄにまで延在している。導電体５２は、下面３０ｄにまで延在した複数の導電体４０のそれぞれに接している。

電子部品３では、導電体５２を樹脂体３０から除去することができる。電子部品３では、電子部品３が回路基板６０の上に実装された後、導電体５２を樹脂体３０と回路基板６０との間から、例えば、矢印Ａの方向に引き抜くことができる。導電体５２が電子部品３から除去された後においては、半導体素子１０のゲート電極１０ｇ、ソース電極１０ｓ、およびドレイン電極１０ｄのそれぞれは、電気的に接続されていない状態になる。なお、導電体５２を電子部品３から除去した電子部品の形態も第３実施形態に含まれる。

電子部品３は、導電体５２を備える。これにより、電子部品３は電子部品１と同じ作用効果を奏する。さらに、電子部品３は次の作用効果を奏する。

電子部品３では、導電体５２が電子部品３から除去されても、導電体４０の上に樹脂体３０が設けられている。このため、導電体５２が電子部品３から除去された後において、複数の導電体４０のそれぞれが樹脂体３０によって覆われることになる。つまり、複数の導電体４０のそれぞれは、樹脂体３０自体によって保護される。

このように、電子部品３では、導電体５２を除去した後においても複数の導電体４０のそれぞれが樹脂体３０によって保護されている。このため、実装後において静電気が複数の導電体４０のそれぞれに印加されることはない。すなわち、電子部品３では、実装の前後において、その静電耐性が向上する。

（第４実施形態）
図５（ａ）は、第４実施形態に係る電子部品の模式的断面図であり、図５（ｂ）は、第４実施形態に係る電子部品の模式的平面図である。
図５（ａ）には、図５（ｂ）のＸ−Ｙ断面が表されている。

図５（ａ）および図５（ｂ）では、半導体素子１０の図示が省略されている。電子部品４は、図１（ａ）および図１（ｂ）に表された半導体素子１０を備える。

電子部品４は、上述した半導体素子１０のほか、複数のリード２０と、樹脂体３０と、複数のビア４１（導電体）と、導電体５０と、を備える。

複数のビア４１のそれぞれは、複数のリード２０ａ、３０ｂ、２０ｅのそれぞれに接続されている。複数のビア４１のそれぞれは、樹脂体３０によってそれぞれの一部が封止されている。樹脂体３０の上面３０ｕにおいては、複数のビア４１のそれぞれの上端４１ｕが表出している。導電体５０は、樹脂体３０の上に設けられている。導電体５０は、複数のビア４１の全てに接している。

電子部品４においても、ゲート電極１０ｇに電気的に接続されたリード２０ａ、ソース電極１０ｓに電気的に接続されたリード２０ｂ、およびドレイン電極１０ｄに電気的に接続されたリード２０ｅのそれぞれがビア４１を介して導電体５０に接続されている。このため、電子部品４は、電子部品１と同じ作用効果を奏する。

（第５実施形態）
図６は、第５実施形態に係る電子部品の模式的立体図である。

第２実施形態では、導電体５１を電子部品２から除去した後、導電体４０を樹脂体３１によって保護している。導電体４０を電気的に保護する部材は、樹脂体３１に限らない。

図６では、半導体素子１０の図示が省略されている。電子部品５は、図１（ａ）および図１（ｂ）に表された半導体素子１０を備える。電子部品５は、上述した半導体素子１０のほか、複数のリード２０と、樹脂体３０と、導電体４０と、絶縁体３２と、を備える。

絶縁体３２は、樹脂体３０の上に設けられている。絶縁体３２は、複数の導電体４０の全てに接している。絶縁体３２は、上述した導電体５０を電子部品５から剥がした後、塗布法等によって形成される。

電子部品５では、導電体５０を除去した後においても複数の導電体４０のそれぞれが絶縁体３２によって保護されている。このため、実装後において静電気が複数の導電体４０のそれぞれに印加されることはない。すなわち、電子部品５では、実装の前後において、その静電耐性が向上する。

（第６実施形態）
図７（ａ）は、第６実施形態に係る電子部品の模式的断面図であり、図７（ｂ）は、第６実施形態に係る電子部品の模式的平面図である。
図７（ａ）には、図７（ｂ）のＸ−Ｙ断面が表されている。

図７（ａ）および図７（ｂ）では、半導体素子１０の図示が省略されている。電子部品６は、図１（ａ）および図１（ｂ）に表された半導体素子１０を備える。

電子部品６は、上述した半導体素子１０のほか、複数のリード２０と、樹脂体３０と、導電体４０と、絶縁体３３と、を備える。

絶縁体３３は、樹脂体３０の上に設けられている。絶縁体３３は、複数の導電体４０の全てに接している。絶縁体３３は、上述した導電体５０を電子部品６から剥がした後、樹脂体３０に一部が勘合されることによって樹脂体３０に取り付けられる。例えば、樹脂体３０の側面に設けられた凹部３０ｈに、絶縁体３３の凸部３３ａが勘合される。

電子部品６では、導電体５０を除去した後においても複数の導電体４０のそれぞれが絶縁体３３によって保護されている。このため、実装後において静電気が複数の導電体４０のそれぞれに印加されることはない。すなわち、電子部品６では、実装の前後において、その静電耐性が向上する。

（第７実施形態）
図８は、第７実施形態に係る電子部品の模式的立体図である。

実施形態に係る電子部品は、上述した表面実装型パッケージに限らず、挿入型パッケージであってもよい。

図８に表される電子部品７は、金属酸化膜半導体電界効果トランジスタ等の半導体素子を樹脂体３５によって封止している。半導体素子のゲート電極に電気的に接続されたリード２０ｇ、ソース電極に電気的に接続されたリード２０ｓ、およびドレイン電極に電気的に接続されたリード２０ｄのそれぞれが導電体４０を介して導電体５３に接続されている。導電体５３の材料は、導電体５０の材料と同じである。このような電子部品も本実施形態に含まれる。

また、上述した半導体素子１０は、ＭＯＳＦＥＴ、ダイオードに限らず、半導体記憶素子、磁気記憶素子であってもよい。すなわち、本実施形態に係る電子部品は、これらの素子を有する。

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備える限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、２、３、４、５、６、７ 電子部品
１０ 半導体素子
１０ｄ ドレイン電極
１０ｇ ゲート電極
１０ｓ ソース電極
２０、２０ａ〜２０ｈ リード
３０、３１、３５ 樹脂体
３０ｄ 下面
３０ｈ 凹部
３０ｕ 上面
３０ｗ、３０ｗａ、３０ｗｂ 側面
３２、３３ 絶縁体
３３ａ 凸部
４０、５０、５１、５２、５３ 導電体
４１ ビア
４１ｕ 上端
６０ 回路基板
６０ａ、６０ｂ、６０ｃ 回路パターン
７０ 半田材

Claims (15)

1. 複数の電極を有する素子と、
   前記複数の電極のそれぞれに電気的に接続されたリードと、
   前記素子と、前記リードの一部と、を封止する第１樹脂体と、
   前記リードに接続されるとともに、第２導電体に接し得る第１導電体と、
   を備えた電子部品。
2. 前記第１導電体に接し、前記第１樹脂体の表面に設けられた前記第２導電体をさらに備えた請求項１記載の電子部品。
3. 前記第１樹脂体は、上面と、下面と、側面と、を有し、
   前記リードの前記一部以外の部分は、前記第１樹脂体の前記側面から表出し、
   前記第１導電体は、前記リードから前記側面を経由して前記上面にまで延在し、
   前記第２導電体は、前記上面の上、および前記上面にまで延在した前記第１導電体の上に設けられている請求項２記載の電子部品。
4. 前記第２導電体を介して、前記第１樹脂体の前記上面と、前記側面の一部と、を覆う第２樹脂体をさらに備えた請求項２または３に記載の電子部品。
5. 前記第１樹脂体は、上面と、下面と、側面と、を有し、
   前記リードの前記一部以外の部分は、前記第１樹脂体の前記側面から表出し、
   前記第１導電体は、前記リードから前記側面を経由して前記下面にまで延在し、
   前記第２導電体は前記下面の下に設けられ、前記下面にまで延在した前記第１導電体に接している請求項２記載の電子部品。
6. 前記第２導電体は、導電性シール、導電性ゲル、および導電性蒸着膜のいずれかである請求項２〜５のいずれか１つに記載の電子部品。
7. 前記導電性シールは、導電材と粘着材とを含む請求項６記載の電子部品。
8. 前記粘着材の粘着力は、加熱により降下する請求項７記載の電子部品。
9. 前記第２導電体は、加熱により変形する請求項２〜８のいずれか１つに記載の電子部品。
10. 前記素子は、電界効果トランジスタ素子であり、
    前記複数の電極は、前記電界効果トランジスタ素子のゲート電極、ソース電極、およびドレイン電極を含む請求項１〜９のいずれか１つに記載の電子部品。
11. 前記電界効果トランジスタは、窒化ガリウム層もしくは炭化ケイ素層を含む請求項１０記載の電子部品。
12. 複数の前記第１導電体の抵抗と、前記複数の前記第１導電体と前記第２導電体との接触抵抗と、の合計は、１５０Ω以下である請求項１〜１１のいずれか１つに記載の電子部品。
13. 複数の電極を有する素子と、
    前記複数の電極のそれぞれに接続されたリードと、
    前記素子と、前記リードの一部と、を封止する第１樹脂体と、
    前記リードに接続されるとともに第２導電体に接し得る第１導電体であり、前記第１樹脂体によってその一部が封止された前記第１導電体と、
    を備えた電子部品。
14. 前記第１導電体に接し、前記第１樹脂体の表面に設けられた前記第２導電体をさらに備えた請求項１３記載の電子部品。
15. 複数の電極を有する素子と、
    前記複数の電極のそれぞれに電気的に接続されたリードと、
    前記素子と、前記リードの一部と、を封止する樹脂体と、
    前記樹脂体の上に設けられ、前記リードに接続された導電体と、
    前記樹脂体の上に設けられ、前記導電体に接する絶縁体と、
    を備えた電子部品。